CN102667909B - 扫描信号线驱动电路以及具备其的显示装置 - Google Patents

扫描信号线驱动电路以及具备其的显示装置 Download PDF

Info

Publication number
CN102667909B
CN102667909B CN201080056850.3A CN201080056850A CN102667909B CN 102667909 B CN102667909 B CN 102667909B CN 201080056850 A CN201080056850 A CN 201080056850A CN 102667909 B CN102667909 B CN 102667909B
Authority
CN
China
Prior art keywords
level
signal
bistable circuit
node
shift register
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
CN201080056850.3A
Other languages
English (en)
Other versions
CN102667909A (zh
Inventor
高桥佳久
岩瀬泰章
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of CN102667909A publication Critical patent/CN102667909A/zh
Application granted granted Critical
Publication of CN102667909B publication Critical patent/CN102667909B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • G09G3/3611—Control of matrices with row and column drivers
    • G09G3/3674—Details of drivers for scan electrodes
    • G09G3/3677—Details of drivers for scan electrodes suitable for active matrices only
    • G—PHYSICS
    • G02—OPTICS
    • G02F—OPTICAL DEVICES OR ARRANGEMENTS FOR THE CONTROL OF LIGHT BY MODIFICATION OF THE OPTICAL PROPERTIES OF THE MEDIA OF THE ELEMENTS INVOLVED THEREIN; NON-LINEAR OPTICS; FREQUENCY-CHANGING OF LIGHT; OPTICAL LOGIC ELEMENTS; OPTICAL ANALOGUE/DIGITAL CONVERTERS
    • G02F1/00—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics
    • G02F1/01—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour 
    • G02F1/13—Devices or arrangements for the control of the intensity, colour, phase, polarisation or direction of light arriving from an independent light source, e.g. switching, gating or modulating; Non-linear optics for the control of the intensity, phase, polarisation or colour  based on liquid crystals, e.g. single liquid crystal display cells
    • G02F1/133—Constructional arrangements; Operation of liquid crystal cells; Circuit arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/01—Modifications for accelerating switching
    • H03K19/017—Modifications for accelerating switching in field-effect transistor circuits
    • H03K19/01728—Modifications for accelerating switching in field-effect transistor circuits in synchronous circuits, i.e. by using clock signals
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/09441—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET of the same canal type
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0404—Matrix technologies
    • G09G2300/0408—Integration of the drivers onto the display substrate
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Mathematical Physics (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • General Engineering & Computer Science (AREA)
  • Computing Systems (AREA)
  • Chemical & Material Sciences (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Power Engineering (AREA)
  • Nonlinear Science (AREA)
  • Optics & Photonics (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Liquid Crystal Display Device Control (AREA)
  • Shift Register Type Memory (AREA)
  • Liquid Crystal (AREA)

Abstract

目的在于实现在各行的充电期间的结束后能够快速地使扫描信号下降的栅极驱动器。栅极驱动器包括2个移位寄存器，移位寄存器整体（410）中的第n级双稳态电路（SR（n）），从输出节点（51、52）输出状态信号（Q）作为扫描信号。与用于使输出节点（51、52）的电平基于第一时钟（CKA）变化的薄膜晶体管（T1、T11）的栅极端子连接的第一节点（netA），通过输入从第（n-2）级双稳态电路（SR（n-2））输出的状态信号（Q）作为置位信号（S）而成为导通电平，输出节点（51、52），通过输入从第（n+2）级双稳态电路（SR（n+2））输出的状态信号（Q）作为第一复位信号（R1）而成为断开电平，第一节点（netA）通过输入从第（n+3）级双稳态电路（SR（n+3））输出的状态信号（Q）作为第二复位信号（R2）而成为断开电平。

Description

扫描信号线驱动电路以及具备其的显示装置
技术领域
本发明涉及显示装置及其驱动电路，详细来讲，涉及包括对配置于显示装置的显示部的扫描信号线进行驱动的多个移位寄存器的扫描信号线驱动电路。 
背景技术
近年来，在液晶显示装置中，用于驱动栅极总线（扫描信号线）的栅极驱动器（扫描信号线驱动电路）的单片化正在发展。从前，栅极驱动器作为IC（Integrated Circuit）芯片搭载于构成液晶面板的基板的周边部的情况较多，但近年来，在基板上直接形成栅极驱动器的情况逐渐变多。这样的栅极驱动器称为“单片栅极驱动器”等。在具备单片栅极驱动器的液晶显示装置中，从前使用有非晶硅（a-Si）的薄膜晶体管（以下称为“a-SiTFT”）作为驱动元件被采用，但近年来，使用有微晶硅（μc-Si）的薄膜晶体管（以下称为“μc-SiTFT”）的采用被实现。微晶硅的迁移率比非晶硅的迁移率大，且μc-SiTFT通过与a-SiTFT相同的工序形成。因此，通过在驱动元件中采用μc-SiTFT，来期待边框面积的减小和/或驱动器IC的芯片数量的削减等的成本的降低、安装成品率的提高、显示装置的大型化的实现等。 
但是，有源矩阵型的液晶显示装置的显示部，包含：多条源极总线（视频信号线）；多条栅极总线；和与这些多条源极总线和多条栅极总线的交叉点各自对应设置的多个像素形成部。这些像素形成部配置为矩阵状，构成像素阵列。各像素形成部，包含：薄膜晶体管，其为栅极端子与通过对应的交叉点的栅极总线连接并且源极端子与通过该交叉点的源极总线连接的开关元件；和用于保持像素电压值的像素电容等。在有源矩阵型的液晶显示装置中，还设置有上述的栅极驱动器和用于驱动源极总线的源极驱动器（视频信号线驱动电路）。 
表示像素电压值的视频信号通过源极总线传达，但各源极总线不 能在一个时间（同时）传达多行的表示像素电压值的视频信号。因此，向配置为矩阵状的上述的像素形成部内的像素电容的视频信号的写入（充电）逐行地依次进行。因此，多条栅极总线以规定期间依次被选择，栅极驱动器包括包含多个级的移位寄存器。移位寄存器的各级成为双稳态电路，该双稳态电路在各时刻成为2个状态（第一状态和第二状态）中的任一个状态，并将表示该状态的信号（以下称为“状态信号”。）作为扫描信号进行输出。而且，通过从移位寄存器内的多个双稳态电路依次输出有效的扫描信号，如上所述，向像素电容的视频信号的写入逐行地依次进行。 
另外，关于本申请发明，已知有以下那样的现有技术。在日本的特开2005-94335号公报中，关于设置于图像读取装置等的电子装置的移位寄存器，公开有抑制晶体管的阀值特性的变动的结构。在日本的特开2003-16794号公报中，关于设置于电子装置的移位寄存器的晶体管，公开有防止由晶体管的寄生电容引起的误动作的结构。在日本的特开2006-106394号公报中，关于液晶显示装置，公开有使用其它相时钟使2个栅极驱动器动作的结构。在日本的特开2006-107692号公报中，关于设置于显示面板的移位寄存器，公开有对由晶体管的阀值电压的变动引起的误动作进行抑制的结构。在日本的特开2006-127630号公报中，关于用于液晶显示装置的移位寄存器，公开有使用多个时钟使移位寄存器动作的结构。在日本的特开2001-52494号公报中，关于设置于电子装置的移位寄存器，公开有防止输出信号的电平的衰减和移位寄存器的阀值电压特性的变动的结构。 
现有技术文献 
专利文献 
专利文献1：日本特开2005-94335号公报 
专利文献2：日本特开2003-16794号公报 
专利文献3：日本特开2006-106394号公报 
专利文献4：日本特开2006-107692号公报 
专利文献5：日本特开2006-127630号公报 
专利文献6：日本特开2001-52494号公报 
发明内容
发明想要解决的问题 
但是，近年来，在具有单片栅极驱动器的液晶显示装置中，面板的大型化和高精细化正在发展。当面板大型化时，栅极总线的负载电容随其增大。由此，扫描信号（状态信号）的下降所需要的时间变长。这样，在对某行的像素电容的充电期间的结束后至对下一行的像素电容的充电期间开始之前，发生该某行的扫描信号并不下降至低电平（像素形成部内的薄膜晶体管成为断开状态的电平）的情况。其结果，产生由要在某行显示的颜色和要在下一行显示的颜色的混色引起的显示不良。此外，即使面板高精细化，也因为每一条线的充电时间变短，所以产生由上述那样的混色引起的显示不良。对于产生由这样的混色引起的显示不良，表示移位寄存器所包含的双稳态电路的结构和双稳态电路的输入输出信号的波形，并进行说明。另外，以下，以设置于双稳态电路内的薄膜晶体管全部为n沟道型的情况进行说明。 
图19是表示栅极驱动器内的移位寄存器所包含的双稳态电路的结构例的电路图。如图19所示，双稳态电路具备：12个薄膜晶体管T1～T12；和电容器CAP。此外，该双稳态电路，除了低电平的电源电压VSS用的输入端子之外，还具有7个输入端子41～47；和用于输出状态信号Q的2个输出端子51、52。另外，从输出端子51输出的状态信号Q，作为扫描信号GOUT供给到与该双稳态电路对应的栅极总线。此外，从输出端子52输出的状态信号Q作为用于控制与该双稳态电路不同级的双稳态电路的动作的信号（以下称为“其它级控制信号”。）Z，供给到该不同级的双稳态电路。 
薄膜晶体管T1的栅极端子、薄膜晶体管T2的源极端子、薄膜晶体管T3的漏极端子、薄膜晶体管T4的漏极端子、薄膜晶体管T5的漏极端子、薄膜晶体管T7的栅极端子和薄膜晶体管T11的栅极端子相互连接。另外，为了方便将这些相互连接的区域（配线）称为“netA”。薄膜晶体管T5的栅极端子、薄膜晶体管T6的源极端子、薄膜晶体管T7的漏极端子和薄膜晶体管T8的漏极端子相互连接。另外，为了方便将这些相互连接的区域（配线）称为“netB”。 
但是，在此说明的栅极驱动器以包含2个移位寄存器为前提。而 且，从一个移位寄存器内的双稳态电路输出的扫描信号GOUT供给到第奇数行的栅极总线，从另一个移位寄存器内的双稳态电路输出的扫描信号GOUT供给到第偶数行的栅极总线。即，能够考虑“通过这2个移位寄存器，来实现逐条地依次选择显示部内的多条栅极总线的1个移位寄存器”。因此，以下，将组合了为了逐条地依次选择多条栅极总线而设置的多个（在此为2个）移位寄存器的结构称为“移位寄存器整体”。 
在以上那样的结构中，移位寄存器整体中的第n级双稳态电路如下动作（参照图20）。另外，输入端子43、47、45和46各自被供给第一时钟CKA、第二时钟CKB、第三时钟CKC和第四时钟CKD。此外，对输入端子41供给从第（n-2）级双稳态电路输出的其它级控制信号Z（n-2）作为置位信号S。并且，对输入端子44供给从第（n+2）级双稳态电路输出的其它级控制信号Z（n+2）作为复位信号R。另外，从时刻t1至时刻t2的期间和从时刻t3至时刻t4的期间一般不设置，或者设置为非常短的期间，在图20中，图示从时刻t1至时刻t2的期间和从时刻t3至时刻t4的期间比本来的期间长。以下，为了方便，将时刻t1和时刻t2、以及时刻t3和时刻t4分开说明。对此，对于图3、图11、图18和它们的说明也是同样的。 
到时刻t0时，置位信号S从低电平向高电平变化。由此，薄膜晶体管T2成为导通状态，电容器CAP充电，netA的电位从低电平向高电平变化。其结果，薄膜晶体管T1、T11成为导通状态。到时刻t1时，置位信号S从高电平向低电平变化。由此，薄膜晶体管T2成为断开状态。此时，netA的电位被电容器CAP维持，因此维持为高电平。 
到时刻t2时，第一时钟CKA从低电平向高电平变化。此时，薄膜晶体管T1、T11成为导通状态，所以随着输入端子43的电位的上升，状态信号Q的电位（输出端子51、52的电位）也上升。当输出端子51的电位上升时，隔着电容器CAP，netA的电位也上升。其结果，薄膜晶体管T1、T11的栅极端子被施加较大的电压，与该双稳态电路的输出端子51连接的栅极总线成为选择状态，但状态信号Q的电位上升至充分的电平。 
到时刻t3时，第一时钟CKA从高电平向低电平变化。此时，薄 膜晶体管T1、T11成为导通状态，因此通过输入端子43的电位降低，电流在薄膜晶体管T1、T11的源极-漏极之间流动，状态信号Q的电位（输出端子51、52的电位）逐渐降低。此外，如图19所示，在输出端子51-netA之间设置有电容器CAP，因此随着输出端子51的电位的降低，netA的电位也降低。其中，netA的电位降低大约输出端子51的电位的降低的量，因此并不降低至低电平，而维持为高电平。 
到时刻t4时，复位信号R和第二时钟CKB从低电平向高电平变化。由此，薄膜晶体管T4、T9和T10成为导通状态。通过薄膜晶体管T4成为导通状态，netA的电位降低至低电平。此时，通过薄膜晶体管T9、T10成为导通状态，输出端子51的电位也降低，但其电位降低变得缓慢。其理由是因为，到时刻t4时，netA的电位成为低电平，薄膜晶体管T1成为断开状态，从时刻t3至时刻t4期间一般不设置或者设置为非常短的期间，因此，不能获得由电流在薄膜晶体管T1的源极-漏极之间流动引起的输出端子51的电位降低的效果。 
如以上所述，输出端子51的电位逐渐降低。即，各行的充电期间结束后的扫描信号GOUT的下降变得缓慢。因此，随着面板的大型化和高精细化发展，产生上述的那样的混色引起的显示不良的问题增高。 
因此，本发明的目的在于：实现为了抑制由混色引起的显示不良的产生而能够在各行的充电期间结束后快速使扫描信号下降的栅极驱动器。 
用于解决课题的方法 
本发明的第一方面是一种扫描信号线驱动电路，其特征在于： 
其是对配置于显示部的多个扫描信号线进行驱动的显示装置的扫描信号线驱动电路， 
上述扫描信号线驱动电路包括多个移位寄存器，上述移位寄存器包括具有第一状态和第二状态且相互串联连接的多个双稳态电路，并基于周期性地重复从第二电平向第一电平变化的第一电平变化与从上述第一电平向上述第二电平变化的第二电平变化的多个时钟信号而进行动作，通过按每个双稳态电路供给上述多个时钟信号中的1个作为扫描信号线驱动用时钟信号，上述多个双稳态电路依次成为第一状态， 
按每个移位寄存器供给电平发生变化的定时不同的时钟信号作为 上述扫描信号线驱动用时钟信号， 
各双稳态电路具有： 
输出节点，其与上述扫描信号线连接，输出表示上述第一状态和上述第二状态中的任一状态的状态信号； 
输出控制用开关元件，上述输出控制用开关元件的第二电极被供给上述扫描信号线驱动用时钟信号，上述输出控制用开关元件的第三电极与上述输出节点连接； 
第一节点导通部，其用于基于从该各双稳态电路的前一级双稳态电路输出的状态信号，使与上述输出控制用开关元件的第一电极连接的第一节点的电平向导通电平变化；和 
第一节点断开部，其用于接收从该各双稳态电路的后一级双稳态电路输出的状态信号作为第一节点断开用信号，并基于上述第一节点断开用信号使上述第一节点的电平向断开电平变化， 
在各双稳态电路中，在该各双稳态电路成为上述第一状态后，上述扫描信号线驱动用时钟信号发生上述第二电平变化，在从包含该各双稳态电路的移位寄存器中的该各双稳态电路的下一级双稳态电路成为上述第一状态之后的时刻至上述扫描信号线驱动用时钟信号进行上述第一电平变化的时刻的期间，上述第一节点断开用信号的电平发生变化，以进行上述第一节点的断开。 
本发明的第二方面，其特征在于：在本发明的第一方面中， 
各双稳态电路还具有输出节点断开部，上述输出节点断开部用于接收从该各双稳态电路的下一级双稳态电路输出的状态信号作为输出节点断开用信号，并基于上述输出节点断开用信号使上述输出节点断开， 
在各双稳态电路中，在该各双稳态电路成为上述第一状态之后，在从上述输出节点断开用信号的电平发生变化使得进行上述输出节点的断开的时刻之后的时刻至上述扫描信号线驱动用时钟信号发生上述第一电平变化的时刻的期间，上述第一节点断开用信号的电平发生变化，以进行上述第一节点的断开。 
本发明的第三方面，其特征在于：在本发明的第一方面中， 
各双稳态电路还具有： 
第一节点控制用开关元件，上述第一节点控制用开关元件的第二电极与上述第一节点连接，且上述第一节点控制用开关元件的第三电极被供给断开电平的电位；和 
第二节点控制部，其基于上述多个时钟信号中的上述扫描信号线驱动用时钟信号以外的时钟信号和上述第一节点的电位，对与上述第一节点控制用开关元件的第一电极连接的第二节点的电位进行控制。 
本发明的第四方面，其特征在于：在本发明的第一方面中， 
上述扫描信号线驱动电路包括2个上述移位寄存器， 
上述2个移位寄存器，对上述多个扫描信号线逐条地交替输出上述第一状态的上述状态信号， 
对包括上述2个移位寄存器的移位寄存器整体中的各双稳态电路，供给从该各稳态电路后的第三级双稳态电路输出的状态信号作为上述第一节点断开用信号。 
本发明的第五方面，其特征在于：在本发明的第四方面中， 
从上述2个移位寄存器输出上述第一状态的上述状态信号的定时，错开与大约1个水平扫描期间相等的期间， 
在上述扫描信号线驱动用时钟信号从发生上述第一电平变化至发生上述第二电平变化的期间和从发生上述第二电平变化至发生上述第一的电平变化的期间，是与大约2个水平扫描期间相等的期间。 
本发明的第六方面，其特征在于：在本发明的第四方面中， 
上述2个移位寄存器基于以下信号进行动作：作为上述扫描信号线驱动用时钟信号供给至一个移位寄存器的第一级双稳态电路的第一时钟信号；相位与上述第一时钟信号错开180度的第二时钟信号；与上述第一时钟信号相比相位延迟90度的第三时钟信号；和相位与上述第三时钟信号错开180度的第四时钟信号。 
本发明的第七方面，其特征在于：在本发明的第一方面中， 
上述扫描信号线驱动电路包括m个上述移位寄存器， 
上述m个移位寄存器，对上述多个扫描信号线逐条地依次输出上述第一状态的上述状态信号， 
对包括上述m个移位寄存器的移位寄存器整体中的各双稳态电路，供给从该各稳态电路后的第k级双稳态电路输出的状态信号作为上述第一节点断开用信号， 
其中，m与k的关系满足下述的式子， 
m+1≤k≤2m-1， 
在此，m为2以上的整数。 
本发明的第八方面，其特征在于：在本发明的第七方面中， 
从上述m个移位寄存器输出上述第一状态的上述状态信号的定时，各错开与大约1个水平扫描期间相等的期间， 
上述扫描信号线驱动用时钟信号从发生上述第一电平变化至发生上述第二电平变化的期间和从发生上述第二电平变化至发生上述第一的电平变化的期间，是与大约m个水平扫描期间相等的期间。 
本发明的第九方面，其特征在于：在本发明的第七方面中， 
作为上述第一节点断开用信号要被供给至各双稳态电路的信号用的配线，以从作为上述输出节点断开用信号要被供给至该各双稳态电路后的第（k-m）级双稳态电路的信号用的配线分岔的方式形成。 
本发明的第十方面，其特征在于：在本发明的第一方面中， 
在上述多个移位寄存器共用地设置有配线，该配线用于传达包含上述多个时钟信号的、用于使上述多个移位寄存器进行动作的多个驱动用信号。 
本发明的第十一方面，其特征在于：在本发明的第一方面中，包含于各双稳态电路的开关元件全部是同一沟道的薄膜晶体管。 
本发明的第十二方面，其特征在于：在本发明的第一方面中，包含于各双稳态电路的开关元件是包括非晶硅的薄膜晶体管。 
本发明的第十三方面，其特征在于：在本发明的第一方面中，包含于各双稳态电路的开关元件是包括微晶硅的薄膜晶体管。 
本发明的第十四方面，其特征在于：在本发明的第一方面中，包含于各双稳态电路的开关元件是包括多晶硅的薄膜晶体管。 
本发明的第十五方面，其特征在于：在本发明的第一方面中，包含于各双稳态电路的开关元件是包括氧化物半导体的薄膜晶体管。 
本发明的第十六方面是一种显示装置，其特征在于，包括：上述显示部；和本发明的第一方面所述的扫描信号线驱动电路。 
本发明的第十七方面是一种驱动方法，其特征在于：上述驱动方法通过扫描信号线驱动电路，对配置于显示部的多个扫描信号线进行驱动， 
上述扫描信号线驱动电路包括多个移位寄存器，上述移位寄存器包括具有第一状态和第二状态且相互串联连接的多个双稳态电路，并基于周期性重复从第二电平向第一电平变化的第一电平变化与从上述第一电平向上述第二电平变化的第二电平变化的多个时钟信号而进行动作，通过按每个双稳态电路供给上述多个时钟信号中的1个作为扫描信号线驱动用时钟信号，上述多个双稳态电路依次成为第一状态， 
上述驱动方法包括： 
第一驱动步骤，用于使各双稳态电路从上述第二状态变化至上述第一状态；和 
第二驱动步骤，用于使各双稳态电路从上述第一状态变化至上述第二状态， 
按每个移位寄存器供给电平发生变化的定时不同的时钟信号作为上述扫描信号线驱动用时钟信号， 
各双稳态电路具有： 
输出节点，其与上述扫描信号线连接，输出表示作为导通电平的上述第一状态和作为断开电平的上述第二状态中的任一状态的状态信号； 
输出控制用开关元件，上述输出控制用开关元件的第二电极被供给上述扫描信号线驱动用时钟信号，上述输出控制用开关元件的第三电极与上述输出节点连接；和 
与上述输出控制用开关元件的第一电极连接的第一节点， 
对于各双稳态电路， 
上述第一驱动步骤包括： 
第一节点导通步骤，基于从该各双稳态电路之前的级双稳态电路输出的状态信号，使上述第一节点的电平向导通电平变化；和 
状态信号导通步骤，通过上述扫描信号线驱动用时钟信号的上述第一电平变化，使上述状态信号的电平向导通电平变化， 
上述第二驱动步骤，包括： 
状态信号断开步骤，通过上述扫描信号线驱动用时钟信号的上述 第二电平变化，使上述状态信号的电平向断开电平变化；和 
第一节点断开步骤，接收从该各双稳态电路的下一级双稳态电路输出的状态信号作为第一节点断开用信号，并基于上述第一节点断开用信号，使上述第一节点的电平向断开电平变化， 
在上述状态信号导通步骤结束后，开始上述状态信号断开步骤，在从包含该各双稳态电路的移位寄存器中的该各双稳态电路的下一级双稳态电路完成上述状态信号导通步骤之后的时刻至上述扫描信号线驱动用时钟信号发生上述第一电平变化的时刻的期间，开始上述第一节点断开步骤。 
本发明的第十八方面，其特征在于：在本发明的第十七方面中，上述扫描信号线驱动电路包括2个上述移位寄存器， 
上述2个移位寄存器，对上述多个扫描信号线逐条地交替输出上述第一状态的上述状态信号， 
对包括上述2个移位寄存器的移位寄存器整体中的各双稳态电路，供给从该各稳态电路后的第三级双稳态电路输出的状态信号作为上述第一节点断开用信号。 
本发明的第十九方面，其特征在于：在本发明的第十八方面中，从上述2个移位寄存器输出上述第一状态的上述状态信号的定时，错开与大约1个水平扫描期间相等的期间， 
在上述扫描信号线驱动用时钟信号从发生上述第一电平变化至发生上述第二电平变化的期间和从发生上述第二电平变化至发生上述第一的电平变化的期间，是与大约2个水平扫描期间相等的期间。 
本发明的第二十方面，其特征在于：在本发明的第十七方面中，上述扫描信号线驱动电路包括m个上述移位寄存器， 
上述m个移位寄存器，对上述多个扫描信号线逐条地依次输出上述第一状态的上述状态信号， 
对包括上述m个移位寄存器的移位寄存器整体中的各双稳态电路，供给从该各稳态电路后的第k级双稳态电路输出的状态信号作为上述第一节点断开用信号， 
其中，m与k的关系满足下述的式子， 
m+1≤k≤2m-1， 
在此，m为2以上的整数。 
本发明的第二十一方面，其特征在于：在本发明的第二十方面中，从上述m个移位寄存器输出上述第一状态的上述状态信号的定时，各错开与大约1个水平扫描期间相等的期间， 
上述扫描信号线驱动用时钟信号从发生上述第一电平变化至发生上述第二电平变化的期间和从发生上述第二电平变化至发生上述第一的电平变化的期间，是与大约m个水平扫描期间相等的期间。 
发明效果 
根据本发明的第一方面，在构成扫描信号线驱动电路的多个移位寄存器的各双稳态电路中，在由扫描信号线驱动用时钟信号从第一电平向第二电平变化引起的输出节点的电位降低的开始后，在各移位寄存器的相位差的期间，第一节点维持为导通电平的状态。因此，在输出节点的电位降低的开始后，在各移位寄存器的相位差的期间，输出控制用开关元件维持为导通状态。由此，基于扫描信号线驱动用时钟信号的电平的变化，能够充分获得输出节点的电位降低的效果。因此，从各输出节点输出的扫描信号的电位，在对应的扫描信号线的选择期间结束后，快速降低至断开电平。其结果，例如，由要在某行显示的颜色和要在下一行显示的颜色的混色引起的显示不良的产生被抑制。此外，因为输出控制用开关元件维持为导通状态的期间变长，所以即使扫描信号线的负载电容因面板的大型化等而增大，也能够抑制由扫描信号的波形变钝引起的显示不良的产生。 
根据本发明的第二方面，在开始第一节点断开部进行的第一节点的断开之前，开始输出节点断开部进行的输出节点的断开。因此，输出节点的电位更加快速降低。由此，有效地抑制显示不良的产生。 
根据本发明的第三方面，在第一节点的电位成为断开电平的期间，能够使用时钟信号使第二节点的电位在每规定期间成为导通电平。由此，在第一节点的电位成为断开电平的期间中，第一节点控制用开关元件在每规定期间成为导通状态。因此，例如，即使在产生输出控制用开关元件的阀值电压的移位，该开关元件中的泄露电流变大的情况下，也能够在每规定期间使第一节点的电位可靠地成为断开电平，抑制来自输出节点的异常脉冲的输出。 
根据本发明的第四方面，各双稳态电路要维持为第一状态的期间成为移位寄存器输出的导通期间，该各双稳态电路从第二状态变化至第一状态后，在移位寄存器输出的导通期间加上2个移位寄存器之间的相位差的期间之后，开始第一节点的断开。因此，第一节点以导通电平的状态维持较长的期间，与本发明的第一方面同样地，基于扫描信号线驱动用时钟信号的电平的变化，能够充分获得输出节点的电位降低的效果。 
根据本发明的第五方面，通过使移位寄存器的偶数级、奇数级各自的水平扫描期间为相等的期间，与本发明的第四方面相同样地，基于扫描信号线驱动用时钟信号的电平的变化，能够充分获得输出节点的电位降低的效果。 
根据本发明的第六方面，在包括基于相位各错开90度的4相时钟信号进行动作的多个移位寄存器的扫描信号线驱动电路中，能够获得与本发明的第四方面同样的效果。 
根据本发明的第七方面，各双稳态电路要维持为第一状态的期间成为移位寄存器输出的导通期间，该各双稳态电路从第二状态变化为第一状态后，在移位寄存器输出的导通期间加上各自的移位寄存器间的相位差的期间之后，开始第一节点的断开。因此，第一节点以导通电平的状态维持较长的期间，与本发明的第一方面同样地，基于扫描信号线驱动用时钟信号的电平的变化，能够充分获得输出节点的电位降低的效果。 
根据本发明的第八方面，通过使移位寄存器的各级各自的水平扫描期间为相等期间，与本发明的第七方面同样地，基于扫描信号线驱动用时钟信号的电平的变化，能够充分获得输出节点的电位降低的效果。 
根据本发明的第九方面，能够减小用于传达第一节点断开用信号的配线的面积，能够使包括本发明的第七方面的扫描信号线驱动电路的显示装置小型化。 
根据本发明的第十方面，能够减小用于传达移位寄存器的驱动用信号的配线的面积，能够使包括本发明的第一方面的扫描信号线驱动电路的显示装置小型化。 
根据本发明的第十一方面，能够降低扫描信号线驱动电路的制造成本。 
根据本发明的第十二方面，在采用包括非晶硅的薄膜晶体管作为开关元件的扫描信号线驱动电路中，能够获得与本发明的第一方面同样的效果。 
根据本发明的第十三方面，在采用包括微晶硅的薄膜晶体管作为开关元件的扫描信号线驱动电路中，能够获得与本发明的第一方面同样的效果。 
根据本发明的第十四方面，在采用包括多晶硅的薄膜晶体管作为开关元件的扫描信号线驱动电路中，能够获得与本发明的第一方面同样的效果。 
根据本发明的第十五方面，在采用包括氧化物半导体的薄膜晶体管作为开关元件的扫描信号线驱动电路中，能够获得与本发明的第一方面同样的效果。 
根据本发明的第十六方面，能够实现包括获得与本发明的第一方面同样的效果的扫描信号线驱动电路的显示装置。 
附图说明
图1是用于对本发明的第一实施方式的有源矩阵型的液晶显示装置中的“移位寄存器整体”进行说明的块图。 
图2是表示各实施方式中的双稳态电路的结构的主要部分的电路图。 
图3是用于说明各实施方式中的双稳态电路的动作的概要的信号波形图。 
图4是表示上述第一实施方式中的液晶显示装置的整体结构的块图。 
图5是用于说明上述第一实施方式中的栅极驱动器的结构的块图。 
图6是表示上述第一实施方式中的栅极驱动器内的移位寄存器的结构的块图。 
图7是上述第一实施方式中的第一～第四栅极时钟信号的波形图。 
图8是用于说明上述第一实施方式中的移位寄存器整体的第n级 双稳态电路的输入输出信号的图。 
图9是用于对上述第一实施方式中的栅极驱动器的动作进行说明的信号波形图。 
图10是表示上述第一实施方式中的移位寄存器所包含的双稳态电路的结构的电路图。 
图11是用于说明上述第一实施方式中的移位寄存器的各级的动作的信号波形图。 
图12的A和B是用于对上述第一实施方式中的效果进行说明的图。 
图13是用于说明上述第一实施方式中的效果的图。 
图14是表示上述第一实施方式的变形例中的栅极驱动器内的移位寄存器的结构的块图。 
图15是表示本发明的第二实施方式的有源矩阵型的液晶显示装置的栅极驱动器内的移位寄存器的概略结构的块图。 
图16是上述第二实施方式中的第一～第六栅极时钟信号的波形图。 
图17是上述第二实施方式中的各移位寄存器的第一～第六栅极时钟信号和第一～第四时钟的对应关系的例子的图。 
图18是用于对上述第二实施方式中的双稳态电路的动作进行说明的信号波形图。 
图19是表示栅极驱动器内的移位寄存器所包含的双稳态电路的结构例的电路图。 
图20是用于说明移位寄存器的各级的动作的信号波形图。 
具体实施方式
以下，参照附图对本发明的实施方式进行说明。此外，在以下的说明中，薄膜晶体管的栅极端子（栅极电极）相当于第一电极，漏极端子（漏极电极）相当于第二电极，源极端子（源极电极）相当于第三电极。此外，设置于双稳态电路内的薄膜晶体管全部以n沟道型的薄膜晶体管为例进行说明。 
＜1.实施方式中的想法＞ 
首先，参照图2和图3，对以下说明的各实施方式中的想法进行说明。图2是表示各实施方式中的移位寄存器的一个级的结构（双稳态电路的结构）的主要部分的电路图。此外，图3是用于说明该双稳态电路的动作的概要的信号波形图。 
如图2所示，双稳态电路包括5个薄膜晶体管T1、T2、T4、T9和T11。此外，双稳态电路，除了具有低电平的电源电压VSS用的输入端子之外，还具有4个输入端子41、43、44和48以及2个输出端子51、52。薄膜晶体管T1的栅极端子、薄膜晶体管T11的栅极端子、薄膜晶体管T2的源极端子和薄膜晶体管T4的漏极端子相互连接。另外，为了方便将这些相互连接的区域（配线）称为“netA”（第一节点）。 
薄膜晶体管T1的栅极端子与netA连接，漏极端子与输入端子43连接，源极端子与输出端子51连接。薄膜晶体管T2的栅极端子以及漏极端子与输入端子41连接（即，形成二极管连接），源极端子与netA连接。薄膜晶体管T4的栅极端子与输入端子48连接，漏极端子与netA连接，源极端子与电源电压VSS连接。薄膜晶体管T9的栅极端子与输入端子44连接，漏极端子与输出端子51连接，源极端子与电源电压VSS连接。薄膜晶体管T11的栅极端子与netA连接，漏极端子与输入端子43连接，源极端子与输出端子52连接。另外，在以下的各实施方式中，作为用于输出状态信号Q的端子设置有2个输出端子51、52，但本发明并不限定于此，也可以为设置有1个输出端子51的结构。 
在以上那样的结构中，双稳态电路进行如下动作（参照图3）。到时刻t0时，置位信号S从低电平向高电平变化。由此，薄膜晶体管T2成为导通状态，netA的电位从低电平向高电平变化。其结果，薄膜晶体管T1、T11成为导通状态。其中，在时刻t0～时刻t2期间，第一时钟CKA成为低电平，因此状态信号Q维持为低电平。 
在时刻t1，第二时钟CKB从高电平变化至低电平后，到时刻t2时，第一时钟CKA从低电平向高电平变化。此时，薄膜晶体管T1、T11成为导通状态，因此输入端子43的电位上升，并且状态信号Q的电位（输出端子51、52的电位）上升。由此，与该双稳态电路的输出端子51连接的栅极总线成为选择状态。到时刻t3时，第一时钟CKA从高电平向低电平变化。此时，薄膜晶体管T1、T11成为导通状态， 因此通过输入端子43的电位降低，薄膜晶体管T1、T11的源极-漏极之间流动有电流，状态信号Q的电位（输出端子51、52的电位）降低。 
到时刻t4时，第一复位信号R1从低电平向高电平变化。由此，薄膜晶体管T9成为导通状态，输出端子51的电位降低。此时，因为第二复位信号R2维持为低电平，所以薄膜晶体管T4成为断开状态。因此，在状态信号Q从高电平向低电平变化期间，netA的电位维持为高电平。因此，在时刻t4之后，薄膜晶体管T1也维持为导通状态，基于第一时钟CKA从高电平向低电平变化，能够充分获得状态信号Q的电位降低的效果。其结果，输出端子51的电位快速降低至低电平。 
到时刻t5时，第二复位信号R2从低电平向高电平变化。由此，薄膜晶体管T4成为导通状态，netA的电位从高电平向低电平变化。 
如上所述，在各实施方式中，用于使输出端子51的电位降低的信号和用于使netA的电位降低的信号采用不同的信号，与输出端子51的电位从高电平向低电平变化定时相比，netA的电位从高电平向低电平变化的定时更加延迟。详细来说，以在比用于使输出端子51的电位降低的第一复位信号R1延迟的定时，基于从低电平向高电平变化的第二复位信号R2，netA的电位降低的方式，在以下的各实施方式中，形成如下结构：对通过与各双稳态电路的第一复位信号R1相当的状态信号（扫描信号）Q被驱动的行之后的行进行驱动的状态信号（扫描信号）Q，作为第二复位信号R2供给至该各双稳态电路。通过这样的结构，netA的电位维持为高电平的期间比现有的期间长，基于第一时钟CKA从高电平向低电平变化，能够充分获得状态信号Q的电位降低的效果。因此，在各行的充电期间的结束后，该各行的驱动用的扫描信号的电位快速降低至低电平。 
＜2.第一实施方式＞ 
＜2.1整体结构和动作＞ 
图4是表示本发明的第一实施方式涉及的有源矩阵型的液晶显示装置的整体结构的块图。如图4所示，该液晶显示装置包括：电源100；DC/DC转换器110；显示控制电路200；源极驱动器（视频信号线驱动电路）300；栅极驱动器（扫描信号线驱动电路）400；共用电极驱动电路500；和显示部600。另外，栅极驱动器400使用非晶硅、多晶硅、 微晶硅、氧化物半导体（例如IGZO）等，形成于含有显示部600的显示面板上。即，在本实施方式中，栅极驱动器400形成单片的结构。 
显示部600包含：多条（j条）的源极总线（视频信号线）SL1～SLj；多条（i条）的栅极总线（扫描信号线）GL1～Gli；和与这些源极总线SL1～SLj与栅极总线GL1～GLi的交叉点各自对应设置的多个（i×j个）的像素形成部。这些像素形成部配置为矩阵状，构成像素阵列。各像素形成部包括：薄膜晶体管（TFT）60，其为栅极端子与通过对应的交叉点的栅极总线连接并且源极端子与通过该交叉点的源极总线连接的开关元件；与该薄膜晶体管60的漏极端子连接的像素电极；共用电极Ec，其为共用地设置于上述多个像素形成部的相对电极；和液晶层，其共用地设置于上述多个像素形成部且夹持于像素电极与共用电极Ec之间。而且，通过由像素电极和共用电极Ec形成的液晶电容，构成像素电容Cp。另外，通常，为了在像素电容Cp可靠地保持电压，而与液晶电容并列地设置有辅助电容，但辅助电容与本发明无直接关系，所以省略其说明和图示。 
电源100向DC/DC转换器110、显示控制电路200和共用电极驱动电路500供给规定的电源电压。DC/DC转换器110从电源电压生成用于使源极驱动器300和栅极驱动器400动作的规定的直流电压，并将其供给至源极驱动器300和栅极驱动器400。共用电极驱动电路500向共用电极Ec供给规定的电位Vcom。 
显示控制电路200接收从外部发送来的图像信号DAT和水平同期信号或垂直同期信号等的定时信号群TG，输出：控制数字视频信号DV；和用于对在显示部600中的图像显示进行控制的源极起始脉冲信号SSP、源极时钟信号SCK、闩锁选通（latch strob）信号LS、栅极起始脉冲信号GSP、栅极时钟信号GCK和清除信号CLR。另外，栅极时钟信号GCK，如后文所述，含有4相时钟信号GCK1、GCK2、GCK3和GCK4。此外，栅极起始脉冲信号GSP包含第一栅极起始脉冲信号GSP1和第二栅极起始脉冲信号GSP2。 
源极驱动器300接收从显示控制电路200输出的数字视频信号DV、源极起始脉冲信号SSP、源极时钟信号SCK和闩锁选通信号LS，对各源极总线SL1～SLj施加驱动用视频信号S（1）～S（j）。 
栅极驱动器400，基于从显示控制电路200输出的栅极起始脉冲信号GSP、栅极时钟信号GCK和清除信号CLR，以1个垂直扫描期间为周期重复对各栅极总线GL1～GLi施加有效的扫描信号GOUT（1）～GOUT（i）。另外，该栅极驱动器400的详细的说明在后文述说。 
如以上所述，通过对各源极总线SL1～SLj施加驱动用视频信号S（1）～S（j），对各栅极总线GL1～GLi施加扫描信号GOUT（1）～GOUT（i），基于从外部发送来的图像信号DAT，在显示部600显示图像。 
＜2.2栅极驱动器的结构以及动作＞ 
接着，参照图1、图5和图6，对本实施方式中的栅极驱动器400的结构进行说明。如图5所示，栅极驱动器400包括2个移位寄存器（第一移位寄存器411和第二移位寄存器412）。在显示部600形成有i行×j列的像素矩阵，以与像素矩阵的第奇数行的各行一对一地对应的方式设置有第一移位寄存器411的各级，以与像素矩阵的第偶数行的各行一对一地对应的方式设置第二移位寄存器412的各级。因此，第一移位寄存器411和第二移位寄存器412全部包括（i/2）级。此外，形成双稳态电路，其中，第一移位寄存器411和第二移位寄存器412的各级，在各时刻中成为2个状态（第一状态以及第二状态）中的任一状态并将表示该状态的信号（状态信号）作为扫描信号进行输出。这样，第一移位寄存器411包含（i/2）个双稳态电路SR1（1）～SR1（i/2），第二移位寄存器412包含（i/2）个双稳态电路SR2（1）～SR2（i/2）。另外，在本实施方式中，当双稳态电路成为第一状态时，从该双稳态电路输出高电平（H电平）的状态信号作为扫描信号，当双稳态电路成为第二状态时，从该双稳态电路输出低电平（L电平）的状态信号作为扫描信号。此外，从各双稳态电路输出的状态信号，也作为用于对与该各双稳态电路不同的级双稳态电路的动作进行控制的其它级控制信号发挥功能。 
图6是表示栅极驱动器400内的第一移位寄存器411和第二移位寄存器412的结构的块图。图6如所示，在各双稳态电路设置有：用于分别接收4相时钟信号CKA（以下称为“第一时钟”。）、CKB（以下称为“第二时钟”。）、CKC（以下称为“第三时钟”。）和CKD（以 下称为“第四时钟”。）的输入端子；用于接收清除信号CLR的输入端子；用于接收低电平的电源电压VSS的输入端子；用于接收作为扫描开始用的信号的置位信号S的输入端子；用于分别接收作为扫描结束用的信号的第一复位信号R1和第二复位信号R2的输入端子；和用于输出状态信号Q的输出端子。第一移位寄存器411内的双稳态电路的输出端子与第奇数行的栅极总线连接，第二移位寄存器412内的双稳态电路的输出端子与第偶数行的栅极总线连接。 
通过上述的结构，第奇数行的栅极总线通过第一移位寄存器411驱动，第偶数行的栅极总线通过第二移位寄存器412驱动。此外，通过第一栅极起始脉冲信号GSP1供给至第一移位寄存器411的第一级SR1（1），第二栅极起始脉冲信号GSP2供给至第二移位寄存器412的第一级SR2（1），显示部600内的栅极总线逐条地依次被选择。根据这样的观点，能够考虑“通过第一移位寄存器411和第二移位寄存器412，来实现逐条地依次选择i条栅极总线GL1～GLi的1个移位寄存器”。因此，以下，将组合第一移位寄存器411和第二移位寄存器412的结构称为“移位寄存器整体”，标注符号410。另外，如图1所示，对移位寄存器整体410中的第n级双稳态电路标注符号SR（n）。 
对第一移位寄存器411和第二移位寄存器412供给4相时钟信号GCK1（以下称为“第一栅极时钟信号”。）、GCK2（以下称为“第二栅极时钟信号”。）、GCK3（以下称为“第三栅极时钟信号”。）和GCK4（以下“第四栅极时钟信号”。）作为栅极时钟信号GCK。如图7所示，第一～第四栅极时钟信号GCK1～GCK4的任一导通期间（维持为高电平的状态的期间）为大约2个水平扫描期间（2H）。另外，各信号的高电平与第一电平相当，低电平与第二电平相当。 
第一栅极时钟信号GCK1与第三栅极时钟信号GCK3的相位相互错开180度。此外，第二栅极时钟信号GCK2与第四栅极时钟信号GCK4的相位相互错开180度。并且，第一栅极时钟信号GCK1的相位比第二栅极时钟信号GCK2的相位超前90度。另外，该90度的相位差与大约1个水平扫描期间（1H）相当。 
供给至各级（各双稳态电路）的输入端子的信号如以下方式（参照图6）。在第一移位寄存器411中，第一栅极时钟信号GCK1和第三 栅极时钟信号GCK3中的一个作为第一时钟CKA被供给，另一个作为第二时钟CKB被供给。假如，在第奇数级中，第三栅极时钟信号GCK3作为第一时钟CKA被供给时，在第偶数级中第一栅极时钟信号GCK1作为第一时钟CKA被供给。此外，在第一移位寄存器411中，第二栅极时钟信号GCK2和第四栅极时钟信号GCK4中的一个作为第三时钟CKC被供给，另一个作为第四时钟CKD被供给。在第二移位寄存器412中，第二栅极时钟信号GCK2和第四栅极时钟信号GCK4中的一个作为第一时钟CKA被供给，另一个作为第二时钟CKB被供给。此外，在第二移位寄存器412中，第一栅极时钟信号GCK1和第三栅极时钟信号GCK3中的一个作为第三时钟CKC被供给，另一个作为第四时钟CKD被供给。对于清除信号CLR和低电平的电源电压VSS，被共用地供给至全部的双稳态电路。 
置位信号S、第一复位信号R1和第二复位信号R2如下所述（参照图8）。当着眼于移位寄存器整体410的第n级SR（n）时，供给从其前的第二级输出的其它级控制信号Z（n-2）作为置位信号S，供给从其后的第二级输出的其它级控制信号Z（n+2）作为第一复位信号R1，供给从其后的第三级输出的其它级控制信号Z（n+3）作为第二复位信号R2。例如，当着眼于移位寄存器整体410的第七级SR（7）时，供给从第五级SR（5）输出的其它级控制信号Z（5）作为置位信号S，供给从第九级SR（9）输出的其它级控制信号Z（9）作为第一复位信号R1，供给从第十级SR（10）输出的其它级控制信号Z（10）作为第二复位信号R2。换而言之，当着眼于第一移位寄存器411的第四级SR1（4）时，供给从第一移位寄存器411的第三级SR1（3）输出的状态信号Q作为置位信号S，供给从第一移位寄存器411的第五级SR1（5）输出的状态信号Q作为第一复位信号R1，供给从第二移位寄存器412的第五级SR2（5）输出的状态信号Q作为第二复位信号R2。 
接着，对从各级（各双稳态电路）的输出端子输出的信号进行说明。如图8所示，从移位寄存器整体410的第n级SR（n）的输出端子，输出成为对第n行的栅极总线GLn进行驱动用的扫描信号GOUT（n）的状态信号Q。该状态信号Q作为第一复位信号R1供给至第（n-2）级SR（n-2），作为第二复位信号R2供给至第（n-3）级SR（n-3）， 作为置位信号S供给至第（n+2）级SR（n+2）。 
在以上那样的结构中，当向第一移位寄存器411的第一级SR1（1）供给作为置位信号S的第一栅极起始脉冲信号GSP1的脉冲，向第二移位寄存器412的第一级SR2（1）供给作为置位信号S的第二栅极起始脉冲信号GSP2的脉冲时，基于上述第一～第四栅极时钟信号GCK1～4，在第一移位寄存器411内，一级一级地依次传送第一栅极起始脉冲信号GSP1的脉冲，在第二移位寄存器412内，一级一级地依次传送第二栅极起始脉冲信号GSP2的脉冲。而且，相应于这些脉冲的传送，从移位寄存器整体410的各级输出的状态信号Q依次成为高电平。由此，如图9所示，高电平的状态被维持大约2个水平扫描期间的扫描信号GOUT（1）～GOUT（i），在每大约1个水平扫描期间依次被供给至显示部600内的栅极总线GL1～GLi。 
另外，在本实施方式中，第一时钟CKA相当于扫描信号线驱动用时钟信号，第一复位信号R1相当于输出节点断开用信号，第二复位信号R2相当于第一节点断开用信号。 
＜2.3双稳态电路的结构＞ 
图10是表示本实施方式中的双稳态电路的结构（第一移位寄存器411和第二移位寄存器412的一个级的结构）的电路图。如图10所示，该双稳态电路包括：12个薄膜晶体管T1～T12；和电容器CAP。此外，该双稳态电路，除了低电平的电源电压VSS用的输入端子的之外，还具有8个输入端子41～48和2个输出端子51、52。在此，对接收置位信号S的输入端子标注符号41，对接收清除信号CLR的输入端子标注符号42，对接收第一时钟CKA的输入端子标注符号43，对接收第一复位信号R1的输入端子标注符号44，对接收第三时钟CKC的输入端子标注符号45，对接收第四时钟CKD的输入端子标注符号46，对接收第二时钟CKB的输入端子标注符号47，对接收第二复位信号R2的输入端子标注符号48。此外，对将状态信号Q作为扫描信号GOUT进行输出的输出端子标注符号51，对将状态信号Q作为其它级控制信号Z进行输出的输出端子标注符号52。 
接着，对该双稳态电路内的结构要素之间的连接关系进行说明。薄膜晶体管T1的栅极端子、薄膜晶体管T2的源极端子、薄膜晶体管 T3的漏极端子、薄膜晶体管T4的漏极端子、薄膜晶体管T5的漏极端子、薄膜晶体管T7的栅极端子和薄膜晶体管T11的栅极端子相互连接。另外，为了方便，将这些相互连接的区域（配线）称为“netA”（第一节点）。薄膜晶体管T5的栅极端子、薄膜晶体管T6的源极端子、薄膜晶体管T7的漏极端子和薄膜晶体管T8的漏极端子相互连接。另外，为了方便，将这些相互连接的区域（配线）称为“netB”（第二节点）。 
薄膜晶体管T1的栅极端子与netA连接，漏极端子与输入端子43连接，源极端子与输出端子51连接。薄膜晶体管T2的栅极端子和漏极端子与输入端子41连接（即，形成二极管连接），源极端子与netA连接。薄膜晶体管T3的栅极端子与输入端子42连接，漏极端子与netA连接，源极端子与电源电压VSS连接。薄膜晶体管T4的栅极端子与输入端子48连接，漏极端子与netA连接，源极端子与电源电压VSS连接。薄膜晶体管T5的栅极端子与netB连接，漏极端子与netA连接，源极端子与电源电压VSS连接。 
薄膜晶体管T6的栅极端子和漏极端子与输入端子45连接（即，形成二极管连接），源极端子与netB连接。薄膜晶体管T7的栅极端子与netA连接，漏极端子与netB连接，源极端子与电源电压VSS连接。薄膜晶体管T8的栅极端子与输入端子46连接，漏极端子与netB连接，源极端子与电源电压VSS连接。薄膜晶体管T9的栅极端子与输入端子44连接，漏极端子与输出端子51连接，源极端子与电源电压VSS连接。薄膜晶体管T10的栅极端子与输入端子47连接，漏极端子与输出端子51与连接，源极端子与电源电压VSS连接。 
薄膜晶体管T11的栅极端子与netA连接，漏极端子与输入端子43连接，源极端子与输出端子52连接。薄膜晶体管T12的栅极端子与输入端子41与连接，漏极端子与输出端子52连接，源极端子与电源电压VSS连接。电容器CAP的一端与netA连接，另一端与输出端子51连接。 
接着，对各结构要素的该双稳态电路中的功能进行说明。薄膜晶体管T1，当netA的电位成为高电平时，将第一时钟CKA的电位供给至输出端子51。薄膜晶体管T2，当置位信号S成为高电平时，使netA的电位为高电平。薄膜晶体管T3，当清除信号CLR成为高电平时，使 netA的电位为低电平。薄膜晶体管T4，当第二复位信号R2成为高电平时，使netA的电位为低电平。薄膜晶体管T5，当netB的电位成为高电平时，使netA的电位为低电平。薄膜晶体管T6，当第三时钟CKC成为高电平时，使netB的电位为高电平。薄膜晶体管T7，当netA的电位成为高电平时，使netB的电位为低电平。薄膜晶体管T8，当第四时钟CKD成为高电平时，使netB的电位为低电平。薄膜晶体管T9，当第一复位信号R1成为高电平时，使输出端子51的电位为低电平。薄膜晶体管T10，当第二时钟CKB成为高电平时，使输出端子51的电位为低电平。薄膜晶体管T11，当netA的电位成为高电平时，将第一时钟CKA的电位供给至输出端子52。薄膜晶体管T12，当置位信号S成为高电平时，使输出端子52的电位为低电平。电容器CAP，作为用于在与该双稳态电路连接栅极总线成为选择状态的期间中使netA的电位维持为高电平的补偿电容发挥功能。 
另外，在本实施方式中，通过薄膜晶体管T1来实现输出控制用开关元件，通过薄膜晶体管T5来实现第一节点控制用开关元件。此外，通过薄膜晶体管T2来实现第一节点导通部，通过薄膜晶体管T4来实现第一节点断开部，通过薄膜晶体管T9来实现输出节点断开部，通过薄膜晶体管T6～T8来实现第二节点控制部。 
＜2.4双稳态电路的动作＞ 
接着，参照图10和图11，对本实施方式中的双稳态电路的动作进行说明。在液晶显示装置的动作中，该双稳态电路被供给如图11所示那样的波形的第一时钟CKA、第二时钟CKB、第三时钟CKC和第四时钟CKD。另外，清除信号CLR在每1帧期间的规定期间成为高电平，由此，在全部的双稳态电路中，netA的电位在每1帧期间为低电平。 
在时刻t0之前的期间，netA的电位和状态信号Q的电位（输出端子51、52的电位）成为低电平。此外，在时刻t0之前的期间，当第三时钟CKC从低电平向高电平变化时，netB的电位从低电平向高电平变化，当第四时钟CKD从低电平向高电平变化时，netB的电位从高电平向低电平变化。这样，netB的电位在每规定期间成为高电平，薄膜晶体管T5成为导通状态，因此在时刻t0之前的期间，netA的电位维持为低电平。 
到时刻t0时，置位信号S从低电平向高电平变化。因为如图10所示薄膜晶体管T2为二极管连接，所以通过使置位信号S成为高电平，薄膜晶体管T2成为导通状态，电容器CAP被充电。由此，netA的电位从低电平向高电平变化，薄膜晶体管T1、T11成为导通状态。到时刻t1时，置位信号S从高电平向低电平变化。由此，薄膜晶体管T2成为断开状态。此时，netA的电位通过电容器CAP维持，因此不存在由薄膜晶体管T2成为断开状态而引起的netA的电位发生变动的情况。 
但是，在时刻t0～时刻t2期间，第一时钟CKA成为低电平。因此，在期间中，状态信号Q维持为低电平。此外，薄膜晶体管T7的栅极端子与netA连接，所以在时刻t0～时刻t2期间，薄膜晶体管T7维持为导通状态。由此，在该期间中，netB的电位维持为低电平，其结果，薄膜晶体管T5维持为断开状态。并且，在该期间中，第二复位信号R2维持为低电平，所以薄膜晶体管T4维持为断开状态。通过以上所述，没有netA的电位在时刻t0～时刻t2期间降低的问题。 
到时刻t2时，第一时钟CKA从低电平向高电平变化。由此，随着输入端子43的电位的上升，薄膜晶体管T1、T11的漏极电位上升。此时，薄膜晶体管T1、T11成为导通状态，所以状态信号Q的电位（输出端子51、52的电位）也上升。当输出端子51的电位上升时，隔着电容器CAP，netA的电位也上升。其结果，薄膜晶体管T1、T11的栅极端子被施加大的电压，为了使与该双稳态电路的输出端子51连接的栅极总线成为选择状态，状态信号Q的电位需要上升至充分的电平。第一时钟CKA成为高电平的状态维持至时刻t3，因此在时刻t2～时刻t3期间，状态信号Q维持为高电平。因此，在该期间中，在与和该双稳态电路的输出端子51连接的栅极总线对应的行的像素形成部中，进行向像素电容Cp的视频信号的写入（充电）。 
到时刻t3时，第一时钟CKA从高电平向低电平变化。此时，薄膜晶体管T1、T11成为导通状态，因此输入端子43的电位降低，并且状态信号Q的电位（输出端子51、52的电位）降低。通过输出端子51的电位降低，隔着电容器CAP，netA的电位也降低。其中，netA的电位降低大约输出端子51的电位的降低的量，因此并不降低至低电平，而维持为高电平。 
到时刻t4时，第一复位信号R1和第二时钟CKB从低电平向高电平变化。由此，薄膜晶体管T9、T10成为导通状态，输出端子51的电位降低。此时，第二复位信号R2维持为低电平，因此薄膜晶体管T4成为断开状态。因此，在状态信号Q从高电平向低电平变化的期间，netA的电位维持为高电平。因此，在时刻t4之后，薄膜晶体管T1也维持为导通状态，基于第一时钟CKA从高电平向低电平变化，能够充分获得状态信号Q的电位降低的效果。其结果，输出端子51的电位快速降低至低电平。 
到时刻t5时，第二复位信号R2从低电平向高电平变化。由此，薄膜晶体管T4成为导通状态，netA的电位从高电平向低电平变化。此外，第三时钟CKC从低电平向高电平变化。如图10所示，薄膜晶体管T6与二极管连接，因此通过第三时钟CKC成为高电平，薄膜晶体管T6成为导通状态，netB的电位从低电平向高电平变化。由此，薄膜晶体管T5成为导通状态，因此netA的电位可靠地成为低电平。 
在时刻t5之后的期间，至下一次置位信号S从低电平变化为高电平之前，重复与在时刻t0之前的期间同样的动作。 
另外，在本实施方式中，通过时刻t0的开始信号S的电平的变化来实现第一节点导通步骤，通过时刻t2的第一时钟CKA的电平的变化来实现状态信号导通步骤，通过时刻t3的第一时钟CKA的电平的变化来实现状态信号断开步骤，通过时刻t5的第二复位信号R2的电平的变化来实现第一节点断开步骤。 
＜2.5效果＞ 
根据本实施方式，如图10所示，在移位寄存器的各级设置有薄膜晶体管T1，其作为用于控制状态信号Q的电位的输出控制用开关元件，该薄膜晶体管的栅极端子与netA连接，该薄膜晶体管的漏极端子与被供给第一时钟CKA的输入端子43连接，该薄膜晶体管的源极端子与输出状态信号Q的输出端子51连接。而且，netA的电位基于置位信号S成为高电平，基于第二复位信号R2成为低电平。在这样的结构中，移位寄存器整体410中的各级SR（n）被供给从其前的第二级SR（n-2）输出的其它级控制信号Z（n-2）作为置位信号S。此外，相位相差各90度的4相时钟信号（第一～第四栅极时钟信号GCK1～GCK4）被供 给移位寄存器整体410，各级SR（n）基于相位比被供给前一级SR（n-1）的时钟信号延迟90度的时钟信号进行动作。但是，在具有输出导通期间为2个水平扫描期间的状态信号（扫描信号）Q的2个移位寄存器的结构中，对移位寄存器整体410中的各级SR（n），假如基于从其后的第二级SR（n+2）输出的其它级控制信号Z（n+2）使netA的电位从高电平降低至低电平时，在状态信号Q的电位充分降低之前，netA的电位降低至低电平。因此，基于第一时钟CKA从高电平向低电平变化，并不能充分获得状态信号Q的电位降低的效果，状态信号Q的电位并不快速降低至低电平。对于该点，根据本实施方式，对于移位寄存器整体410中的各级SR（n），从其前的第三级SR（n+3）输出的其它级控制信号作为用于使Z（n+3）netA的电位降低至低电平的信号（上述的第二复位信号R2）而被供给。因此，netA的电位维持为高电平的期间变长，基于第一时钟CKA从高电平向低电平变化，能够充分获得状态信号Q的电位降低的效果。即，在各行的充电期间的结束后，扫描信号的电位快速降低至低电平。其结果，能够抑制由要在某行显示的颜色和要在下一行显示的颜色的混色引起的显示不良的产生。此外，因为netA的电位维持为高电平的期间变长，即使栅极总线的负载电容因面板的大型化等而增大，也能够抑制由扫描信号的波形变钝引起的显示不良的产生。 
此外，根据本实施方式，当由netA的电位、第三时钟CKC的电位和第四时钟CKD的电位控制的薄膜晶体管T5成为导通状态时，netA的电位成为低电平。因此，即使在例如产生薄膜晶体管T1的阀值电压的移位，该薄膜晶体管T1的泄露电流变大的情况下，也能够使netA的电位在每个规定期间可靠地成为低电平，抑制来自输出端子51的异常脉冲的输出。 
接着，表示模拟结果，对本实施方式中的效果进行说明。图12A是现有例中的信号波形图，图12B是本实施方式中的信号波形图。在图12A中，符号61的粗虚线表示扫描信号的波形，符号62的细虚线表示netA的波形。此外，在图12B中，符号63的粗虚线表示扫描信号的波形，符号64的细虚线表示netA的波形。图13是在图12A和图12B中由符号60表示的部分的放大图。如从图12A和图12B把握的方 式，在本实施方式中，与现有例相比，netA的电位维持为高电平的期间变长。其结果，如图13所示，现有的扫描信号下降90%所需要的时间Ta为3.4μs，与此相对，在本实施方式中，扫描信号下降90%所需要的时间Tb为2.5μs。即，在本实施方式中，与现有例相比，扫描信号下降所需要的时间大约缩短26%。这样，根据本实施方式，与现有例相比，在各行的充电期间的结束后，扫描信号快速下降。 
＜2.6变形例＞ 
在上述第一实施方式中，在第一移位寄存器411和第二移位寄存器412各自设置有：第一～第四栅极时钟信号GCK1～GCK4用的配线：清除信号CLR用的配线：和低电平的电源电压VSS用的配线。但是本发明并不限定于此。例如，通过如图14所示配置移位寄存器整体的各级，能够使第一～第四栅极时钟信号GCK1～GCK4用的配线、清除信号CLR用的配线和低电平的电源电压VSS用的配线各自为1条。由此，能够减小移位寄存器的驱动信号用的配线面积，能够使显示装置小型化。 
此外，例如关于第n级的第二复位信号R2用的配线，也可以如在图14中符号419所示，从第（n+1）级的第一复位信号R1用的配线分岔，形成第n级的第二复位信号R2用的配线。通过这样的结构，能够使第二复位信号R2用的配线的长度比较短。 
＜3.第二实施方式＞ 
＜3.1移位寄存器的结构＞ 
图15是表示本发明的第二实施方式的液晶显示装置中的移位寄存器的概略结构的块图。另外，液晶显示装置的整体结构的与上述第一实施方式相同，因此省略说明（参照图4）。在上述第一实施方式中，栅极驱动器400包括2个移位寄存器，但在本实施方式中，栅极驱动器400包括3个移位寄存器（第一移位寄存器421、第二移位寄存器422和第三移位寄存器423）。即，如图15所示，通过第一移位寄存器421、第二移位寄存器422和第三移位寄存器423，来实现用于逐条地驱动显示部600内的栅极总线GL1～GLi的移位寄存器整体420。 
与上述第一实施方式相同，在各双稳态电路设置有：用于各自接收4相时钟信号CKA、CKB、CKC和CKD的输入端子；用于接收清 除信号CLR的输入端子；用于接收低电平的电源电压VSS的输入端子；用于接收置位信号S的输入端子；用于接收第一复位信号R1的输入端子；用于接收第二复位信号R2的输入端子；和用于输出状态信号Q的输出端子。其中，为了说明的方便，在图15中仅表示用于接收第二复位信号R2的输入端子和用于输出状态信号Q的输出端子。各双稳态电路的电路结构也与上述第一实施方式相同（参照图10）。另外，第一移位寄存器421内的双稳态电路的输出端子与栅极总线GL1、GL4、GL7、…连接，第二移位寄存器422内的双稳态电路的输出端子与栅极总线GL2、GL5、GL8、…连接，第三移位寄存器423内的双稳态电路的输出端子与栅极总线GL3、GL6、GL9、…连接。 
在本实施方式中，作为6相时钟信号的第一～第六栅极时钟信号GCK1～GCK6从显示控制电路200供给至栅极驱动器400（参照图16）。如图16所示，第一～第六栅极时钟信号GCK1～GCK6的导通期间全部为大约3个水平扫描期间（3H）。第一栅极时钟信号GCK1与第四栅极时钟信号GCK4的相位相互错开180度。第二栅极时钟信号GCK2与第五栅极时钟信号GCK5的相位相互错开180度。第三栅极时钟信号GCK3与第六栅极时钟信号GCK6的相位相互错开180度。第一栅极时钟信号GCK1的相位比第二栅极时钟信号GCK2的相位超前60度。第二栅极时钟信号GCK2的相位比第三栅极时钟信号GCK3的相位超前60度。另外，该60度的相位差与大约1个水平扫描期间（1H）相当。 
图17是表示各移位寄存器的第一～第六栅极时钟信号GCK1～GCK6与第一～第四时钟CKA～CKD的对应关系的例子图。从图17例如把握有下面的情况。对第一移位寄存器421的第奇数级，供给第一栅极时钟信号GCK1作为第一时钟CKA，供给第四栅极时钟信号GCK4作为第二时钟CKB，供给第五栅极时钟信号GCK5作为第三时钟CKC，供给第二栅极时钟信号GCK2作为第四时钟CKD。 
＜3.2双稳态电路的动作＞ 
图18是用对本实施方式中的双稳态电路的动作进行说明的信号波形图。在本实施方式中，作为置位信号S、第一复位信号R1和第二复位信号R2被供给至双稳态电路的信号，与上述第一实施方式不同。具 体来讲，对移位寄存器整体的第n级SR（n），供给从第（n-3）级SR（n-3）输出的其它级控制信号Z（n-3）作为置位信号S，供给从第（n+3）级SR（n+3）输出的其它级控制信号Z（n+3）作为第一复位信号R1，供给从第（n+4）级SR（n+4）输出的其它级控制信号Z（n+4）作为第二复位信号R2。 
如从图11和图18把握的那样，在本实施方式中的双稳态电路中，进行与上述第一实施方式中的双稳态电路相同的动作。即，到时刻t3时，通过第一时钟CKA从高电平向低电平变化，状态信号Q的电位（输出端子51、52的电位）和netA的电位逐渐降低。然后，到时刻t4时，通过第一复位信号R1和第二时钟CKB从低电平向高电平变化，薄膜晶体管T9、T10成为导通状态，输出端子51的电位更加降低。此时，第二复位信号R2维持为低电平，因此薄膜晶体管T4成为断开状态。因此，在时刻t4之后，netA的电位也维持为高电平，薄膜晶体管T1维持为导通状态。 
＜3.3效果＞ 
根据本实施方式，与上述第一实施方式相同，各双稳态电路的netA的电位维持为高电平的期间变长，基于第一时钟CKA从高电平向低电平变化，能够充分获得状态信号Q的电位降低的效果。由此，在各行的充电期间的结束后，扫描信号GOUT快速下降。其结果，能够抑制由要在某行显示的颜色和要在下一行显示的颜色的混色引起的显示不良的产生和由伴随面板的大型化等的扫描信号GOUT的波形变钝引起的显示不良的产生。 
＜4.其他＞ 
＜4.1结构的一般化＞ 
在上述第一实施方式中，栅极驱动器400包括2个移位寄存器（第一移位寄存器411和第二移位寄存器412），移位寄存器整体410中的各双稳态电路构成为：基于从其后的第三级双稳态电路输出的状态信号Q，netA的电位降低至低电平。此外，在上述第二实施方式中，栅极驱动器400包括3个移位寄存器（第一移位寄存器421、第二移位寄存器422和第三移位寄存器423），移位寄存器整体420中的各双稳态电路构成为：基于从其后的第四级双稳态电路输出的状态信号Q，netA 的电位降低至低电平。但是，本发明并不限定于此，能够进行如下的一般化。 
在每1个水平扫描期间依次驱动栅极总线的、包括m个移位寄存器的栅极驱动器400中，以满足下述的式（1）和从各双稳态电路输出的状态信号Q的导通期间为m个水平扫描期间（mH）为前提，移位寄存器整体中的各双稳态电路能够构成为：基于从其后的第k级双稳态电路输出的状态信号Q，使netA的电位降低为低电平。 
m+1≤k≤2m-1…（1） 
例如，如上述第一实施方式的方式，在栅极驱动器400包括2个移位寄存器的情况下，根据上式（1）成为“3≤k≤3”。因此，移位寄存器整体中的各双稳态电路也可以构成为：基于从该各双稳态电路后的第三级双稳态电路输出的状态信号Q，使netA的电位降低为低电平。此外，例如，如上述第二实施方式，在栅极驱动器400包括3个移位寄存器的情况下，根据上式（1）成为“4≤k≤5”。因此，移位寄存器整体中的各双稳态电路可以构成为：基于从该各双稳态电路后的第四级或者第五级双稳态电路输出的状态信号Q，使netA的电位降低至低电平。并且，例如，在栅极驱动器400包括4个移位寄存器的情况下，根据上式（1）成为“5≤k≤7”。因此，移位寄存器整体中的各双稳态电路可以构成为：基于从该各双稳态电路后的第五～第七级双稳态电路输出的状态信号Q，使netA的电位降低至低电平。 
＜4.2对液晶显示装置以外的显示装置的应用＞ 
在上述各实施方式中，列举液晶显示装置为例进行了说明，但本发明并不限定于此。也能够将本发明使用于有机EL（ElEctro LuminsEcence，电致发光）等其它的显示装置。 
符号说明 
41～48…（双稳态电路的）输入端子 
51、52…（双稳态电路的）输出端子 
200…显示控制电路 
300…源极驱动器（视频信号线驱动电路） 
400…栅极驱动器（扫描信号线驱动电路） 
410、420…移位寄存器整体 
411、421…第一移位寄存器 
412、422…第二移位寄存器 
423…第三移位寄存器 
600…显示部 
SR、SR1、SR2…双稳态电路 
CAP…电容器（电容元件） 
T1～T12…薄膜晶体管 
GL1～GLi…栅极总线 
SL1～SLj…源极总线 
GCK1～GCK6…第一～第六栅极时钟信号 
CKA、CKB、CKC、CKD…第一时钟、第二时钟、第三时钟、第四时钟 
S…置位信号 
R1…第一复位信号 
R2…第二复位信号 
Q…状态信号 
GOUT…扫描信号 
Z…其它级控制信号 
VSS…低电平的电源电压 

Claims (20)

1.一种扫描信号线驱动电路，其特征在于：
其是对配置于显示部的多个扫描信号线进行驱动的显示装置的扫描信号线驱动电路，
所述扫描信号线驱动电路包括m个移位寄存器，所述移位寄存器包括具有第一状态和第二状态且相互串联连接的多个双稳态电路，并基于周期性地重复从第二电平向第一电平变化的第一电平变化与从所述第一电平向所述第二电平变化的第二电平变化的多个时钟信号而进行动作，通过按每个双稳态电路供给所述多个时钟信号中的1个作为扫描信号线驱动用时钟信号，所述多个双稳态电路依次成为第一状态，
按每个移位寄存器供给电平发生变化的定时不同的时钟信号作为所述扫描信号线驱动用时钟信号，
各双稳态电路具有：
输出节点，其与所述扫描信号线连接，输出表示所述第一状态或所述第二状态的任一状态的状态信号；
输出控制用开关元件，所述输出控制用开关元件的第二电极被供给所述扫描信号线驱动用时钟信号，所述输出控制用开关元件的第三电极与所述输出节点连接；
第一节点导通部，其用于基于从该各双稳态电路的前一级双稳态电路输出的状态信号，使与所述输出控制用开关元件的第一电极连接的第一节点的电平向导通电平变化；和
第一节点断开部，其用于接收从该各双稳态电路的后一级双稳态电路输出的状态信号作为第一节点断开用信号，并基于所述第一节点断开用信号使所述第一节点的电平向断开电平变化，
在各双稳态电路中，在该各双稳态电路成为所述第一状态后，所述扫描信号线驱动用时钟信号发生所述第二电平变化，在从包含该各双稳态电路的移位寄存器中的该各双稳态电路的后一级双稳态电路成为所述第一状态之后的时刻至所述扫描信号线驱动用时钟信号进行所述第一电平变化的时刻的期间，所述第一节点断开用信号的电平发生变化，使得进行所述第一节点的断开，
所述m个移位寄存器，对所述多个扫描信号线逐条地依次输出所述第一状态的所述状态信号，
对包括所述m个移位寄存器的移位寄存器整体中的各双稳态电路，供给从该各稳态电路后的第k级双稳态电路输出的状态信号作为所述第一节点断开用信号，
其中，m与k的关系满足下述的式子，
m+1≤k≤2m-1，
在此，m为2以上的整数。
2.如权利要求1所述的扫描信号线驱动电路，其特征在于：
各双稳态电路还具有输出节点断开部，所述输出节点断开部用于接收从该各双稳态电路的后一级双稳态电路输出的状态信号作为输出节点断开用信号，并基于所述输出节点断开用信号使所述输出节点断开，
在各双稳态电路中，在该各双稳态电路成为所述第一状态之后，在从所述输出节点断开用信号的电平发生变化使得进行所述输出节点的断开的时刻之后的时刻至所述扫描信号线驱动用时钟信号发生所述第一电平变化的时刻的期间，所述第一节点断开用信号的电平发生变化，使得进行所述第一节点的断开。
3.如权利要求1所述的扫描信号线驱动电路，其特征在于：
各双稳态电路还具有：
第一节点控制用开关元件，所述第一节点控制用开关元件的第二电极与所述第一节点连接，且所述第一节点控制用开关元件的第三电极被供给断开电平的电位；和
第二节点控制部，其基于所述多个时钟信号中的所述扫描信号线驱动用时钟信号以外的时钟信号和所述第一节点的电位，对与所述第一节点控制用开关元件的第一电极连接的第二节点的电位进行控制。
4.如权利要求1所述的扫描信号线驱动电路，其特征在于：
所述扫描信号线驱动电路包括2个移位寄存器作为所述m个移位寄存器，
所述2个移位寄存器，对所述多个扫描信号线逐条地交替输出所述第一状态的所述状态信号，
对包括所述2个移位寄存器的移位寄存器整体中的各双稳态电路，供给从该各双稳态电路后的第三级双稳态电路输出的状态信号作为所述第一节点断开用信号。
5.如权利要求4所述的扫描信号线驱动电路，其特征在于：
从所述2个移位寄存器输出所述第一状态的所述状态信号的定时，仅错开与1个水平扫描期间相等的期间，
在所述扫描信号线驱动用时钟信号从发生所述第一电平变化至发生所述第二电平变化的期间和从发生所述第二电平变化至发生所述第一电平变化的期间，是与2个水平扫描期间相等的期间。
6.如权利要求4所述的扫描信号线驱动电路，其特征在于：
所述2个移位寄存器基于以下信号进行动作：作为所述扫描信号线驱动用时钟信号供给至一个移位寄存器的第一级双稳态电路的第一时钟信号；相位与所述第一时钟信号错开180度的第二时钟信号；与所述第一时钟信号相比相位延迟90度的第三时钟信号；和相位与所述第三时钟信号错开180度的第四时钟信号。
7.如权利要求1所述的扫描信号线驱动电路，其特征在于：
从所述m个移位寄存器输出所述第一状态的所述状态信号的定时，各错开与1个水平扫描期间相等的期间，
所述扫描信号线驱动用时钟信号从发生所述第一电平变化至发生所述第二电平变化的期间和从发生所述第二电平变化至发生所述第一电平变化的期间，是与m个水平扫描期间相等的期间。
8.如权利要求1所述的扫描信号线驱动电路，其特征在于：
作为所述第一节点断开用信号要被供给至各双稳态电路的信号用的配线，以从作为所述输出节点断开用信号要被供给至该各双稳态电路后的第k-m级双稳态电路的信号用的配线分岔的方式形成。
9.如权利要求1所述的扫描信号线驱动电路，其特征在于：
在所述m个移位寄存器共用地设置有配线，该配线用于传达包含所述多个时钟信号的、用于使所述m个移位寄存器进行动作的多个驱动用信号。
10.如权利要求1所述的扫描信号线驱动电路，其特征在于：
包含于各双稳态电路的开关元件全部是同一沟道的薄膜晶体管。
11.如权利要求1所述的扫描信号线驱动电路，其特征在于：
包含于各双稳态电路的开关元件是包括非晶硅的薄膜晶体管。
12.如权利要求1所述的扫描信号线驱动电路，其特征在于：
包含于各双稳态电路的开关元件是包括微晶硅的薄膜晶体管。
13.如权利要求1所述的扫描信号线驱动电路，其特征在于：
包含于各双稳态电路的开关元件是包括多晶硅的薄膜晶体管。
14.如权利要求1所述的扫描信号线驱动电路，其特征在于：
包含于各双稳态电路的开关元件是包括氧化物半导体的薄膜晶体管。
15.如权利要求14所述的扫描信号线驱动电路，其特征在于：
所述氧化物半导体为IGZO。
16.一种显示装置，其特征在于，包括：
显示部；和
权利要求1所述的扫描信号线驱动电路。
17.一种驱动方法，其特征在于：
所述驱动方法通过扫描信号线驱动电路，对配置于显示部的多个扫描信号线进行驱动，
所述扫描信号线驱动电路包括m个移位寄存器，所述移位寄存器包括具有第一状态和第二状态且相互串联连接的多个双稳态电路，并基于周期性重复从第二电平向第一电平变化的第一电平变化与从所述第一电平向所述第二电平变化的第二电平变化的多个时钟信号而进行动作，通过按每个双稳态电路供给所述多个时钟信号中的1个作为扫描信号线驱动用时钟信号，所述多个双稳态电路依次成为第一状态，
所述驱动方法包括：
第一驱动步骤，用于使各双稳态电路从所述第二状态变化至所述第一状态；和
第二驱动步骤，用于使各双稳态电路从所述第一状态变化至所述第二状态，
按每个移位寄存器供给电平发生变化的定时不同的时钟信号作为所述扫描信号线驱动用时钟信号，
各双稳态电路具有：
输出节点，其与所述扫描信号线连接，输出表示作为导通电平的所述第一状态和作为断开电平的所述第二状态中的任一状态的状态信号；
输出控制用开关元件，所述输出控制用开关元件的第二电极被供给所述扫描信号线驱动用时钟信号，所述输出控制用开关元件的第三电极与所述输出节点连接；和
与所述输出控制用开关元件的第一电极连接的第一节点，
对于各双稳态电路，
所述第一驱动步骤包括：
第一节点导通步骤，基于从该各双稳态电路的前一级双稳态电路输出的状态信号，使所述第一节点的电平向导通电平变化；和
状态信号导通步骤，通过所述扫描信号线驱动用时钟信号的所述第一电平变化，使所述状态信号的电平向导通电平变化，
所述第二驱动步骤包括：
状态信号断开步骤，通过所述扫描信号线驱动用时钟信号的所述第二电平变化，使所述状态信号的电平向断开电平变化；和
第一节点断开步骤，接收从该各双稳态电路的后一级双稳态电路输出的状态信号作为第一节点断开用信号，并基于所述第一节点断开用信号，使所述第一节点的电平向断开电平变化，
在所述状态信号导通步骤结束后，开始所述状态信号断开步骤，在从包含该各双稳态电路的移位寄存器中的该各双稳态电路的后一级双稳态电路完成所述状态信号导通步骤之后的时刻至所述扫描信号线驱动用时钟信号发生所述第一电平变化的时刻的期间，开始所述第一节点断开步骤，
所述m个移位寄存器，对所述多个扫描信号线逐条地依次输出所述第一状态的所述状态信号，
对包括所述m个移位寄存器的移位寄存器整体中的各双稳态电路，供给从该各稳态电路后的第k级双稳态电路输出的状态信号作为所述第一节点断开用信号，
其中，m与k的关系满足下述的式子，
m+1≤k≤2m-1，
在此，m为2以上的整数。
18.如权利要求17所述的驱动方法，其特征在于：
所述扫描信号线驱动电路包括2个移位寄存器作为所述m个移位寄存器，
所述2个移位寄存器，对所述多个扫描信号线逐条地交替输出所述第一状态的所述状态信号，
对包括所述2个移位寄存器的移位寄存器整体中的各双稳态电路，供给从该各双稳态电路后的第三级双稳态电路输出的状态信号作为所述第一节点断开用信号。
19.如权利要求18所述的驱动方法，其特征在于：
从所述2个移位寄存器输出所述第一状态的所述状态信号的定时，仅错开与1个水平扫描期间相等的期间，
在所述扫描信号线驱动用时钟信号从发生所述第一电平变化至发生所述第二电平变化的期间和从发生所述第二电平变化至发生所述第一电平变化的期间，是与2个水平扫描期间相等的期间。
20.如权利要求17所述的驱动方法，其特征在于：
从所述m个移位寄存器输出所述第一状态的所述状态信号的定时，各错开与1个水平扫描期间相等的期间，
所述扫描信号线驱动用时钟信号从发生所述第一电平变化至发生所述第二电平变化的期间和从发生所述第二电平变化至发生所述第一电平变化的期间，是与m个水平扫描期间相等的期间。
CN201080056850.3A 2009-12-15 2010-10-14 扫描信号线驱动电路以及具备其的显示装置 Expired - Fee Related CN102667909B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2009-283610 2009-12-15
JP2009283610 2009-12-15
PCT/JP2010/068017 WO2011074316A1 (ja) 2009-12-15 2010-10-14 走査信号線駆動回路およびそれを備えた表示装置

Publications (2)

Publication Number Publication Date
CN102667909A CN102667909A (zh) 2012-09-12
CN102667909B true CN102667909B (zh) 2014-02-12

Family

ID=44167082

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201080056850.3A Expired - Fee Related CN102667909B (zh) 2009-12-15 2010-10-14 扫描信号线驱动电路以及具备其的显示装置

Country Status (8)

Country Link
US (1) US8508460B2 (zh)
EP (1) EP2515290A4 (zh)
JP (1) JP5132818B2 (zh)
KR (1) KR101245438B1 (zh)
CN (1) CN102667909B (zh)
BR (1) BR112012014473A2 (zh)
RU (1) RU2514903C2 (zh)
WO (1) WO2011074316A1 (zh)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI607454B (zh) * 2012-02-13 2017-12-01 中村維男 無記憶體瓶頸的行進記憶體，雙向行進記憶體，複雜行進記憶體，及計算機系統
US9159288B2 (en) 2012-03-09 2015-10-13 Apple Inc. Gate line driver circuit for display element array
US9223161B2 (en) * 2012-04-20 2015-12-29 Sharp Kabushiki Kaisha Display device
CN102915698B (zh) * 2012-10-18 2016-02-17 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路和显示装置
US9570030B2 (en) * 2012-10-19 2017-02-14 Sharp Kabushiki Kaisha Display device and method of driving the same
CN103258500B (zh) * 2013-04-24 2015-02-04 合肥京东方光电科技有限公司 一种移位寄存单元及显示装置
CN103985363B (zh) * 2013-12-05 2017-03-15 上海中航光电子有限公司 栅极驱动电路、tft阵列基板、显示面板及显示装置
CN103778896B (zh) 2014-01-20 2016-05-04 深圳市华星光电技术有限公司 集成栅极驱动电路及具有集成栅极驱动电路的显示面板
CN103928005B (zh) * 2014-01-27 2015-12-02 深圳市华星光电技术有限公司 用于共同驱动栅极和公共电极的goa单元、驱动电路及阵列
CN104299594B (zh) * 2014-11-07 2017-02-15 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路及显示装置
KR102290915B1 (ko) 2014-12-18 2021-08-19 삼성디스플레이 주식회사 게이트 드라이버 및 그것을 포함하는 표시 장치
CN104505050B (zh) * 2014-12-31 2017-02-01 深圳市华星光电技术有限公司 用于氧化物半导体薄膜晶体管的扫描驱动电路
KR102278390B1 (ko) * 2015-01-20 2021-07-19 삼성디스플레이 주식회사 구동 드라이버 및 이를 포함하는 표시 장치
CN105185341B (zh) * 2015-10-09 2017-12-15 昆山龙腾光电有限公司 一种栅极驱动电路及使用其的显示装置
CN106936422B (zh) * 2015-12-30 2022-12-30 格科微电子（上海）有限公司 电平转换电路
US10665196B2 (en) 2016-07-27 2020-05-26 Sakai Display Products Corporation Drive circuit and display apparatus
CN109952607B (zh) 2016-08-05 2021-08-24 堺显示器制品株式会社 驱动电路以及显示装置
CN110024021A (zh) 2016-09-26 2019-07-16 堺显示器制品株式会社 驱动电路以及显示装置
CN106652882B (zh) 2017-03-17 2019-09-06 京东方科技集团股份有限公司 移位寄存器单元、阵列基板和显示装置
JP7031133B2 (ja) * 2017-03-28 2022-03-08 セイコーエプソン株式会社 表示装置、表示システム及び表示装置の制御方法
WO2018193912A1 (ja) * 2017-04-17 2018-10-25 シャープ株式会社 走査信号線駆動回路およびそれを備える表示装置
US11263988B2 (en) * 2017-10-03 2022-03-01 Lg Display Co., Ltd. Gate driving circuit and display device using the same
JP2019113710A (ja) * 2017-12-25 2019-07-11 三菱電機株式会社 電気光学装置
CN110914909B (zh) * 2018-01-23 2023-12-19 中村维男 行进存储器和计算机系统
CN108806611B (zh) * 2018-06-28 2021-03-19 京东方科技集团股份有限公司 移位寄存器单元、栅极驱动电路、显示装置及驱动方法
CN109599144B (zh) 2018-11-29 2020-12-11 合肥鑫晟光电科技有限公司 移位寄存单元、栅极驱动电路、显示装置及驱动方法
US11138947B2 (en) * 2019-06-12 2021-10-05 Sharp Kabushiki Kaisha Scanning signal line drive circuit and display device provided with same
CN114694606B (zh) * 2020-12-25 2023-07-04 夏普株式会社 扫描信号线驱动电路以及显示装置

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1428759A (zh) * 2001-12-12 2003-07-09 Lg.菲利浦Lcd株式会社 具有内置电平转移器的移位寄存器
CN1609939A (zh) * 2003-01-25 2005-04-27 夏普株式会社 移位寄存器
JP2009134814A (ja) * 2007-11-30 2009-06-18 Mitsubishi Electric Corp シフトレジスタおよびそれを備える画像表示装置
WO2009104306A1 (ja) * 2008-02-19 2009-08-27 シャープ株式会社 表示装置および表示装置の駆動方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5313222A (en) * 1992-12-24 1994-05-17 Yuen Foong Yu H. K. Co., Ltd. Select driver circuit for an LCD display
US5410583A (en) * 1993-10-28 1995-04-25 Rca Thomson Licensing Corporation Shift register useful as a select line scanner for a liquid crystal display
JP3777894B2 (ja) 1999-08-06 2006-05-24 カシオ計算機株式会社 シフトレジスタ及び電子装置
KR100752602B1 (ko) * 2001-02-13 2007-08-29 삼성전자주식회사 쉬프트 레지스터와, 이를 이용한 액정 표시 장치
JP4310939B2 (ja) 2001-06-29 2009-08-12 カシオ計算機株式会社 シフトレジスタ及び電子装置
JP4189585B2 (ja) 2003-09-17 2008-12-03 カシオ計算機株式会社 シフトレジスタ回路及び電子装置
US6970530B1 (en) * 2004-08-24 2005-11-29 Wintek Corporation High-reliability shift register circuit
KR101056375B1 (ko) 2004-10-01 2011-08-11 삼성전자주식회사 쉬프트 레지스터와, 이를 이용한 게이트 구동 회로 및표시 패널
JP2006106394A (ja) * 2004-10-06 2006-04-20 Alps Electric Co Ltd 液晶駆動回路および液晶表示装置
JP2006127630A (ja) 2004-10-28 2006-05-18 Alps Electric Co Ltd シフトレジスタ及び液晶ドライバ
KR101191157B1 (ko) * 2004-12-31 2012-10-15 엘지디스플레이 주식회사 액정표시장치의 구동부
KR101157240B1 (ko) * 2005-04-11 2012-06-15 엘지디스플레이 주식회사 쉬프트 레지스터의 구동방법, 게이트 드라이버 및 이를구비한 표시장치
KR101308440B1 (ko) * 2005-10-27 2013-09-16 엘지디스플레이 주식회사 쉬프트 레지스터
TW200737109A (en) * 2006-03-30 2007-10-01 Au Optronics Corp Display module
JP5079350B2 (ja) 2006-04-25 2012-11-21 三菱電機株式会社 シフトレジスタ回路
TWI295457B (en) * 2006-07-03 2008-04-01 Wintek Corp Flat display structure
TWI360094B (en) * 2007-04-25 2012-03-11 Wintek Corp Shift register and liquid crystal display
CN101971242B (zh) 2008-03-19 2013-04-10 夏普株式会社 显示面板驱动电路、液晶显示装置、移位寄存器、液晶面板、以及显示装置的驱动方法
US8314765B2 (en) * 2008-06-17 2012-11-20 Semiconductor Energy Laboratory Co., Ltd. Driver circuit, display device, and electronic device
US7817771B2 (en) * 2008-12-15 2010-10-19 Au Optronics Corporation Shift register
KR101512336B1 (ko) * 2008-12-29 2015-04-15 삼성디스플레이 주식회사 게이트 구동회로 및 이를 구비한 표시 장치
JP5751762B2 (ja) 2009-05-21 2015-07-22 株式会社半導体エネルギー研究所 半導体装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1428759A (zh) * 2001-12-12 2003-07-09 Lg.菲利浦Lcd株式会社 具有内置电平转移器的移位寄存器
CN1609939A (zh) * 2003-01-25 2005-04-27 夏普株式会社 移位寄存器
JP2009134814A (ja) * 2007-11-30 2009-06-18 Mitsubishi Electric Corp シフトレジスタおよびそれを備える画像表示装置
WO2009104306A1 (ja) * 2008-02-19 2009-08-27 シャープ株式会社 表示装置および表示装置の駆動方法

Also Published As

Publication number Publication date
EP2515290A1 (en) 2012-10-24
JP5132818B2 (ja) 2013-01-30
KR20120082469A (ko) 2012-07-23
US20120249502A1 (en) 2012-10-04
BR112012014473A2 (pt) 2017-03-14
RU2012130016A (ru) 2014-01-27
JPWO2011074316A1 (ja) 2013-04-25
RU2514903C2 (ru) 2014-05-10
CN102667909A (zh) 2012-09-12
WO2011074316A1 (ja) 2011-06-23
KR101245438B1 (ko) 2013-03-19
EP2515290A4 (en) 2014-03-12
US8508460B2 (en) 2013-08-13

Similar Documents

Publication Publication Date Title
CN102667909B (zh) 扫描信号线驱动电路以及具备其的显示装置
CN103262148B (zh) 扫描信号线驱动电路及具备其的显示装置
US8519764B2 (en) Shift register, scanning signal line drive circuit provided with same, and display device
EP2357642B1 (en) Scanning signal line driving circuit and shift register
CN101939777B (zh) 显示装置及显示装置的驱动方法
US8531224B2 (en) Shift register, scanning signal line drive circuit provided with same, and display device
US9362892B2 (en) Scanning signal line drive circuit, display device having the same, and driving method for scanning signal line
WO2011055584A1 (ja) 液晶表示装置およびその駆動方法
JP6033225B2 (ja) 表示装置および走査信号線の駆動方法
WO2011129126A1 (ja) 走査信号線駆動回路およびそれを備えた表示装置
CN103918024B (zh) 液晶显示装置和辅助电容线的驱动方法
CN110232895A (zh) 扫描信号线驱动电路及驱动方法、具备其的显示装置
WO2010116778A1 (ja) シフトレジスタおよびそれを備えた表示装置、ならびにシフトレジスタの駆動方法
US11195450B2 (en) Shift register unit using clock signals, gate drive circuit, display panel, display device and driving method
JP6076253B2 (ja) 表示装置およびその駆動方法
CN109952607A (zh) 驱动电路以及显示装置

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20140212

Termination date: 20191014

CF01 Termination of patent right due to non-payment of annual fee