WO2010150574A1 - シフトレジスタおよびそれを備えた表示装置、ならびにシフトレジスタの駆動方法 - Google Patents
シフトレジスタおよびそれを備えた表示装置、ならびにシフトレジスタの駆動方法 Download PDFInfo
- Publication number
- WO2010150574A1 WO2010150574A1 PCT/JP2010/053237 JP2010053237W WO2010150574A1 WO 2010150574 A1 WO2010150574 A1 WO 2010150574A1 JP 2010053237 W JP2010053237 W JP 2010053237W WO 2010150574 A1 WO2010150574 A1 WO 2010150574A1
- Authority
- WO
- WIPO (PCT)
- Prior art keywords
- node
- electrode
- transistor
- signal
- state
- Prior art date
Links
Images
Classifications
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
- G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
- G09G3/3611—Control of matrices with row and column drivers
- G09G3/3685—Details of drivers for data electrodes
-
- G—PHYSICS
- G11—INFORMATION STORAGE
- G11C—STATIC STORES
- G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
- G11C19/18—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages
- G11C19/182—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes
- G11C19/184—Digital stores in which the information is moved stepwise, e.g. shift registers using capacitors as main elements of the stages in combination with semiconductor elements, e.g. bipolar transistors, diodes with field-effect transistors, e.g. MOS-FET
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2310/00—Command of the display device
- G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
- G09G2310/0264—Details of driving circuits
- G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G2320/00—Control of display operating conditions
- G09G2320/02—Improving the quality of display appearance
- G09G2320/0209—Crosstalk reduction, i.e. to reduce direct or indirect influences of signals directed to a certain pixel of the displayed image on other pixels of said image, inclusive of influences affecting pixels in different frames or fields or sub-images which constitute a same image, e.g. left and right images of a stereoscopic display
-
- G—PHYSICS
- G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
- G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
- G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
- G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
- G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
- G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
- G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
- G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
- G09G3/3275—Details of drivers for data electrodes
Abstract
Description
各双安定回路は、
前記第1の状態または前記第2の状態のいずれかの状態を表す状態信号を出力する出力ノードと、
第2電極にハイレベルの電位が与えられ、前記出力ノードに第3電極が接続された第1のトランジスタと、
第1電極に前記第1のクロック信号が与えられ、前記第1のトランジスタの第1電極に接続された第1ノードに第3電極が接続された第2のトランジスタと、
前記第2のトランジスタの第2電極に接続された第2ノードを当該各双安定回路の前段の双安定回路から出力される状態信号に基づいて充電するための第2ノード充電部と、
前記第2ノードを当該各双安定回路の次段の双安定回路から出力される状態信号に基づいて放電するための第2ノード放電部と、
前記第2のクロック信号に基づいて前記第1ノードを放電するための第1ノード放電部と、
前記第2のクロック信号に基づいて前記出力ノードを放電するための出力ノード放電部と
を備えることを特徴とする。
前記第1のトランジスタのチャネル面積は、前記第2のトランジスタのチャネル面積よりも大きいことを特徴とする。
各双安定回路は、前記第2ノードに一端が接続され、前記出力ノードに他端が接続されたキャパシタを更に備えることを特徴とする。
各双安定回路において、
前記第2ノード放電部は、第1電極に当該各双安定回路の次段の双安定回路から出力される状態信号が与えられ、第2電極に前記第2ノードが接続され、第3電極にローレベルの電位が与えられる第3のトランジスタを含み、
前記第1ノード放電部は、第1電極に前記第2のクロック信号が与えられ、第2電極に前記第1ノードが接続され、第3電極にローレベルの電位が与えられる第4のトランジスタを含み、
前記出力ノード放電部は、第1電極に前記第2のクロック信号が与えられ、第2電極に前記出力ノードが接続され、第3電極にローレベルの電位が与えられる第5のトランジスタを含むことを特徴とする。
各双安定回路において、
前記第2ノード充電部は、第1電極に当該各双安定回路の前段の双安定回路から出力される状態信号が与えられ、第2電極にハイレベルの電位が与えられ、第3電極に前記第2ノードが接続された第6のトランジスタを含むことを特徴とする。
各双安定回路において、
前記第2ノード充電部は、第1電極および第2電極に当該各双安定回路の前段の双安定回路から出力される状態信号が与えられ、第3電極に前記第2ノードが接続された第7のトランジスタを含むことを特徴とする。
各双安定回路に含まれるトランジスタはすべてnチャネル型の薄膜トランジスタであることを特徴とする。
本発明の第1から第7までのいずれかの局面に係るシフトレジスタを備え、
前記複数の双安定回路は、前記複数の走査信号線と1対1で対応するように設けられ、
各双安定回路は、前記出力ノードから出力される状態信号を当該各双安定回路に対応する走査信号線に走査信号として与えることを特徴とする。
前記表示部を含み、本発明の第8の局面に係る走査信号線駆動回路を備えたことを特徴とする。
各双安定回路を前記第2の状態から前記第1の状態に変化させるための予備状態にする第1駆動ステップと、
前記予備状態となっている双安定回路を前記第1の状態にする第2駆動ステップと、
各双安定回路を前記第1の状態から前記第2の状態に変化させる第3駆動ステップと
を含み、
各双安定回路は、
前記第1の状態または前記第2の状態のいずれかの状態を表す状態信号を出力する出力ノードと、
第2電極にハイレベルの電位が与えられ、前記出力ノードに第3電極が接続された第1のトランジスタと、
第1電極に前記第1のクロック信号が与えられ、前記第1のトランジスタの第1電極に接続された第1ノードに第3電極が接続され、前記第1のトランジスタよりも小さなチャネル面積を有する第2のトランジスタと、
前記第2のトランジスタの第2電極に接続された第2ノードを所定のセット信号に基づいて充電するための第2ノード充電部と、
所定のリセット信号に基づいて前記第2ノードを放電するための第2ノード放電部と、
前記第2のクロック信号に基づいて前記第1ノードを放電するための第1ノード放電部と、
前記第2のクロック信号に基づいて前記出力ノードを放電するための出力ノード放電部と
を備え、
前記第1駆動ステップでは、前記セット信号に基づき前記第2ノード充電部によって前記第2ノードが充電され、
前記第2駆動ステップでは、前記第1のクロック信号に基づき前記第2のトランジスタが導通状態とされることによって前記第1ノードが充電され、
前記第3駆動ステップでは、前記リセット信号に基づき前記第2ノード放電部によって前記第2ノードが放電され、前記第2のクロック信号に基づき、前記第1ノード放電部によって前記第1ノードが放電されるとともに前記出力ノード放電部によって前記出力ノードが放電されることを特徴とする。
各双安定回路において、
前記第2ノード放電部は、第1電極に前記リセット信号が与えられ、第2電極に前記第2ノードが接続され、第3電極にローレベルの電位が与えられる第3のトランジスタを含み、
前記第1ノード放電部は、第1電極に前記第2のクロック信号が与えられ、第2電極に前記第1ノードが接続され、第3電極にローレベルの電位が与えられる第4のトランジスタを含み、
前記出力ノード放電部は、第1電極に前記第2のクロック信号が与えられ、第2電極に前記出力ノードが接続され、第3電極にローレベルの電位が与えられる第5のトランジスタを含み、
前記第3駆動ステップでは、
前記リセット信号に基づき、前記第3のトランジスタが導通状態とされ、
前記第2のクロック信号に基づき、前記第4のトランジスタが導通状態とされるとともに前記第5のトランジスタが導通状態とされることを特徴とする。
前記第2ノード充電部は、第1電極に前記セット信号が与えられ、第2電極にハイレベルの電位が与えられ、第3電極に前記第2ノードが接続された第6のトランジスタを含み、
前記第1駆動ステップでは、前記セット信号に基づき、前記第6のトランジスタが導通状態とされることを特徴とする。
前記第2ノード充電部は、第1電極および第2電極に前記セット信号が与えられ、第3電極に前記第2ノードが接続された第7のトランジスタを含み、
前記第1駆動ステップでは、前記セット信号に基づき、前記第7のトランジスタが導通状態とされることを特徴とする。
図2は、本発明の一実施形態に係るアクティブマトリクス型の液晶表示装置の全体構成を示すブロック図である。図2に示すように、この液晶表示装置は、表示部10と表示信号生成回路15とシステムコントローラ20とソースドライバ(映像信号線駆動回路)30とゲートドライバ(走査信号線駆動回路)40とを備えている。
次に、図3,図4,および図5(A)~(H)を参照しつつ、本実施形態におけるゲートドライバ40の構成および動作の概要について説明する。図3に示すように、ゲートドライバ40はn段のシフトレジスタ410によって構成されている。表示部10にはn行×m列の画素マトリクスが形成されているところ、それら画素マトリクスの各行と1対1で対応するようにシフトレジスタ410の各段が設けられている。また、シフトレジスタ410の各段は、各時点において2つの状態(第1の状態および第2の状態)のうちのいずれか一方の状態となっていて当該状態を示す信号(状態信号)を走査信号として出力する双安定回路となっている。このように、このシフトレジスタ410はn個の双安定回路SR(1)~SR(n)で構成されている。なお、本実施形態においては、双安定回路が第1の状態となっていれば、当該双安定回路に接続されているゲートバスラインは選択状態となり、双安定回路が第2の状態となっていれば、当該双安定回路に接続されているゲートバスラインは非選択状態となる。
図1は、上述したシフトレジスタ410に含まれている双安定回路の構成(シフトレジスタ410の1段分の構成)を示す回路図である。図1に示すように、この双安定回路は、6個の薄膜トランジスタ(ここではn型TFTとする)T1~T6(第1~第6のトランジスタ)と、キャパシタC1とを備えている。薄膜トランジスタT1~T6については、特に限定されないが、例えば、アモルファスシリコンTFT,低温ポリシリコンTFT,CG(Continuous Grain)シリコンTFTなどが採用される。また、この双安定回路は、比較的高レベルの電位VGHを供給する電源ラインVDD用の入力端子および比較的低レベルの電位VGLを供給する電源ラインVSS用の入力端子のほか、4個の入力端子41~44と1個の出力端子(出力ノード)49とを有している。電位VGHは表示部10の画素形成部内の薄膜トランジスタ11をオン状態にする電位に相当し、電位VGLは当該薄膜トランジスタ11をオフ状態にする電位に相当する。なお、第1クロックCKAを受け取る入力端子には符号41を付し、第2クロックCKBを受け取る入力端子には符号42を付し、セット信号SETを受け取る入力端子には符号43を付し、リセット信号RSTを受け取る入力端子には符号44を付している。以下、この双安定回路内における構成要素間の接続関係について説明する。
W1×L1>W2×L2 ・・・(1)
次に、図1および図6(A)~(G)を参照しつつ、本実施形態におけるシフトレジスタ410の各段(双安定回路)の動作について説明する。なお、図6(A)~(G)には1段目の双安定回路SR(1)における波形を示しており、2段目以降の双安定回路SR(2)~SR(n)については、図6(A)~(G)に示す波形と同様の波形が1水平走査期間ずつ遅れて現れる。すなわち、n個の双安定回路SR(1)~SR(n)では、タイミングを除いて同様の動作が行われる。従って、以下においては、1段目の双安定回路SR(1)のみに着目して説明する。
本実施形態によれば、図9に示した従来例における構成とは異なり、薄膜トランジスタT1のドレイン端子には一定の電位VGHが与えられる。このため、選択期間(t1~t2の期間)以外の期間に、薄膜トランジスタT1のドレイン端子の電位の変化に起因して当該薄膜トランジスタT1がオン状態となることはない。また、図6(E)に示すように大半の期間(t0~t2の以外の期間)においてnetZの電位はVGLで維持されるので、選択期間以外の期間に、第1クロックCKAに基づいて薄膜トランジスタT2がオン状態となることに起因して薄膜トランジスタT1がオン状態となることもない。但し、薄膜トランジスタT2のオーバーラップ容量Cgsを考慮すると、第1クロックCKAの電位の変化に基づいてnetAの電位が上昇することが考えられる。この点に関し、本実施形態では、薄膜トランジスタT1のチャネル面積が薄膜トランジスタT2のチャネル面積よりも大きくなるように構成されている。このため、第1クロックCKAの電位の変化と薄膜トランジスタT2のオーバーラップ容量CgsとがnetAの電位に与える影響は比較的小さなものとなり、従来例とは異なり、選択期間以外の期間に、出力用トランジスタである薄膜トランジスタT1をオン状態にするほどnetAの電位が高められることはない。
上記実施形態においては液晶表示装置を例に挙げて説明したが、本発明はこれに限定されない。シフトレジスタを備えた構成であれば、有機EL(Electro Luminescnce)素子や発光ダイオード(LED)等の自己発光型の発光素子を配列した表示装置など、液晶表示装置以外の表示装置にも本発明を適用することができる。
15…表示信号生成回路
20…システムコントローラ
30…ソースドライバ(映像信号線駆動回路)
40…ゲートドライバ(走査信号線駆動回路)
41~44…(双安定回路の)入力端子
49…(双安定回路の)出力端子
410…シフトレジスタ
SR(1)~SR(n)…双安定回路
T1~T7…薄膜トランジスタ
C1…キャパシタ
GL1~GLn…ゲートバスライン
SL1~SLm…ソースバスライン
GSP…ゲートスタートパルス信号
GEP…ゲートエンドパルス信号
GCK1…第1ゲートクロック信号
GCK2…第2ゲートクロック信号
CKA…第1クロック
CKB…第2クロック
GOUT(1)~GOUT(n)…走査信号
OUT…状態信号
SET…セット信号
RST…リセット信号
Claims (13)
- 第1の状態と第2の状態とを有し互いに直列に接続された複数の双安定回路を含み、各双安定回路の外部から与えられハイレベルの電位とローレベルの電位とを周期的に繰り返す第1および第2のクロック信号からなる2相のクロック信号に基づいて前記複数の双安定回路が順次に第1の状態となるシフトレジスタであって、
各双安定回路は、
前記第1の状態または前記第2の状態のいずれかの状態を表す状態信号を出力する出力ノードと、
第2電極にハイレベルの電位が与えられ、前記出力ノードに第3電極が接続された第1のトランジスタと、
第1電極に前記第1のクロック信号が与えられ、前記第1のトランジスタの第1電極に接続された第1ノードに第3電極が接続された第2のトランジスタと、
前記第2のトランジスタの第2電極に接続された第2ノードを当該各双安定回路の前段の双安定回路から出力される状態信号に基づいて充電するための第2ノード充電部と、
前記第2ノードを当該各双安定回路の次段の双安定回路から出力される状態信号に基づいて放電するための第2ノード放電部と、
前記第2のクロック信号に基づいて前記第1ノードを放電するための第1ノード放電部と、
前記第2のクロック信号に基づいて前記出力ノードを放電するための出力ノード放電部と
を備えることを特徴とする、シフトレジスタ。 - 前記第1のトランジスタのチャネル面積は、前記第2のトランジスタのチャネル面積よりも大きいことを特徴とする、請求項1に記載のシフトレジスタ。
- 各双安定回路は、前記第2ノードに一端が接続され、前記出力ノードに他端が接続されたキャパシタを更に備えることを特徴とする、請求項1に記載のシフトレジスタ。
- 各双安定回路において、
前記第2ノード放電部は、第1電極に当該各双安定回路の次段の双安定回路から出力される状態信号が与えられ、第2電極に前記第2ノードが接続され、第3電極にローレベルの電位が与えられる第3のトランジスタを含み、
前記第1ノード放電部は、第1電極に前記第2のクロック信号が与えられ、第2電極に前記第1ノードが接続され、第3電極にローレベルの電位が与えられる第4のトランジスタを含み、
前記出力ノード放電部は、第1電極に前記第2のクロック信号が与えられ、第2電極に前記出力ノードが接続され、第3電極にローレベルの電位が与えられる第5のトランジスタを含むことを特徴とする、請求項1に記載のシフトレジスタ。 - 各双安定回路において、
前記第2ノード充電部は、第1電極に当該各双安定回路の前段の双安定回路から出力される状態信号が与えられ、第2電極にハイレベルの電位が与えられ、第3電極に前記第2ノードが接続された第6のトランジスタを含むことを特徴とする、請求項1に記載のシフトレジスタ。 - 各双安定回路において、
前記第2ノード充電部は、第1電極および第2電極に当該各双安定回路の前段の双安定回路から出力される状態信号が与えられ、第3電極に前記第2ノードが接続された第7のトランジスタを含むことを特徴とする、請求項1に記載のシフトレジスタ。 - 各双安定回路に含まれるトランジスタはすべてnチャネル型の薄膜トランジスタであることを特徴とする、請求項1に記載のシフトレジスタ。
- 表示部に配設された複数の走査信号線を駆動する、表示装置の走査信号線駆動回路であって、
請求項1から7までのいずれか1項に記載のシフトレジスタを備え、
前記複数の双安定回路は、前記複数の走査信号線と1対1で対応するように設けられ、
各双安定回路は、前記出力ノードから出力される状態信号を当該各双安定回路に対応する走査信号線に走査信号として与えることを特徴とする、走査信号線駆動回路。 - 前記表示部を含み、請求項8に記載の走査信号線駆動回路を備えたことを特徴とする、表示装置。
- 第1の状態と第2の状態とを有し互いに直列に接続された複数の双安定回路を含み、各双安定回路の外部から与えられハイレベルの電位とローレベルの電位とを周期的に繰り返す第1および第2のクロック信号からなる2相のクロック信号に基づいて前記複数の双安定回路が順次に第1の状態となるシフトレジスタの駆動方法であって、
各双安定回路を前記第2の状態から前記第1の状態に変化させるための予備状態にする第1駆動ステップと、
前記予備状態となっている双安定回路を前記第1の状態にする第2駆動ステップと、
各双安定回路を前記第1の状態から前記第2の状態に変化させる第3駆動ステップと
を含み、
各双安定回路は、
前記第1の状態または前記第2の状態のいずれかの状態を表す状態信号を出力する出力ノードと、
第2電極にハイレベルの電位が与えられ、前記出力ノードに第3電極が接続された第1のトランジスタと、
第1電極に前記第1のクロック信号が与えられ、前記第1のトランジスタの第1電極に接続された第1ノードに第3電極が接続され、前記第1のトランジスタよりも小さなチャネル面積を有する第2のトランジスタと、
前記第2のトランジスタの第2電極に接続された第2ノードを所定のセット信号に基づいて充電するための第2ノード充電部と、
所定のリセット信号に基づいて前記第2ノードを放電するための第2ノード放電部と、
前記第2のクロック信号に基づいて前記第1ノードを放電するための第1ノード放電部と、
前記第2のクロック信号に基づいて前記出力ノードを放電するための出力ノード放電部と
を備え、
前記第1駆動ステップでは、前記セット信号に基づき前記第2ノード充電部によって前記第2ノードが充電され、
前記第2駆動ステップでは、前記第1のクロック信号に基づき前記第2のトランジスタが導通状態とされることによって前記第1ノードが充電され、
前記第3駆動ステップでは、前記リセット信号に基づき前記第2ノード放電部によって前記第2ノードが放電され、前記第2のクロック信号に基づき、前記第1ノード放電部によって前記第1ノードが放電されるとともに前記出力ノード放電部によって前記出力ノードが放電されることを特徴とする、シフトレジスタの駆動方法。 - 各双安定回路において、
前記第2ノード放電部は、第1電極に前記リセット信号が与えられ、第2電極に前記第2ノードが接続され、第3電極にローレベルの電位が与えられる第3のトランジスタを含み、
前記第1ノード放電部は、第1電極に前記第2のクロック信号が与えられ、第2電極に前記第1ノードが接続され、第3電極にローレベルの電位が与えられる第4のトランジスタを含み、
前記出力ノード放電部は、第1電極に前記第2のクロック信号が与えられ、第2電極に前記出力ノードが接続され、第3電極にローレベルの電位が与えられる第5のトランジスタを含み、
前記第3駆動ステップでは、
前記リセット信号に基づき、前記第3のトランジスタが導通状態とされ、
前記第2のクロック信号に基づき、前記第4のトランジスタが導通状態とされるとともに前記第5のトランジスタが導通状態とされることを特徴とする、請求項10に記載の駆動方法。 - 前記第2ノード充電部は、第1電極に前記セット信号が与えられ、第2電極にハイレベルの電位が与えられ、第3電極に前記第2ノードが接続された第6のトランジスタを含み、
前記第1駆動ステップでは、前記セット信号に基づき、前記第6のトランジスタが導通状態とされることを特徴とする、請求項10に記載の駆動方法。 - 前記第2ノード充電部は、第1電極および第2電極に前記セット信号が与えられ、第3電極に前記第2ノードが接続された第7のトランジスタを含み、
前記第1駆動ステップでは、前記セット信号に基づき、前記第7のトランジスタが導通状態とされることを特徴とする、請求項10に記載の駆動方法。
Priority Applications (6)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011519634A JP5398831B2 (ja) | 2009-06-25 | 2010-03-01 | シフトレジスタおよびそれを備えた表示装置、ならびにシフトレジスタの駆動方法 |
BRPI1012258A BRPI1012258A2 (pt) | 2009-06-25 | 2010-03-01 | "registrador de deslocamento, circuito de acionamento de lina de sinal de varredura, dispositivo de exibição, e método para acionar um registrador de deslocamento". |
RU2012102363/08A RU2488180C1 (ru) | 2009-06-25 | 2010-03-01 | Сдвиговый регистр, устройство отображения, снабженное таковым, и способ возбуждения сдвигового регистра |
EP10791894A EP2447950A1 (en) | 2009-06-25 | 2010-03-01 | Shift register circuit, display device provided with same, and shift register circuit driving method |
US13/379,589 US8605029B2 (en) | 2009-06-25 | 2010-03-01 | Shift register, display device provided with same, and method of driving shift register |
CN201080026803.4A CN102460587B (zh) | 2009-06-25 | 2010-03-01 | 移位寄存器和具备它的显示装置以及移位寄存器的驱动方法 |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009-150483 | 2009-06-25 | ||
JP2009150483 | 2009-06-25 |
Publications (1)
Publication Number | Publication Date |
---|---|
WO2010150574A1 true WO2010150574A1 (ja) | 2010-12-29 |
Family
ID=43386356
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
PCT/JP2010/053237 WO2010150574A1 (ja) | 2009-06-25 | 2010-03-01 | シフトレジスタおよびそれを備えた表示装置、ならびにシフトレジスタの駆動方法 |
Country Status (7)
Country | Link |
---|---|
US (1) | US8605029B2 (ja) |
EP (1) | EP2447950A1 (ja) |
JP (1) | JP5398831B2 (ja) |
CN (1) | CN102460587B (ja) |
BR (1) | BRPI1012258A2 (ja) |
RU (1) | RU2488180C1 (ja) |
WO (1) | WO2010150574A1 (ja) |
Cited By (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN102760397A (zh) * | 2011-04-27 | 2012-10-31 | 苏州达方电子有限公司 | 驱动电路 |
JP2013229888A (ja) * | 2010-02-23 | 2013-11-07 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子機器 |
JP2017120426A (ja) * | 2015-12-30 | 2017-07-06 | エルジー ディスプレイ カンパニー リミテッド | 表示装置 |
US10205452B2 (en) | 2014-09-30 | 2019-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit, semiconductor device, electronic component, and electronic device |
KR20200004395A (ko) * | 2018-04-28 | 2020-01-13 | 보에 테크놀로지 그룹 컴퍼니 리미티드 | 시프트 레지스터 유닛, 게이트 구동 회로 및 디스플레이 디바이스 |
US10796659B2 (en) | 2018-04-24 | 2020-10-06 | Sharp Kabushiki Kaisha | Display device and method for driving the same |
Families Citing this family (19)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2011114562A1 (ja) * | 2010-03-15 | 2011-09-22 | シャープ株式会社 | 走査信号線駆動回路およびそれを備えた表示装置 |
KR101308474B1 (ko) * | 2010-04-19 | 2013-09-16 | 엘지디스플레이 주식회사 | 쉬프트 레지스터 |
KR101094286B1 (ko) * | 2010-05-10 | 2011-12-19 | 삼성모바일디스플레이주식회사 | 발광 제어 구동부, 이를 이용한 발광 표시 장치, 및 발광 제어 신호 구동 방법 |
CN103295641B (zh) * | 2012-06-29 | 2016-02-10 | 上海天马微电子有限公司 | 移位寄存器及其驱动方法 |
WO2014054515A1 (ja) * | 2012-10-05 | 2014-04-10 | シャープ株式会社 | 表示装置 |
CN103268749B (zh) * | 2012-11-21 | 2015-04-15 | 上海天马微电子有限公司 | 一种反相器、amoled补偿电路和显示面板 |
US9437324B2 (en) * | 2013-08-09 | 2016-09-06 | Boe Technology Group Co., Ltd. | Shift register unit, driving method thereof, shift register and display device |
CN103928005B (zh) * | 2014-01-27 | 2015-12-02 | 深圳市华星光电技术有限公司 | 用于共同驱动栅极和公共电极的goa单元、驱动电路及阵列 |
RU2549136C1 (ru) * | 2014-05-05 | 2015-04-20 | Федеральное государственное бюджетное учреждение науки Институт физики полупроводников им. А.В. Ржанова Сибирского отделения Российской академии наук (ИФП СО РАН) | Двухтактный сдвигающий регистр |
CN104391600B (zh) | 2014-11-06 | 2017-11-10 | 京东方科技集团股份有限公司 | 一种内嵌式触摸屏及显示装置 |
CN104485085B (zh) * | 2015-01-04 | 2017-07-21 | 京东方科技集团股份有限公司 | 一种阵列基板及显示装置 |
US11127336B2 (en) * | 2015-09-23 | 2021-09-21 | Boe Technology Group Co., Ltd. | Gate on array (GOA) unit, gate driver circuit and display device |
US10665196B2 (en) * | 2016-07-27 | 2020-05-26 | Sakai Display Products Corporation | Drive circuit and display apparatus |
JP2019087601A (ja) * | 2017-11-06 | 2019-06-06 | シャープ株式会社 | トランジスタおよびシフトレジスタ |
CN108053801B (zh) * | 2018-02-12 | 2021-01-29 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路和显示装置 |
CN108399902A (zh) | 2018-03-27 | 2018-08-14 | 京东方科技集团股份有限公司 | 移位寄存器、栅极驱动电路及显示装置 |
CN108399906B (zh) * | 2018-05-25 | 2021-01-26 | 京东方科技集团股份有限公司 | 移位寄存器单元、栅极驱动电路和显示装置 |
CN108806636B (zh) | 2018-09-11 | 2020-06-02 | 京东方科技集团股份有限公司 | 移位寄存器单元及其驱动方法、栅极驱动电路和显示设备 |
US11475968B2 (en) * | 2020-02-27 | 2022-10-18 | Sharp Kabushiki Kaisha | Shift register circuit, active matrix substrate, and display apparatus |
Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56124195A (en) * | 1980-03-05 | 1981-09-29 | Toshiba Corp | Dynamic shift register circuit |
JPS62234298A (ja) | 1986-04-04 | 1987-10-14 | Nec Corp | シフトレジスタ |
JP2004222256A (ja) * | 2002-12-25 | 2004-08-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびこれを用いた表示装置並びに電子機器 |
JP2004274050A (ja) * | 2003-03-04 | 2004-09-30 | Samsung Electronics Co Ltd | 非晶質−シリコン薄膜トランジスタとこれを有するシフトレジスタ。 |
JP2009205707A (ja) * | 2008-02-26 | 2009-09-10 | Sony Corp | シフトレジスタ回路および表示装置ならびに電子機器 |
Family Cites Families (10)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5222082A (en) | 1991-02-28 | 1993-06-22 | Thomson Consumer Electronics, S.A. | Shift register useful as a select line scanner for liquid crystal display |
US5410583A (en) * | 1993-10-28 | 1995-04-25 | Rca Thomson Licensing Corporation | Shift register useful as a select line scanner for a liquid crystal display |
AU2003241202A1 (en) * | 2002-06-10 | 2003-12-22 | Samsung Electronics Co., Ltd. | Shift register, liquid crystal display device having the shift register and method of driving scan lines using the same |
US7319452B2 (en) * | 2003-03-25 | 2008-01-15 | Samsung Electronics Co., Ltd. | Shift register and display device having the same |
JP4895538B2 (ja) * | 2004-06-30 | 2012-03-14 | 三星電子株式会社 | シフトレジスタ、それを有する表示装置、及び、そのシフトレジスタの駆動方法 |
TW200735027A (en) * | 2006-01-05 | 2007-09-16 | Mitsubishi Electric Corp | Shift register and image display apparatus containing the same |
CN101075481B (zh) * | 2006-05-19 | 2010-06-16 | 奇美电子股份有限公司 | 移位寄存器及其信号产生器 |
JP2007317288A (ja) * | 2006-05-25 | 2007-12-06 | Mitsubishi Electric Corp | シフトレジスタ回路およびそれを備える画像表示装置 |
TWI338879B (en) * | 2006-05-30 | 2011-03-11 | Au Optronics Corp | Shift register |
CN101042937B (zh) * | 2007-04-24 | 2010-10-13 | 友达光电股份有限公司 | 可降低偏压效应的移位寄存器、控制电路及液晶显示器 |
-
2010
- 2010-03-01 BR BRPI1012258A patent/BRPI1012258A2/pt not_active IP Right Cessation
- 2010-03-01 RU RU2012102363/08A patent/RU2488180C1/ru not_active IP Right Cessation
- 2010-03-01 EP EP10791894A patent/EP2447950A1/en not_active Withdrawn
- 2010-03-01 JP JP2011519634A patent/JP5398831B2/ja not_active Expired - Fee Related
- 2010-03-01 US US13/379,589 patent/US8605029B2/en active Active
- 2010-03-01 CN CN201080026803.4A patent/CN102460587B/zh not_active Expired - Fee Related
- 2010-03-01 WO PCT/JP2010/053237 patent/WO2010150574A1/ja active Application Filing
Patent Citations (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS56124195A (en) * | 1980-03-05 | 1981-09-29 | Toshiba Corp | Dynamic shift register circuit |
JPS62234298A (ja) | 1986-04-04 | 1987-10-14 | Nec Corp | シフトレジスタ |
JP2004222256A (ja) * | 2002-12-25 | 2004-08-05 | Semiconductor Energy Lab Co Ltd | 半導体装置およびこれを用いた表示装置並びに電子機器 |
JP2004274050A (ja) * | 2003-03-04 | 2004-09-30 | Samsung Electronics Co Ltd | 非晶質−シリコン薄膜トランジスタとこれを有するシフトレジスタ。 |
JP2009205707A (ja) * | 2008-02-26 | 2009-09-10 | Sony Corp | シフトレジスタ回路および表示装置ならびに電子機器 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2013229888A (ja) * | 2010-02-23 | 2013-11-07 | Semiconductor Energy Lab Co Ltd | 半導体装置及び電子機器 |
US8599998B2 (en) | 2010-02-23 | 2013-12-03 | Semiconductor Energy Laboratory Co., Ltd. | Display device, semiconductor device, and driving method thereof |
US11222906B2 (en) | 2010-02-23 | 2022-01-11 | Semiconductor Energy Laboratory Co., Ltd. | Display device, semiconductor device, and driving method thereof |
US11749685B2 (en) | 2010-02-23 | 2023-09-05 | Semiconductor Energy Laboratory Co., Ltd. | Display device, semiconductor device, and driving method thereof |
CN102760397A (zh) * | 2011-04-27 | 2012-10-31 | 苏州达方电子有限公司 | 驱动电路 |
CN102760397B (zh) * | 2011-04-27 | 2014-12-10 | 苏州达方电子有限公司 | 驱动电路 |
US10205452B2 (en) | 2014-09-30 | 2019-02-12 | Semiconductor Energy Laboratory Co., Ltd. | Logic circuit, semiconductor device, electronic component, and electronic device |
JP2017120426A (ja) * | 2015-12-30 | 2017-07-06 | エルジー ディスプレイ カンパニー リミテッド | 表示装置 |
US10796659B2 (en) | 2018-04-24 | 2020-10-06 | Sharp Kabushiki Kaisha | Display device and method for driving the same |
KR20200004395A (ko) * | 2018-04-28 | 2020-01-13 | 보에 테크놀로지 그룹 컴퍼니 리미티드 | 시프트 레지스터 유닛, 게이트 구동 회로 및 디스플레이 디바이스 |
KR102284401B1 (ko) | 2018-04-28 | 2021-08-03 | 보에 테크놀로지 그룹 컴퍼니 리미티드 | 시프트 레지스터 유닛, 게이트 구동 회로 및 디스플레이 디바이스 |
Also Published As
Publication number | Publication date |
---|---|
JPWO2010150574A1 (ja) | 2012-12-10 |
CN102460587A (zh) | 2012-05-16 |
US8605029B2 (en) | 2013-12-10 |
CN102460587B (zh) | 2014-12-17 |
RU2488180C1 (ru) | 2013-07-20 |
EP2447950A1 (en) | 2012-05-02 |
US20120098804A1 (en) | 2012-04-26 |
JP5398831B2 (ja) | 2014-01-29 |
BRPI1012258A2 (pt) | 2016-04-05 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5398831B2 (ja) | シフトレジスタおよびそれを備えた表示装置、ならびにシフトレジスタの駆動方法 | |
JP5372268B2 (ja) | 走査信号線駆動回路、それを備えた表示装置、および走査信号線の駆動方法 | |
US7492853B2 (en) | Shift register and image display apparatus containing the same | |
JP5165153B2 (ja) | 走査信号線駆動回路およびそれを備えた表示装置、ならびに走査信号線の駆動方法 | |
KR101245438B1 (ko) | 주사 신호선 구동 회로 및 그것을 구비한 표시 장치 | |
JP6033225B2 (ja) | 表示装置および走査信号線の駆動方法 | |
TWI529682B (zh) | A scanning signal line driving circuit, a display device including the same, and a driving method of a scanning signal line | |
US20180053471A1 (en) | Shift register module and display driving circuit thereof | |
WO2011148658A1 (ja) | 走査信号線駆動回路およびそれを備えた表示装置 | |
WO2011129126A1 (ja) | 走査信号線駆動回路およびそれを備えた表示装置 | |
WO2014092011A1 (ja) | 表示装置およびその駆動方法 | |
US9336736B2 (en) | Liquid crystal display device and method for driving auxiliary capacitance lines | |
US10923064B2 (en) | Scanning signal line drive circuit and display device equipped with same | |
US10473958B2 (en) | Shift register, display device provided with same, and method for driving shift register | |
WO2010116778A1 (ja) | シフトレジスタおよびそれを備えた表示装置、ならびにシフトレジスタの駆動方法 | |
US20200394977A1 (en) | Scanning signal line drive circuit and display device provided with same | |
US20200394976A1 (en) | Scanning signal line drive circuit and display device provided with same | |
WO2012147637A1 (ja) | 液晶表示装置 | |
WO2016002644A1 (ja) | シフトレジスタおよびそれを備える表示装置 | |
JP4843203B2 (ja) | アクティブマトリクス型表示装置 | |
US10854163B2 (en) | Display device suppressing display failure caused by residual charge | |
JP4889205B2 (ja) | アクティブマトリクス型表示装置 | |
WO2013018595A1 (ja) | 表示装置およびその駆動方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
WWE | Wipo information: entry into national phase |
Ref document number: 201080026803.4 Country of ref document: CN |
|
121 | Ep: the epo has been informed by wipo that ep was designated in this application |
Ref document number: 10791894 Country of ref document: EP Kind code of ref document: A1 |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2011519634 Country of ref document: JP |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2010791894 Country of ref document: EP |
|
WWE | Wipo information: entry into national phase |
Ref document number: 13379589 Country of ref document: US |
|
NENP | Non-entry into the national phase |
Ref country code: DE |
|
WWE | Wipo information: entry into national phase |
Ref document number: 660/CHENP/2012 Country of ref document: IN |
|
WWE | Wipo information: entry into national phase |
Ref document number: 2012102363 Country of ref document: RU |
|
REG | Reference to national code |
Ref country code: BR Ref legal event code: B01A Ref document number: PI1012258 Country of ref document: BR |
|
ENP | Entry into the national phase |
Ref document number: PI1012258 Country of ref document: BR Kind code of ref document: A2 Effective date: 20111223 |