KR101094286B1 - 발광 제어 구동부, 이를 이용한 발광 표시 장치, 및 발광 제어 신호 구동 방법 - Google Patents

발광 제어 구동부, 이를 이용한 발광 표시 장치, 및 발광 제어 신호 구동 방법 Download PDF

Info

Publication number
KR101094286B1
KR101094286B1 KR1020100043652A KR20100043652A KR101094286B1 KR 101094286 B1 KR101094286 B1 KR 101094286B1 KR 1020100043652 A KR1020100043652 A KR 1020100043652A KR 20100043652 A KR20100043652 A KR 20100043652A KR 101094286 B1 KR101094286 B1 KR 101094286B1
Authority
KR
South Korea
Prior art keywords
voltage
switch
emission control
signal
output signal
Prior art date
Application number
KR1020100043652A
Other languages
English (en)
Other versions
KR20110124075A (ko
Inventor
박성일
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020100043652A priority Critical patent/KR101094286B1/ko
Priority to US12/929,622 priority patent/US20110273418A1/en
Publication of KR20110124075A publication Critical patent/KR20110124075A/ko
Application granted granted Critical
Publication of KR101094286B1 publication Critical patent/KR101094286B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/34—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source
    • G09G3/36—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters by control of light from an independent source using liquid crystals
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B45/00—Circuit arrangements for operating light-emitting diodes [LED]
    • H05B45/60—Circuit arrangements for operating LEDs comprising organic material, e.g. for operating organic light-emitting diodes [OLED] or polymer light-emitting diodes [PLED]
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/028—Generation of voltages supplied to electrode drivers in a matrix display other than LCD
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B20/00—Energy efficient lighting technologies, e.g. halogen lamps or gas discharge lamps
    • Y02B20/30—Semiconductor lamps, e.g. solid state lamps [SSL] light emitting diodes [LED] or organic LED [OLED]

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Control Of El Displays (AREA)

Abstract

본 발명은 발광 제어 구동부, 이를 이용한 발광 표시 장치, 및 발광 제어 신호 구동 방법에 관한 것으로, 구체적으로 본 발명의 일 실시 예에 따른 발광 제어 구동부는 클럭 신호, 입력 신호, 및 부입력 신호를 전달받아 부출력 신호를 생성하는 제1 회로부; 상기 부출력 신호, 입력 신호, 및 클럭 신호를 전달받아 출력 신호를 생성하는 제2 회로부; 및 상기 제1 회로부 및 제2 회로부가 연결된 제1 노드에 연결되고, 상기 출력 신호를 전달받고 상기 출력 신호에 응답하여 소정의 기간 동안 상기 제1 노드에 제1 전압을 인가하여 상기 제1 노드의 전압을 유지하는 제3 회로부를 포함한다.

Description

발광 제어 구동부, 이를 이용한 발광 표시 장치, 및 발광 제어 신호 구동 방법{EMISSION DRIVER, LIGHT EMITTING DISPLAY DEVICE USING THE SAME, AND DRIVING METHOD OF EMISSION CONTROL SIGNALS}
본 발명은 발광 제어 구동부, 이를 이용한 발광 표시 장치, 및 발광 제어 신호 구동 방법에 관한 것으로, 더욱 상세하게는 PMOS 트랜지스터 또는 NMOS 트랜지스터의 단일 모스 공정을 사용하는 경우에 크기, 무게, 및 원가 절감의 효과를 얻을 수 있도록 개발된 발광 제어 구동부의 회로 구조, 이를 이용한 발광 표시 장치 표시 장치, 및 발광 제어 신호의 구동 방법에 관한 것이다.
근래에 와서, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시 장치들이 개발되고 있다. 평판 장치로는 액정 표시 장치(Liquid Crystal Display: LCD), 전계 방출 표시 장치(Field Emission Display: FED), 플라즈마 표시 패널(Plasma Display Panel: PDP) 및 유기 발광 표시 장치(Organic Light Emitting Display Device) 등이 있다.
평판 표시 장치 중 표시 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드를 이용하여 영상을 표시하는 것으로서, 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되고 발광효율, 휘도 및 시야각이 뛰어난 장점이 있어 주목받고 있다.
평판 표시 장치는 기판 상에 매트릭스 형태로 복수의 화소를 배치하여 표시 패널을 형성하고, 각 화소에 주사선과 데이터 선을 연결하여 화소에 데이터 신호를 선택적으로 전달하여 디스플레이한다.
통상적으로, 유기 전계 발광 표시 장치(OLED)는 유기 발광 다이오드를 구동하는 방식에 따라 패시브 매트릭스형 OLED(PMOLED)와 액티브 매트릭스형 OLED(AMOLED)로 분류된다.
이 중 해상도, 콘트라스트, 동작속도의 관점에서 단위 화소마다 선택하여 점등하는 액티브 매트릭스형 OLED(AMOLED)가 주류가 되고 있다.
최근 들어 표시 패널의 대형화와 모션 블러 현상이 저감된 우수한 동영상 화질이 요구되는 추세에 따라 이를 구현하기 위해 평판 표시 장치의 발광을 제어하는 발광 제어 구동부의 연구 개발이 필요하다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 모션 블러가 감소된 동영상 화질을 구현함에 있어서 블랙 데이터 삽입의 효과를 얻을 수 있도록 발광 듀티(duty)비가 조절된 발광 제어 신호를 생성하는 발광 제어 구동부와 이로부터 생성되는 발광 제어 신호의 구동 방법을 제안하는 데 목적이 있다.
또한 PMOS 트랜지스터 또는 NMOS 트랜지스터의 단일 모스 공정에 적용될 수 있는 발광 제어 구동부의 회로 구조를 개발하고, 외부에 별도의 I/C로 부착하거나 발광 표시 장치의 글래스 내부에 집적되는 형태로 다양하게 적용되어 크기, 무게, 및 원가 절감의 효과를 얻을 수 있는 발광 표시 장치를 제공하기 위한 것이다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 발광 제어 구동부는 클럭 신호, 입력 신호, 및 부입력 신호를 전달받아 부출력 신호를 생성하는 제1 회로부; 상기 부출력 신호, 입력 신호, 및 클럭 신호를 전달받아 출력 신호를 생성하는 제2 회로부; 및 상기 제1 회로부 및 제2 회로부가 연결된 제1 노드에 연결되고, 상기 출력 신호를 전달받고 상기 출력 신호에 응답하여 소정의 기간 동안 상기 제1 노드에 제1 전압을 인가하여 상기 제1 노드의 전압을 유지하는 제3 회로부를 포함한다.
상기 부출력 신호와 상기 출력 신호의 위상은 서로 반대일 수 있다.
상기 입력 신호의 로우 레벨 또는 하이 레벨의 펄스 폭과 상기 출력 신호의 로우 레벨 또는 하이 레벨의 펄스 폭은 동일할 수 있다.
상기 출력 신호는, 상기 입력 신호와 클럭 신호가 전달되는 시점부터 상기 클럭 신호의 전압 레벨이 처음으로 변화하는 시점까지의 기간씩 상기 입력 신호가 쉬프트되어 발생된다.
상기 제3 회로부는, 상기 제1 전압을 공급하는 제1 전원에 연결된 소스 전극, 상기 제1 노드에 연결된 드레인 전극, 및 출력 신호가 전달되는 출력 신호 단자에 연결된 게이트 전극을 포함하는 제1 트랜지스터를 포함한다.
상기 제3 회로부는, 상기 제1 전원에 연결된 소스 전극, 제1 트랜지스터의 소스 전극에 연결된 드레인 전극, 및 입력 신호가 전달되는 입력 신호 단자에 연결된 게이트 전극을 포함하는 제2 트랜지스터를 더 포함한다.
상기 제1 트랜지스터는 상기 출력 신호의 전압 레벨이 게이트 오프 전압 레벨로 변하는 시점에 상기 제1 노드에 인가되는 제1 전압의 공급을 차단할 수 있다.
상기 발광 제어 구동부는, 상기 제1 노드 및 제2 전압을 공급하는 제2 전원 사이에 연결되고, 소정의 기간 동안 상기 제1 노드에 제2 전압을 인가하여 상기 출력 신호를 게이트 오프 레벨의 전압으로 출력하여 초기화시키는 제4 회로부를 더 포함한다.
상기 제2 전압은 상기 제1 전압보다 낮은 레벨의 전압일 수 있다.
상기 제4 회로부는, 상기 제1 노드에 연결된 소스 전극, 상기 제2 전압을 공급하는 제2 전원에 연결된 드레인 전극, 및 상기 소정의 기간 동안 게이트 온 레벨의 전압을 공급하는 리셋 신호가 전달되는 리셋 신호 단자에 연결된 게이트 전극을 포함하는 제3 트랜지스터를 포함한다.
상기 제1 회로부는, 상기 클럭 신호에 의해 상기 제1 전압을 공급하는 제1 전원을 스위칭하는 제1 스위치; 상기 입력 신호에 의해 스위칭 동작이 제어되고, 상기 제1 스위치를 통해 전달되는 상기 제1 전압을 상기 제1 노드에 전달하는 제2 스위치; 상기 제1 노드 및 상기 제1 전압보다 낮은 레벨의 제2 전압을 공급하는 제2 전원 사이에 연결되고, 게이트 전극의 전압에 대응하여 상기 제1 노드로부터 제2 전원으로 전류를 흐르게 하는 제3 스위치; 상기 제3 스위치의 소스 전극 및 게이트 전극 사이에 연결되고, 상기 입력 신호에 의해 스위칭 동작이 제어되어 상기 제3 스위치의 소스 전극 및 게이트 전극 사이의 전압을 조절하는 제4 스위치; 상기 부입력 신호에 의해 스위칭 동작이 제어되어 상기 제3 스위치의 게이트 전극의 전압을 조절하는 제5 스위치; 상기 클럭 신호에 의해 스위칭 동작이 제어되어 상기 제3 스위치와 상기 제2 전원간을 스위칭하는 제6 스위치; 및 상기 제3 스위치의 게이트 전극의 전압을 저장하는 제1 커패시터를 포함한다.
상기 제2 회로부는, 상기 부출력 신호에 의해 스위칭 동작이 제어되어 상기 제1 전압을 제2 노드에 전달하는 제7 스위치; 상기 제2 노드 및 상기 제1 전압보다 낮은 레벨의 제2 전압을 공급하는 제2 전원 사이에 연결되고, 게이트 전극의 전압에 대응하여 상기 제2 노드로부터 제2 전원으로 전류를 흐르게 하는 제8 스위치; 상기 제8 스위치의 소스 전극 및 게이트 전극 사이에 연결되고, 상기 부출력 신호에 의해 스위칭 동작이 제어되어 상기 제8 스위치의 소스 전극 및 게이트 전극 사이의 전압을 조절하는 제9 스위치; 상기 입력 신호에 의해 스위칭 동작이 제어되어 상기 제8 스위치의 게이트 전극의 전압을 조절하는 제10 스위치; 상기 클럭 신호에 의해 스위칭 동작이 제어되어 상기 제8 스위치와 상기 제2 전원간을 스위칭하는 제11 스위치; 및 상기 제8 스위치의 게이트 전극의 전압을 저장하는 제2 커패시터를 포함한다.
상기 부출력 신호는, 상기 부입력 신호와 클럭 신호가 전달되는 시점부터 상기 클럭 신호의 전압 레벨이 처음으로 변화하는 시점까지의 기간씩 상기 부입력 신호가 쉬프트되어 발생될 수 있다.
상기 발광 제어 구동부를 구성하는 회로 소자는 복수의 트랜지스터이고, 상기 복수의 트랜지스터는 PMOS 트랜지스터로만 구현되거나 또는 NMOS 트랜지스터로만 구현될 수 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 발광 표시 장치는 복수의 주사 신호가 전달되는 복수의 주사선, 복수의 데이터 신호가 전달되는 복수의 데이터 선, 및 복수의 발광 제어 신호가 전달되는 복수의 발광 제어선에 각각 연결된 복수의 화소를 포함하는 표시부; 상기 복수의 주사선 중 대응하는 주사선에 상기 주사 신호를 생성하여 전달하는 주사 구동부; 상기 복수의 데이터 선에 데이터 신호를 전달하는 데이터 구동부; 및 상기 복수의 발광 제어선 중 대응하는 발광 제어선에 상기 발광 제어 신호를 생성하여 전달하는 발광 제어 구동부를 포함한다. 이때 상기 발광 제어 구동부는, 클럭 신호, 입력 신호, 및 부입력 신호를 전달받아 부출력 신호를 생성하는 제1 회로부; 상기 부출력 신호, 입력 신호, 및 클럭 신호를 전달받아 출력 신호를 생성하는 제2 회로부; 및 상기 제1 회로부 및 제2 회로부가 연결된 제1 노드에 연결되고, 상기 출력 신호를 전달받고 상기 출력 신호에 응답하여 소정의 기간 동안 상기 제1 노드에 제1 전압을 인가하여 상기 제1 노드의 전압을 유지하는 제3 회로부를 포함한다.
본 발명의 일 실시 예에서 상기 발광 제어 구동부는 상기 제1 회로부, 제2 회로부, 및 제3 회로부를 포함하는 발광 제어 회로를 복수 개 포함하고, 상기 발광 제어 회로 각각은 상기 복수의 발광 제어선 각각에 전달하는 출력 신호를 생성하여 전달할 수 있다.
상기 복수의 발광 제어 회로 중 첫 번째 단에 위치하는 제1 발광 제어 회로에 전달되는 입력 신호 및 부입력 신호는 시작신호 및 상기 시작신호의 위상이 반전된 부시작신호일 수 있다.
또한 상기 복수의 발광 제어 회로 중 소정의 단에 위치하는 발광 제어 회로에 전달되는 입력 신호 및 부입력 신호는 상기 소정의 단의 이전 단에 위치하는 발광 제어 회로에서 출력된 출력 신호 및 부출력 신호일 수 있다.
이때 상기 복수의 발광 제어 회로 각각에 전달되는 클럭 신호는 2 개 이상의 복수의 클럭 신호 중에서 순차로 선택된 클럭 신호일 수 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 발광 제어 신호의 구동 방법은 입력 신호가 게이트 온 전압 레벨로 전달되는 제1 기간 동안, 클럭 신호, 상기 입력 신호, 및 부입력 신호를 전달받아, 상기 입력 신호에 응답하여 제1 전압을 저장하고, 상기 클럭 신호의 전압 레벨이 처음으로 변화하는 시점까지의 기간이 경과한 후 상기 제1 기간과 동일한 제2 기간 동안 상기 제1 전압의 전압 레벨을 가지는 부출력 신호 및 상기 부출력 신호의 위상이 반전된 출력 신호를 출력하는 단계; 및 입력 신호가 게이트 오프 전압 레벨로 전달되는 제3 기간 동안, 클럭 신호, 상기 입력 신호, 및 부입력 신호를 전달받아, 상기 저장된 제1 전압을 낮은 전압 레벨의 제2 전압으로 감소시키고, 상기 제3 기간과 동일한 제4 기간 동안 상기 제2 전압의 전압 레벨을 가지는 부출력 신호를 출력하고, 상기 제2 전압에 의해 스위칭 동작하여 상기 제1 전압의 전압 레벨을 가지는 출력 신호를 출력하는 단계를 포함한다. 이때 상기 제2 기간 동안 출력된 상기 출력 신호를 전달받아 상기 출력 신호에 의해 동작하여 상기 부출력 신호의 출력단을 안정화시킨다.
여기서 상기 게이트 온 전압 레벨은 상기 제2 전압의 전압 레벨이고, 상기 게이트 오프 전압 레벨은 상기 제1 전압의 전압 레벨을 가진다.
일 실시 예에 따라서는 소정의 기간 동안 리셋 신호에 응답하여 상기 제2 전압을 전달하고, 상기 제2 전압에 의해 스위칭 동작하여 상기 제1 전압의 전압 레벨을 가지는 출력 신호를 출력하는 리셋 단계를 더 포함할 수 있다.
본 발명에 의하면 구성 소자의 개수를 획기적으로 줄임과 동시에 필요 신호수를 감소시킨 발광 제어 구동부의 단순한 회로 구조를 통해서 발광 표시 장치의 화질을 고품질로 구현시킬 수 있다.
또한 본 발명에 의하면 발광 표시 장치의 구성 회로가 단순해져서 레이아웃 면적이 크게 감소하고, 무게, 크기, 원가 절감의 효과가 있으며, 불량 발생 확률이 줄어들어 생산 비용의 측면에서 경제적이고 신뢰성 있는 제품을 제공할 수 있다.
도 1은 본 발명의 일 실시 예에 의한 발광 표시 장치의 블록도이다.
도 2는 도 1에 도시된 발광 제어 구동부의 일 실시 예를 개략적으로 나타낸 블록도이다.
도 3은 도 2에 도시된 발광 제어 회로의 일 실시 예에 따른 회로도이다.
도 4는 도 2에 도시된 발광 제어 회로에 공급되는 구동 파형의 구동 타이밍도이다.
도 5 내지 도 7은 도 2에 도시된 발광 제어 회로의 다른 일 실시 예 각각에 따른 회로도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시 예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예들에 한정되지 않는다.
또한, 여러 실시 예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시 예에서 설명하고, 그 외의 실시 예에서는 제1 실시 예와 다른 구성에 대해서만 설명하기로 한다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시 예에 의한 발광 표시 장치의 블록도이다.
도 1에서 발광 표시 장치는 표시부(10), 주사 구동부(20), 데이터 구동부(30), 발광 제어 구동부(40), 및 타이밍 제어부(50)를 포함한다.
표시부(10)는 복수의 주사선(G1 내지 Gn), 복수의 발광 제어선(E1 내지 En) 및 복수의 데이터 선(D1 내지 Dm) 각각이 교차하는 영역에 복수의 주사선(G1 내지 Gn) 중 대응하는 주사선, 복수의 발광 제어선(E1 내지 En) 중 대응하는 발광 제어선, 및 복수의 데이터 선(D1 내지 Dm) 중 대응하는 데이터 선에 연결된 복수의 화소(60)를 포함한다.
표시부(10)는 대략 행렬 형태로 배열된 복수의 화소(60)를 포함한다. 주사 신호를 전달하는 복수의 주사선과 발광 제어 신호를 전달하는 복수의 발광 제어선은 화소(60)의 배열 형태에서 대략 행 방향으로 뻗으며 서로 거의 평행하고, 복수의 데이터 선은 대략 열 방향으로 뻗으며 서로 거의 평행하지만 이는 반드시 제한되는 것은 아니다.
화소(60)는 구동 트랜지스터와 유기 발광 다이오드를 포함하는데, 화소(60)는 복수의 주사선(G1 내지 Gn) 중 대응하는 주사선을 통해 전달되는 주사 신호에 의해 표시부(10)에 포함된 복수의 화소 중에서 선택되고, 화소(60)에 포함된 구동 트랜지스터가 복수의 데이터 선(D1 내지 Dm) 중 대응하는 데이터 선을 통해 전달되는 데이터 신호에 따른 데이터 전압을 전달받아 유기 발광 다이오드에 데이터 전압에 따른 전류를 공급하여 소정의 휘도의 빛으로 발광시킨다. 이때 화소(60)의 유기 발광 다이오드의 발광은 복수의 발광 제어선(E1 내지 En) 중 대응하는 발광 제어선을 통해 전달되는 발광 제어 신호에 의해 유기 발광 다이오드로 전류가 흐르는 것이 제어됨에 따라 조절된다.
주사 구동부(20)는 복수의 주사선(G1 내지 Gn)과 연결되며 주사 신호를 생성하여 복수의 주사선(G1 내지 Gn) 각각에 전달한다. 주사 신호에 의해 특정한 표시부(10)의 복수의 화소 행 중 소정의 행이 선택되며, 선택된 행에 위치하는 복수의 화소 각각에 연결된 데이터 선을 통해 데이터 신호가 전달된다.
데이터 구동부(30)는 복수의 데이터 선(D1 내지 Dm)과 연결되며 데이터신호를 생성하여 복수의 데이터 선(D1 내지 Dm) 각각을 통해 표시부(10)의 복수의 화소 행 중 하나의 행에 포함되는 복수의 화소 각각에 데이터 신호를 순차적으로 전달한다.
발광 제어 구동부(40)는 복수의 발광 제어선(E1 내지 En)과 연결되며 발광 제어 신호를 생성하여 복수의 발광 제어선(E1 내지 En) 각각에 전달한다. 또한, 발광 제어 구동부(40)는 발광 제어 신호의 펄스 폭을 조절할 수 있도록 하며 한 구간에서 발생하는 발광 제어 신호의 펄스의 수를 조절할 수 있도록 한다. 발광 제어선(E1 내지 En)과 연결되어 있는 화소(60)는 발광 제어 신호를 전달받아 화소(60)에서 생성된 전류가 유기 발광 다이오드로 흐르도록 하는 시점을 결정한다. 이때, 발광 제어 구동부(40)는 PMOS 트랜지스터 또는 NMOS 트랜지스터로 구현될 수 있으며 표시부(10)가 형성될 때 별도의 공정 없이 기판 상에 형성할 수 있거나 혹은 외부에 별도의 칩 형태로 형성할 수 있다.
타이밍 제어부(50)는 외부로부터 입력되는 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 및 클럭 신호(MCLK)를 이용하여 주사 구동부(20), 데이터 구동부(30), 및 발광 제어 구동부(40)의 구동을 제어하는 구동 제어 신호를 발생한다. 즉, 타이밍 제어부(50)에서 생성된 데이터 구동 제어 신호(DCS)는 데이터 구동부(30)로 공급되고, 주사 구동 제어 신호(SCS)는 주사 구동부(20)로 공급된다. 또한, 발광 제어 구동부(40)에서 생성되는 발광 제어 신호의 출력 파형을 제어하도록 발광 구동 제어 신호(ECS)를 공급한다.
도 2는 도 1에 도시된 발광 제어 구동부(40)의 일 실시 예를 개략적으로 나타낸 블록도이다.
발광 제어 구동부(40)는 n개의 발광 제어선(E1 내지 En)에 복수의 발광 제어 신호(EM[1] 내지 EM[n])를 생성하여 전달하기 위하여 n개의 발광 제어 회로(ED1 내지 EDn)를 구비한다. 바람직하게는 n개의 발광 제어 회로(ED1 내지 EDn) 각각은 표시부(10)의 복수의 화소 행에 연결된 발광 제어선에 접속되어 발광 제어 신호(EM[1] 내지 EM[n])를 전달할 수 있도록 행 별로 순차적으로 배열될 수 있다.
각각의 발광 제어 회로(ED1 내지 EDn)는 2개의 클럭단에서 전달되는 클럭 신호(CLK1, CLK2) 중 어느 하나의 클럭 신호를 전달받아 구동된다. 그러나 이는 일 실시 예이고, 2개 이상의 클럭단에서 전달되는 2개 이상의 클럭 신호를 사용할 수 있음은 물론이다.
구체적으로 도 2를 참조하면, 타이밍 제어부(50)는 2개의 클럭단으로 2개의 클럭 신호(CLK1, CLK2) 및 시작신호(SP)와 시작신호의 극성이 반전된 부시작신호(SPB)를 발광 제어 구동부(40)에 공급한다. 도 1에서 설명한 바 있는 타이밍 제어부(50)에서 발광 제어 구동부(40)로 공급되는 발광 구동 제어 신호(ECS)는 이러한 클럭 신호(CLK1, CLK2), 시작신호(SP), 및 부시작신호(SPB)를 모두 통칭하는 것으로 정의한다.
복수의 발광 제어 회로(ED1 내지 EDn) 중 홀수 번째 발광 제어 회로(ED1, ED3,,)에 제1 클럭 신호(CLK1)가 공급되고, 짝수 번째 발광 제어 회로(ED2, ED4,,)에 제2 클럭 신호(CLK2)가 공급될 수 있으나, 이러한 실시 예에 반드시 제한되는 것은 아니다. 복수의 발광 제어 회로(ED1 내지 EDn) 각각은 순차로 배열되는데, 배열 순서에 따라 서로 교차적으로 상기 2개의 클럭 신호(CLK1, CLK2) 중 어느 하나의 클럭 신호를 전달 받는다.
복수의 발광 제어 회로(ED1 내지 EDn) 각각은 입력 신호 단자(IN) 및 부입력 신호 단자(INB), 2개의 클럭 신호(CLK1, CLK2) 중 어느 하나의 클럭 신호가 전달되는 클럭 신호 단자(CLK), 및 출력 신호 단자(OUT) 및 출력 신호가 반전된 부출력 신호가 전달되는 부출력 신호 단자(OUTB)로 구성된다.
타이밍 제어부(50)에서 전달되는 시작신호(SP)와 부시작신호(SPB) 각각은 복수의 발광 제어 회로(ED1 내지 EDn) 중 첫 번째 발광 제어 회로(ED1)의 입력 신호 단자(IN) 및 부입력 신호 단자(INB) 각각에 공급된다. 첫 번째 발광 제어 회로(ED1) 이후의 발광 제어 회로(ED2 내지 EDn)에 있어서, 이전 단의 발광 제어 회로에서 생성되는 출력 신호와 그에 대한 반전 신호인 부출력 신호는 각각 현재 단의 발광 제어 회로의 입력 신호 단자(IN) 및 부입력 신호 단자(INB)로 전달되도록 구성된다.
즉, 첫 번째 발광 제어 회로(ED1)에서 생성된 출력 신호(EM[1])와 출력 신호(EM[1])가 반전된 부출력 신호(EMB[1])가 각각 두 번째 발광 제어 회로(ED2)의 입력 신호 단자(IN) 및 부입력 신호 단자(INB) 각각에 공급된다.
마찬가지로 세 번째 발광 제어 회로(ED3) 역시 이전 단의 두 번째 발광 제어 회로(ED2)의 출력 신호(EM[2])와 부출력 신호(EMB[2])를 입력 신호단자(IN) 및 부입력 신호 단자(INB)를 통해 전달받는다.
본 발명의 일 실시 예에 따른 발광 제어 구동부(40)는 복수의 발광 제어 회로(ED1 내지 EDn) 각각에 외부로부터 공급되는 2개의 클럭 신호 중 1개의 클럭 신호가 전달되어 구동되므로 클럭 신호가 공급될 때 부하가 최소화될 수 있다. 예를 들어, 클럭 신호가 모든 발광 제어 회로에 공급될 때와 비교하여 본 발명의 클럭 신호의 부하는 대략 1/2 정도로 감소될 수 있다.
또한 본 발명의 일 실시 예에 따른 발광 제어 구동부(40)는 시작신호(SP)와 부시작신호(SPB)의 펄스 폭에 따라 연쇄적으로 각 발광 제어 회로에서 출력되는 발광 제어 신호의 펄스 폭을 조절할 수 있으며, 이로 인해 발광 표시 장치의 발광 듀티 조절이 가능하다.
발광 표시 장치의 화소(60)를 구성하는 트랜지스터가 PMOS 트랜지스터인지 NMOS 트랜지스터인지에 따라서 발광 제어 신호의 로우 펄스 폭 또는 하이 펄스 폭을 제어하여 발광 듀티를 조절한다.
본 발명의 일 실시 예에 따른 발광 제어 구동부(40)를 구성하는 복수의 발광 제어 회로(ED1 내지 EDn) 중 k 번째 발광 제어 회로(100)의 구체적인 회로도는 도 3에 도시하였다.
k 번째 발광 제어 회로(100)는 홀수 번째 발광 제어 회로로 가정하였으므로 클럭 신호 단자(CLK)에 입력되는 클럭 신호는 제1 클럭 신호(CLK1)이다. 또한, 입력 신호 단자(IN)에는 k-1 번째 단의 발광 제어 회로의 출력 신호(EM[k-1])가 전달되고, 부입력 신호 단자(INB)에는 k-1 번째 단의 발광 제어 회로의 부출력 신호(EMB[k-1])가 전달된다.
k 번째 발광 제어 회로(100)는 제1 클럭 신호(CLK1), 입력 신호 단자(IN) 및 부입력 신호 단자(INB)에 전달된 입력 신호 및 부입력 신호에 의해 구동되어, 출력 신호(EM[k]) 및 부출력 신호(EMB[k])를 출력한다. 상기 출력 신호(EM[k])는 표시부(10)의 복수의 화소 행 중 k 번째 화소 행에 연결된 발광 제어선에 전달된다. 또한 상기 출력 신호(EM[k]) 및 부출력 신호(EMB[k])는 k+1 번째 발광 제어 회로의 입력 신호 및 부입력 신호로 전달된다.
도 3을 참조하면, k 번째 발광 제어 회로(100)는 제1 회로부(101), 제2 회로부(102), 및 제3 회로부(103)로 구성된다.
제1 회로부(101)는 트랜지스터 M1 내지 M6, 및 제1 커패시터(C1)를 포함하고, 클럭 신호 단자(CLK), 입력 신호 단자(IN), 부입력 신호 단자(IN)를 통해 각각 제1 클럭 신호(CLK1), k-1 번째 발광 제어 회로에서 출력된 출력 신호(EM[k-1]) 및 부출력 신호(EMB[k-1])를 전달받아 동작한다. 제1 회로부(101)는 제1 노드(N2)에 연결되어 제1 노드(N1)의 전압을 소정의 전압 수준으로 유지하는데, 제1 노드(N1)는 부출력 신호 단자(OUTB)에 연결되고 제1 노드(N1)에 인가된 소정의 전압 수준으로 부출력 신호(EMB[k])가 출력된다.
보다 구체적으로 제1 회로부(101)의 제1 트랜지스터(M1)는 제1 전원전압(VGH)에 연결된 소스 전극, 제2 트랜지스터(M2)의 소스 전극에 연결된 드레인 전극, 및 클럭 신호 단자(CLK)에 연결된 게이트 전극을 포함한다.
제2 트랜지스터(M2)는 제1 트랜지스터(M1)의 드레인 전극에 연결된 소스 전극, 제1 노드(N1)에 연결된 드레인 전극, 및 입력 신호 단자(IN)에 연결된 게이트 전극을 포함한다.
제3 트랜지스터(M3)는 제1 노드(N1)에 연결된 소스 전극, 제4 트랜지스터(M4)의 소스 전극에 연결된 드레인 전극, 및 입력 신호 단자(IN)에 연결된 게이트 전극을 포함한다.
제4 트랜지스터(M4)는 제3 트랜지스터(M3)의 드레인 전극에 연결된 소스 전극, 제5 트랜지스터(M5)의 소스 전극에 연결된 드레인 전극, 및 부입력 신호 단자(INB)에 연결된 게이트 전극을 포함한다.
제5 트랜지스터(M5)는 제4 트랜지스터(M4)의 드레인 전극에 연결된 소스 전극, 제2 전원전압(VGL)에 연결된 드레인 전극, 및 클럭 신호 단자(CLK)에 연결된 게이트 전극을 포함한다.
본 발명의 실시 예에서 제2 전원전압(VGL)은 제1 전원전압(VGH)보다 낮은 전원 전압을 가진다.
제6 트랜지스터(M6)는 제1 노드(N1)에 연결된 소스 전극, 제2 전원전압(VGL)에 연결된 드레인 전극, 및 제4 트랜지스터(M4)의 소스 전극에 연결된 게이트 전극을 포함한다.
또한 제1 회로부(101)의 제1 커패시터(C1)는 일단이 제1 노드(N1)에 연결되고, 타단은 제 6 트랜지스터(M6)의 게이트 전극에 연결되어 있다.
도 3의 실시 예에 따른 발광 제어 회로(100)의 제2 회로부(102)는 제1 회로부(101)에서 전달되는 출력 전압을 전달받아 구동된다. 즉, 제1 노드(N1)에 인가된 전압을 전달받아 구동되는데, 트랜지스터 M8 내지 M12, 및 제2 커패시터(C2)를 포함한다. 제2 회로부(102)는 제1 노드(N1)에 인가된 전압을 전달받고, 클럭 신호 단자(CLK), 입력 신호 단자(IN)를 통해 각각 제1 클럭 신호(CLK1) 및 k-1 번째 발광 제어 회로에서 출력된 출력 신호(EM[k-1])를 전달받아 동작한다. 또한 제2 회로부(102)는 제2 노드(N2)에 연결되어 제2 노드(N2)의 전압을 소정의 전압 수준으로 제어하는데, 제2 노드(N2)에 연결된 출력 신호 단자(OUT)를 통해 제2 노드(N2)의 인가 전압이 출력 신호(EM[k])의 전압으로 출력된다.
보다 구체적으로 제2 회로부(102)의 제8 트랜지스터(M8)는 제1 전원전압(VGH)에 연결된 소스 전극, 제2 노드(N2)에 연결된 드레인 전극, 및 제1 노드(N1)에 연결된 게이트 전극을 포함한다.
제9 트랜지스터(M9)는 제2 노드(N2)에 연결된 소스 전극, 제10 트랜지스터(M10)의 소스 전극에 연결된 드레인 전극, 및 제1 노드(N1)에 연결된 게이트 전극을 포함한다.
제10 트랜지스터(M10)는 제12 트랜지스터(M12)의 게이트 전극에 연결된 소스 전극, 제11 트랜지스터(M11)의 소스 전극에 연결된 드레인 전극, 및 입력 신호 단자(IN)에 연결된 게이트 전극을 포함한다.
제11 트랜지스터(M11)는 제10 트랜지스터(M10)의 드레인 전극에 연결된 소스 전극, 제2 전원전압(VGL)에 연결된 드레인 전극, 및 클럭 신호 단자(CLK)에 연결된 게이트 전극을 포함한다.
제12 트랜지스터(M12)는 제2 노드(N2)에 연결된 소스 전극, 제2 전원전압(VGL)에 연결된 드레인 전극, 및 제9 트랜지스터(M9)의 드레인 전극에 연결된 게이트 전극을 포함한다.
또한 제2 회로부(102)의 제2 커패시터(C2)는 일단이 제2 노드(N2)에 연결되고, 타단은 제12 트랜지스터(M12)의 게이트 전극에 연결되어 있다.
본 발명의 일 실시 예에 따른 k 번째 발광 제어 회로(100)은 제3 회로부(103)를 더 포함하는데, 도 3을 참조하면 제3 회로부(103)는 제1 노드(N1)와 제1 전원전압(VGH) 사이에 연결된 트랜지스터 M7으로 구성된다.
구체적으로 제7 트랜지스터(M7)는 제1 전원전압(VGH)에 연결된 소스 전극, 제1 노드(N1)에 연결된 드레인 전극, 및 k 번째 발광 제어 회로(100)에서 출력되는 출력 신호(EM[k])가 공급되는 출력 신호 단자(OUT)에 연결된 게이트 전극을 포함한다.
제3 회로부(103)는 제7 트랜지스터(M7)가 턴 온 되는 동안 제1 노드(N1)에제1 전원전압(VGH)을 인가함으로써 제1 노드(N1)의 전압 수준을 제1 전원전압(VGH)의 수준으로 안정적으로 유지시킨다. 따라서 제1 노드(N1)에 연결된 제1 회로부(101)의 트랜지스터들과 제2 회로부(102)의 트랜지스터들이 턴 오프 될 때 제1 노드(N1)의 전압이 플로팅(floating)되는 것을 방지함으로써 안정적으로 트랜지스터들의 턴 오프 상태를 유지하고 궁극적으로 발광 제어 회로(100)의 동작을 안정적으로 제어할 수 있게 한다.
제1 회로부(101), 제2 회로부(102), 및 제3 회로부(103)를 구성하는 트랜지스터들은 모두 PMOS 트랜지스터로 구현되거나 또는 NMOS 트랜지스터로 구현되어 단일 MOS 공정을 통해 공정의 단순화를 꾀할 수 있다.
도 4는 도 2에 도시된 발광 제어 회로에 공급되는 구동 파형의 구동 타이밍도이다. 도 4의 구동 타이밍도는 첫 번째 및 두 번째 발광 제어 회로를 통해 출력되는 출력 신호에 대한 파형도를 도시한 것이지만, 설명의 편의상 도 3에 도시된 k 번째 발광 제어 회로(100)의 회로도를 참조하여 도 4의 발광 제어 회로의 동작을 설명하기로 한다.
도 4의 타이밍도의 입력 신호(IN)와 부입력 신호(INB)는 첫 번째 발광 제어 회로인 경우 시작신호(SP) 및 부시작신호(SPB)이다.
먼저 T1 시점에서 제1 회로부(101)에 전달되는 제1 클럭 신호(CLK1)가 로우 레벨의 펄스이고, 입력 신호(IN)가 로우 상태이며, 부입력 신호(INB)가 하이 상태가 된다. 따라서, 제1 회로부(101)의 제1 트랜지스터(M1), 제2 트랜지스터(M2), 제3 트랜지스터(M3), 및 제5 트랜지스터(M5)가 턴 온 되고, 제4 트랜지스터(M4)는 턴 오프 된다. 그러면 제1 노드(N1)에 제1 전원전압(VGH)이 전달되어 부출력 신호(EMB[1])가 제1 전원전압(VGH)의 하이 상태가 된다. 또한 제1 노드(N1)를 거쳐 제1 전원전압(VGH)이 제3 트랜지스터(M3)를 통해 전달되므로, 제6 트랜지스터(M6)의 게이트 전극과 소스 전극이 동일한 전압을 갖게 되어 제6 트랜지스터(M6)의 소스 전극에서 드레인 전극 방향으로 전류가 흐르는 것을 차단한다. 이때 제1 커패시터(C1)는 양단 전압을 제1 전원전압(VGH)으로 유지하므로, 제1 노드(N1)에 전압이 제1 전원전압(VGH)의 하이 상태로 유지된다.
한편 T1 시점에서 제2 회로부(102)에 전달되는 제1 노드(N1)이 전압이 하이 상태이므로 제8 트랜지스터(M8) 및 제9 트랜지스터(M9)는 턴 오프 된다. 제1 클럭 신호(CLK1)가 로우 레벨의 펄스이고, 입력 신호(IN)가 로우 상태이므로 제10 트랜지스터(M10)와 제11 트랜지스터(M11)는 턴 온 된다. 그러면 제2 전원전압(VGL)에 의해 제12 트랜지스터(M12)의 게이트 전극 전압이 떨어지게 되면 제12 트랜지스터(M12)가 턴 온 되고, 그로 인해 출력 신호 단자(OUT)에서 출력되는 출력 신호(EM[1])의 전압이 제2 전원전압(VGL)의 수준으로 떨어져 로우 상태로 출력된다.
이때 로우 레벨 전압의 출력 신호(EM[1])가 출력 신호 단자(OUT)를 통해 제3 회로부(103)의 제7 트랜지스터(M7)의 게이트 전극에 전달되면 제7 트랜지스터는 턴 온 되어 제1 전원전압(VGH)을 제1 노드(N1)로 전달한다. 그러면 제1 노드(N1)를 플로팅 시키지 않고 하이 레벨 전압으로 유지하여 제8 트랜지스터(M8) 및 제9 트랜지스터(M9)의 턴 오프 상태를 유지시키고, 이로 인해 출력 신호(EM[1])가 소정의 기간(PE3) 동안 로우 레벨의 펄스 폭을 가지도록 안정적으로 출력할 수 있게 한다.
입력 신호(IN)가 로우 상태를 유지하는 PE1 기간 동안 제1 클럭 신호(CLK1)는 복수의 펄스를 전달하는데, 상기 펄스 주기는 2 수평주기(2H)이다. 본 발명의 일 실시 예에 따른 제3 회로부(103)는 PE1 기간 동안 제1 클럭 신호(CLK1)가 복수의 펄스를 전달함에 따라 로우 레벨과 하이 레벨의 전압 변화에 의해 제1 클럭 신호(CLK1)를 전달받는 트랜지스터들의 스위칭 동작이 가변하고 이로 인해 발생하는 플로팅 현상을 잡아줄 수 있다.
첫 번째 출력 신호(EM[1])는 입력 신호(IN)가 로우 상태인 PE1 기간 중 제1 클럭 신호(CLK1)의 전달 펄스가 처음으로 로우 레벨로 전달하는 시점 T1에서 로우 상태로 출력되어 PE1 기간과 동일한 기간 동안 로우 상태로 출력된다. 즉 PE3 기간 동안 로우 레벨의 전압의 출력 신호(EM[1])가 첫 번째 발광 제어선에 공급된다.
이러한 출력 신호(EM[1])와 부출력 신호(EMB[1])는 다음 단의 두 번째 발광 제어 회로의 입력 신호 및 부입력 신호로 작용하며, 제2 클럭 신호(CLK2)를 전달받아 동작하는데, 그 과정은 상술한 바와 같으므로 생략하기로 한다. 두 번째 발광 제어 회로에서 생성되는 두 번째 출력 신호(EM[2])는, 입력 신호(IN)로 작용하는 첫 번째 출력 신호(EM[1])가 로우 상태인 PE3 기간 중 제2 클럭 신호(CLK2)의 전달 펄스가 처음으로 로우 레벨로 전달하는 시점 T2에서 로우 상태로 출력되어 PE3 기간과 동일한 기간 동안 로우 상태로 출력된다. 즉 시점 T2에서 PE3 기간과 동일한 기간 동안 로우 레벨의 전압의 출력 신호(EM[2])가 두 번째 발광 제어선에 공급된다.
한편, 시점 T3과 시점 T4의 구간에서 입력 신호(IN)가 하이 상태로 상승하고 제1 클럭 신호(CLK1)의 펄스가 하이 레벨 전압으로 전달되어도, 제1 커패시터(C1)의 양단에 충전된 제1 전원전압(VGH)과 제3 회로부(103)의 작용으로 제1 노드(N1)의 전압은 안정적으로 하이 전압을 유지하고 있으며, 제2 커패시터(C2)의 양단에 충전된 전압은 제2 전원전압(VGL)을 유지하고 있으므로 출력 신호(EM[1])는 여전히 로우 상태이다.
그러나, 시점 T4에서 입력 신호(IN)가 하이 상태이고, 부입력 신호(INB)가 로우 상태인 때에 제1 클럭 신호(CLK1)가 로우 레벨의 펄스로 전달된다.
이들 신호를 전달받은 제1 회로부(101)의 제1 트랜지스터(M1), 제4 트랜지스터(M4), 제5 트랜지스터(M5)가 턴 온 되고, 제2 트랜지스터(M2), 제3 트랜지스터(M3)는 턴 오프 된다. 그러면 제1 노드(N1)에 더 이상 제1 전원전압(VGH)이 전달되지 않는다. 또, 제4 트랜지스터(M4) 및 제5 트랜지스터(M5)에 의해 제6 트랜지스터(M6)의 게이트 전극 전압이 점차 떨어지게 되고, 그로 인해 제6 트랜지스터(M6)는 턴 온 되어 제1 노드(N1)의 전압을 제2 전원전압(VGL)에 의해 점차 떨어뜨린다.
따라서, 제1 노드(N1)에 전압은 로우 상태가 되고, 제1 노드(N1)에 연결된 부출력 신호(EMB[1])가 로우 상태가 된다. 또한 제1 노드(N1)를 거쳐 로우 레벨의 전압이 제2 회로부(102)에 전달된다. 제1 노드(N1)이 전압이 로우 상태이므로 제8 트랜지스터(M8) 및 제9 트랜지스터(M9)는 턴 온 되고, 제8 트랜지스터(M8)를 통해 제1 전원전압(VGH)이 제2 노드(N2)에 전달된다. 그러면 제2 노드(N2)에 연결된 출력 신호 단자(OUT)에서 출력되는 출력 신호(EM[1])의 전압이 제1 전원전압(VGH)의 수준인 하이 상태로 출력된다.
이때 제2 노드(N2)에 전달된 제1 전원전압(VGH)은 제9 트랜지스터(M9)를 통해 제12 트랜지스터(M12)의 게이트 전극에 전달된다. 그러면 제9 트랜지스터(M9)에 의해 다이오드 연결된 제12 트랜지스터(M12)의 게이트 전극과 소스 전극이 동일한 전압을 갖게 되어 제12 트랜지스터(M12)의 소스 전극에서 드레인 전극 방향으로 전류가 흐르는 것이 차단된다. 제2 커패시터(C2)의 양단 전압은 제1 전원전압(VGH)의 수준으로 충전되어 있으므로 제12 트랜지스터(M12)의 게이트 전극 및 소스 전극이 동일 전압으로 유지된다. 또한 입력 신호(IN)가 하이 상태로 유지되는 PE2 기간 동안 제1 클럭 신호(CLK1)가 로우 레벨 또는 하이 레벨의 전압을 전달하는 것과 무관하게 제2 회로부(102)의 제10 트랜지스터(M10)가 턴 오프 되므로 제12 트랜지스터(M12)의 게이트 전극의 전압이 떨어지지 않는다.
한편 출력 신호(EM[1])의 전압이 하이 상태이므로 PE4 기간 동안 제3 회로부(103)의 제7 트랜지스터(M7)는 이에 응답하여 턴 오프 되므로 제7 트랜지스터(M7)를 통해 전류가 흐르지 못하게 차단된다.
첫 번째 출력 신호(EM[1])는 입력 신호(IN)가 하이 상태인 PE2 기간 중 제1 클럭 신호(CLK1)의 전달 펄스가 처음으로 로우 레벨로 전달하는 시점 T4에서 하이 상태로 출력되어 PE2 기간과 동일한 기간, 즉 PE4 기간 동안 하이 상태로 출력된다. 즉 PE4 기간 동안 하이 레벨의 전압의 출력 신호(EM[1])가 첫 번째 발광 제어선에 공급된다.
마찬가지로 하이 상태의 출력 신호(EM[1])와 로우 상태의 부출력 신호(EMB[1])는 다음 단의 두 번째 발광 제어 회로의 입력 신호 및 부입력 신호로 작용하고, 제2 클럭 신호(CLK2)를 전달받아 동작하는데, 그 과정은 상술한 바와 같으므로 생략한다.
본 발명의 일 실시 예에 따르면, 비교적 적은 수의 트랜지스터로 발광 제어 회로를 구성할 수 있으며, 입력 신호(IN)의 펄스 폭을 조절하여 대응하는 발광 제어선에 발광 제어 신호로 출력되는 출력 신호의 발광 듀티비를 제어할 수 있다. 또한 본 발명의 일 실시 예에 따른 발광 제어 구동부는 제3 회로부(103)를 통해 제1 노드(N1)의 인가 전압을 안정적으로 제어하므로 발광 제어 회로의 구동 동작을 더욱 정확하게 구현하여 표시부(10)에 명확한 발광 듀티를 조절하는 발광 제어 신호를 전달할 수 있다. 따라서 발광 표시 장치의 회로 설계에 있어서 레이아웃 면적을 감소시키고 제품의 불량 발생 확률을 낮출 수 있어 우수한 품질 특성의 제품을 제공할 수 있다.
도 5 내지 도 7은 도 2에 도시된 발광 제어 회로의 다른 일 실시 예 각각에 따른 회로도이다.
도 5 내지 도 7에 도시된 발광 제어 회로(100)의 구조는 도 3과 크게 다르지 않다.
즉, 도 5 내지 도 7의 발광 제어 회로(100) 역시 제1 회로부(101) 및 제2 회로부(102)를 포함하고 있으며, 제1 회로부(101)를 구성하는 도 5의 트랜지스터 P1 내지 P6, 제1 커패시터(C10), 제1 회로부(101)를 구성하는 도 6의 트랜지스터 A1 내지 A6, 제1 커패시터(C11), 및 제1 회로부(101)를 구성하는 도 7의 트랜지스터 B1 내지 B6, 제1 커패시터(C21)는 모두 도 3의 제1 회로부(101)를 구성하는 트랜지스터 M1 내지 M6, 제1 커패시터(C1)과 동일한 구조를 가지고 동일한 구동 동작으로 작동한다.
마찬가지로 제2 회로부(102)를 구성하는 도 5의 트랜지스터 P8 내지 P12, 제2 커패시터(C20), 제2 회로부(102)를 구성하는 도 6의 트랜지스터 A8 내지 A12, 제2 커패시터(C12), 및 제2 회로부(102)를 구성하는 도 7의 트랜지스터 B8 내지 B12, 제2 커패시터(C22)는 모두 도 3의 제2 회로부(102)를 구성하는 트랜지스터 M8 내지 M12, 제2 커패시터(C2)과 동일한 구조를 가지고 동일한 구동 동작으로 작동한다.
따라서 도 5 내지 도 7의 실시 예에 따른 발광 제어 회로(100) 중 도 3 및 도 4에서 설명된 바와 동일한 부분은 생략하고, 차별되는 구성 부분을 중심으로 설명하기로 한다.
도 5의 발광 제어 회로(100)는 도 3의 발광 제어 회로(100)와 마찬가지로 동일한 구성의 제3 회로부(103)를 포함하며, 도 5의 제3 회로부(103)는 출력 신호 단자(OUT)에 게이트 전극이 연결된 제7 트랜지스터(P7)로 구성된다. 그러나 도 5의 발광 제어 회로(100)는 제1 노드(N10)에 연결된 제4 회로부(104)를 더 포함할 수 있다.
제4 회로부(104)는 제1 노드(N10)와 제2 전원전압(VGL) 사이에 연결된 제13 트랜지스터(P13)로 구성되는데, 구체적으로 제13 트랜지스터(P13)는 제1 노드(N10)에 연결된 소스 전극, 제2 전원전압(VGL)에 연결된 드레인 전극, 및 리셋 신호 단자(RST)에 연결된 게이트 전극을 포함한다.
제4 회로부(104)는 표시부(10) 의 초기 전원 연결(Power ON)시 발광 제어 구동부(40)에서 출력되는 발광 제어 신호의 출력이 초기화되지 않아 표시부(10)가 순간적으로 전체 발광하는 문제를 해결하기 위한 초기화용 회로이다.
제13 트랜지스터(P13)는 발광 표시 장치의 초기 전원 연결 시점에 소정의 기 설정된 기간 동안 로우 레벨의 펄스로 인가되는 리셋 신호를 게이트 전극에 전달받는다. 그러면 제13 트랜지스터(P13)가 턴 온 되고 출력 신호 단자(OUT)에 출력 신호를 하이 상태로 전달하는데, 이러한 동작은 발광 제어 구동부(40)를 구성하는 모든 복수의 발광 제어 회로(100)에서 수행되므로 표시부(10)의 전체 화소가 리셋된다. 상기 소정의 기간 이외의 기간 동안에는 리셋 신호가 항상 하이 레벨의 펄스로 전달되므로 제4 회로부(104)는 더 이상 발광 제어 회로(100)의 동작에 영향을 미치지 않는다.
도 6의 발광 제어 회로(100)는 제3 회로부(103)를 구성함에 있어서 입력 신호 단자(IN)로부터 입력 신호를 전달받아 동작하는 제7 트랜지스터(A7)를 더 포함한다.
구체적으로 도 6을 참조하면 제3 회로부(103)는 제7 트랜지스터(A7) 및 제13 트랜지스터(A13)로 구성된다. 제7 트랜지스터(A7)는 제1 전원전압(VGH)에 연결된 소스 전극, 제13 트랜지스터(A13)의 소스 전극에 연결된 드레인 전극, 및 입력 신호 단자(IN)에 연결된 게이트 전극을 포함한다. 제13 트랜지스터(A13)는 제7 트랜지스터(A7)의 드레인 전극에 연결된 소스 전극, 제1 노드(N11)에 연결된 드레인 전극, 및 출력 신호가 전달되는 출력 신호 단자(OUT)에 연결된 게이트 전극을 포함한다.
도 6의 실시 예에서는 제1 노드(N11)의 플로팅을 방지하기 위해 구성된 제3 회로부(103)에 제13 트랜지스터(A13) 이외에 제7 트랜지스터(A7)를 더 포함하여 구성하고 있다. 그래서, 상기 각 트랜지스터에 입력되는 출력 신호와 입력 신호의 펄스 주기의 차이를 이용하여 제7 트랜지스터(A7)를 제13 트랜지스터(A13)보다 먼저 턴 오프 시킴으로써 부출력 신호 단자(OUTB)가 연결된 제1 노드(N11)의 전압이 로우 상태로 변화될 때 레이싱(racing) 조건을 완화시킬 수 있다.
도 7의 실시 예에 따른 발광 제어 회로(100)는 도 5 및 도 6의 발광 제어 회로에서 추가되는 구성 요소를 함께 결합한 회로 구조를 가진다.
즉, 도 7의 발광 제어 회로(100)는 제14 트랜지스터(B14)로 구성된 제4 회로부(104)를 더 포함한다. 또한, 발광 제어 회로(100)의 제3 회로부(103)는 출력 신호 단자(OUT)에 연결된 제13 트랜지스터(B13) 이외에, 제1 전원전압(VGH) 및 제13 트랜지스터(B13) 사이에 연결되고, 입력 신호 단자에 연결된 게이트 전극을 가지는 제7 트랜지스터(B7)를 더 포함하도록 구성한다. 도 7의 제3 회로부(103) 및 제4 회로부(104)의 구성과 구동 동작 역시 도 5 및 도 6에 설명하였으므로 생략한다.
이상 본 발명의 구체적 실시형태와 관련하여 본 발명을 설명하였으나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다. 당업자는 본 발명의 범위를 벗어나지 않고 설명된 실시형태를 변경 또는 변형할 수 있으며, 이러한 변경 또는 변형도 본 발명의 범위에 속한다. 또한, 명세서에서 설명한 각 구성요소의 물질은 당업자가 공지된 다양한 물질로부터 용이하게 선택하여 대체할 수 있다. 또한 당업자는 본 명세서에서 설명된 구성요소 중 일부를 성능의 열화 없이 생략하거나 성능을 개선하기 위해 구성요소를 추가할 수 있다. 뿐만 아니라, 당업자는 공정 환경이나 장비에 따라 본 명세서에서 설명한 방법 단계의 순서를 변경할 수도 있다. 따라서 본 발명의 범위는 설명된 실시형태가 아니라 특허청구범위 및 그 균등물에 의해 결정되어야 한다.
10: 표시부 20: 주사 구동부
30: 데이터 구동부 40: 발광 제어 구동부
50: 타이밍 제어부 60: 화소
100: 발광 제어 회로 101: 제1 회로부
102: 제2 회로부 103: 제3 회로부
104: 제4 회로부

Claims (28)

  1. 클럭 신호, 입력 신호, 및 부입력 신호를 전달받아 부출력 신호를 생성하는 제1 회로부;
    상기 부출력 신호, 입력 신호, 및 클럭 신호를 전달받아 출력 신호를 생성하는 제2 회로부; 및
    상기 제1 회로부 및 제2 회로부가 연결된 제1 노드에 연결되고, 상기 출력 신호를 전달받고 상기 출력 신호에 응답하여 소정의 기간 동안 상기 제1 노드에 제1 전압을 인가하여 상기 제1 노드의 전압을 유지하는 제3 회로부를 포함하는 발광 제어 구동부.
  2. 제 1항에 있어서,
    상기 부출력 신호와 상기 출력 신호의 위상은 서로 반대인 발광 제어 구동부.
  3. 제 1항에 있어서,
    상기 입력 신호의 로우 레벨 또는 하이 레벨의 펄스 폭과 상기 출력 신호의 로우 레벨 또는 하이 레벨의 펄스 폭은 동일한 발광 제어 구동부.
  4. 제 1항에 있어서,
    상기 제3 회로부는,
    상기 제1 전압을 공급하는 제1 전원에 연결된 소스 전극, 상기 제1 노드에 연결된 드레인 전극, 및 출력 신호가 전달되는 출력 신호 단자에 연결된 게이트 전극을 포함하는 제1 트랜지스터를 포함하는 발광 제어 구동부.
  5. 제 4항에 있어서,
    상기 제3 회로부는,
    상기 제1 전원에 연결된 소스 전극, 제1 트랜지스터의 소스 전극에 연결된 드레인 전극, 및 입력 신호가 전달되는 입력 신호 단자에 연결된 게이트 전극을 포함하는 제2 트랜지스터를 더 포함하는 발광 제어 구동부.
  6. 제 4항에 있어서,
    상기 제1 트랜지스터는 상기 출력 신호의 전압 레벨이 게이트 오프 전압 레벨로 변하는 시점에 상기 제1 노드에 인가되는 제1 전압의 공급을 차단하는 것을 특징으로 하는 발광 제어 구동부.
  7. 제 1항에 있어서,
    상기 발광 제어 구동부는,
    상기 제1 노드 및 제2 전압을 공급하는 제2 전원 사이에 연결되고, 소정의 기간 동안 상기 제1 노드에 제2 전압을 인가하여 상기 출력 신호를 게이트 오프 레벨의 전압으로 출력하여 초기화시키는 제4 회로부를 더 포함하는 발광 제어 구동부.
  8. 제 7항에 있어서,
    상기 제2 전압은 상기 제1 전압보다 낮은 레벨의 전압인 것을 특징으로 하는 발광 제어 구동부.
  9. 제 7항에 있어서,
    상기 제4 회로부는,
    상기 제1 노드에 연결된 소스 전극, 상기 제2 전압을 공급하는 제2 전원에 연결된 드레인 전극, 및 상기 소정의 기간 동안 게이트 온 레벨의 전압을 공급하는 리셋 신호가 전달되는 리셋 신호 단자에 연결된 게이트 전극을 포함하는 제3 트랜지스터를 포함하는 발광 제어 구동부.
  10. 제 1항에 있어서,
    상기 제1 회로부는,
    상기 클럭 신호에 의해 상기 제1 전압을 공급하는 제1 전원을 스위칭하는 제1 스위치;
    상기 입력 신호에 의해 스위칭 동작이 제어되고, 상기 제1 스위치를 통해 전달되는 상기 제1 전압을 상기 제1 노드에 전달하는 제2 스위치;
    상기 제1 노드 및 상기 제1 전압보다 낮은 레벨의 제2 전압을 공급하는 제2 전원 사이에 연결되고, 게이트 전극의 전압에 대응하여 상기 제1 노드로부터 제2 전원으로 전류를 흐르게 하는 제3 스위치;
    상기 제3 스위치의 소스 전극 및 게이트 전극 사이에 연결되고, 상기 입력 신호에 의해 스위칭 동작이 제어되어 상기 제3 스위치의 소스 전극 및 게이트 전극 사이의 전압을 조절하는 제4 스위치;
    상기 부입력 신호에 의해 스위칭 동작이 제어되어 상기 제3 스위치의 게이트 전극의 전압을 조절하는 제5 스위치;
    상기 클럭 신호에 의해 스위칭 동작이 제어되어 상기 제3 스위치와 상기 제2 전원간을 스위칭하는 제6 스위치; 및
    상기 제3 스위치의 게이트 전극의 전압을 저장하는 제1 커패시터를 포함하는 발광 제어 구동부.
  11. 제 1항에 있어서,
    상기 제2 회로부는,
    상기 부출력 신호에 의해 스위칭 동작이 제어되어 상기 제1 전압을 제2 노드에 전달하는 제7 스위치;
    상기 제2 노드 및 상기 제1 전압보다 낮은 레벨의 제2 전압을 공급하는 제2 전원 사이에 연결되고, 게이트 전극의 전압에 대응하여 상기 제2 노드로부터 제2 전원으로 전류를 흐르게 하는 제8 스위치;
    상기 제8 스위치의 소스 전극 및 게이트 전극 사이에 연결되고, 상기 부출력 신호에 의해 스위칭 동작이 제어되어 상기 제8 스위치의 소스 전극 및 게이트 전극 사이의 전압을 조절하는 제9 스위치;
    상기 입력 신호에 의해 스위칭 동작이 제어되어 상기 제8 스위치의 게이트 전극의 전압을 조절하는 제10 스위치;
    상기 클럭 신호에 의해 스위칭 동작이 제어되어 상기 제8 스위치와 상기 제2 전원간을 스위칭하는 제11 스위치; 및
    상기 제8 스위치의 게이트 전극의 전압을 저장하는 제2 커패시터를 포함하는 발광 제어 구동부.
  12. 제 1항에 있어서,
    상기 발광 제어 구동부를 구성하는 회로 소자는 복수의 트랜지스터이고, 상기 복수의 트랜지스터는 PMOS 트랜지스터 또는 NMOS 트랜지스터로만 구현되는 것을 특징으로 하는 발광 제어 구동부.
  13. 복수의 주사 신호가 전달되는 복수의 주사선, 복수의 데이터 신호가 전달되는 복수의 데이터 선, 및 복수의 발광 제어 신호가 전달되는 복수의 발광 제어선에 각각 연결된 복수의 화소를 포함하는 표시부;
    상기 복수의 주사선 중 대응하는 주사선에 상기 주사 신호를 생성하여 전달하는 주사 구동부;
    상기 복수의 데이터 선에 데이터 신호를 전달하는 데이터 구동부; 및
    상기 복수의 발광 제어선 중 대응하는 발광 제어선에 상기 발광 제어 신호를 생성하여 전달하는 발광 제어 구동부를 포함하고,
    상기 발광 제어 구동부는,
    클럭 신호, 입력 신호, 및 부입력 신호를 전달받아 부출력 신호를 생성하는 제1 회로부;
    상기 부출력 신호, 입력 신호, 및 클럭 신호를 전달받아 출력 신호를 생성하는 제2 회로부; 및
    상기 제1 회로부 및 제2 회로부가 연결된 제1 노드에 연결되고, 상기 출력 신호를 전달받고 상기 출력 신호에 응답하여 소정의 기간 동안 상기 제1 노드에 제1 전압을 인가하여 상기 제1 노드의 전압을 유지하는 제3 회로부를 포함하는 발광 표시 장치.
  14. 제 13항에 있어서,
    상기 입력 신호의 로우 레벨 또는 하이 레벨의 펄스 폭과 상기 출력 신호의 로우 레벨 또는 하이 레벨의 펄스 폭은 동일한 발광 표시 장치.
  15. 제 13항에 있어서,
    상기 제3 회로부는,
    상기 제1 전압을 공급하는 제1 전원에 연결된 소스 전극, 상기 제1 노드에 연결된 드레인 전극, 및 출력 신호가 전달되는 출력 신호 단자에 연결된 게이트 전극을 포함하는 제1 트랜지스터를 포함하는 발광 표시 장치.
  16. 제 15항에 있어서,
    상기 제3 회로부는,
    상기 제1 전원에 연결된 소스 전극, 제1 트랜지스터의 소스 전극에 연결된 드레인 전극, 및 입력 신호가 전달되는 입력 신호 단자에 연결된 게이트 전극을 포함하는 제2 트랜지스터를 더 포함하는 발광 표시 장치.
  17. 제 13항에 있어서,
    상기 발광 제어 구동부는,
    상기 제1 노드 및 제2 전압을 공급하는 제2 전원 사이에 연결되고, 소정의 기간 동안 상기 제1 노드에 제2 전압을 인가하여 상기 출력 신호를 게이트 오프 레벨의 전압으로 출력하여 초기화시키는 제4 회로부를 더 포함하는 발광 표시 장치.
  18. 제 17항에 있어서,
    상기 제4 회로부는,
    상기 제1 노드에 연결된 소스 전극, 상기 제2 전압을 공급하는 제2 전원에 연결된 드레인 전극, 및 상기 소정의 기간 동안 게이트 온 레벨의 전압을 공급하는 리셋 신호가 전달되는 리셋 신호 단자에 연결된 게이트 전극을 포함하는 제3 트랜지스터를 포함하는 발광 표시 장치.
  19. 제 13항에 있어서,
    상기 제1 회로부는,
    상기 클럭 신호에 의해 상기 제1 전압을 공급하는 제1 전원을 스위칭하는 제1 스위치;
    상기 입력 신호에 의해 스위칭 동작이 제어되고, 상기 제1 스위치를 통해 전달되는 상기 제1 전압을 상기 제1 노드에 전달하는 제2 스위치;
    상기 제1 노드 및 상기 제1 전압보다 낮은 레벨의 제2 전압을 공급하는 제2 전원 사이에 연결되고, 게이트 전극의 전압에 대응하여 상기 제1 노드로부터 제2 전원으로 전류를 흐르게 하는 제3 스위치;
    상기 제3 스위치의 소스 전극 및 게이트 전극 사이에 연결되고, 상기 입력 신호에 의해 스위칭 동작이 제어되어 상기 제3 스위치의 소스 전극 및 게이트 전극 사이의 전압을 조절하는 제4 스위치;
    상기 부입력 신호에 의해 스위칭 동작이 제어되어 상기 제3 스위치의 게이트 전극의 전압을 조절하는 제5 스위치;
    상기 클럭 신호에 의해 스위칭 동작이 제어되어 상기 제3 스위치와 상기 제2 전원간을 스위칭하는 제6 스위치; 및
    상기 제3 스위치의 게이트 전극의 전압을 저장하는 제1 커패시터를 포함하는 발광 표시 장치.
  20. 제 13항에 있어서,
    상기 제2 회로부는,
    상기 부출력 신호에 의해 스위칭 동작이 제어되어 상기 제1 전압을 제2 노드에 전달하는 제7 스위치;
    상기 제2 노드 및 상기 제1 전압보다 낮은 레벨의 제2 전압을 공급하는 제2 전원 사이에 연결되고, 게이트 전극의 전압에 대응하여 상기 제2 노드로부터 제2 전원으로 전류를 흐르게 하는 제8 스위치;
    상기 제8 스위치의 소스 전극 및 게이트 전극 사이에 연결되고, 상기 부출력 신호에 의해 스위칭 동작이 제어되어 상기 제8 스위치의 소스 전극 및 게이트 전극 사이의 전압을 조절하는 제9 스위치;
    상기 입력 신호에 의해 스위칭 동작이 제어되어 상기 제8 스위치의 게이트 전극의 전압을 조절하는 제10 스위치;
    상기 클럭 신호에 의해 스위칭 동작이 제어되어 상기 제8 스위치와 상기 제2 전원간을 스위칭하는 제11 스위치; 및
    상기 제8 스위치의 게이트 전극의 전압을 저장하는 제2 커패시터를 포함하는 발광 표시 장치.
  21. 제 13항에 있어서,
    상기 발광 제어 구동부를 구성하는 회로 소자는 복수의 트랜지스터이고, 상기 복수의 트랜지스터는 PMOS 트랜지스터 또는 NMOS 트랜지스터로만 구현되는 것을 특징으로 하는 발광 표시 장치.
  22. 제 13항에 있어서,
    상기 발광 제어 구동부는 상기 제1 회로부, 제2 회로부, 및 제3 회로부를 포함하는 발광 제어 회로를 복수 개 포함하고, 상기 발광 제어 회로 각각은 상기 복수의 발광 제어선 각각에 전달하는 출력 신호를 생성하여 전달하는 발광 표시 장치.
  23. 제 22항에 있어서,
    상기 복수의 발광 제어 회로 중 첫 번째 단에 위치하는 제1 발광 제어 회로에 전달되는 입력 신호 및 부입력 신호는 시작신호 및 상기 시작신호의 위상이 반전된 부시작신호인 것을 특징으로 하는 발광 표시 장치.
  24. 제 22항에 있어서,
    상기 복수의 발광 제어 회로 중 소정의 단에 위치하는 발광 제어 회로에 전달되는 입력 신호 및 부입력 신호는 상기 소정의 단의 이전 단에 위치하는 발광 제어 회로에서 출력된 출력 신호 및 부출력 신호인 것을 특징으로 하는 발광 표시 장치.
  25. 제 22항에 있어서,
    상기 복수의 발광 제어 회로 각각에 전달되는 클럭 신호는 2 개 이상의 복수의 클럭 신호 중에서 순차로 선택된 클럭 신호인 것을 특징으로 하는 발광 표시 장치.
  26. 입력 신호가 게이트 온 전압 레벨로 전달되는 제1 기간 동안,
    클럭 신호, 상기 입력 신호, 및 부입력 신호를 전달받아, 상기 입력 신호에 응답하여 제1 전압을 저장하고, 상기 클럭 신호의 전압 레벨이 처음으로 변화하는 시점까지의 기간이 경과한 후 상기 제1 기간과 동일한 제2 기간 동안 상기 제1 전압의 전압 레벨을 가지는 부출력 신호 및 상기 부출력 신호의 위상이 반전된 출력 신호를 출력하는 단계;
    입력 신호가 게이트 오프 전압 레벨로 전달되는 제3 기간 동안,
    클럭 신호, 상기 입력 신호, 및 부입력 신호를 전달받아, 상기 저장된 제1 전압을 낮은 전압 레벨의 제2 전압으로 감소시키고, 상기 제3 기간과 동일한 제4 기간 동안 상기 제2 전압의 전압 레벨을 가지는 부출력 신호를 출력하고, 상기 제2 전압에 의해 스위칭 동작하여 상기 제1 전압의 전압 레벨을 가지는 출력 신호를 출력하는 단계를 포함하고,
    상기 제2 기간 동안 출력된 상기 출력 신호를 전달받아 상기 출력 신호에 의해 동작하여 상기 부출력 신호의 출력단을 안정화시키는 발광 제어 신호 구동 방법.
  27. 제 26항에 있어서,
    상기 게이트 온 전압 레벨은 상기 제2 전압의 전압 레벨이고, 상기 게이트 오프 전압 레벨은 상기 제1 전압의 전압 레벨인 발광 제어 신호 구동 방법.
  28. 제 26항에 있어서,
    소정의 기간 동안 리셋 신호에 응답하여 상기 제2 전압을 전달하고, 상기 제2 전압에 의해 스위칭 동작하여 상기 제1 전압의 전압 레벨을 가지는 출력 신호를 출력하는 리셋 단계를 더 포함하는 발광 제어 신호 구동 방법.
KR1020100043652A 2010-05-10 2010-05-10 발광 제어 구동부, 이를 이용한 발광 표시 장치, 및 발광 제어 신호 구동 방법 KR101094286B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100043652A KR101094286B1 (ko) 2010-05-10 2010-05-10 발광 제어 구동부, 이를 이용한 발광 표시 장치, 및 발광 제어 신호 구동 방법
US12/929,622 US20110273418A1 (en) 2010-05-10 2011-02-04 Emission driver, light emitting display device using the same, and driving method of emission control signals

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100043652A KR101094286B1 (ko) 2010-05-10 2010-05-10 발광 제어 구동부, 이를 이용한 발광 표시 장치, 및 발광 제어 신호 구동 방법

Publications (2)

Publication Number Publication Date
KR20110124075A KR20110124075A (ko) 2011-11-16
KR101094286B1 true KR101094286B1 (ko) 2011-12-19

Family

ID=44901634

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100043652A KR101094286B1 (ko) 2010-05-10 2010-05-10 발광 제어 구동부, 이를 이용한 발광 표시 장치, 및 발광 제어 신호 구동 방법

Country Status (2)

Country Link
US (1) US20110273418A1 (ko)
KR (1) KR101094286B1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101972018B1 (ko) 2012-11-14 2019-04-25 삼성디스플레이 주식회사 표시장치 및 표시장치를 위한 발광 구동 장치
US10223975B2 (en) * 2013-10-18 2019-03-05 Apple Inc. Organic light emitting diode displays with improved driver circuitry
KR102277128B1 (ko) * 2015-06-16 2021-07-15 삼성디스플레이 주식회사 스캔 드라이버 및 이를 포함하는 표시 장치
KR102439225B1 (ko) * 2015-08-31 2022-09-01 엘지디스플레이 주식회사 유기 발광 표시장치와 그 구동 장치 및 방법
KR102613407B1 (ko) * 2015-12-31 2023-12-13 엘지디스플레이 주식회사 표시 장치, 그 게이트 구동 회로, 및 그 구동 방법
KR102349850B1 (ko) * 2017-12-28 2022-01-11 엘지디스플레이 주식회사 발광 제어 구동부
CN111243518B (zh) * 2018-05-07 2021-09-07 上海天马微电子有限公司 发光控制信号生成电路、显示面板和显示装置
KR20200066482A (ko) 2018-11-30 2020-06-10 삼성디스플레이 주식회사 주사 구동부
KR20200077197A (ko) * 2018-12-20 2020-06-30 엘지디스플레이 주식회사 게이트 구동부를 포함한 전계발광 표시장치
CN111768733B (zh) * 2020-06-10 2022-08-30 京东方科技集团股份有限公司 发光控制信号生成电路、方法和显示装置
CN112992042B (zh) * 2021-03-01 2022-12-06 中国科学院微电子研究所 一种发光驱动电路、方法及显示驱动电路
WO2023024027A1 (zh) * 2021-08-26 2023-03-02 京东方科技集团股份有限公司 指纹识别驱动电路、指纹识别电路和及其驱动方法
WO2023092304A1 (zh) * 2021-11-23 2023-06-01 京东方科技集团股份有限公司 驱动电路、驱动模组、驱动方法和显示装置
CN117413310A (zh) * 2022-03-24 2024-01-16 京东方科技集团股份有限公司 移位寄存器、栅极驱动电路和显示装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100635500B1 (ko) 2005-05-24 2006-10-17 삼성에스디아이 주식회사 시프트 레지스터 및 이를 포함하는 유기 전계발광 표시장치
KR100646992B1 (ko) 2005-09-13 2006-11-23 삼성에스디아이 주식회사 발광제어선 구동부 및 이를 이용한 유기 발광 표시장치
KR100685842B1 (ko) 2005-08-17 2007-02-22 삼성에스디아이 주식회사 발광제어 구동장치 및 이를 포함하는 유기전계발광표시장치

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8174478B2 (en) * 2006-06-12 2012-05-08 Samsung Electronics Co., Ltd. Gate driving circuit and display apparatus having the same
KR101300038B1 (ko) * 2006-08-08 2013-08-29 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 표시 장치
KR101152445B1 (ko) * 2006-08-31 2012-06-01 삼성모바일디스플레이주식회사 발광제어구동부 및 그를 이용한 유기전계발광표시장치
KR100873072B1 (ko) * 2006-08-31 2008-12-09 삼성모바일디스플레이주식회사 발광제어구동부 및 그를 이용한 유기전계발광표시장치
KR100811988B1 (ko) * 2006-08-31 2008-03-10 삼성에스디아이 주식회사 발광제어구동부, 발광제어신호 구동방법 및 그를 이용한유기전계발광표시장치
KR101326075B1 (ko) * 2007-01-12 2013-11-07 삼성디스플레이 주식회사 액정 표시 장치 및 이의 구동 방법
KR100897171B1 (ko) * 2007-07-27 2009-05-14 삼성모바일디스플레이주식회사 유기전계발광 표시장치
KR101415562B1 (ko) * 2007-08-06 2014-07-07 삼성디스플레이 주식회사 게이트 구동회로 및 이를 가지는 표시장치
US7831010B2 (en) * 2007-11-12 2010-11-09 Mitsubishi Electric Corporation Shift register circuit
KR101490476B1 (ko) * 2007-11-19 2015-02-05 삼성디스플레이 주식회사 게이트 구동회로 및 이를 포함하는 디스플레이장치
KR101489968B1 (ko) * 2008-04-18 2015-02-04 삼성디스플레이 주식회사 유기전계발광 표시장치
US8547319B2 (en) * 2008-04-30 2013-10-01 Samsung Display Co., Ltd. Display apparatus including a gate driver that has a plurality of stages and method for driving the display apparatus
CN101604551B (zh) * 2008-06-10 2012-05-30 北京京东方光电科技有限公司 移位寄存器及其栅线驱动装置
KR100962961B1 (ko) * 2008-06-17 2010-06-10 삼성모바일디스플레이주식회사 화소 및 이를 이용한 유기전계발광 표시장치
KR101579082B1 (ko) * 2008-12-23 2015-12-22 삼성디스플레이 주식회사 게이트 구동회로 및 이의 구동 방법
JP5484109B2 (ja) * 2009-02-09 2014-05-07 三菱電機株式会社 電気光学装置
US20110292007A1 (en) * 2009-04-08 2011-12-01 Sharp Kabushiki Kaisha Shift register, display device provided with same, and method of driving shift register
EP2447950A1 (en) * 2009-06-25 2012-05-02 Sharp Kabushiki Kaisha Shift register circuit, display device provided with same, and shift register circuit driving method

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100635500B1 (ko) 2005-05-24 2006-10-17 삼성에스디아이 주식회사 시프트 레지스터 및 이를 포함하는 유기 전계발광 표시장치
KR100685842B1 (ko) 2005-08-17 2007-02-22 삼성에스디아이 주식회사 발광제어 구동장치 및 이를 포함하는 유기전계발광표시장치
KR100646992B1 (ko) 2005-09-13 2006-11-23 삼성에스디아이 주식회사 발광제어선 구동부 및 이를 이용한 유기 발광 표시장치

Also Published As

Publication number Publication date
KR20110124075A (ko) 2011-11-16
US20110273418A1 (en) 2011-11-10

Similar Documents

Publication Publication Date Title
KR101094286B1 (ko) 발광 제어 구동부, 이를 이용한 발광 표시 장치, 및 발광 제어 신호 구동 방법
JP5760045B2 (ja) 発光制御駆動部及びそれを含む有機発光表示装置
KR101839953B1 (ko) 구동 장치 및 이를 이용한 표시 장치
JP5940769B2 (ja) 発光制御線駆動部及びこれを用いた有機電界発光表示装置
KR100986862B1 (ko) 발광제어선 구동부 및 이를 이용한 유기전계발광 표시장치
KR101056213B1 (ko) 구동부 및 이를 이용한 유기전계발광 표시장치
KR101778701B1 (ko) 구동 장치 및 이를 포함하는 표시 장치
JP4533365B2 (ja) 走査駆動回路とこれを利用した有機電界発光表示装置
KR101962432B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
JP5813311B2 (ja) 両方向走査駆動装置及びこれを利用した表示装置
US9183781B2 (en) Stage circuit and bidirectional emission control driver using the same
US9368069B2 (en) Stage circuit and organic light emitting display device using the same
KR102061256B1 (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
US8803562B2 (en) Stage circuit and scan driver using the same
KR101761794B1 (ko) 표시 장치 및 그의 구동 방법
KR100986887B1 (ko) 발광제어선 구동부 및 이를 이용한 유기전계발광 표시장치
US8542225B2 (en) Emission control line drivers, organic light emitting display devices using the same and methods of controlling a width of an emission control signal
KR20130143318A (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR20120033672A (ko) 구동 장치 및 이를 포함하는 표시 장치
KR20140052454A (ko) 주사 구동 장치 및 이를 포함하는 표시 장치
KR20130137860A (ko) 스테이지 회로 및 이를 이용한 발광제어선 구동부
KR101073569B1 (ko) 발광 제어 구동부, 이를 이용한 발광 표시 장치, 및 발광 제어 신호 구동 방법
KR20130003252A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
US9252747B2 (en) Stage circuits and scan driver using the same
KR20200055206A (ko) 스테이지 및 이를 포함하는 발광 제어 구동부

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20171129

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181126

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191202

Year of fee payment: 9