KR101073569B1 - 발광 제어 구동부, 이를 이용한 발광 표시 장치, 및 발광 제어 신호 구동 방법 - Google Patents

발광 제어 구동부, 이를 이용한 발광 표시 장치, 및 발광 제어 신호 구동 방법 Download PDF

Info

Publication number
KR101073569B1
KR101073569B1 KR1020100047715A KR20100047715A KR101073569B1 KR 101073569 B1 KR101073569 B1 KR 101073569B1 KR 1020100047715 A KR1020100047715 A KR 1020100047715A KR 20100047715 A KR20100047715 A KR 20100047715A KR 101073569 B1 KR101073569 B1 KR 101073569B1
Authority
KR
South Korea
Prior art keywords
signal
light emission
control signal
emission control
voltage
Prior art date
Application number
KR1020100047715A
Other languages
English (en)
Inventor
박동욱
정경훈
Original Assignee
삼성모바일디스플레이주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성모바일디스플레이주식회사 filed Critical 삼성모바일디스플레이주식회사
Priority to KR1020100047715A priority Critical patent/KR101073569B1/ko
Priority to US12/929,227 priority patent/US8416177B2/en
Application granted granted Critical
Publication of KR101073569B1 publication Critical patent/KR101073569B1/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C19/00—Digital stores in which the information is moved stepwise, e.g. shift registers
    • G11C19/28—Digital stores in which the information is moved stepwise, e.g. shift registers using semiconductor elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0264—Details of driving circuits
    • G09G2310/0286—Details of a shift registers arranged for use in a driving circuit
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3266—Details of drivers for scan electrodes

Abstract

본 발명은 발광 제어 구동부, 이를 이용한 발광 표시 장치, 및 발광 제어 신호 구동 방법에 관한 것으로, 구체적으로 본 발명의 일 실시 예에 따른 발광 제어 구동부는 복수의 클럭 신호 및 제1 입력 신호를 전달받아 제1 출력 신호를 생성하는 제1 논리부; 복수의 클럭 신호 및 제2 입력 신호를 전달받아 제2 출력 신호를 생성하는 제2 논리부; 및 상기 제1 출력 신호, 상기 제2 출력 신호, 제1 제어 신호, 및 제2 제어 신호를 전달받아 발광 제어 신호를 생성하는 출력 제어부를 포함하고, 표시부의 구동 방식이 동시 발광 모드인 경우 상기 발광 제어 신호는 상기 출력 제어부의 구동에 의해 제어되고, 표시부의 구동 방식이 순차 발광 모드인 경우 상기 발광 제어 신호는 상기 제1 논리부, 제2 논리부, 및 출력 제어부의 구동에 의해 제어된다.

Description

발광 제어 구동부, 이를 이용한 발광 표시 장치, 및 발광 제어 신호 구동 방법{EMISSION DRIVER, LIGHT EMITTING DISPLAY DEVICE USING THE SAME, AND DRIVING METHOD OF EMISSION CONTROL SIGNALS}
본 발명은 발광 제어 구동부, 이를 이용한 발광 표시 장치, 및 발광 제어 신호 구동 방법에 관한 것으로, 더욱 상세하게는 발광 표시 장치의 순차 발광 구동 방식 및 동시 발광 구동 방식 모두에 적용할 수 있고, PMOS 트랜지스터 또는 NMOS 트랜지스터의 단일 모스 공정을 사용하는 경우에 크기, 무게, 및 원가 절감의 효과를 얻을 수 있도록 개발된 발광 제어 구동부의 회로 구조, 이를 이용한 발광 표시 장치 표시 장치, 및 발광 제어 신호의 구동 방법에 관한 것이다.
근래에 와서, 음극선관(Cathode Ray Tube)의 단점인 무게와 부피를 줄일 수 있는 각종 평판 표시 장치들이 개발되고 있다. 평판 장치로는 액정 표시 장치(Liquid Crystal Display: LCD), 전계 방출 표시 장치(Field Emission Display: FED), 플라즈마 표시 패널(Plasma Display Panel: PDP) 및 유기 발광 표시 장치(Organic Light Emitting Display Device) 등이 있다.
평판 표시 장치 중 표시 장치는 전자와 정공의 재결합에 의하여 빛을 발생하는 유기 발광 다이오드를 이용하여 영상을 표시하는 것으로서, 빠른 응답속도를 가짐과 동시에 낮은 소비전력으로 구동되고 발광효율, 휘도 및 시야각이 뛰어난 장점이 있어 주목받고 있다.
평판 표시 장치는 기판 상에 매트릭스 형태로 복수의 화소를 배치하여 표시 패널을 형성하고, 각 화소에 주사선과 데이터 선을 연결하여 화소에 데이터 신호를 선택적으로 전달하여 디스플레이한다.
통상적으로, 유기 전계 발광 표시 장치(OLED)는 유기 발광 다이오드를 구동하는 방식에 따라 패시브 매트릭스형 OLED(PMOLED)와 액티브 매트릭스형 OLED(AMOLED)로 분류된다.
이 중 해상도, 콘트라스트, 동작속도의 관점에서 단위 화소마다 선택하여 점등하는 액티브 매트릭스형 OLED(AMOLED)가 주류가 되고 있다.
최근 들어 표시 패널의 대형화와 함께 선명한 고화질의 화면 품질이 요구되고 있으며 3차원 입체 영상의 디스플레이가 저변화되고 있는 추세에 따라 화질이 선명하면서도 3D 동영상 디스플레이 구현에 유리한 평판 표시 장치의 발광을 제어하는 발광 제어 구동부의 연구 개발이 필요하다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 발광 표시 장치의 화면 구동 방식에 대응하여 선택적으로 다양하게 동작할 수 있는 발광 제어 구동부를 제공함으로써, 동영상 콘텐츠에 따라 IR drop이 보상되고 크로스토크(crosstalk) 현상이 방지되는 고품질의 화면을 제공하는 발광 표시 장치를 제공하는 데 목적이 있다.
또한 PMOS 트랜지스터 또는 NMOS 트랜지스터의 단일 모스 공정에 적용될 수 있는 발광 제어 구동부의 회로 구조를 개발하고, 외부에 별도의 I/C로 부착하거나 발광 표시 장치의 글래스 내부에 집적되는 형태로 다양하게 적용되어 크기, 무게, 및 원가 절감의 효과를 얻을 수 있는 발광 표시 장치를 제공하기 위한 것이다.
본 발명이 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 본 발명의 기재로부터 당해 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
상기 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 발광 제어 구동부는 복수의 클럭 신호 및 제1 입력 신호를 전달받아 제1 출력 신호를 생성하는 제1 논리부; 복수의 클럭 신호 및 제2 입력 신호를 전달받아 제2 출력 신호를 생성하는 제2 논리부; 및 상기 제1 출력 신호, 상기 제2 출력 신호, 제1 제어 신호, 및 제2 제어 신호를 전달받아 발광 제어 신호를 생성하는 출력 제어부를 포함한다. 이때 표시부의 구동 방식이 동시 발광 모드인 경우 상기 발광 제어 신호는 상기 출력 제어부의 구동에 의해 제어되고, 표시부의 구동 방식이 순차 발광 모드인 경우 상기 발광 제어 신호는 상기 제1 논리부, 제2 논리부, 및 출력 제어부의 구동에 의해 제어된다.
상기 표시부의 구동 방식이 동시 발광 모드인 경우 상기 제1 입력 신호 및 상기 제2 입력 신호 각각이 게이트 오프 전압 레벨로 전달되어 상기 제1 논리부 및 제2 논리부 각각이 동작하지 않는다.
상기 표시부의 구동 방식이 동시 발광 모드인 경우 상기 발광 제어 신호의 펄스 폭은, 상기 제1 제어 신호 및 제2 제어 신호 각각이 게이트 온 전압 레벨의 펄스로 전달되는 시점의 기간 차이에 의해 결정될 수 있다.
상기 발광 제어 신호의 펄스 폭은 상기 표시부의 발광 기간 또는 비발광 기간과 동일할 수 있다.
상기 제1 제어 신호의 게이트 온 전압 레벨 펄스의 전달 시점은 상기 제2 제어 신호의 게이트 오프 전압 레벨 펄스의 전달 시점과 동일하거나 또는 적어도 1 수평주기(1H) 이상 늦을 수 있다.
상기 제1 제어 신호의 게이트 오프 전압 레벨 펄스의 전달 시점은 상기 제2 제어 신호의 게이트 온 전압 레벨 펄스의 전달 시점과 동일하거나 또는 적어도 1 수평주기(1H) 이상 빠를 수 있다.
상기 제1 제어 신호 및 상기 제2 제어 신호의 전압 레벨이 변하는 시간이 적어도 1 수평주기(1H) 이상일 수 있다.
한편, 상기 표시부의 구동 방식이 순차 발광 모드인 경우 상기 발광 제어 신호의 펄스 폭은, 상기 제1 입력 신호가 게이트 온 전압 레벨의 펄스로 제1 논리부에 전달되는 시점과 상기 제2 입력 신호가 게이트 온 전압 레벨의 펄스로 제2 논리부에 전달되는 시점의 기간 차이에 의해 결정될 수 있다.
이때 상기 발광 제어 신호의 펄스 폭은 상기 표시부의 발광 기간 또는 비발광 기간과 동일하다.
상기 발광 제어 신호가 게이트 오프 전압 레벨로 위상이 변하는 시점은 상기 제1 입력 신호가 게이트 온 전압 레벨의 펄스로 전달될 때 상기 제1 논리부에 전달되는 클럭 신호의 로우 레벨 펄스의 전달 시점에 동기된다. 또한 상기 발광 제어 신호가 게이트 온 전압 레벨로 위상이 변하는 시점은 상기 제2 입력 신호가 게이트 온 전압 레벨의 펄스로 전달될 때 상기 제2 논리부에 전달되는 클럭 신호의 로우 레벨 펄스의 전달 시점에 동기된다.
본 발명의 일 실시 예에서 상기 제1 논리부는, 상기 복수의 클럭 신호 중 제1 클럭 신호에 의해 스위칭 동작이 제어되고, 상기 제1 입력 신호의 전압 레벨에 따른 전압을 제1 노드에 전달하는 제1 스위치; 상기 제1 입력 신호에 의해 스위칭 동작이 제어되고, 제1 전원전압을 제2 노드에 전달하는 제2 스위치; 상기 제1 노드에 전달된 전압에 대응하여 스위칭 동작이 제어되고, 상기 복수의 클럭 신호 중 제2 클럭 신호의 전압 레벨에 따른 전압을 상기 제1 출력 신호의 전압 레벨로 전달하는 제3 스위치; 상기 제2 노드에 전달된 전압에 대응하여 스위칭 동작이 제어되고, 상기 제1 전원전압을 상기 제1 출력 신호의 전압 레벨로 전달하는 제4 스위치; 상기 제1 노드에 전달된 전압을 저장하는 제1 커패시터; 및 상기 제2 노드에 전달된 전압을 저장하는 제2 커패시터를 포함한다.
또한 다른 실시 예로서 상기 제1 논리부는, 상기 복수의 클럭 신호 중 제3 클럭 신호에 의해 스위칭 동작이 제어되고, 상기 제1 전원전압보다 낮은 레벨의 제2 전원전압을 상기 제2 노드에 전달하는 제5 스위치; 및 상기 제2 노드에 전달된 상기 제2 전원전압에 의해 스위칭 동작이 제어되고, 상기 제1 전원전압을 상기 제1 노드에 전달하는 적어도 하나의 제6 스위치를 더 포함할 수 있다.
본 발명의 일 실시 예에서 상기 제2 논리부는, 상기 복수의 클럭 신호 중 제3 클럭 신호에 의해 스위칭 동작이 제어되고, 상기 제2 입력 신호의 전압 레벨에 따른 전압을 제3 노드에 전달하는 제7 스위치; 상기 제2 입력 신호에 의해 스위칭 동작이 제어되고, 제1 전원전압을 제4 노드에 전달하는 제8 스위치; 상기 제3 노드에 전달된 전압에 대응하여 스위칭 동작이 제어되고, 상기 복수의 클럭 신호 중 제1 클럭 신호의 전압 레벨에 따른 전압을 상기 제2 출력 신호의 전압 레벨로 전달하는 제9 스위치; 상기 제4 노드에 전달된 전압에 대응하여 스위칭 동작이 제어되고, 상기 제1 전원전압을 상기 제2 출력 신호의 전압 레벨로 전달하는 제10 스위치; 상기 제3 노드에 전달된 전압을 저장하는 제3 커패시터; 및 상기 제4 노드에 전달된 전압을 저장하는 제4 커패시터를 포함한다.
다른 실시 예로서 상기 제2 논리부는, 상기 복수의 클럭 신호 중 제2 클럭 신호에 의해 스위칭 동작이 제어되고, 상기 제1 전원전압보다 낮은 레벨의 제2 전원전압을 상기 제4 노드에 전달하는 제11 스위치; 및 상기 제4 노드에 전달된 상기 제2 전원전압에 의해 스위칭 동작이 제어되고, 상기 제1 전원전압을 상기 제3 노드에 전달하는 적어도 하나의 제12 스위치를 더 포함할 수 있다.
또한 상기 출력 제어부는, 상기 제1 출력 신호에 의해 스위칭 동작이 제어되고, 제1 전원전압을 제5 노드에 전달하는 적어도 하나의 제13 스위치; 상기 제1 출력 신호에 의해 스위칭 동작이 제어되고, 제1 전원전압보다 낮은 레벨의 제2 전원전압을 제6 노드에 전달하는 적어도 하나의 제14 스위치; 상기 제2 출력 신호에 의해 스위칭 동작이 제어되고, 상기 제2 전원전압을 상기 제5 노드에 전달하는 적어도 하나의 제15 스위치; 상기 제1 제어 신호에 의해 스위칭 동작이 제어되고, 상기 제1 전원전압을 상기 제5 노드에 전달하는 적어도 하나의 제16 스위치; 상기 제1 제어 신호에 의해 스위칭 동작이 제어되고, 상기 제2 전원전압을 상기 제6 노드에 전달하는 적어도 하나의 제17 스위치; 상기 제2 제어 신호에 의해 스위칭 동작이 제어되고, 상기 제1 전원전압을 상기 제6 노드에 전달하는 적어도 하나의 제18 스위치; 상기 제2 제어 신호에 의해 스위칭 동작이 제어되고, 상기 제2 전원전압을 상기 제5 노드에 전달하는 적어도 하나의 제19 스위치; 상기 제5 노드에 전달된 전압에 의해 스위칭 동작이 제어되고, 상기 제1 전원전압을 상기 제6 노드에 전달하는 제20 스위치; 상기 제6 노드에 전달된 전압에 의해 스위칭 동작이 제어되고, 상기 제1 전원전압을 발광 제어 신호의 전압 레벨로 전달하는 제21 스위치; 상기 제5 노드에 전달된 전압에 의해 스위칭 동작이 제어되고, 상기 제2 전원전압을 상기 발광 제어 신호의 전압 레벨로 전달하는 제22 스위치; 상기 제5 노드에 전달된 전압을 저장하는 제5 커패시터; 및 상기 제6 노드에 전달된 전압을 저장하는 제6 커패시터를 포함한다.
본 발명의 다른 실시 예로서 상기 제1 논리부 및 상기 제2 논리부는 시작 신호를 더 전달받을 수 있다.
상기 제1 논리부, 상기 제2 논리부, 및 상기 출력 제어부를 구성하는 회로 소자는 복수의 트랜지스터이고, 상기 복수의 트랜지스터는 PMOS 트랜지스터 또는 NMOS 트랜지스터로만 구현될 수 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 발광 표시 장치는 복수의 주사 신호가 전달되는 복수의 주사선, 복수의 데이터 신호가 전달되는 복수의 데이터 선, 및 복수의 발광 제어 신호가 전달되는 복수의 발광 제어선에 각각 연결된 복수의 화소를 포함하는 표시부; 상기 복수의 주사선 중 대응하는 주사선에 상기 주사 신호를 생성하여 전달하는 주사 구동부; 상기 복수의 데이터 선에 데이터 신호를 전달하는 데이터 구동부; 및 상기 복수의 발광 제어선 중 대응하는 발광 제어선에 상기 발광 제어 신호를 생성하여 전달하는 발광 제어 구동부를 포함하고, 상기 발광 제어 구동부는, 복수의 클럭 신호 및 제1 입력 신호를 전달받아 제1 출력 신호를 생성하는 제1 논리부; 복수의 클럭 신호 및 제2 입력 신호를 전달받아 제2 출력 신호를 생성하는 제2 논리부; 및 상기 제1 출력 신호, 상기 제2 출력 신호, 제1 제어 신호, 및 제2 제어 신호를 전달받아 발광 제어 신호를 생성하는 출력 제어부를 포함한다. 이때 표시부의 구동 방식이 동시 발광 모드인 경우 상기 발광 제어 신호는 상기 출력 제어부의 구동에 의해 제어되고, 표시부의 구동 방식이 순차 발광 모드인 경우 상기 발광 제어 신호는 상기 제1 논리부, 제2 논리부, 및 출력 제어부의 구동에 의해 제어된다.
상기 표시부의 구동 방식이 동시 발광 모드인 경우 상기 제1 입력 신호 및 상기 제2 입력 신호 각각이 게이트 오프 전압 레벨로 전달되어 상기 제1 논리부 및 제2 논리부 각각이 동작하지 않는다.
상기 표시부의 구동 방식이 동시 발광 모드인 경우 상기 발광 제어 신호의 펄스 폭은, 상기 제1 제어 신호 및 제2 제어 신호 각각이 게이트 온 전압 레벨의 펄스로 전달되는 시점의 기간 차이에 의해 결정될 수 있다.
상기 발광 제어 신호의 펄스 폭은 상기 표시부의 발광 기간 또는 비발광 기간과 동일할 수 있다.
상기 제1 제어 신호의 게이트 온 전압 레벨 펄스의 전달 시점은 상기 제2 제어 신호의 게이트 오프 전압 레벨 펄스의 전달 시점과 동일하거나 또는 적어도 1 수평주기(1H) 이상 늦을 수 있다.
상기 제1 제어 신호의 게이트 오프 전압 레벨 펄스의 전달 시점은 상기 제2 제어 신호의 게이트 온 전압 레벨 펄스의 전달 시점과 동일하거나 또는 적어도 1 수평주기(1H) 이상 빠를 수 있다.
상기 제1 제어 신호 및 상기 제2 제어 신호의 전압 레벨이 변하는 시간이 적어도 1 수평주기(1H) 이상일 수 있다.
한편, 상기 표시부의 구동 방식이 순차 발광 모드인 경우 상기 발광 제어 신호의 펄스 폭은, 상기 제1 입력 신호가 게이트 온 전압 레벨의 펄스로 제1 논리부에 전달되는 시점과 상기 제2 입력 신호가 게이트 온 전압 레벨의 펄스로 제2 논리부에 전달되는 시점의 기간 차이에 의해 결정될 수 있다.
이때 상기 발광 제어 신호의 펄스 폭은 상기 표시부의 발광 기간 또는 비발광 기간과 동일하다.
상기 발광 제어 신호가 게이트 오프 전압 레벨로 위상이 변하는 시점은 상기 제1 입력 신호가 게이트 온 전압 레벨의 펄스로 전달될 때 상기 제1 논리부에 전달되는 클럭 신호의 로우 레벨 펄스의 전달 시점에 동기된다. 또한 상기 발광 제어 신호가 게이트 온 전압 레벨로 위상이 변하는 시점은 상기 제2 입력 신호가 게이트 온 전압 레벨의 펄스로 전달될 때 상기 제2 논리부에 전달되는 클럭 신호의 로우 레벨 펄스의 전달 시점에 동기된다.
상기 발광 제어 구동부는 상기 제1 논리부, 제2 논리부, 및 출력 제어부를 포함하는 발광 제어 회로를 복수 개 포함하고, 상기 발광 제어 회로 각각은 상기 복수의 발광 제어선 각각에 전달하는 출력 신호를 생성하여 전달할 수 있다.
이때 상기 복수의 발광 제어 회로 중 소정의 단에 위치하는 발광 제어 회로에 전달되는 제1 입력 신호 및 제2 입력 신호는 각각 상기 소정의 단의 이전 단에 위치하는 발광 제어 회로에서 출력된 제1 출력 신호 및 제2 출력 신호일 수 있다.
상기 제1 논리부 및 상기 제2 논리부는 3개의 클럭 신호 중에서 하나씩 선택된 클럭 신호가 각각 입력되는 3개의 클럭신호단자를 포함하고, 상기 복수의 발광 제어 회로 각각의 3개의 클럭신호단자에 전달되는 3개의 클럭 신호의 전달 패턴은 상기 복수의 발광 제어 회로에서 순차로 위치하는 3개의 발광 제어 회로마다 반복될 수 있다.
상기 목적을 달성하기 위한 본 발명의 일 실시 예에 따른 발광 제어 신호 구동 방법은 복수의 클럭 신호 및 제1 입력 신호를 전달받아 제1 출력 신호를 생성하는 제1 논리부, 복수의 클럭 신호 및 제2 입력 신호를 전달받아 제2 출력 신호를 생성하는 제2 논리부, 및 상기 제1 출력 신호, 상기 제2 출력 신호, 제1 제어 신호, 및 제2 제어 신호를 전달받아 표시부의 복수의 화소 행에 연결된 복수의 발광 제어선에 전달하는 복수의 발광 제어 신호를 각각 생성하는 출력 제어부를 포함하는 발광 제어 구동부의 발광 제어 신호 구동 방법에 관한 것이다. 상기 제1 입력 신호 및 상기 제2 입력 신호를 게이트 오프 전압 레벨로 전달하고 상기 복수의 클럭 신호를 게이트 온 전압 레벨로 전달하여 상기 제1 논리부 및 제2 논리부를 오프 시키는 단계; 및 상기 제1 논리부 및 제2 논리부가 오프된 동안, 상기 제1 제어 신호를 게이트 온 전압 레벨로 전달하고, 상기 제2 제어 신호를 게이트 오프 전압 레벨로 전달하는 제1 시점 및 상기 제1 제어 신호를 게이트 오프 전압 레벨로 전달하고, 상기 제2 제어 신호를 게이트 온 전압 레벨로 전달하는 제2 시점 사이의 제1 기간 동안 상기 복수의 발광 제어 신호를 동시에 게이트 오프 전압 레벨로 출력하는 단계를 포함한다. 이는 발광 표시 장치의 동시 발광 모드를 구현한다.
상기 제1 시점은, 상기 제2 제어 신호를 게이트 오프 전압 레벨로 전달하고 난 후 상기 제1 제어 신호를 게이트 온 전압 레벨로 전달한 경우, 상기 제1 제어 신호의 전달 시점일 수 있다.
상기 제2 시점은, 상기 제1 제어 신호를 게이트 오프 전압 레벨로 전달하고 난 후 상기 제2 제어 신호를 게이트 온 전압 레벨로 전달한 경우, 상기 제2 제어 신호의 전달 시점일 수 있다.
한편 상기 제1 입력 신호 및 상기 제2 입력 신호를 게이트 온 전압 레벨로 전달하여 상기 제1 논리부 및 제2 논리부가 온 된 동안, 상기 제1 입력 신호를 게이트 온 전압 레벨로 전달하고, 복수의 클럭 신호 중 제1 클럭 신호가 게이트 온 전압 레벨로 전달되는 제3 시점, 및 상기 제2 입력 신호를 게이트 온 전압 레벨로 전달하고, 복수의 클럭 신호 중 제2 클럭 신호가 게이트 온 전압 레벨로 전달되는 제4 시점 사이의 제2 기간 동안 상기 복수의 발광 제어 신호 중 어느 하나의 발광 제어 신호가 게이트 오프 전압 레벨로 출력하는 단계; 및 상기 제2 기간 동안 게이트 오프 전압 레벨을 가지는 복수의 발광 제어 신호 각각이 적어도 1 수평주기 이상 순차로 시프트되어 출력되는 단계를 포함하여 순차 발광 모드를 구현할 수 있다.
이때 상기 제1 논리부 및 제2 논리부가 온 된 동안 출력 제어부에 전달되는 제1 제어 신호 및 제2 제어 신호는 게이트 오프 전압 레벨이다.
상기 게이트 온 전압은 발광 표시 장치를 구성하는 회로 소자가 PMOS 트랜지스터인 경우 로우 레벨 전압이고, 상기 게이트 오프 전압 레벨은 하이 레벨 전압이다.
본 발명에 의하면 발광 제어 구동부의 회로 구성과 구동 신호의 타이밍을 제어함으로써, 발광 표시 장치의 발광 구동 방식에 대응하여 선택적으로 다양하게 동작할 수 있도록 하여 화면 품질을 개선시키고 3차원 입체 영상의 디스플레이의 구현을 우수하게 향상시킨다.
발광 표시 장치의 화면 구동 방식간 전환을 신속하고 용이하게 하여 표시 불량의 화면을 개선하고 3D 디스플레이에서 크로스토크 현상을 방지할 수 있어 디스플레이의 영상 표시 기법에 따라 가변적으로 적용 가능한 발광 표시 장치를 제공할 수 있다.
또한 본 발명에 의하면 비교적 단순하게 발광 제어 구동부의 회로를 구성하여 레이아웃 면적을 감소시킬 수 있고, 이로 인한 발광 표시 장치의 무게, 크기, 원가 절감의 효과가 있어 생산 비용의 측면에서 경제적이고 신뢰성 있는 제품을 제공할 수 있다.
도 1은 본 발명의 일 실시 예에 의한 발광 표시 장치의 블록도이다.
도 2는 도 1에 도시된 발광 제어 구동부의 일 실시 예를 개략적으로 나타낸 블록도이다.
도 3은 도 2에 도시된 발광 제어 회로의 일 실시 예에 따른 회로도이다.
도 4는 도 2에 도시된 발광 제어 회로가 동시 발광 모드로 구현될 때의 구동 타이밍도이다.
도 5는 도 2에 도시된 발광 제어 회로가 순차 발광 모드로 구현될 때의 구동 타이밍도이다.
도 6은 도 1에 도시된 발광 제어 구동부의 다른 일 실시 예를 개략적으로 나타낸 블록도이다.
도 7은 도 6에 도시된 발광 제어 회로의 일 실시 예에 따른 회로도이다.
도 8은 도 6에 도시된 발광 제어 회로가 동시 발광 모드로 구현될 때의 구동 타이밍도이다.
도 9는 도 6에 도시된 발광 제어 회로가 순차 발광 모드로 구현될 때의 구동 타이밍도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시 예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예들에 한정되지 않는다.
또한, 여러 실시 예들에 있어서, 동일한 구성을 가지는 구성요소에 대해서는 동일한 부호를 사용하여 대표적으로 제1 실시 예에서 설명하고, 그 외의 실시 예에서는 제1 실시 예와 다른 구성에 대해서만 설명하기로 한다.
본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조 부호를 붙이도록 한다.
명세서 전체에서, 어떤 부분이 다른 부분과 "연결"되어 있다고 할 때, 이는 "직접적으로 연결"되어 있는 경우뿐 아니라, 그 중간에 다른 소자를 사이에 두고 "전기적으로 연결"되어 있는 경우도 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도 1은 본 발명의 일 실시 예에 의한 발광 표시 장치의 블록도이다.
도 1에서 발광 표시 장치는 표시부(10), 주사 구동부(20), 데이터 구동부(30), 발광 제어 구동부(40), 및 타이밍 제어부(50)를 포함한다.
표시부(10)는 복수의 주사선(G1 내지 Gn), 복수의 발광 제어선(E1 내지 En) 및 복수의 데이터 선(D1 내지 Dm) 각각이 교차하는 영역에 복수의 주사선(G1 내지 Gn) 중 대응하는 주사선, 복수의 발광 제어선(E1 내지 En) 중 대응하는 발광 제어선, 및 복수의 데이터 선(D1 내지 Dm) 중 대응하는 데이터 선에 연결된 복수의 화소(60)를 포함한다.
표시부(10)는 대략 행렬 형태로 배열된 복수의 화소(60)를 포함한다. 주사 신호를 전달하는 복수의 주사선과 발광 제어 신호를 전달하는 복수의 발광 제어선은 화소(60)의 배열 형태에서 대략 행 방향으로 뻗으며 서로가 거의 평행하고, 복수의 데이터 선은 대략 열 방향으로 뻗으며 서로가 거의 평행하지만 이는 반드시 제한되는 것은 아니다.
화소(60)는 구동 트랜지스터와 유기 발광 다이오드를 포함하는데, 화소(60)는 복수의 주사선(G1 내지 Gn) 중 대응하는 주사선을 통해 전달되는 주사 신호에 의해 표시부(10)에 포함된 복수의 화소 중에서 선택되고, 화소(60)에 포함된 구동 트랜지스터가 복수의 데이터 선(D1 내지 Dm) 중 대응하는 데이터 선을 통해 전달되는 데이터 신호에 따른 데이터 전압을 전달받아 유기 발광 다이오드에 데이터 전압에 따른 전류를 공급하여 소정의 휘도의 빛으로 발광시킨다. 이때 화소(60)의 유기 발광 다이오드의 발광은 복수의 발광 제어선(E1 내지 En) 중 대응하는 발광 제어선을 통해 전달되는 발광 제어 신호에 의해 유기 발광 다이오드로 전류가 흐르는 것이 제어됨에 따라 조절된다.
주사 구동부(20)는 복수의 주사선(G1 내지 Gn)과 연결되며 주사 신호를 생성하여 복수의 주사선(G1 내지 Gn) 각각에 전달한다. 주사 신호에 의해 특정한 표시부(10)의 복수의 화소 행 중 소정의 행이 선택되며, 선택된 행에 위치하는 복수의 화소 각각에 연결된 데이터 선을 통해 데이터 신호가 전달된다.
데이터 구동부(30)는 복수의 데이터 선(D1 내지 Dm)과 연결되며 데이터신호를 생성하여 복수의 데이터 선(D1 내지 Dm) 각각을 통해 표시부(10)의 복수의 화소 행 중 하나의 행에 포함되는 복수의 화소 각각에 데이터 신호를 순차적으로 전달한다.
발광 제어 구동부(40)는 복수의 발광 제어선(E1 내지 En)과 연결되며 발광 제어 신호를 생성하여 복수의 발광 제어선(E1 내지 En) 각각에 전달한다. 발광 제어 구동부(40)는 타이밍 제어부(50)로부터 전달되는 발광 구동 제어 신호에 의해 발광 제어 신호의 펄스 폭을 조절할 수 있다. 또한 발광 제어 구동부(40)는 복수의 화소 행에 포함되는 복수의 화소에 전달되는 발광 제어 신호 각각의 펄스 전압 레벨을 모두 동일하게 조정하거나 혹은 행 별로 순차적으로 변경되도록 조정함으로써 표시부(10)의 발광 방식을 필요에 따라 동시 발광 모드 또는 순차 발광 모드로 다양하게 구현되도록 제어할 수 있다.
발광 제어선(E1 내지 En)과 연결되어 있는 화소(60)는 발광 제어 신호를 전달받아 화소(60)에서 생성된 전류가 유기 발광 다이오드로 흐르도록 하는 시점을 결정한다. 이때, 발광 제어 구동부(40)는 PMOS 트랜지스터 또는 NMOS 트랜지스터로 구현될 수 있으며 표시부(10)가 형성될 때 별도의 공정 없이 기판 상에 형성할 수 있거나 혹은 외부에 별도의 칩 형태로 형성할 수 있다.
타이밍 제어부(50)는 외부로부터 입력되는 수평 동기 신호(Hsync), 수직 동기 신호(Vsync), 및 클럭 신호(MCLK)를 이용하여 주사 구동부(20), 데이터 구동부(30), 및 발광 제어 구동부(40)의 구동을 제어하는 구동 제어 신호를 발생한다. 즉, 타이밍 제어부(50)에서 생성된 데이터 구동 제어 신호(DCS)는 데이터 구동부(30)로 공급되고, 주사 구동 제어 신호(SCS)는 주사 구동부(20)로 공급된다. 또한, 발광 제어 구동부(40)에서 생성되는 발광 제어 신호의 출력 파형을 제어하도록 발광 구동 제어 신호(ECS)를 공급한다.
도 2는 도 1에 도시된 발광 제어 구동부(40)의 일 실시 예를 개략적으로 나타낸 블록도이다.
발광 제어 구동부(40)는 n개의 발광 제어선(E1 내지 En)에 복수의 발광 제어 신호(em[1] 내지 em[n])를 생성하여 전달하기 위하여 n개의 발광 제어 회로(ED1 내지 EDn)를 구비한다. 바람직하게는 n개의 발광 제어 회로(ED1 내지 EDn) 각각은 표시부(10)의 복수의 화소 행에 연결된 발광 제어선(E1 내지 En)에 접속되어 발광 제어 신호(em[1] 내지 em[n])를 전달할 수 있도록 행 별로 순차적으로 배열될 수 있다.
각각의 발광 제어 회로(ED1 내지 EDn)는 7개의 입력단자에서 구동 제어 신호를 전달받아 구동한다. 즉, 각각의 발광 제어 회로(ED1 내지 EDn)는 3개의 클럭신호단자(CK1, CK2, CK3)로 전달되는 3개의 클럭 신호(ck1, ck2, ck3), 4개의 입력신호단자(SR, SS, UI, DI)로 전달되는 4개의 제어 신호(SR, SS, SPU, SPD)를 전달받아 구동한다. 그러나 이는 일 실시 예이고, 복수의 입력신호단자와 클럭신호단자를 다양하게 사용하여 구동할 수 있음은 물론이다.
구체적으로 도 2를 참조하면, 타이밍 제어부(50)는 발광 제어 구동부(40)의 각 단의 발광 제어 회로(100)에 포함된 3개의 클럭신호단자(CK1, CK2, CK3)로 3개의 클럭 신호(ck1, ck2, ck3)를 생성하여 전달한다. 또한 각 단의 발광 제어 회로(100)에 포함된 4개의 입력신호단자(SR, SS, UI, DI) 각각으로 4개의 제어 신호(SR, SS, SPU, SPD)를 생성하여 전달한다. 타이밍 제어부(50)에서 발광 제어 구동부(40)로 공급되는 이러한 클럭 신호들 및 제어 신호들을 통칭하여 발광 구동 제어 신호(ECS)로 정의한다.
본 발명의 실시 예에서 복수의 발광 제어 회로(100)에 포함된 3개의 클럭신호단자(CK1, CK2, CK3)로 입력되는 3개의 클럭 신호는 각각 상이할 수 있다. 즉, 복수의 발광 제어 회로(100)의 각 단의 발광 제어 회로 각각에 포함된 3개의 클럭신호단자(CK1, CK2, CK3)에 제1 클럭 신호(ck1), 제2 클럭 신호(ck2), 및 제3 클럭 신호(ck3)가 순차적으로 교번하여 전달된다. 도 2의 실시 예에서 클럭신호단자와 입력되는 클럭 신호의 개수가 각각 3개씩이므로 3개 단의 발광 제어 회로마다 클럭 신호의 전달 패턴이 반복된다.
구체적으로, 첫 번째 단의 발광 제어 회로(ED1)의 클럭신호단자 CK1, CK2, CK3에 각각 제1 클럭 신호(ck1), 제2 클럭 신호(ck2), 및 제3 클럭 신호(ck3)가 전달된다. 다음으로 두 번째 단의 발광 제어 회로(ED2)의 클럭신호단자 CK1, CK2, CK3에 각각 제2 클럭 신호(ck2), 제3 클럭 신호(ck3), 및 제1 클럭 신호(ck1)가 전달된다. 그리고, 세 번째 단의 발광 제어 회로(ED3)의 클럭신호단자 CK1, CK2, CK3에 각각 제3 클럭 신호(ck3), 제1 클럭 신호(ck1), 및 제2 클럭 신호(ck2)가 전달된다.
네 번째 단의 발광 제어 회로(ED4)는 다시 첫 번째 단의 발광 제어 회로(ED1)의 클럭 신호의 전달 패턴을 반복하게 되고, 이와 같은 방식으로 3개 단의 발광 제어 회로마다 클럭 신호들의 전달 패턴이 반복된다.
한편 각 단의 발광 제어 회로(100)의 입력신호단자 SR, SS로 타이밍 제어부(50)에서 전달되는 제어 신호 SR, SS가 각각 전달된다.
첫 번째 단의 발광 제어 회로(ED1)의 입력신호단자 UI, DI로 타이밍 제어부(50)에서 전달되는 제어 신호 SPU, SPD가 각각 전달된다. 이후 도 3 내지 도 5에서 자세히 설명할 것이지만, 본 발명의 발광 제어 구동 방법은 순차 발광 모드에서 제어 신호 SPU 및 SPD의 게이트 온 전압 레벨의 펄스가 전달되는 기간을 조절하여 발광 제어 신호의 발광 듀티를 제어하는 것이다.
첫 번째 단 이 후의 각 단의 발광 제어 회로(ED2, ED3,..)는 구동 과정에서 출력되는 출력 신호들을 해당 단의 다음 단에 위치하는 발광 제어 회로의 입력신호단자 UI 및 DI 각각에 제어 신호로 입력한다. 일례로, 복수의 발광 제어 회로(100) 중 첫 번째 단의 발광 제어 회로(ED1)의 구동 과정에서 출력되는 제1 출력 신호(uo[1])는 다음 두 번째 단의 발광 제어 회로(ED2)의 입력신호단자(UI)로 전달되고, 제2 출력 신호(do[1])는 두 번째 단의 발광 제어 회로(ED2)의 입력신호단자(DI)로 전달된다.
한편, 각 단의 발광 제어 회로(100)는 발광 제어 신호(em[1], em[2],..)를 생성하고 출력신호단자(OUT)를 통해 복수의 발광 제어선 중 대응하는 발광 제어선에 전달한다.
본 발명의 일 실시예에 따른 발광 제어 구동부(40)의 발광 제어 구동 방식은, 발광 표시 장치가 동시 발광 모드인 경우, 각 단의 발광 제어 회로(100)에 입력되는 제어 신호 SR 및 SS에 의해 제어하고, 순차 발광 모드인 경우에는 각 단의 발광 제어 회로(100)에 입력되는 복수의 클럭 신호와 제어 신호 SPU 및 SPD에 의해 제어한다. 구체적으로 동시 발광 모드의 발광 시간 및 비발광 시간의 발광 듀티(duty) 조절은 제어 신호 SR 및 SS의 펄스 폭에 따라 조절되는 발광 제어 신호에 의해 이루어진다. 또한, 순차 발광 모드인 경우 복수의 화소 행에 포함되는 복수의 화소의 순차적인 발광 시간 및 비발광 시간의 듀티 조절은 제어 신호 SPU 및 SPD에 따라 펄스 폭이 조절되는 발광 제어 신호에 의해 이루어진다.
이하 구체적인 본 발명의 일 실시 예에 따른 발광 제어 방법을 도 3에 도시한 발광 제어 회로(100)의 회로도 및 그에 적용되는 도 4 및 도 5의 구동 타이밍도에 의해 설명한다.
도 3은 본 발명의 일 실시 예에 따른 발광 제어 구동부(40)를 구성하는 복수의 발광 제어 회로(ED1 내지 EDn) 중 첫 번째 발광 제어 회로(100)의 회로도이다.
도 3을 참조하면, 첫 번째 단의 발광 제어 회로(100)는 제1 제어 신호(SR) 및 제2 제어 신호(SS)를 전달받아 첫 번째 발광 제어선에 전달되는 발광 제어 신호(em[1])를 출력하는 출력 제어부(101), 제3 제어 신호(SPU), 제1 클럭 신호(ck1) 내지 제3 클럭 신호(ck3)를 전달받아 제1 출력 신호(uo[1])를 출력하는 제1 논리부(102), 및 제4 제어 신호(SPD), 제1 클럭 신호(ck1) 내지 제3 클럭 신호(ck3)를 전달받아 제2 출력 신호(do[1])를 출력하는 제2 논리부(103)를 포함한다.
전술한 바와 같이, 상기 발광 제어 회로(100)는 복수의 발광 제어 회로 중 첫 번째 단의 발광 제어 회로이므로, 두 번째 단 이후의 복수의 발광 제어 회로에 입력되는 클럭 신호들과 제3 제어 신호 및 제 4 제어 신호는 소정의 패턴으로 반복되어 전달된다.
즉, 제1 논리부(102) 및 제2 논리부(103)의 제1 클럭신호단자(CK1), 제2 클럭신호단자(CK2), 및 제3 클럭신호단자(CK3)에는 발광 제어 회로의 위치에 따라 제1 클럭 신호(ck1) 내지 제3 클럭 신호(ck3)가 교번하여 순차적으로 전달된다. 또한, 첫 번째 단의 발광 제어 회로(100)에서만 입력신호단자 UI에 제3 제어 신호로서 SPU가 전달되고, 입력신호단자 DI에 제4 제어 신호로서 SPD가 전달되지만, 그 후 복수의 단의 발광 제어 회로의 입력신호단자 UI에는 제3 제어 신호로서 이전 단의 출력신호단자 UO에서 출력된 제1 출력 신호가 전달되고, 입력신호단자 DI에는 제4 제어 신호로서 이전 단의 출력신호단자 DO에서 출력된 제2 출력 신호가 전달된다.
또한 도 3을 참조하면 본 발명의 일 실시 예에 따른 발광 제어 회로(100)에서 제1 논리부(102)에서 출력된 제1 출력 신호(uo[1])와 제2 논리부(103)에서 출력된 제2 출력 신호(do[1])는 출력 제어부(101)에 전달된다.
출력 제어부(101)는 제1 출력 신호(uo[1])와 제2 출력 신호(do[1])를 전달받아 입력된 제1 제어 신호(SR) 및 제2 제어 신호(SS)와 함께 구동되어 발광 제어 신호(em[1])를 생성하여 출력한다.
구체적으로 출력 제어부(101)는 트랜지스터 M1 내지 M10, 제1 커패시터(C1), 및 제2 커패시터(C2)를 포함한다. 이 중 트랜지스터 M4 내지 M9는 직렬로 연결된 또 하나의 트랜지스터 M40 내지 M90을 각각 더 포함하여 구성할 수 있다. 상기 트랜지스터 M40 내지 M90의 소스 전극 각각은 트랜지스터 M4 내지 M9의 드레인 전극 각각에 연결되고, 게이트 전극 각각은 트랜지스터 M4 내지 M9의 게이트 전극 각각과 동일한 신호를 전달받을 수 있도록 연결되었으므로 이하 이들 트랜지스터의 설명은 트랜지스터 M4 내지 M9에 대한 설명으로 갈음한다.
출력 제어부(101)에 있어서, 트랜지스터 M1, M3, M4, M7, M9 각각의 소스 전극은 고전위의 제1 전원전압(VGH)에 연결되고, 트랜지스터 M1의 드레인 전극은 제1 커패시터(C1)의 일단에 연결되며, 트랜지스터 M3, M4 각각의 드레인 전극은 노드 QB에, 트랜지스터 M7, M9 각각의 드레인 전극은 노드 QA에 연결되어 있다.
트랜지스터 M1의 게이트 전극은 노드 QB에 연결되고, 트랜지스터 M3의 게이트 전극은 노드 QA에 연결되며, 트랜지스터 M4의 게이트 전극은 제2 제어 신호(SS)에, 트랜지스터 M7의 게이트 전극은 제1 제어 신호(SR)에 연결된다. 또한 트랜지스터 M9의 게이트 전극은 제1 논리부(102)의 제1 출력 신호(uo[1])에 연결된다.
또한 출력 제어부(101)에 있어서, 트랜지스터 M2, M5, M6, M8, M10 각각의 소스 전극은 제1 전원전압(VGH)보다 저전위의 제2 전원전압(VGL)에 연결되고, 트랜지스터 M2의 드레인 전극은 제1 커패시터(C1)의 일단에 연결되며, 트랜지스터 M6, M10 각각의 드레인 전극은 노드 QB에, 트랜지스터 M5, M8 각각의 드레인 전극은 노드 QA에 연결되어 있다.
트랜지스터 M2의 게이트 전극은 제1 커패시터(C1)의 타단이 연결되어 있는 노드 QA에 연결되어 있고, 트랜지스터 M5의 게이트 전극은 제2 제어 신호(SS)에, 트랜지스터 M6의 게이트 전극은 제1 제어 신호(SR)에 연결된다. 또한 트랜지스터 M8의 게이트 전극은 제2 논리부(103)의 제2 출력 신호(do[1])에 연결되고, 트랜지스터 M10의 게이트 전극은 제1 논리부(102)의 제1 출력 신호(uo[1])에 연결된다.
출력 제어부(101)의 제1 커패시터(C1)의 일단은 발광 제어 신호(em[1])가 출력되는 출력신호단자(OUT)에 연결되고, 타단은 노드 QA에 연결된다. 또한 제2 커패시터(C2)는 일단이 제1 전원전압(VGH)에 연결되고, 타단은 노드 QB에 연결된다.
한편 도 3의 회로도에서 제1 논리부(102)는 트랜지스터 P1 내지 P6, 제3 커패시터(C3), 제4 커패시터(C4)를 포함한다. 이 중 트랜지스터 M3은 직렬로 연결된 또 하나의 트랜지스터 M30을 더 포함하여 구성할 수 있다.
트랜지스터 P1은 제1 전원전압(VGH)과 연결되는 소스 전극, 제3 커패시터(C3)의 일단과 제1 출력신호단자(UO)가 만나는 접점에 연결되는 드레인 전극, 및 노드 N2에 연결되는 게이트 전극을 포함한다.
트랜지스터 P2는 제2 클럭 신호(ck2)에 연결된 소스 전극, 제3 커패시터(C3)의 일단과 제1 출력신호단자(UO)가 만나는 접점에 연결되는 드레인 전극, 및 노드 N1에 연결되는 게이트 전극을 포함한다.
트랜지스터 P3는 제1 전원전압(VGH)과 연결되는 소스 전극, 노드 N1에 연결되는 드레인 전극, 및 노드 N2에 연결되는 게이트 전극을 포함한다. 실시 형태에 따라서 트랜지스터 P3와 직렬로 연결된 적어도 하나의 트랜지스터를 더 포함할 수 있다. 도 3에서는 트랜지스터 P30을 더 포함하고, 트랜지스터 P30은 트랜지스터 P3의 게이트 전극과 동일하게 연결된 게이트 전극, 트랜지스터 P3의 드레인 전극에 연결된 소스 전극, 및 노드 N1에 연결되는 드레인 전극을 포함할 수 있다.
트랜지스터 P4는 제2 전원전압(VGL)에 연결되어 있는 소스 전극, 노드 N2와 연결되어 있는 드레인 전극, 및 제3 클럭 신호(ck3)에 연결되어 있는 게이트 전극을 포함한다.
트랜지스터 P5는 제1 전원전압(VGH)과 연결되어 있는 소스 전극, 노드 N2와 연결되어 있는 드레인 전극, 및 제3 제어 신호(SPU)가 전달되는 입력신호단자 UI에 연결된 게이트 전극을 포함한다. 그러나 첫 번째 단의 발광 제어 회로(100)의 제1 논리부(102)의 입력신호단자 UI에만 타이밍 제어부(50)로부터 전달되는 제3 제어 신호(SPU)가 입력되고, 이후의 단의 발광 제어 회로에서는 이전 단의 발광 제어 회로의 출력신호단자 UO에서 출력되는 제1 출력 신호가 입력된다.
트랜지스터 P6는 입력신호단자 UI에 연결된 소스 전극, 노드 N1에 연결되어 있는 드레인 전극, 및 제1 클럭 신호(ck1)에 연결되어 있는 게이트 전극을 포함한다.
제3 커패시터(C3)는 트랜지스터 P1의 드레인 전극, 트랜지스터 P2의 소스 전극, 및 출력신호단자(UO)가 만나는 접점에 연결되어 있는 일단, 및 노드 N1에 연결되어 있는 타단을 포함한다.
제4 커패시터(C4)는 제1 전원전압(VGH)에 연결되어 있는 일단 및 노드 N2에 연결되어 있는 타단을 포함한다.
경우에 따라서 도 3의 실시 예와 같이, 제1 전원전압(VGH)에 연결되어 있는 일단 및 출력신호단자(UO)에 연결되어 있는 타단을 포함하는 커패시터(C7)을 더 포함할 수도 있다.
한편 도 3의 회로도에 도시된 제2 논리부(103)는 상술한 제1 논리부(102)의 회로 구성과 차이가 없고 부분적으로 입력 및 출력되는 신호의 차이가 있다. 차이점 부분을 중심으로 제2 논리부(103)를 설명하면, 먼저 제2 논리부(103)는 트랜지스터 A1 내지 A6, 제5 커패시터(C5), 제6 커패시터(C6)를 포함한다. 이 중 트랜지스터 A3은 직렬로 연결된 또 하나의 트랜지스터 A30을 더 포함하여 구성할 수 있다. 또한 도 3의 실시 예와 같이, 제1 전원전압(VGH)에 연결되어 있는 일단 및 출력신호단자(DO)에 연결되어 있는 타단을 포함하는 커패시터(C8)을 더 포함할 수도 있다.
또한 제1 논리부(102)와 달리 제2 논리부(103)는 입력신호단자 DI를 포함하고 있으며, 상기 입력신호단자 DI에 입력되는 신호는 타이밍 제어부(50)로부터 전달된 제4 제어 신호(SPD)이다. 그러나 첫 번째 단 이후의 단의 발광 제어 회로의 제2 논리부는 입력신호단자 DI에 이전 단의 발광 제어 회로의 출력신호단자 DO에서 출력되는 제2 출력 신호를 입력받는다.
제2 논리부(103)는 출력신호단자 DI를 통해 제2 출력 신호(do[1])을 출력하고, 제2 출력 신호(do[1])는 출력 제어부(101)에 전달되고, 또 두 번째 단의 발광 제어 회로의 입력신호단자 DI에 전달된다.
제2 논리부(103)에서 트랜지스터 A2의 소스 전극이 연결되는 것은 제1 클럭신호단자(CK1)이고, 이로부터 제1 클럭 신호(ck1)을 전달받는다. 또 트랜지스터 A4의 게이트 전극은 제2 클럭신호단자(CK2)에 연결되어 제2 클럭 신호(ck2)를 전달받는다. 또한 트랜지스터 A6는 입력신호단자 DI에 연결된 소스 전극, 노드 N3에 연결되어 있는 드레인 전극, 및 제3 클럭신호단자(CK3)에 연결된 게이트 전극을 포함하고, 제3 클럭신호단자(CK3)를 통해 제3 클럭 신호(ck3)를 공급받는다.
이하 도 4 및 도 5를 통해 발광 제어 회로에서 동시 발광 모드 또는 순차 발광 모드를 구현하기 위해 생성되어 출력되는 발광 제어 신호의 구동 제어 방법을 설명한다.
도 4는 도 3에 도시된 발광 제어 회로(100)에 공급되는 구동 파형의 구동 타이밍도이다. 도 4의 구동 타이밍도는 첫 번째 단의 발광 제어 회로를 통해 출력되는 발광 제어 신호(em[1])뿐만 아니라 전체 발광 제어 회로에서 복수의 발광 제어선 각각에 출력되는 모든 발광 제어 신호(em[1]~[n])에 대한 파형도를 도시한 것이다. 즉, 도 4는 동시 발광 모드에서 표시부(10)의 복수의 화소 모두를 동시에 발광시키거나 혹은 발광시키지 않는 복수의 발광 제어 신호의 출력을 제어하는 발광 제어 회로(100)의 동작에 대한 타이밍도이다.
도 3과 도 4를 참조하여 동시 발광 방식을 구현하는 발광 제어 신호의 출력을 설명한다.
동시 발광 모드에서 발광 제어 회로의 제1 논리부(102) 및 제2 논리부(103)의 입력신호단자 UI 및 DI로 각각 입력되는 제3 제어 신호(SPU) 및 제4 제어 신호(SPD)는 각각 하이 레벨의 전압으로 전달된다. 또한 제1 논리부(102)와 제2 논리부(103)에 전달되는 클럭 신호 ck1 내지 ck3는 모두 로우 레벨의 전압으로 전달된다.
그러면, 제1 논리부(102)의 제3 제어 신호(SPU)가 하이 펄스이므로 트랜지스터 P5를 턴 오프 시키고, 제1 클럭 신호(ck1)의 로우 펄스에 의해 턴 온 된 트랜지스터 P6를 통해 하이 레벨의 전압이 노드 N1에 전달된다. 이를 게이트 전극을 통해 전달받은 트랜지스터 P2 역시 턴 오프 된다.
제3 클럭 신호(ck3)의 로우 펄스에 의해 트랜지스터 P4가 턴 온 되면 저전위의 제2 전원전압(VGL)이 노드 N2에 인가되고, 그로 인해 트랜지스터 P1, P3, P30 이 턴 온 된다. 그러면 트랜지스터 P3, P30를 통해 고전위의 제1 전원전압(VGH)가 노드 N1에 인가되어 제3 커패시터(C3)를 고전위로 충전시킨다. 또한 트랜지스터 P1를 통해 제1 전원전압(VGH)의 고전위 전압이 제1 출력 신호(uo[1])의 펄스의 전압 레벨로 전달된다.
제2 논리부(103)도 동일한 구동 방식으로 제2 출력 신호(do[1])를 하이 레벨의 전압 펄스로 출력한다.
따라서, 동시 발광 모드에서는 제1 논리부(102) 및 제2 논리부(103)로 구성된 발광 제어 회로의 앞단 논리부가 동작하지 않는다. 특히 클럭 신호 ck1 내지 ck3의 펄스를 로우 레벨로 유지하여 노드 N1 및 N3 각각에 제1 전원전압(VGH)을 인가함으로써 트랜지스터 P2 및 A2의 턴 오프를 유지하고 논리(logic)부들에 플로팅(floating) 되는 부분을 최소화한다.
도 3의 회로도에 있어서 제1 논리부(102) 및 제2 논리부(103)에서 각각 출력되는 제1 출력 신호 및 제2 출력 신호는 항상 하이 레벨로 유지되어 다음 단의 발광 제어 회로에 전달되므로 모든 발광 제어 회로는 동시 발광 모드로 구현되는 복수의 발광 제어 신호를 동일하게 생성할 수 있다.
발광 구동부(40)의 복수의 발광 제어 회로의 앞단 로직부가 모두 동작하지 않는 상태에서, 출력 제어부(101)는 제1 논리부(102)의 제1 출력 신호(uo[1]) 및 제2 논리부(103)의 제2 출력 신호(do[1])를 모두 하이 레벨의 전압으로 전달받고, 이와 함께 전달받는 제1 제어 신호(SR) 및 제2 제어 신호(SS)의 펄스 폭 조절에 의해 발광 제어 신호(em[1])의 펄스 폭을 조절한다.
구체적으로 시점 T2에서 제1 제어 신호(SR)가 하이 레벨에서 로우 레벨의 펄스로 전달되고, 제2 제어 신호(SS)가 하이 레벨의 전압으로 전달된다. 이때, 고전위의 제1 전원전압(VGH)이 트랜지스터 M7을 통과하여 노드 QA에 인가되고, 트랜지스터 M2 및 M3의 게이트 전극에 전달되어 트랜지스터 M2 및 M3를 턴 오프 시킨다. 동시에 저전위의 제2 전원전압(VGL)이 트랜지스터 M6을 통과하여 노드 QB에 인가되고, 트랜지스터 M1의 게이트 전극에 전달되어 트랜지스터 M1을 턴 온 시킨다. 그러면, 고전위의 제1 전원전압(VGH)이 트랜지스터 M1을 통하여 발광 제어 신호(em[1])를 하이 레벨의 전압 펄스로 발생시킨다. 트랜지스터 M7을 통해 전달된 고전위의 제1 전원전압(VGH)은 노드 QA에 인가되고 제1 커패시터(C1)에 충전되어 트랜지스터 M2의 스위칭 턴 오프를 확실하게 유지하여 트랜지스터 M2 쪽으로 전류가 누설되는 것을 방지시킬 수 있다.
한편, 제1 출력 신호(uo[1]) 및 제2 출력 신호(do[1])가 모두 하이 레벨의 전압으로 전달되는 동안 시점 T4에서 제2 제어 신호(SS)가 하이 레벨에서 로우 레벨의 펄스로 전달되고, 제1 제어 신호(SR)가 하이 레벨의 펄스인 경우, 고전위의 제1 전원전압(VGH)이 트랜지스터 M4를 통과하여 노드 QB에 인가되고, 트랜지스터 M1의 게이트 전극에 전달되어 트랜지스터 M1을 턴 오프 시킨다. 동시에 저전위의 제2 전원전압(VGL)이 트랜지스터 M5를 통과하여 노드 QA에 인가되고, 트랜지스터 M2 및 M3의 게이트 전극에 전달되어 트랜지스터 M2 및 M3를 각각 턴 온 시킨다. 그러면, 제1 커패시터(C1)에 충전된 고전위의 전압이 빠르게 방전되고, 저전위의 제2 전원전압(VGL)이 트랜지스터 M2를 통하여 출력신호단자(OUT)에 전달된다. 그러면 발광 제어 신호(em[1])를 로우 레벨의 전압 펄스로 발생시킨다. 트랜지스터 M3 및 M4를 통해 고전위의 제1 전원전압(VGH)은 노드 QB에 전달되어 트랜지스터 M1의 스위칭 턴 오프를 확실하게 유지하여 트랜지스터 M1 쪽으로 전류가 누설되는 것을 방지시킬 수 있다.
따라서, 발광 제어 신호의 펄스 폭은 하이 레벨에서 로우 레벨의 펄스로 전달되는 제1 제어 신호(SR) 및 제2 제어 신호(SS)의 기간을 조절함으로써 제어할 수 있다. 도 4의 파형도와 같이 발광 제어 구동부(40)에서 출력되는 복수의 발광 제어 신호 각각은 동시 발광 모드에서 모두 동일한 형태와 타이밍으로 출력되어 표시부(10)의 발광을 동시에 제어한다. 발광 제어 신호(em[1]~[n])가 하이 레벨의 전압으로 전달되는 시점 T2 내지 T4의 기간 동안 표시부(10)의 복수의 화소 각각의 구동 트랜지스터는 PMOS로 구현될 경우 비발광되며, 나머지 기간에 동시에 발광된다.
본 발명의 일 실시 예에서, 제1 제어 신호(SR) 및 제2 제어 신호(SS)는 서로 반대의 위상을 가지도록 설계되고 각각의 신호가 위상이 변하는 시점은 동일할 수 있으나, 도 4에 제시된 바와 같이 상이할 수 있다.
제1 제어 신호(SR) 및 제2 제어 신호(SS)가 동시에 위상이 변하도록 조절한다면 각 신호의 라이징 타임(rising time) 및 폴링 타임(falling time)에 의해 순간적으로 각 신호를 전달받는 트랜지스터들이 동시에 턴 온 되거나 턴 오프되어 단락 회로(short circuit)전류가 흐르는 구간이 생길 수 있다. 이를 방지하기 위해 도 4와 같이 제2 제어 신호(SS)를 제1 제어 신호(SR)보다 2 수평주기(2H)만큼 빨리 하이 레벨이 되고, 2H 만큼 더 늦게 로우 레벨이 되도록 조절할 수 있다.
한편, 발광 제어 신호(em[1]~[n])에 의해 복수의 화소가 동시에 발광되거나 비발광되는 것을 부드럽게 제어하기 위하여 제1 제어 신호(SR) 및 제2 제어 신호(SS)의 슬루 레이트(slew rate)를 조절할 수 있다. 예를 들어 제1 제어 신호(SR) 및 제2 제어 신호(SS) 각각의 라이징 타임 또는 폴링 타임의 기간을 적어도 4H 이상 되도록 조절하면 그로 인해 생성되는 발광 제어 신호(em[1]~[n])의 위상 변화를 완만하게 하여 순간적으로 전류가 튀는 현상을 방지할 수 있어서 안정적인 모듈 동작을 구현할 수 있게 된다.
다음으로 도 3의 실시 예에 따른 발광 제어 회로를 사용하여 도 5의 구동 타이밍으로 동작하여 발광 표시 장치의 순차 발광 방식을 구현하는 발광 제어 신호의 생성 과정을 설명한다.
도 5의 순차 발광 모드에 있어서, 제1 제어 신호(SR) 및 제2 제어 신호(SS)는 하이 레벨의 펄스로 유지된다. 그러면 순차 발광 모드의 기간 동안 제1 제어 신호(SR) 및 제2 제어 신호(SS)를 전달받는 출력 제어부(101)의 해당 트랜지스터 M4, M40, M5, M50, M6, M60, M7, M70은 턴 오프 상태가 된다.
먼저, 시점 t1에서 제3 제어 신호(SPU)가 하이 레벨에서 로우 레벨로 위상이 변하여 전달되면, 트랜지스터 P5가 턴 온 되고 고전위의 제1 전원전압(VGH)이 이를 통해 노드 N2에 전달된다. 또한 노드 N2가 고전위 전압으로 인가됨에 따라 트랜지스터 P1이 턴 오프 된다.
그 후 시점 t2에서 제1 클럭 신호(ck1)가 로우 상태로 트랜지스터 P6에 전달되면 트랜지스터 P6이 턴 온 되고, 로우 레벨 상태의 전압을 노드 N1에 전달한다. 그로 인해 제3 커패시터(C3)가 충전되고 트랜지스터 P2는 턴 온 된다. 그러면 제1 출력 신호(uo[1])의 펄스는 트랜지스터 P2를 통해 전달되는 제2 클럭 신호(ck2)의 펄스의 전압 레벨에 대응하여 발생한다. 즉, 시점 t2에서는 제2 클럭 신호(ck2)의 펄스의 전압 레벨에 따라 하이 상태였다가 시점 t3에서 제2 클럭 신호(ck2)가 로우 상태로 위상이 변하면 시점 t3부터 제1 출력 신호(uo[1])는 로우 레벨로 전달된다.
그러면 제1 출력 신호(uo[1])는 다음 단의 발광 제어 회로의 입력신호단자 UI에 로우 상태로 전달됨과 동시에 출력 제어부(101)로 입력된다.
로우 상태인 제1 출력 신호(uo[1])가 전달되면 출력 제어부(101)의 트랜지스터 M9, M90, M10은 턴 온 되고, 트랜지스터 M9, M90에 의해 제1 전원전압(VGH)이 노드 QA에 인가되고 제1 커패시터(C1)를 고전위 전압으로 충전시키며 트랜지스터 M2 및 M3를 턴 오프 시킨다. 한편, 트랜지스터 M10을 통해 제2 전원전압(VGL)이 노드 QB에 전달되고 제2 커패시터(C2)를 저전위 전압으로 충전시키며 트랜지스터 M1을 턴 온 시켜서 제1 전원전압(VGH)의 하이 레벨로 발광 제어 신호(em[1])을 출력시킨다.
제1 커패시터(C1) 및 제2 커패시터(C2)의 충전 전압에 의해 소정의 기간(도 5에서는 PE2 기간) 동안 발광 제어 신호(em[1])는 하이 레벨로 출력된다. 발광 제어 신호(em[1])가 하이 레벨로 출력되는 PE2 기간 동안 표시부(10)의 첫 번째 화소 행에 포함된 화소 각각이 PMOS로 구성될 경우 발광 제어 신호(em[1])를 전달받아 비발광하게 된다.
PE2 기간 동안 제2 논리부(103)의 입력신호단자 DI에 전달되는 제4 제어 신호(SPD)는 하이 상태이므로 클럭 신호 ck1 내지 ck3의 펄스 레벨에 상관없이 제2 논리부(103)는 동작하지 않는다.
그러다가 시점 t4에서 제2 논리부(103)의 입력신호단자 DI에 전달되는 제4 제어 신호(SPD)가 하이 상태에서 로우 상태로 위상이 변하게 되면, 트랜지스터 A5가 턴 온 되고 고전위의 제1 전원전압(VGH)이 이를 통해 노드 N4에 전달된다. 또한 노드 N4가 고전위 전압으로 인가됨에 따라 트랜지스터 A1이 턴 오프 된다.
그 후 시점 t5에서 제3 클럭 신호(ck3)가 로우 상태로 트랜지스터 A6에 전달되면 트랜지스터 A6이 턴 온 되고, 로우 레벨 상태의 전압을 노드 N3에 전달한다. 그로 인해 제5 커패시터(C5)가 충전되고 트랜지스터 A2는 턴 온 된다. 그러면 제2 출력 신호(do[1])의 펄스는 트랜지스터 A2를 통해 전달되는 제1 클럭 신호(ck1)의 펄스의 전압 레벨에 대응하여 발생한다. 즉, 시점 t5에서는 제1 클럭 신호(ck1)의 펄스의 전압 레벨에 따라 하이 상태였다가 시점 t6에서 제1 클럭 신호(ck1)가 로우 상태로 위상이 변하면 시점 t6부터 제2 출력 신호(do[1])는 로우 레벨로 전달된다.
시점 t3부터 제3 제어 신호(SPU)는 하이 상태를 유지하므로 클럭 신호 ck1 내지 ck3의 펄스 레벨에 상관없이 제1 논리부(102)는 동작하지 않고, 출력 제어부(101)에는 로우 레벨의 제2 출력 신호(do[1])만이 전달된다.
또한 제2 출력 신호(do[1])는 다음 단의 발광 제어 회로의 입력신호단자 DI에 로우 상태로 전달됨은 물론이다.
시점 t6에서 로우 상태인 제2 출력 신호(do[1])가 전달되면 출력 제어부(101)의 트랜지스터 M8 및 M80은 턴 온 되고, 트랜지스터 M8, M80에 의해 제2 전원전압(VGL)이 노드 QA에 인가되고 제1 커패시터(C1)를 빠르게 방전시키고, 트랜지스터 M2 및 M3를 턴 온 시킨다. 그러면, 제1 전원전압(VGH)은 트랜지스터 M3를 통해 노드 QB에 인가되고 트랜지스터 M1을 턴 오프 시킨다. 이와 동시에 제2 전원전압(VGL)의 로우 레벨 전압이 전달되어 발광 제어 신호(em[1])는 로우 레벨로 출력된다.
시점 t6 이후부터 비발광 기간(PE2 기간)만큼의 기간 동안 제1 커패시터(C1) 및 제2 커패시터(C2)의 충전 전압에 의해 발광 제어 신호(em[1])는 로우 레벨로 출력된다. 발광 제어 신호(em[1])가 로우 레벨로 출력되는 기간 동안 표시부(10)의 첫 번째 화소 행에 포함된 화소 각각이 PMOS로 구성될 경우 발광 제어 신호(em[1])를 전달받아 발광하게 된다.
한편, 두 번째 단의 발광 제어 회로는 로우 레벨의 제1 출력 신호(uo[1]) 및 제2 출력 신호(do[1])를 각각 입력신호단자 UI 및 DI에 전달받는데, 상기 출력 신호들이 로우 레벨의 펄스로 전달되는 시점은 첫 번째 발광 제어 회로의 제3 제어 신호(SPU) 및 제4 제어 신호(SPD)가 로우 레벨로 전달되는 시점보다 각각 1 수평주기만큼 늦게 전달받는다.
또한, 두 번째 단의 발광 제어 회로의 제1 논리부(102)와 제2 논리부(103)의 클럭신호단자 CK1 내지 CK3 각각에 전달되는 클럭 신호들은 도 2에 도시된 바와 같이 첫 번째 단의 발광 제어 회로와 상이하다. 즉, 두 번째 단의 발광 제어 회로에서 클럭신호단자 CK1에는 제2 클럭 신호(ck2)가 입력되고, 클럭신호단자 CK2에는 제3 클럭 신호(ck3)가 입력되며, 클럭신호단자 CK3에는 제1 클럭 신호(ck1)가 전달되어 각 타이밍에 따라 구동된다.
그러면, 두 번째 단의 발광 제어 회로에서 출력되는 발광 제어 신호(em[2])는 첫 번째 발광 제어 신호(em[1])보다 1 수평주기만큼 늦게 하이 레벨로 상승하고 동일한 발광 듀티를 가지도록 생성된다.
상기의 과정은 복수의 발광 제어 회로에서 반복적으로 이루어져서, 1 수평주기(1H)만큼 시프트되고 동일한 발광 듀티를 가지는 복수의 발광 제어 신호가 생성된다.
상술한 바와 같이 하나의 실시 예에 따른 회로 구성을 가지는 발광 제어 회로로부터 표시부(10)의 동시 발광 방식 또는 순차 발광 방식에 모두 적용할 수 있는 발광 제어 신호를 생성할 수 있다. 제1 제어 신호 내지 제4 제어 신호를 통해 발광 제어 신호의 발광 듀티 비를 조절할 수 있음은 물론 동시 발광 모드와 순차 발광 모드를 선택적으로 구현할 수 있므로 발광 표시 장치의 우수한 기능을 확대하여 고품질의 제품을 제공할 수 있게 된다.
도 6은 도 1에 도시된 발광 제어 구동부의 다른 일 실시 예를 개략적으로 나타낸 블록도이고, 도 7은 도 6에 도시된 발광 제어 회로의 일 실시 예에 따른 회로도이다.
도 6과 도 7의 다른 실시 예는 도 2 내지 도 5에서 상술한 본 발명의 일 실시 예와 거의 유사하므로 차이점을 위주로 설명하기로 한다.
도 6을 참조하면, 본 발명의 다른 실시 예에 따른 발광 제어 구동부(40)는 클럭신호단자의 개수를 2개(CLK1, CLK2)로 줄이고 시작신호단자(INT)를 추가하였다.
타이밍 제어부(50)에서 발광 제어 구동부(40)로 전달하는 제어 신호의 개수는 도 2의 실시 예에 비해 하나 추가되었다. 즉, 타이밍 제어부(50)는 클럭신호단자 CLK1 및 CLK2로 입력되는 제1 클럭 신호(clk1) 및 제2 클럭 신호(clk2), 시작신호단자(INT)에 선택적으로 전달되는 제1 시작신호(INT1) 및 제2 시작신호(INT2), 제1 제어 신호(SR), 제2 제어 신호(SS), 제3 제어 신호(SPU) 및 제4 제어 신호(SPD)를 전달한다.
발광 제어 구동부(40)를 구성하는 복수의 발광 제어 회로 각각에 제1 클럭 신호(clk1) 및 제2 클럭 신호(clk2)가 교번하여 순차적으로 전달된다.
또한 복수의 발광 제어 회로 각각의 시작신호단자(INT)에 1 시작신호(INT1) 및 제2 시작신호(INT2)가 교차되어 전달된다. 나머지는 도 2의 실시 예와 동일하므로 구체적인 설명은 생략한다.
도 7은 도 6의 실시 예에 따른 복수의 발광 제어 회로 중 첫 번째 단의 발광 제어 회로(100)의 회로도이다.
도 7 역시 도 3의 실시 예에 따른 회로도의 구성과 크게 다를 바 없다. 다만, 제1 논리부(102)의 트랜지스터 F6의 게이트 전극에 연결된 클럭신호단자(CLK1)로 제1 클럭 신호(clk1)가 전달되고, 트랜지스터 F4의 게이트 전극에 연결된 시작신호단자(INT)로 제1 시작신호(INT1)가 전달되며, 트랜지스터 F2의 소스 전극은 클럭신호단자(CLK2)에 연결되어 트랜지스터 F2가 턴 온 될 때 제2 클럭 신호(clk2)의 전압 레벨을 전달하여 제1 출력 신호(uo[1])의 전압 펄스로 출력한다.
마찬가지로 제2 논리부(103)의 트랜지스터 G6의 게이트 전극에 연결된 클럭신호단자(CLK1)로 제1 클럭 신호(clk1)가 전달되고, 트랜지스터 G4의 게이트 전극에 연결된 시작신호단자(INT)로 제1 시작신호(INT1)가 전달되며, 트랜지스터 G2의 소스 전극은 클럭신호단자(CLK2)에 연결되어 트랜지스터 G2가 턴 온 될 때 제2 클럭 신호(clk2)의 전압 레벨을 전달하여 제2 출력 신호(do[1])의 전압 펄스로 출력한다.
도 3의 실시 예에 따르면 제1 논리부(102)와 제2 논리부(103)의 회로 구성과 입력되는 클럭 신호가 서로 상이하였는데, 그에 비하여 도 7의 실시 예에서는 제1 논리부(102)와 제2 논리부(103)의 회로 구성과 입력되는 클럭 신호 및 시작 신호가 서로 동일한 것이 특징이다.
도 8에서는 동시 발광 모드인 경우 도 7의 실시 예에 따른 발광 제어 회로에서 구동되는 신호의 타이밍도를 나타내었다.
도 8 역시 제3 제어 신호(SPU) 및 제4 제어 신호(SPD)를 각각 하이 레벨의 전압으로 전달하여 제1 논리부(102) 및 제2 논리부(103)를 동작하지 않게 하는 상태에서, 제1 제어 신호(SR) 및 제2 제어 신호(SS)의 펄스 폭 조절에 의해 복수의 발광 제어 신호(em[1]~[n]) 모두의 펄스 폭을 조절하는 구동 방식이므로 도 4의 실시 예에 따른 구동 방법과 동일하다.
도 9는 도 6에 도시된 발광 제어 회로가 순차 발광 모드로 구현될 때의 구동 타이밍도이다.
순차 발광 모드에 있어서, 제1 제어 신호(SR) 및 제2 제어 신호(SS)는 하이 레벨의 펄스로 유지된다. 그러면 순차 발광 모드의 기간 동안 출력 제어부(101)의 해당 트랜지스터 B4, B40, B5, B50, B6, B60, B7, B70은 턴 오프 상태가 된다.
시점 t10에서 제3 제어 신호(SPU)가 로우 레벨로 위상이 변하면, 트랜지스터 F5가 턴 온 되고 제1 전원전압(VGH)이 노드 N20에 전달된다. 또한 노드 N20이 고전압으로 인가됨에 따라 트랜지스터 F1이 턴 오프 된다.
그 후 시점 t20에서 제1 클럭 신호(clk1)가 로우 상태로 트랜지스터 F6에 전달되면 트랜지스터 F6이 턴 온 되고, 로우 레벨 상태의 전압을 노드 N10에 전달한다. 그로 인해 제3 커패시터(C30)가 충전되고 트랜지스터 F2는 턴 온 된다. 그러면 제1 출력 신호(uo[1])는 제2 클럭 신호(clk2)의 펄스의 전압 레벨에 대응하여 발생한다. 따라서, 시점 t30부터 제1 출력 신호(uo[1])는 제2 클럭 신호(clk2)의 로우 레벨 펄스에 의해 로우 상태로 전달된다.
그러면 제1 출력 신호(uo[1])는 다음 단의 발광 제어 회로의 입력신호단자 UI에 로우 상태로 전달됨과 동시에 출력 제어부(101)로 입력된다.
로우 상태인 제1 출력 신호(uo[1])가 전달되면 출력 제어부(101)는도 5에 상술한 바와 같은 과정으로 시점 t30부터 제1 전원전압(VGH)의 하이 레벨로 발광 제어 신호(em[1])를 출력한다.
출력 제어부(101)에 포함된 제1 커패시터(C10) 및 제2 커패시터(C20)의 충전 전압에 의해 PE20 기간 동안 발광 제어 신호(em[1])는 하이 레벨로 출력된다. 발광 제어 신호(em[1])가 하이 레벨로 출력되는 PE20 기간 동안 표시부(10)의 첫 번째 화소 행에 포함된 화소 각각이 PMOS로 구성될 경우 발광 제어 신호(em[1])를 전달받아 비발광하게 된다.
PE20 기간 동안 제2 논리부(103)의 입력신호단자 DI에 전달되는 제4 제어 신호(SPD)는 하이 상태이므로 제2 논리부(103)는 동작하지 않다가 시점 t40에서 제2 논리부(103)의 입력신호단자 DI에 전달되는 제4 제어 신호(SPD)가 하이 상태에서 로우 상태로 위상이 변한다. 그러면, 트랜지스터 G5가 턴 온 되고 제1 전원전압(VGH)이 노드 N40에 전달된다. 또한 노드 N40가 고전위 전압으로 인가됨에 따라 트랜지스터 G1이 턴 오프 된다.
그 후 시점 t50에서 제1 클럭 신호(clk1)가 로우 상태로 트랜지스터 G6에 전달되면 트랜지스터 G6이 턴 온 되고, 로우 레벨 상태의 전압이 노드 N30에 인가된다. 제5 커패시터(C50)가 노드 N30의 전압으로 충전되고 트랜지스터 G2는 턴 온 된다. 그러면 제2 출력 신호(do[1])의 펄스는 트랜지스터 G2를 통해 전달되는 제2 클럭 신호(clk2)의 펄스의 전압 레벨에 대응하여 발생한다. 즉, 시점 t50에서는 제2 클럭 신호(clk2)의 펄스의 전압 레벨에 따라 하이 상태였다가 시점 t60에서 제2 클럭 신호(clk2)가 로우 상태로 위상이 변하면 시점 t60부터 제2 출력 신호(do[1])는 로우 레벨로 전달된다.
제2 출력 신호(do[1])는 다음 단의 발광 제어 회로의 입력신호단자 DI에 로우 상태로 전달됨은 물론이다.
시점 t60에서 로우 상태인 제2 출력 신호(do[1])가 출력 제어부(101)에 전달되면 도 5에서 설명한 바와 같은 과정을 통해 발광 제어 신호(em[1])는 로우 레벨로 출력된다.
시점 t60 이후부터 비발광 기간(PE20 기간)만큼의 기간 동안 제1 커패시터(C10) 및 제2 커패시터(C20)의 충전 전압에 의해 발광 제어 신호(em[1])는 로우 레벨로 출력된다. 발광 제어 신호(em[1])가 로우 레벨로 출력되는 기간 동안 표시부(10)의 첫 번째 화소 행에 포함된 화소 각각이 PMOS로 구성될 경우 발광 제어 신호(em[1])를 전달받아 발광하게 된다.
한편, 상기와 같은 과정으로 반복하여 두 번째 단 이후의 단의 발광 제어 회로들은 각각 1 수평주기(1H)만큼 시프트되고 동일한 발광 듀티를 가지는 복수의 발광 제어 신호를 생성한다.
도 9의 실시 예에서 제1 논리부(102) 및 제2 논리부(103)에 입력되는 제1 시작신호(INT1)는 로우 레벨의 펄스로 전달될 때 트랜지스터 F4 및 G4를 각각 턴 온 시켜서 제2 전원전압(VGL)을 노드 N20 및 N40에 인가한다. 그러면 트랜지스터 F3, F30, F1 및 트랜지스터 G3, G30, G1을 턴 온 시켜서 노드 N10 및 N30 각각에 제1 전원전압(VGH)을 인가함으로써 트랜지스터 F2 및 G2의 턴 오프를 유지하고 논리(logic)부들에 플로팅(floating) 되는 부분을 최소화한다.
본 발명의 실시 예에서 발광 제어 회로를 구성하는 복수의 트랜지스터는 PMOS 트랜지스터만으로 또는 NMOS 트랜지스터만으로 단일 형태로 구현될 수 있으며, 이에 따라 발광 제어 회로의 동작을 나타내는 구동 타이밍의 극성이 변할 수 있음은 물론이다.
이상 본 발명의 구체적 실시형태와 관련하여 본 발명을 설명하였으나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다. 당업자는 본 발명의 범위를 벗어나지 않고 설명된 실시형태를 변경 또는 변형할 수 있으며, 이러한 변경 또는 변형도 본 발명의 범위에 속한다. 또한, 명세서에서 설명한 각 구성요소의 물질은 당업자가 공지된 다양한 물질로부터 용이하게 선택하여 대체할 수 있다. 또한 당업자는 본 명세서에서 설명된 구성요소 중 일부를 성능의 열화 없이 생략하거나 성능을 개선하기 위해 구성요소를 추가할 수 있다. 뿐만 아니라, 당업자는 공정 환경이나 장비에 따라 본 명세서에서 설명한 방법 단계의 순서를 변경할 수도 있다. 따라서 본 발명의 범위는 설명된 실시형태가 아니라 특허청구범위 및 그 균등물에 의해 결정되어야 한다.
10: 표시부 20: 주사 구동부
30: 데이터 구동부 40: 발광 제어 구동부
50: 타이밍 제어부 60: 화소
100: 발광 제어 회로 101: 출력 제어부
102: 제1 논리부 103: 제2 논리부

Claims (36)

  1. 복수의 클럭 신호 및 제1 입력 신호를 전달받아 제1 출력 신호를 생성하는 제1 논리부;
    복수의 클럭 신호 및 제2 입력 신호를 전달받아 제2 출력 신호를 생성하는 제2 논리부; 및
    상기 제1 출력 신호, 상기 제2 출력 신호, 제1 제어 신호, 및 제2 제어 신호를 전달받아 발광 제어 신호를 생성하는 출력 제어부를 포함하고,
    표시부의 구동 방식이 동시 발광 모드인 경우 상기 발광 제어 신호는 상기 출력 제어부의 구동에 의해 제어되고,
    표시부의 구동 방식이 순차 발광 모드인 경우 상기 발광 제어 신호는 상기 제1 논리부, 제2 논리부, 및 출력 제어부의 구동에 의해 제어되는 발광 제어 구동부.
  2. 제 1항에 있어서,
    상기 표시부의 구동 방식이 동시 발광 모드인 경우 상기 제1 입력 신호 및 상기 제2 입력 신호 각각이 게이트 오프 전압 레벨로 전달되어 상기 제1 논리부 및 제2 논리부 각각이 동작하지 않는 것을 특징으로 하는 발광 제어 구동부.
  3. 제 1항에 있어서,
    상기 표시부의 구동 방식이 동시 발광 모드인 경우 상기 발광 제어 신호의 펄스 폭은, 상기 제1 제어 신호 및 제2 제어 신호 각각이 게이트 온 전압 레벨의 펄스로 전달되는 시점의 기간 차이에 의해 결정되는 발광 제어 구동부.
  4. 제 3항에 있어서,
    상기 발광 제어 신호의 펄스 폭은 상기 표시부의 발광 기간 또는 비발광 기간과 동일한 발광 제어 구동부.
  5. 제 3항에 있어서,
    상기 제1 제어 신호의 게이트 온 전압 레벨 펄스의 전달 시점은 상기 제2 제어 신호의 게이트 오프 전압 레벨 펄스의 전달 시점과 동일하거나 또는 적어도 1 수평주기(1H) 이상 늦은 발광 제어 구동부.
  6. 제 3항에 있어서,
    상기 제1 제어 신호의 게이트 오프 전압 레벨 펄스의 전달 시점은 상기 제2 제어 신호의 게이트 온 전압 레벨 펄스의 전달 시점과 동일하거나 또는 적어도 1 수평주기(1H) 이상 빠른 발광 제어 구동부.
  7. 제 3항에 있어서,
    상기 제1 제어 신호 및 상기 제2 제어 신호의 전압 레벨이 변하는 시간이 적어도 1 수평주기(1H) 이상인 것을 특징으로 하는 발광 제어 구동부.
  8. 제 1항에 있어서,
    상기 표시부의 구동 방식이 순차 발광 모드인 경우 상기 발광 제어 신호의 펄스 폭은, 상기 제1 입력 신호가 게이트 온 전압 레벨의 펄스로 제1 논리부에 전달되는 시점과 상기 제2 입력 신호가 게이트 온 전압 레벨의 펄스로 제2 논리부에 전달되는 시점의 기간 차이에 의해 결정되는 발광 제어 구동부.
  9. 제 8항에 있어서,
    상기 발광 제어 신호의 펄스 폭은 상기 표시부의 발광 기간 또는 비발광 기간과 동일한 발광 제어 구동부.
  10. 제 8항에 있어서,
    상기 발광 제어 신호가 게이트 오프 전압 레벨로 위상이 변하는 시점은 상기 제1 입력 신호가 게이트 온 전압 레벨의 펄스로 전달될 때 상기 제1 논리부에 전달되는 클럭 신호의 로우 레벨 펄스의 전달 시점에 동기되고,
    상기 발광 제어 신호가 게이트 온 전압 레벨로 위상이 변하는 시점은 상기 제2 입력 신호가 게이트 온 전압 레벨의 펄스로 전달될 때 상기 제2 논리부에 전달되는 클럭 신호의 로우 레벨 펄스의 전달 시점에 동기되는 발광 제어 구동부.
  11. 제 1항에 있어서,
    상기 제1 논리부는,
    상기 복수의 클럭 신호 중 제1 클럭 신호에 의해 스위칭 동작이 제어되고, 상기 제1 입력 신호의 전압 레벨에 따른 전압을 제1 노드에 전달하는 제1 스위치;
    상기 제1 입력 신호에 의해 스위칭 동작이 제어되고, 제1 전원전압을 제2 노드에 전달하는 제2 스위치;
    상기 제1 노드에 전달된 전압에 대응하여 스위칭 동작이 제어되고, 상기 복수의 클럭 신호 중 제2 클럭 신호의 전압 레벨에 따른 전압을 상기 제1 출력 신호의 전압 레벨로 전달하는 제3 스위치;
    상기 제2 노드에 전달된 전압에 대응하여 스위칭 동작이 제어되고, 상기 제1 전원전압을 상기 제1 출력 신호의 전압 레벨로 전달하는 제4 스위치;
    상기 제1 노드에 전달된 전압을 저장하는 제1 커패시터; 및
    상기 제2 노드에 전달된 전압을 저장하는 제2 커패시터를 포함하는 발광 제어 구동부.
  12. 제 11항에 있어서,
    상기 제1 논리부는,
    상기 복수의 클럭 신호 중 제3 클럭 신호에 의해 스위칭 동작이 제어되고, 상기 제1 전원전압보다 낮은 레벨의 제2 전원전압을 상기 제2 노드에 전달하는 제5 스위치; 및
    상기 제2 노드에 전달된 상기 제2 전원전압에 의해 스위칭 동작이 제어되고, 상기 제1 전원전압을 상기 제1 노드에 전달하는 적어도 하나의 제6 스위치를 더 포함하는 발광 제어 구동부.
  13. 제 1항에 있어서,
    상기 제2 논리부는,
    상기 복수의 클럭 신호 중 제3 클럭 신호에 의해 스위칭 동작이 제어되고, 상기 제2 입력 신호의 전압 레벨에 따른 전압을 제3 노드에 전달하는 제7 스위치;
    상기 제2 입력 신호에 의해 스위칭 동작이 제어되고, 제1 전원전압을 제4 노드에 전달하는 제8 스위치;
    상기 제3 노드에 전달된 전압에 대응하여 스위칭 동작이 제어되고, 상기 복수의 클럭 신호 중 제1 클럭 신호의 전압 레벨에 따른 전압을 상기 제2 출력 신호의 전압 레벨로 전달하는 제9 스위치;
    상기 제4 노드에 전달된 전압에 대응하여 스위칭 동작이 제어되고, 상기 제1 전원전압을 상기 제2 출력 신호의 전압 레벨로 전달하는 제10 스위치;
    상기 제3 노드에 전달된 전압을 저장하는 제3 커패시터; 및
    상기 제4 노드에 전달된 전압을 저장하는 제4 커패시터를 포함하는 발광 제어 구동부.
  14. 제 13항에 있어서,
    상기 제2 논리부는,
    상기 복수의 클럭 신호 중 제2 클럭 신호에 의해 스위칭 동작이 제어되고, 상기 제1 전원전압보다 낮은 레벨의 제2 전원전압을 상기 제4 노드에 전달하는 제11 스위치; 및
    상기 제4 노드에 전달된 상기 제2 전원전압에 의해 스위칭 동작이 제어되고, 상기 제1 전원전압을 상기 제3 노드에 전달하는 적어도 하나의 제12 스위치를 더 포함하는 발광 제어 구동부.
  15. 제 1항에 있어서,
    상기 출력 제어부는,
    상기 제1 출력 신호에 의해 스위칭 동작이 제어되고, 제1 전원전압을 제5 노드에 전달하는 적어도 하나의 제13 스위치;
    상기 제1 출력 신호에 의해 스위칭 동작이 제어되고, 제1 전원전압보다 낮은 레벨의 제2 전원전압을 제6 노드에 전달하는 적어도 하나의 제14 스위치;
    상기 제2 출력 신호에 의해 스위칭 동작이 제어되고, 상기 제2 전원전압을 상기 제5 노드에 전달하는 적어도 하나의 제15 스위치;
    상기 제1 제어 신호에 의해 스위칭 동작이 제어되고, 상기 제1 전원전압을 상기 제5 노드에 전달하는 적어도 하나의 제16 스위치;
    상기 제1 제어 신호에 의해 스위칭 동작이 제어되고, 상기 제2 전원전압을 상기 제6 노드에 전달하는 적어도 하나의 제17 스위치;
    상기 제2 제어 신호에 의해 스위칭 동작이 제어되고, 상기 제1 전원전압을 상기 제6 노드에 전달하는 적어도 하나의 제18 스위치;
    상기 제2 제어 신호에 의해 스위칭 동작이 제어되고, 상기 제2 전원전압을 상기 제5 노드에 전달하는 적어도 하나의 제19 스위치;
    상기 제5 노드에 전달된 전압에 의해 스위칭 동작이 제어되고, 상기 제1 전원전압을 상기 제6 노드에 전달하는 제20 스위치;
    상기 제6 노드에 전달된 전압에 의해 스위칭 동작이 제어되고, 상기 제1 전원전압을 발광 제어 신호의 전압 레벨로 전달하는 제21 스위치;
    상기 제5 노드에 전달된 전압에 의해 스위칭 동작이 제어되고, 상기 제2 전원전압을 상기 발광 제어 신호의 전압 레벨로 전달하는 제22 스위치;
    상기 제5 노드에 전달된 전압을 저장하는 제5 커패시터; 및
    상기 제6 노드에 전달된 전압을 저장하는 제6 커패시터를 포함하는 발광 제어 구동부.
  16. 제 1항에 있어서,
    상기 제1 논리부 및 상기 제2 논리부는 시작 신호를 더 전달받는 발광 제어 구동부.
  17. 제 1항에 있어서,
    상기 제1 논리부, 상기 제2 논리부, 및 상기 출력 제어부를 구성하는 회로 소자는 복수의 트랜지스터이고, 상기 복수의 트랜지스터는 PMOS 트랜지스터 또는 NMOS 트랜지스터로만 구현되는 것을 특징으로 하는 발광 제어 구동부.
  18. 복수의 주사 신호가 전달되는 복수의 주사선, 복수의 데이터 신호가 전달되는 복수의 데이터 선, 및 복수의 발광 제어 신호가 전달되는 복수의 발광 제어선에 각각 연결된 복수의 화소를 포함하는 표시부;
    상기 복수의 주사선 중 대응하는 주사선에 상기 주사 신호를 생성하여 전달하는 주사 구동부;
    상기 복수의 데이터 선에 데이터 신호를 전달하는 데이터 구동부; 및
    상기 복수의 발광 제어선 중 대응하는 발광 제어선에 상기 발광 제어 신호를 생성하여 전달하는 발광 제어 구동부를 포함하고,
    상기 발광 제어 구동부는,
    복수의 클럭 신호 및 제1 입력 신호를 전달받아 제1 출력 신호를 생성하는 제1 논리부;
    복수의 클럭 신호 및 제2 입력 신호를 전달받아 제2 출력 신호를 생성하는 제2 논리부; 및
    상기 제1 출력 신호, 상기 제2 출력 신호, 제1 제어 신호, 및 제2 제어 신호를 전달받아 발광 제어 신호를 생성하는 출력 제어부를 포함하고,
    표시부의 구동 방식이 동시 발광 모드인 경우 상기 발광 제어 신호는 상기 출력 제어부의 구동에 의해 제어되고,
    표시부의 구동 방식이 순차 발광 모드인 경우 상기 발광 제어 신호는 상기 제1 논리부, 제2 논리부, 및 출력 제어부의 구동에 의해 제어되는 발광 표시 장치.
  19. 제 18항에 있어서,
    상기 표시부의 구동 방식이 동시 발광 모드인 경우 상기 제1 입력 신호 및 상기 제2 입력 신호 각각이 게이트 오프 전압 레벨로 전달되어 상기 제1 논리부 및 제2 논리부 각각이 동작하지 않는 것을 특징으로 하는 발광 표시 장치.
  20. 제 18항에 있어서,
    상기 표시부의 구동 방식이 동시 발광 모드인 경우 상기 발광 제어 신호의 펄스 폭은, 상기 제1 제어 신호 및 제2 제어 신호 각각이 게이트 온 전압 레벨의 펄스로 전달되는 시점의 기간 차이에 의해 결정되는 발광 표시 장치.
  21. 제 20항에 있어서,
    상기 발광 제어 신호의 펄스 폭은 상기 표시부의 발광 기간 또는 비발광 기간과 동일한 발광 표시 장치.
  22. 제 20항에 있어서,
    상기 제1 제어 신호의 게이트 온 전압 레벨 펄스의 전달 시점은 상기 제2 제어 신호의 게이트 오프 전압 레벨 펄스의 전달 시점과 동일하거나 또는 적어도 1 수평주기(1H) 이상 늦은 발광 표시 장치.
  23. 제 20항에 있어서,
    상기 제1 제어 신호의 게이트 오프 전압 레벨 펄스의 전달 시점은 상기 제2 제어 신호의 게이트 온 전압 레벨 펄스의 전달 시점과 동일하거나 또는 적어도 1 수평주기(1H) 이상 빠른 발광 표시 장치.
  24. 제 20항에 있어서,
    상기 제1 제어 신호 및 상기 제2 제어 신호의 전압 레벨이 변하는 시간이 적어도 1 수평주기(1H) 이상인 것을 특징으로 하는 발광 표시 장치.
  25. 제 18항에 있어서,
    상기 표시부의 구동 방식이 순차 발광 모드인 경우 상기 발광 제어 신호의 펄스 폭은, 상기 제1 입력 신호가 게이트 온 전압 레벨의 펄스로 제1 논리부에 전달되는 시점과 상기 제2 입력 신호가 게이트 온 전압 레벨의 펄스로 제2 논리부에 전달되는 시점의 기간 차이에 의해 결정되는 발광 표시 장치.
  26. 제 25항에 있어서,
    상기 발광 제어 신호의 펄스 폭은 상기 표시부의 발광 기간 또는 비발광 기간과 동일한 발광 표시 장치.
  27. 제 25항에 있어서,
    상기 발광 제어 신호가 게이트 오프 전압 레벨로 위상이 변하는 시점은 상기 제1 입력 신호가 게이트 온 전압 레벨의 펄스로 전달될 때 상기 제1 논리부에 전달되는 클럭 신호의 로우 레벨 펄스의 전달 시점에 동기되고,
    상기 발광 제어 신호가 게이트 온 전압 레벨로 위상이 변하는 시점은 상기 제2 입력 신호가 게이트 온 전압 레벨의 펄스로 전달될 때 상기 제2 논리부에 전달되는 클럭 신호의 로우 레벨 펄스의 전달 시점에 동기되는 발광 표시 장치.
  28. 제 18항에 있어서,
    상기 발광 제어 구동부는 상기 제1 논리부, 제2 논리부, 및 출력 제어부를 포함하는 발광 제어 회로를 복수 개 포함하고, 상기 발광 제어 회로 각각은 상기 복수의 발광 제어선 각각에 전달하는 출력 신호를 생성하여 전달하는 발광 표시 장치.
  29. 제 28항에 있어서,
    상기 복수의 발광 제어 회로 중 소정의 단에 위치하는 발광 제어 회로에 전달되는 제1 입력 신호 및 제2 입력 신호는 각각 상기 소정의 단의 이전 단에 위치하는 발광 제어 회로에서 출력된 제1 출력 신호 및 제2 출력 신호인 것을 특징으로 하는 발광 표시 장치.
  30. 제 28항에 있어서,
    상기 제1 논리부 및 상기 제2 논리부는 3개의 클럭 신호 중에서 하나씩 선택된 클럭 신호가 각각 입력되는 3개의 클럭신호단자를 포함하고,
    상기 복수의 발광 제어 회로 각각의 3개의 클럭신호단자에 전달되는 3개의 클럭 신호의 전달 패턴은 상기 복수의 발광 제어 회로에서 순차로 위치하는 3개의 발광 제어 회로마다 반복되는 발광 표시 장치.
  31. 복수의 클럭 신호 및 제1 입력 신호를 전달받아 제1 출력 신호를 생성하는 제1 논리부, 복수의 클럭 신호 및 제2 입력 신호를 전달받아 제2 출력 신호를 생성하는 제2 논리부, 및 상기 제1 출력 신호, 상기 제2 출력 신호, 제1 제어 신호, 및 제2 제어 신호를 전달받아 표시부의 복수의 화소 행에 연결된 복수의 발광 제어선에 전달하는 복수의 발광 제어 신호를 각각 생성하는 출력 제어부를 포함하는 발광 제어 구동부의 발광 제어 신호 구동 방법에 있어서,
    상기 제1 입력 신호 및 상기 제2 입력 신호를 게이트 오프 전압 레벨로 전달하고 상기 복수의 클럭 신호를 게이트 온 전압 레벨로 전달하여 상기 제1 논리부 및 제2 논리부를 오프시키는 단계; 및
    상기 제1 논리부 및 제2 논리부가 오프된 동안, 상기 제1 제어 신호를 게이트 온 전압 레벨로 전달하고, 상기 제2 제어 신호를 게이트 오프 전압 레벨로 전달하는 제1 시점 및 상기 제1 제어 신호를 게이트 오프 전압 레벨로 전달하고, 상기 제2 제어 신호를 게이트 온 전압 레벨로 전달하는 제2 시점 사이의 제1 기간 동안 상기 복수의 발광 제어 신호를 동시에 게이트 오프 전압 레벨로 출력하는 단계를 포함하는 발광 제어 신호 구동 방법.
  32. 제 31항에 있어서,
    상기 제1 시점은,
    상기 제2 제어 신호를 게이트 오프 전압 레벨로 전달하고 난 후 상기 제1 제어 신호를 게이트 온 전압 레벨로 전달한 경우, 상기 제1 제어 신호의 전달 시점인 발광 제어 신호 구동 방법.
  33. 제 31항에 있어서,
    상기 제2 시점은,
    상기 제1 제어 신호를 게이트 오프 전압 레벨로 전달하고 난 후 상기 제2 제어 신호를 게이트 온 전압 레벨로 전달한 경우, 상기 제2 제어 신호의 전달 시점인 발광 제어 신호 구동 방법.
  34. 제 31항에 있어서,
    상기 제1 입력 신호 및 상기 제2 입력 신호를 게이트 온 전압 레벨로 전달하여 상기 제1 논리부 및 제2 논리부가 온 된 동안,
    상기 제1 입력 신호를 게이트 온 전압 레벨로 전달하고, 복수의 클럭 신호 중 제1 클럭 신호가 게이트 온 전압 레벨로 전달되는 제3 시점, 및 상기 제2 입력 신호를 게이트 온 전압 레벨로 전달하고, 복수의 클럭 신호 중 제2 클럭 신호가 게이트 온 전압 레벨로 전달되는 제4 시점 사이의 제2 기간 동안 상기 복수의 발광 제어 신호 중 어느 하나의 발광 제어 신호가 게이트 오프 전압 레벨로 출력하는 단계; 및
    상기 제2 기간 동안 게이트 오프 전압 레벨을 가지는 복수의 발광 제어 신호 각각이 적어도 1 수평주기 이상 순차로 시프트되어 출력되는 단계를 포함하는 발광 제어 신호 구동 방법.
  35. 제 34항에 있어서,
    상기 제1 논리부 및 제2 논리부가 온 된 동안 출력 제어부에 전달되는 제1 제어 신호 및 제2 제어 신호는 게이트 오프 전압 레벨인 발광 제어 신호 구동 방법.
  36. 제 34항에 있어서,
    상기 게이트 온 전압은 발광 표시 장치를 구성하는 회로 소자가 PMOS 트랜지스터인 경우 로우 레벨 전압이고, 상기 게이트 오프 전압 레벨은 하이 레벨 전압인 발광 제어 신호 구동 방법.
KR1020100047715A 2010-05-20 2010-05-20 발광 제어 구동부, 이를 이용한 발광 표시 장치, 및 발광 제어 신호 구동 방법 KR101073569B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020100047715A KR101073569B1 (ko) 2010-05-20 2010-05-20 발광 제어 구동부, 이를 이용한 발광 표시 장치, 및 발광 제어 신호 구동 방법
US12/929,227 US8416177B2 (en) 2010-05-20 2011-01-10 Light emission control driver, light emitting display device using the same, and method for driving light emission control signal

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020100047715A KR101073569B1 (ko) 2010-05-20 2010-05-20 발광 제어 구동부, 이를 이용한 발광 표시 장치, 및 발광 제어 신호 구동 방법

Publications (1)

Publication Number Publication Date
KR101073569B1 true KR101073569B1 (ko) 2011-10-14

Family

ID=44972160

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020100047715A KR101073569B1 (ko) 2010-05-20 2010-05-20 발광 제어 구동부, 이를 이용한 발광 표시 장치, 및 발광 제어 신호 구동 방법

Country Status (2)

Country Link
US (1) US8416177B2 (ko)
KR (1) KR101073569B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11521560B2 (en) 2018-08-09 2022-12-06 Samsung Electronics Co., Ltd. Electronic device for controlling voltage slew rate of source driver on basis of luminance

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101721639B1 (ko) * 2010-10-28 2017-03-31 삼성디스플레이 주식회사 주사 구동 장치 및 이를 포함하는 표시 장치
KR20120060451A (ko) * 2010-12-02 2012-06-12 삼성모바일디스플레이주식회사 유기전계발광 표시장치 및 그의 구동방법
KR102262174B1 (ko) * 2014-08-04 2021-06-09 삼성디스플레이 주식회사 발광 제어 구동 회로 및 이를 포함하는 표시 장치
CN104464595B (zh) * 2014-12-19 2017-02-01 京东方科技集团股份有限公司 扫描驱动电路及显示装置
CN104821153B (zh) * 2015-05-29 2017-06-16 京东方科技集团股份有限公司 栅极驱动电路及oled显示装置
KR102330860B1 (ko) * 2015-10-05 2021-11-25 엘지디스플레이 주식회사 유기발광 표시장치와 그 구동방법
CN105529000B (zh) * 2016-02-18 2018-01-23 京东方科技集团股份有限公司 信号生成单元、移位寄存器、显示装置及信号生成方法
CN107331339B (zh) * 2016-04-29 2020-10-27 上海和辉光电股份有限公司 显示装置及其控制方法

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100590042B1 (ko) 2004-08-30 2006-06-14 삼성에스디아이 주식회사 발광 표시 장치, 그 구동방법 및 신호구동장치
KR100601382B1 (ko) 2005-01-05 2006-07-13 삼성에스디아이 주식회사 순차 주사 및 비월 주사 겸용 스캔 드라이버 및 순차 주사및 비월 주사 겸용 유기 전계 발광 장치
KR100685842B1 (ko) 2005-08-17 2007-02-22 삼성에스디아이 주식회사 발광제어 구동장치 및 이를 포함하는 유기전계발광표시장치
KR100646992B1 (ko) 2005-09-13 2006-11-23 삼성에스디아이 주식회사 발광제어선 구동부 및 이를 이용한 유기 발광 표시장치
KR100811988B1 (ko) 2006-08-31 2008-03-10 삼성에스디아이 주식회사 발광제어구동부, 발광제어신호 구동방법 및 그를 이용한유기전계발광표시장치
KR101152445B1 (ko) 2006-08-31 2012-06-01 삼성모바일디스플레이주식회사 발광제어구동부 및 그를 이용한 유기전계발광표시장치
KR100865393B1 (ko) 2006-12-29 2008-10-24 삼성에스디아이 주식회사 유기 전계 발광 표시 장치 및 그의 구동회로
KR101489968B1 (ko) * 2008-04-18 2015-02-04 삼성디스플레이 주식회사 유기전계발광 표시장치
KR101778701B1 (ko) * 2010-08-11 2017-09-15 삼성디스플레이 주식회사 구동 장치 및 이를 포함하는 표시 장치

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11521560B2 (en) 2018-08-09 2022-12-06 Samsung Electronics Co., Ltd. Electronic device for controlling voltage slew rate of source driver on basis of luminance

Also Published As

Publication number Publication date
US20110285752A1 (en) 2011-11-24
US8416177B2 (en) 2013-04-09

Similar Documents

Publication Publication Date Title
KR101073569B1 (ko) 발광 제어 구동부, 이를 이용한 발광 표시 장치, 및 발광 제어 신호 구동 방법
KR101839953B1 (ko) 구동 장치 및 이를 이용한 표시 장치
JP5940769B2 (ja) 発光制御線駆動部及びこれを用いた有機電界発光表示装置
KR101094286B1 (ko) 발광 제어 구동부, 이를 이용한 발광 표시 장치, 및 발광 제어 신호 구동 방법
US9183781B2 (en) Stage circuit and bidirectional emission control driver using the same
KR100986862B1 (ko) 발광제어선 구동부 및 이를 이용한 유기전계발광 표시장치
US8922471B2 (en) Driver and display device using the same
JP5160748B2 (ja) 発光表示装置
US9275580B2 (en) Driver and display device including the same
KR100986887B1 (ko) 발광제어선 구동부 및 이를 이용한 유기전계발광 표시장치
KR101101105B1 (ko) 발광제어선 구동부 및 이를 이용한 유기전계발광 표시장치
US8803562B2 (en) Stage circuit and scan driver using the same
KR101056213B1 (ko) 구동부 및 이를 이용한 유기전계발광 표시장치
KR20120019227A (ko) 양방향 주사 구동 장치 및 이를 이용한 표시 장치
KR20130143318A (ko) 스테이지 회로 및 이를 이용한 유기전계발광 표시장치
KR20130003252A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR20120044784A (ko) 주사 구동 장치 및 이를 포함하는 표시 장치
KR20130137860A (ko) 스테이지 회로 및 이를 이용한 발광제어선 구동부
KR101107163B1 (ko) 주사 구동부 및 이를 이용한 표시 장치
KR20130003251A (ko) 스테이지 회로 및 이를 이용한 주사 구동부
KR100732836B1 (ko) 주사 구동부 및 이를 이용한 발광 표시장치
CN112071271A (zh) 发射控制驱动器中的级和包括其的显示装置
KR102199490B1 (ko) 발광제어 구동부 및 이를 포함하는 유기전계발광 표시장치
KR101936678B1 (ko) 유기전계발광표시장치
KR101871502B1 (ko) 유기전계발광표시장치

Legal Events

Date Code Title Description
A201 Request for examination
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20170928

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20181001

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20191001

Year of fee payment: 9