CN101542905A - 反相器电路 - Google Patents

反相器电路 Download PDF

Info

Publication number
CN101542905A
CN101542905A CNA2008800000714A CN200880000071A CN101542905A CN 101542905 A CN101542905 A CN 101542905A CN A2008800000714 A CNA2008800000714 A CN A2008800000714A CN 200880000071 A CN200880000071 A CN 200880000071A CN 101542905 A CN101542905 A CN 101542905A
Authority
CN
China
Prior art keywords
switch
mentioned
inverter
output
input
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CNA2008800000714A
Other languages
English (en)
Other versions
CN101542905B (zh
Inventor
山田光一
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Publication of CN101542905A publication Critical patent/CN101542905A/zh
Application granted granted Critical
Publication of CN101542905B publication Critical patent/CN101542905B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET
    • H03K19/0948—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET using CMOS or complementary insulated gate field-effect transistors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H03K19/018521—Interface arrangements of complementary type, e.g. CMOS
    • H03K19/018528—Interface arrangements of complementary type, e.g. CMOS with at least one differential stage

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)
  • Electronic Switches (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

第1开关(M1)接收输入信号。第2开关(M2)与第1开关(M1)并联地接收输入信号。输出电位检测反相器(30)检测从第1开关(M1)与第2开关(M2)的连接点得到的输出信号的电位。输入开关(M3)接收输出电位检测反相器(30)，控制是否对第2开关(M2)输入输入信号。输出电位检测反相器(30)进行控制，使得在输出信号的电位超过预定的阈值电压时，输入开关(M3)截止。

Description

反相器电路
技术领域
本发明涉及用于生成时钟信号等的反相器电路。
背景技术
安装在以便携式设备为代表的被电池驱动的设备中的LSI(Large ScaleIntegration：大规模集成电路)被要求低耗电化。LSI所消耗的功率的20％～45％是作为时钟信号的电容的充放电的功率而被消耗的，所以为了减少LSI的耗电，降低该充放电的功率是比较有效的。
时钟信号的充放电的功率是与电源电压的平方值成比例的，所以为了降低时钟信号的转变(switching)所消耗的功率，提出有减小时钟信号的振幅的方案。
专利文献1公开了降低CMOS(Complementary Metal Oxide Semiconductor：互补型金属氧化物半导体)反相器门电路(inverter gate)的输出信号的振幅电平的方法。如图1所示，在P沟道MOS晶体管1与输出信号线12之间、以及N沟道MOS晶体管2与输出信号线12之间，分别插入二极管13、14，由此将输出信号线12的电位调整为低振幅。
〔专利文献1〕日本特开平5-198755号公报(参照图1)
发明内容
〔发明所要解决的课题〕
在上述电路中，输出信号的振幅电平取决于二极管的正向电压Vf。二极管的正向电压Vf是由PN结的功函数差(Work function difference)决定的，所以很难将振幅电平调整为任意的电位。另外，当电源电压为低电压时，例如低于1.8V左右时，生成比该电压更低的电压也是很困难的。
本发明是鉴于这样的状况而设计的，其目的之一在于提供一种能灵活地设定输出信号的振幅电平的反相器电路。
〔用于解决课题的手段〕
本发明一个方案的反相器电路包括：并联地接收输入信号的N沟道型的第1开关和P沟道型的第2开关；检测电路，检测从第1开关与第2开关的连接点得到的输出信号的电位；输入开关，接收检测电路的输出，控制是否对第1开关或第2开关的任一者输入输入信号。检测电路进行控制，使得在输出信号的电位超过预定的阈值电压时将输入开关截止。
〔发明效果〕
通过本发明，能够灵活地设定输出信号的振幅电平。
附图说明
图1是表示以往技术的反相器电路的结构的电路图。
图2是表示实施方式1的反相器电路的结构的电路图。
图3是表示实施方式2的反相器电路的结构的电路图。
图4是用于说明实施方式2的反相器电路的动作的时序图。
〔标号说明〕
M1第1开关、M2第2开关、M3输入开关、M4第1补偿开关、M5第2补偿开关、M6第1检测开关、M7第1负载开关、M8第2检测开关、M9第2负载开关、10输入端子、20输出端子、30输出电位检测反相器、100反相器电路、110反相器电路。
具体实施方式
首先，在详细说明本发明之前，先说明有代表性的实施方式。
本发明一个方案的反相器电路包括：并联地接收输入信号的N沟道型的第1开关和P沟道型的第2开关；检测电路，检测从第1开关与第2开关的连接点得到的输出信号的电位；输入开关，接收检测电路的输出，控制是否对第1开关或第2开关的任一者输入输入信号。检测电路进行控制，使得在输出信号的电位超过预定的阈值电压时将输入开关截止。“输入开关”可以是用栅极端子接收检测电路的输出的N沟道型晶体管。
根据该方案，通过设置检测电路和输入开关，并控制是否对第1开关或第2开关的任一者输入输入信号，能够将使提供电流的开关截止的定时设定为预定的定时，其中所述电流是用于使输出信号的电位上升或下降的电流。由此，设计者能够灵活地设定输出信号的高电平的电位。
可以还包括第1补偿开关，接收检测电路的输出，在输入开关截止的期间，对与输入开关相连的第1开关或第2开关的栅极端子提供预定的固定电位。在输入开关截止、对第1开关或第2开关的输入信号被关断的状态下，也能使第1开关或第2开关在应截止的期间截止。
检测电路可以包括将接收输出信号的第1检测开关和第1负载开关相连接而成的控制用反相器，和将接收输入信号的第2检测开关和第2负载开关相连接而成的补偿用反相器；其中，控制用反相器和补偿用反相器可以被相辅地连接起来。由此，能够抑制控制用反相器中的贯通电流的产生。
可以还包括与第1补偿开关并联连接的第2补偿开关，可以由控制用反相器的输出或补偿用反相器的输出的至少一者控制第1补偿开关和第2补偿开关。
可以连接有多级本反相器电路，至少第二级以后的反相器电路被输入被低振幅化为低于该反相器电路的电源电压的电压的输入信号。可以连接偶数级，输出与输入信号同相的输出信号。
另外，将以上结构要件的任意组合、本发明的结构要件以及表达方式在方法、装置、系统等之间相互置换的方案，作为本发明的实施方式也是有效的。
以下，基于优选的实施方式参照附图说明本发明。对于各附图中所示的相同或等同的结构要件、部件、处理标注相同的标号，并适当省略重复的说明。另外，实施方式只是例示，并非限定本发明，实施方式中所记述的所有特征及其组合，不一定就是本发明的本质特征。
图2是表示实施方式1的反相器电路100的结构的电路图。
反相器电路100中作为输入输出端子，具有被输入输入信号IN的输入端子10、输出输出信号OUT的输出端子20。下面说明输入信号IN为全振幅时钟，使输出信号OUT为低振幅时钟的例子。假定全振幅时钟被设计为低电平是接地电位、高电平是电源电位Vdd，低振幅时钟被设计为低电平是接地电位、高电平是电源电位Vdd的一半程度的电位。即，反相器电路100作为低振幅时钟发生电路来发挥作用。
反相器电路100包括第1开关M1和第2开关M2。第1开关M1由N沟道MOSFET(Metal Oxide Semiconductor Field Effect Transistor：金属氧化物半导体场效应晶体管)构成，第2开关M2由P沟道MOSFET构成。第1开关M1和第2开关M2构成根据输入信号IN而相辅地导通截止的推挽(push-pull)电路。第1开关M1和第2开关M2之间的输出节点No的电位成为反相器电路100的输出信号OUT。
第2开关M2的源极端子被施加第1固定电位(电源电位Vdd)，其栅极端子被经由输入开关M3地输入输入信号IN。第1开关M1的源极端子被施加第2固定电位(接地电位)，其栅极端子被输入输入信号IN。第1开关M1的漏极端子与第2开关M2的漏极端子相连接。
输入开关M3由N沟道MOSFET构成。输入开关M3的源极端子或漏极端子的一者与输入端子10相连接，源极端子或漏极端子的另一者与第2开关M2的栅极端子相连接，其栅极端子接收后述的输出电位检测反相器30的输出电平。输入开关M3作为用于控制是否将输入信号IN输入到第2开关M2的栅极端子的开关来发挥作用。
输出电位检测反相器30检测输出信号OUT的电平。更具体来说，检测输出节点No的电位，当超过预定的阈值电压Vt*时，使输出信号OUT的电平反转。由此，该阈值电压Vt*成为逻辑阈值。作为本实施方式的前提，该阈值电压Vt*被设定为第1固定电位(电源电位Vdd)的1/2电位或比该电位略低的电位。设计者通过调整该阈值电压Vt*，能够将输出信号OUT的高电平的电位设定为所希望的电位。
第1补偿开关M4由P沟道MOSFET构成。第1补偿开关M4的源极端子被施加第1固定电位(电源电位Vdd)，其栅极端子被输入输出电位检测反相器30的输出电平。第1补偿开关M4的漏极端子与连接第2开关M2的栅极端子和输入开关M3的信号线相连接。
下面说明本实施方式的反相器电路100的动作。作为初始状态，假定输入信号IN是高电平，第1开关M1的栅极端子被施加高电平，输出信号OUT是低电平。因此，输出电位检测反相器30输出使输出信号OUT的低电平反转后的高电平。因此，第1补偿开关M4成为截止状态，输入开关M3成为导通状态。由于输入开关M3是导通状态，所以第2开关M2的栅极端子被施加输入信号IN的高电平。
从该状态起，当输入信号IN从高电平转变为低电平时，第1开关M1成为截止，第2开关M2的栅极端子被输入低电平，第2开关M2导通。由此，输出节点No的电位开始上升。当输出节点No的电位上升到输出电位检测反相器30的上述阈值电压Vt*时，输出电位检测反相器30的输出从高电平变为低电平。
当输出电位检测反相器30的输出变为低电平时，输入开关M3截止，第1补偿开关M4导通。由此，第2开关M2的栅极端子与输入端子10相分离，被经由第1补偿开关M4地施加第1固定电位(电源电位Vdd)。当第2开关M2的栅极端子的电位上升到第2开关M2的阈值电压时，第2开关M2截止。第2开关M2截止时，对输出节点No的充电停止，输出信号OUT的电位的上升也停止。之后，当输入信号IN从低电平变为高电平时，第1开关M1成为导通，输出节点No的电位开始下降，不久输出信号OUT变成低电平。当输出节点No的电位低于输出电位检测反相器30的上述阈值电压Vt*时，输出电位检测反相器30的输出从低电平转变为高电平，输入开关M3导通。
这样，根据本实施方式，能够通过输出电位检测反相器30的上述阈值电压Vt*的设定值来设定使输出信号OUT的电位的上升停止的定时(timing)。于是，能够将输出信号OUT的高电平设定成预定的电位，能够灵活地设定输出信号OUT的振幅电平。
另外，当处于输入信号IN从低电平向高电平转变的过渡状态时，由于第1补偿开关M4的导通，第2开关M2截止，所以能够避免第1开关M1和第2开关M2都导通的状况。于是，第1开关M1和第2开关M2中不流过贯通电流，能够降低功率消耗。
图3是表示实施方式2的反相器电路110的结构的电路图。实施方式2的反相器电路110与实施方式1的反相器电路100相比，是设置电平移位电路40来取代输出电位检测反相器30，并追加了第2补偿开关M5的结构。
电平移位电路40包括第1检测开关M6、第1负载开关M7、第2检测开关M8、以及第2负载开关M9。第1检测开关M6由N沟道MOSFET构成，第1负载开关M7由P沟道MOSFET构成。第1检测开关M6的源极端子被施加第2固定电位(接地电位)，其栅极端子被输入输出信号OUT。第1检测开关M6的漏极端子与第1负载开关M7的漏极端子相连接。第1负载开关M7的源极端子被施加第1固定电位(电源电位Vdd)，其栅极端子被输入第2检测开关M8与第2负载开关M9之间的第2节点N2的电位。该第2节点N2的电位成为由第2检测开关M8和第2负载开关M9构成的补偿用反相器的输出信号。
第1检测开关M6和第1负载开关M7相当于实施方式1中的输出电位检测反相器30。第1检测开关M6的漏极端子与第1负载开关M7的漏极端子之间的第1节点N1的电位成为由第1检测开关M6和第1负载开关M7构成的控制用反相器的输出信号。设定第1检测开关M6和第1负载开关M7的驱动能力，使得该控制用反相器的输出信号的电平在本反相器电路110的输出信号OUT的电位达到上述阈值电压Vt*时反转。
第2检测开关M8由N沟道MOSFET构成，第2负载开关M9由P沟道MOSFET构成。第2检测开关M8的源极端子被施加第2固定电位(接地电位)，其栅极端子被输入输入信号IN。第2检测开关M8的漏极端子与第2负载开关M9的漏极端子相连接。第2负载开关M9的源极端子被施加第1固定电位(电源电位Vdd)，其栅极端子被输入第1检测开关M6与第1负载开关M7之间的第1节点N1的电位。设定第2检测开关M8和第2负载开关M9的驱动能力，使得第1节点N1的电位和第2节点N2的电位成为相同振幅、相反相位。
当输出信号OUT的振幅比输入信号IN的振幅低时，被输入到第1检测开关M6和第2检测开关M8的栅极端子的振幅电平是不同的，所以需要将第2检测开关M8的驱动能力调整得比第1检测开关M6的驱动能力小。如后所述，在输入信号IN与输出信号OUT的振幅相同时，被输入到第1检测开关M6和第2检测开关M8的栅极端子的振幅电平也成为相同，所以将第2检测开关M8和第1检测开关M6的驱动能力也设定成相同。使第2负载开关M9和第1负载开关M7的驱动能力与第2检测开关M8和第1检测开关M6的驱动能力相对应。
第2补偿开关M5由P沟道MOSFET构成。第2补偿开关M5的源极端子被施加第1固定电位(电源电位Vdd)，其栅极端子被输入第2节点N2的电位。第2补偿开关M5的漏极端子与连接第1开关M1的栅极端子和输入开关M3的信号线相连接。此时，第2补偿开关M5的驱动能力比输入开关M3的驱动能力小。
图4是用于说明实施方式2的反相器电路110的动作的时序图。作为初始状态t0，假定输入信号IN是高电平，第1开关M1的栅极端子被施加高电平。在该状态下，输出信号OUT为低电平，第1节点N1的输出为高电平，第2节点N2的输出为低电平。由于第2补偿开关M5是导通状态，所以即使输入信号IN是低振幅时钟信号的高电平LH(图4中以粗线表示)，输入节点Ni也是电源电位Vdd电平、即满程的高电平。
在时刻t1，输入信号IN开始向低电平下降，第1开关M1的栅极电平超过其阈值电压时成为截止。另外，经由输入开关M3，输入节点Ni的电位也开始从高电平向低电平下降。结果，第2开关M2的栅极端子成为低电平，第2开关M2导通，所以输出信号OUT开始从低电平向高电平上升。在时刻t2，当输出信号OUT的电位达到控制用反相器的上述阈值电压Vt*时，第1节点N1从高电平变成低电平。另外，第2节点N2从低电平变成高电平。之后，在根据第1节点N1的电平，输入开关M3截止，并且第1补偿开关M4渐渐导通，第2开关M2的栅极电平超过其阈值电压时，第2开关M2截止。由此，对输出节点No的充电停止，输出信号OUT的电位的上升也停止。
另外，设计者考虑第1节点N1的电位开始从高电平向低电平下降后至输出信号OUT的电位的上升停止为止的延迟时间，来设定上述阈值电压Vt即可。
在时刻t3，输入信号IN开始从低电平向高电平上升后，第1开关M1渐渐导通，输出信号OUT开始从高电平LH向低电平下降。在时刻4，随着第2检测开关M8的栅极电平变成高电平，第2节点N2开始从高电平向低电平下降。同时，第1节点N1开始从低电平向高电平上升。之后，输出节点No的电位全部放电后，输出信号OUT成为低电平。
这样，通过实施方式2，除实施方式1的效果外，还能实现下述效果。在实施方式1中，当输出电位检测反相器30的输入电平变到上述阈值电压Vt*附近时，有时会产生贯通电流。
关于此，在实施方式2中，除由第1检测开关M6和第1负载开关M7构成的控制用反相器外，还设有由反相地进行动作的第2检测开关M8和第2负载开关M9构成的补偿用反相器。因此，能够抑制用于检测输出信号OUT的电位的控制用反相器中的贯通电流的产生。
上述实施方式是个例示，本领域技术人员能够理解可对其各结构要件和各处理过程的组合进行各种变形，这些变形例也处于本发明的范围内。
例如，通过调换所构成的晶体管的P沟道、N沟道的极性，还能生成输出信号的高电平为电源电压、低电平为高于接地电压的电位的低振幅时钟。
可以连接多级在实施方式中所说明的反相器电路100、110。当连接偶数级时，输入信号和输出信号的相位成为同相。当连接多级实施方式2的反相器电路110时，第一级的输入信号IN成为全振幅，第二级以后的输入信号IN成为低振幅。因此，被输入到第二级以后的第1检测开关M6和第2检测开关M8的栅极端子的振幅的高电平是相同的，所以将第1检测开关M6和第2检测开关M8、以及第1负载开关M7和第2负载开关M9的驱动能力设定成相同。通过象这样地连接多级实施方式的反相器电路，能够构成任意的缓冲器电路、电平移位电路。例如，通过任意地设定驱动能力和级数，能够任意地调整响应速度和相位。
另外，在实施方式中，对于晶体管是使用了MOSFET的，但也可以使用双极型晶体管。此时，需要对基极提供电流。
〔工业可利用性)
通过本发明，能够灵活地设定输出信号的振幅电平。

Claims (5)

1.一种反相器电路，其特征在于，包括：
并联地接收输入信号的N沟道型的第1开关和P沟道型的第2开关；
检测电路，检测从上述第1开关与上述第2开关的连接点得到的输出信号的电位；以及
输入开关，接收上述检测电路的输出，控制是否对上述第1开关或上述第2开关的任一者输入上述输入信号。
2.根据权利要求1所述的反相器电路，其特征在于：
还包括第1补偿开关，接收上述检测电路的输出，在上述输入开关截止的期间，对与上述输入开关相连的上述第1开关或上述第2开关的栅极端子提供预定的固定电位。
3.根据权利要求1或2所述的反相器电路，其特征在于：
上述检测电路包括
将接收上述输出信号的第1检测开关与第1负载开关相连接而成的控制用反相器，和
将接收上述输入信号的第2检测开关与第2负载开关相连接而成的补偿用反相器；
上述控制用反相器和上述补偿用反相器被相辅地连接起来。
4.根据权利要求3所述的反相器电路，其特征在于：
还包括与上述第1补偿开关并联连接的第2补偿开关，
由上述控制用反相器的输出或上述补偿用反相器的输出的至少一者控制上述第1补偿开关和上述第2补偿开关。
5.根据权利要求1至4的任一项所述的反相器电路，其特征在于：
连接有多级本反相器电路，至少第二级以后的反相器电路所被输入的输入信号是被低振幅化为低于该反相器电路的电源电压的电压的输入信号。
CN2008800000714A 2007-01-30 2008-01-08 反相器电路 Expired - Fee Related CN101542905B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP019983/2007 2007-01-30
JP2007019983A JP2008187525A (ja) 2007-01-30 2007-01-30 インバータ回路
PCT/JP2008/000004 WO2008093487A1 (ja) 2007-01-30 2008-01-08 インバータ回路

Publications (2)

Publication Number Publication Date
CN101542905A true CN101542905A (zh) 2009-09-23
CN101542905B CN101542905B (zh) 2012-02-08

Family

ID=39673801

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008800000714A Expired - Fee Related CN101542905B (zh) 2007-01-30 2008-01-08 反相器电路

Country Status (4)

Country Link
US (1) US7961013B2 (zh)
JP (1) JP2008187525A (zh)
CN (1) CN101542905B (zh)
WO (1) WO2008093487A1 (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102185593A (zh) * 2011-03-18 2011-09-14 北京大学 半预充动态电路
CN108155901A (zh) * 2016-12-05 2018-06-12 中国工程物理研究院电子工程研究所 一种抗参数漂移反相器

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8054111B2 (en) * 2004-12-13 2011-11-08 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device and electronic appliance using the same
US8618857B2 (en) * 2012-03-27 2013-12-31 Monolithic Power Systems, Inc. Delay circuit and associated method
US8773192B2 (en) * 2012-11-28 2014-07-08 Lsi Corporation Overshoot suppression for input/output buffers
US9337841B1 (en) * 2014-10-06 2016-05-10 Xilinx, Inc. Circuits for and methods of providing voltage level shifting in an integrated circuit device

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS58145232A (ja) 1982-02-22 1983-08-30 Nec Corp トランジスタ回路
JPH05198755A (ja) 1991-08-29 1993-08-06 Mitsubishi Electric Corp 半導体論理回路
US5532617A (en) * 1994-03-25 1996-07-02 Philips Electronics North America Corporation CMOS input with temperature and VCC compensated threshold
JPH10190435A (ja) 1996-12-24 1998-07-21 Toshiba Microelectron Corp 半導体出力回路、ｃｍｏｓ出力回路、端子電位検出回路、及び半導体装置
US6191615B1 (en) * 1998-03-30 2001-02-20 Nec Corporation Logic circuit having reduced power consumption
JP2001251176A (ja) 2000-03-07 2001-09-14 Matsushita Electric Ind Co Ltd レベルシフト回路
JP4450631B2 (ja) * 2004-01-06 2010-04-14 旭化成エレクトロニクス株式会社 Ｅｓｄ保護機能付き信号出力回路
KR100585886B1 (ko) * 2004-01-27 2006-06-01 삼성전자주식회사 동적 문턱 전압을 가지는 반도체 회로
US7126389B1 (en) * 2004-01-27 2006-10-24 Integrated Device Technology, Inc. Method and apparatus for an output buffer with dynamic impedance control
FR2894373B1 (fr) * 2005-12-07 2008-01-04 Atmel Corp Cellule anti-fusible autonome

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102185593A (zh) * 2011-03-18 2011-09-14 北京大学 半预充动态电路
CN108155901A (zh) * 2016-12-05 2018-06-12 中国工程物理研究院电子工程研究所 一种抗参数漂移反相器
CN108155901B (zh) * 2016-12-05 2023-11-24 中国工程物理研究院电子工程研究所 一种抗参数漂移反相器

Also Published As

Publication number Publication date
WO2008093487A1 (ja) 2008-08-07
CN101542905B (zh) 2012-02-08
US7961013B2 (en) 2011-06-14
US20100102856A1 (en) 2010-04-29
JP2008187525A (ja) 2008-08-14

Similar Documents

Publication Publication Date Title
CN101777904B (zh) 缓冲电路
US7088167B2 (en) Level conversion for use in semiconductor device
CN101542905B (zh) 反相器电路
JP2009131062A (ja) 降圧型スイッチングレギュレータ
CN102577062B (zh) 驱动电路、具有驱动电路的半导体器件以及采用驱动电路和半导体器件的开关调节器和电子设备
CN109658888B (zh) 移位寄存器单元、驱动方法、栅极驱动电路及显示装置
US9444249B2 (en) Semiconductor driving device and semiconductor device
US20090315595A1 (en) Output drive circuit
JP2012065235A (ja) 電圧出力回路
CN1855724B (zh) 缓冲电路
US20130229220A1 (en) System for a clock shifter circuit
US10476383B2 (en) Negative charge pump circuit
JP2020053766A (ja) ドライバ回路
CN110830027B (zh) 转压器
US20090289685A1 (en) Bias voltage generation for capacitor-coupled level shifter with supply voltage tracking and compensation for input duty-cycle variation
US8072257B2 (en) Charge pump-type voltage booster circuit and semiconductor integrated circuit device
JP2013026963A (ja) トランジスタ駆動回路
JP2006295322A (ja) レベルシフタ回路
CN116054356A (zh) 一种高压差下的快速响应电路
CN112994679A (zh) 驱动电路及控制芯片
CN110518903B (zh) 一种电平移位电路
US9537469B2 (en) CMOS level shifter with reduced high voltage transistor count
US9838015B2 (en) Apparatus for performing level shift control in an electronic device with aid of parallel paths controlled by different control signals for current control purposes
US11606030B1 (en) Driver for driving a p-type power switch
JP3271269B2 (ja) 出力駆動回路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20120208

Termination date: 20220108