CN116054356A - 一种高压差下的快速响应电路 - Google Patents

Abstract

本申请公开了一种高压差下的快速响应电路。该电路包括：第一开关管至第八开关管的八个开关管，以及第一反相器至第三反相器的三个反相器，通过设定的连接方式，在低压驱动信号输入时，根据低压驱动信号电平高低，触发不同的开关管连续快速的动作，将电路可靠导通，并将低压驱动信号对应的高电压控制信号通过反相器进行放大电流，将低压驱动信号转换为高压驱动信号，并进行输出。解决了相关技术中的电路响应速度慢的问题。

Description

一种高压差下的快速响应电路

技术领域

本申请涉及电池供电领域，具体而言，涉及一种高压差下的快速响应电路。

背景技术

相关技术中，在一些情况下，电池供电电路的开关管需要高压驱动信号才能控制，即控制芯片的逻辑控制模块输出的低压驱动信号需要经过一个电平转移电路，通过该电平转移电路将该低压驱动信号变为高压驱动信号后，将该高压驱动信号再输入到上述开关管的控制端，从而使得控制芯片实现对上述开关管的控制。

但是现有技术中，电池供电电路的控制芯片中的电平转移电路响应速度较慢，特别是当两个高压源之间的电压差较大时，响应较慢，从而大大降低电池供电电路的响应，影响电池供电电路的可靠性。

针对相关技术中的电池供电电路的电平转移电路响应速度慢的问题，目前尚未提出有效的解决方案。

发明内容

本申请的主要目的在于提供一种高压差下的快速响应电路，以解决相关技术中的电路响应速度慢的问题。

为了实现上述目的，根据本申请的一个方面，提供了一种高压差下的快速响应电路，低压驱动信号的输入端与第一开关管的栅极相连，低压驱动信号的输入端与第一反相器的输入端相连，所述第一反相器的输出端与第二开关管的栅极相连；所述第一开关管的漏极与第五开关管的漏极相连；所述第二开关管的漏极与第六开关管的漏极相连；所述第五开关管的栅极与第一高压端相连，所述第五开关管的源极与第四开关管的栅极相连；所述第六开关管的栅极与所述第一高压端相连，所述第六开关管的源极与第八开关管的漏极相连；所述第四开关管的漏极与第六开关管的漏极相连，所述第四开关管的源极与第二高压端相连；其中，所述第二高压端的电压高于所述第一高压端的电压；所述第八开关管的漏极与第七开关管的栅极相连，所述第七开关管的栅极与第三开关管的栅极相连，所述第七开关管的源极与所述第一高压端相连，所述第七开关管的漏极与所述第五开关管的源极相连；所述第三开关管的源极与所述第二高压端相连，所述第三开关管的漏极与所述第五开关管的漏极相连，所述第三开关管的栅极与第二反相器的输入端相连，所述第二反相器的输出端与第三反相器的输入端相连，所述第三反相器与高压驱动信号的输出端相连。

可选的，所述第一开关管和所述第二开关管的源极接地；所述第一反相器与第一低压端和第二低压端相连，其中，所述第一低压端和所述第二低压端与低压电源相连，所述第一低压端的电压小于所述第二低压端的电压，所述第一低压端接地。

可选的，所述第二反相器与第一高压端和第二高压端相连，所述第三反相器与第一高压端和第二高压端相连。

可选的，所述第一开关管和所述第二开关管均为高压N型MOS管；所述第三开关管、所述第四开关管、所述第五开关管和所述第六开关管均为高压P型MOS管；所述第七开关管、所述第八开关管均为低压N型MOS管。

可选的，所述第一开关管、所述第二开关管、所述第三开关管和所述第四开关管的背栅均与各自的源极相连；所述第五开关管的背栅和所述第六开关管的背栅均与所述第二高压端相连。

可选的，所述第七开关管和所述第八开关管均为包括隔离岛的低压N型MOS管；所述第七开关管和所述第八开关管的隔离岛，均与所述第二高压端相连。

可选的，在所述低压驱动信号为高电平的情况下，所述快速响应电路输出高电平的高电压控制信号。

可选的，在所述低压驱动信号为低电平的情况下，所述快速响应电路输出低电平的高电压控制信号。

为了实现上述目的，根据本申请的另一方面，提供了一种控制电路，包括上述中任一项所述的快速响应电路，逻辑控制模块，振荡器和电流比较器；所述快速响应电路的所述低压驱动信号的输入端，与逻辑控制模块的输出端相连，所述逻辑控制模块与低压电源连接，所述逻辑控制模块输出所述低压驱动信号；所述逻辑控制模块的输入端连接振荡器和电流比较器；所述逻辑控制模块的输出端还连接第十开关管的驱动电路，所述驱动电路还接入第一低压端和第二低压端，所述驱动电路的输出端接入所述第十开关管的控制端。

为了实现上述目的，根据本申请的另一方面，提供了一种电池供电电路，包括上述的控制电路，以及受所述控制电路控制的第九开关管；所述第九开关管的漏极与快速响应电路的输出端相连，所述第九开关管的栅极与所述快速响应电路的输出端相连，所述第九开关管的源极与所述第一高压端相连，所述第九开关管的源极还通过第一电容与第二高压端相连，所述第九开关管的源极还与第十开关管的漏极相连；所述第十开关管的栅极与所述驱动电路的输出端相连，所述第十开关管的源极接地。

本申请上述电路，通过第一开关管、第二开关管和第一反相器，将不同电平的低压驱动信号输入，引入不同的电路，通过第三开关管，第四开关管、第五开关管、第六开关管、第七开关管和第八开关管的配合，使得低压驱动信号在不同电平下，使得第三开关管或第四开关管可靠导通，进而使得电路可靠导通，得到对应的高电压控制信号。在此基础上，从电路中引出对应的高电压控制信号，通过第二反相器和第三反相器后得到高压驱动信号，此时，第二反相器和第三反相器对电流进行放大，提高了高压驱动信号的电流能力。通过对电路中的关键开关管进行特殊的选型设计或者电路设计，可以实现关键开关管的快速导通，进而达到了在第一高压端与第二高压端压差较大的情况下，不管低压驱动信号是低电平还是高电平，都可以进行快速的电平转移，实现了提高电路的响应速度的技术效果，将上述电路作为电池供电电路的电平转移电路使用，进而解决了相关技术中的电池供电电路的电平转移电路响应速度慢的问题。

附图说明

构成本申请的一部分的附图用来提供对本申请的进一步理解，本申请的示意性实施例及其说明用于解释本申请，并不构成对本申请的不当限定。在附图中：

图1是根据本申请实施例提供的一种高压差下的快速响应电路的示意图；

图2是根据本申请实施例提供的一种具有控制电路的控制芯片的示意图；

图3是根据本申请实施例提供的一种电池供电电路的示意图。

具体实施方式

需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。下面将参考附图并结合实施例来详细说明本申请。

为了使本技术领域的人员更好地理解本申请方案，下面将结合本申请实施例中的附图，对本申请实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本申请一部分的实施例，而不是全部的实施例。基于本申请中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都应当属于本申请保护的范围。

需要说明的是，本申请的说明书和权利要求书及上述附图中的术语“第一”、“第二”等是用于区别类似的对象，而不必用于描述特定的顺序或先后次序。应该理解这样使用的数据在适当情况下可以互换，以便这里描述的本申请的实施例。此外，术语“包括”和“具有”以及他们的任何变形，意图在于覆盖不排他的包含，例如，包含了一系列步骤或单元的过程、方法、系统、产品或设备不必限于清楚地列出的那些步骤或单元，而是可包括没有清楚地列出的或对于这些过程、方法、产品或设备固有的其它步骤或单元。

需要说明的是，本实施例涉及到的高压与低压，是针对某一个具体的电压标准而言，可以为某一开关管的开启电压，可以为某一电压源端的电压，还可以是设定的一个电压值，作为区分高低压的标准。本实施例中高压可以为电压转移电路的高压源的最低电压以上的电压范围，低压可以为电压转移电路的低压源的最高电压以下的电压范围。具体的数值范围，根据高压源的电压和低压源的具体电压变化。

下面结合优选的实施步骤对本发明进行说明图1是根据本申请实施例提供的一种高压差下的快速响应电路的示意图，如图1所示，该电路包括：第一开关管M1至第八开关管M8的八个开关管，以及第一反相器A1至第三反相器A3的三个反相器。下面进行详细说明。

低压驱动信号的输入端T与第一开关管M1的栅极相连，低压驱动信号的输入端T与第一反相器A1的输入端相连，第一反相器A1的输出端与第二开关管M2的栅极相连。

当低压驱动信号T为高电平时，第一开关管M1导通，低压驱动信号T经过第一反相器A1输入第二开关管M2中后，第二开关管M2关断；当低压驱动信号T为低电平时，第一开关管M1关断，低压驱动信号T经过第一反相器A1输入第二开关管M2中后，第二开关管M2导通。

上述第一反相器与两个低压源相连，包括第一低压端GND和第二低压端LDO，其中，第二低压端LDO的电平电压高于第一低压端GND。在低压驱动信号T为低电平时，不足以导通第一开关管M1，通过该第一反相器A1，将第一低压端GND的低电平电压转换为第二低压端LDO的高电平电压，以导通第二开关管M2，进入后续的电路。

上述第一开关管M1和第二开关管M2在导通时，均为栅极到漏极的单极放大，具有较快的响应速度，进而提高电路的响应速度。

上述第一开关管M1的漏极与第五开关管M5的漏极相连，第五开关管M5的栅极与第一高压端PH相连，第五开关管M5的源极与第四开关管M4的栅极相连。在当低压驱动信号T为高电平时，第一开关管M1导通，第五开关管M5的漏极被第一开关管M1拉低。

由于第五开关管M5的栅极接低电平的第一高压端PH，且第五开关管M5的源极在低压驱动信号T为低电平的时刻为高电平状态，因此，第五开关管M5导通，第五开关管M5的源极也被拉低。

上述第二开关管M2的漏极与第六开关管M6的漏极相连，第六开关管M6的栅极与第一高压端PH相连，第六开关管M6的源极与第八开关管M8的漏极相连。当低压驱动信号T为低电平时，第二开关管M2导通，第六开关管M6的漏极被第二开关管M2拉低。

由于第六开关管M6的栅极接低电平的第一高压端PH，且第六开关管M6的源极在低压驱动信号T为高电平的时刻为高电平状态，因此，第六开关管M6导通，第六开关管M6的源极也被拉低。

此处，需要说明的是，第五开关管M5的背栅和第六开关管M6的背栅均与第二高压端BOOST相连。其中，第二高压端BOOST的电压高于第一高压端PH的电压。

第四开关管M4的漏极与第六开关管M6的漏极相连，第四开关管M4的源极与第二高压端BOOST相连；由上述可知，第四开关管M4的栅极与第五开关管M5的源极相连。

当低压驱动信号T为高电平时，在第五开关管M5的源极被拉低后，第四开关管M4的栅极也被拉低。此时，第四开关管M4导通，进而使得与第四开关管M4的漏极相连的第六开关管M6的漏极被拉高至第二高压端BOOST的电压。

由于第六开关管M6的栅极接低电平的第一高压端PH，且第六开关管M6的背栅接高电平的BOOST引脚。此时，第六开关管M6的栅极和背栅之间产生大于第六开关管M6开启电压的电压差，因此，第六开关管M6中产生沟道，第六开关管M6导通。

第六开关管M6导通后，第六开关管M6的源极，以及与第六开关管M6的源极相连的第八开关管M8的漏极，和第七开关管M7的栅极均被拉高到第二高压端BOOST的电压。

使得第七开关管M7导通，由于第七开关管M7的源极与第一高压端PH相连，第七开关管M7的漏极与第五开关管M5的源极相连。在第七开关管M7导通后，第五开关管M5的源极被拉到第一高压端PH的电压。

从而进一步降低了第四开关管M4的栅极电压，确保在低压驱动信号T为高电平的情况下，第四开关管M4实现可靠导通。

另一种情况下，当低压驱动信号T为低电平时，第二开关管M2导通，使得第六开关管M6的漏极被拉低。具体的，由于第六开关管M6的栅极接低电平的PH引脚，且第六开关管M6的源极在低压驱动信号T为高电平的时刻为高电平状态，因此，第六开关管M6导通，使得第六开关管M6的源极被拉低。

在第六开关管M6的源极被拉低后，与第六开关管M6的源极相连的第三开关管M3的栅极被拉低，进而使得第三开关管M3导通。

第三开关管M3导通后，使得与第三开关管M3的漏极相连的第五开关管M5的漏极被拉高至第二高压端BOOST的电压。

由于第五开关管M5的栅极接低电平的第一高压端PH，且第五开关管M5的背栅接高电平的BOOST引脚，此时，第五开关管M5的栅极和背栅之间产生大于第五开关管M5开启电压的电压差，因此，第五开关管M5中产生沟道，第五开关管M5导通。

第五开关管M5导通后，第五开关管M5的源极，以及与第五开关管M5的源极相连的第七开关管M7的漏极和第八开关管M8的栅极被拉高到第二高压端BOOST的电压。

使得第八开关管M8导通，由于第八开关管M8的源极与第一高压端PH相连，第八开关管M8的漏极与第六开关管M6的源极相连。在第八开关管M8导通后，第六开关管M6的源极被拉低到第一高压端PH的电压。

从而进一步降低了第三开关管M3的栅极电压和第六开关管M6的源极电压，确保在低压驱动信号T为低电平的情况下，第三开关管M3实现可靠导通。

上述第七开关管M7的源极与第一高压端PH相连，第七开关管M7的漏极与第五开关管M5的源极相连。

来保证在低压驱动信号T为高电平时，第六开关管M6导通后，使得第七开关管M7导通，将第五开关管M5的源极被拉到第一高压端PH的电压。进而拉低第四开关管M4的栅极，保证第四开关管M4的可靠导通。

上述第八开关管M8的栅极与第五开关管M5的源极相连，第八开关管M8的漏极与第七开关管M7的栅极以及第六开关管M6的源极相连，第七开关管M7的源极与第一高压端PH相连，第七开关管M7的栅极与第三开关管M3的栅极相连，也即是上述第八开关管M8的漏极与第三开关管M3的栅极相连。

保证在低压驱动信号T为低电平时，第五开关管M5导通后，使得第八开关管M8导通，并拉低第六开关管M6的源极电压和第三开关管M3的栅极电压，确保第三开关管M3的可靠导通。

上述第三开关管M3的源极与第二高压端BOOST相连，第三开关管M3的漏极与第五开关管M5的漏极相连，第三开关管M3的栅极与第二反相器A2的输入端相连，第二反相器A2的输出端与第三反相器A3的输入端相连，第三反相器A3的输出端与高压驱动信号HIDRV的输出端相连。

当低压驱动信号T为高电平时，在第七开关管M7导通后，第五开关管M5的源极被拉到第一高压端PH的电压的同时，上述第八开关管M8的漏极通过第三开关管M3的栅极与第二反相器A2和第三反相器A3相连，上述第八开关管M8漏极的高电平信号输入到第二反相器A2和第三反相器A3中后，第三反相器A3输出高电平的高压驱动信号HIDRV。

当低压驱动信号T为低电平时，在第八开关管M8导通后，第六开关管M6的源极被拉低到第一高压端PH的电压的同时，上述第六开关管M6的源极通过第三开关管M3的栅极与第二反相器A2和第三反相器A3相连，上述第六开关管M6源极的低电平信号输入到第二反相器A2和第三反相器A3中后，第三反相器A3输出低电平的高压驱动信号HIDRV。

综上所述，当低压驱动信号T为高电平时，由于第一开关管M1从栅极至漏极为单极放大，因此，第一开关管M1的响应速度较快；同时，当第五开关管M5的栅极接低电平，第五开关管M5的源极接高电平，第五开关管M5的漏极接低电平，且第七开关管M7未导通时，由于第五开关管M5为高压MOS管，其开启电压较高，故此时，第五开关管M5的源极电压可快速被放电到第五开关管M5的开启电压（可取值1.2V）附近，即此时，第四开关管M4的栅极电压相对于第一高压端PH的电压高1.2V左右，因此，当第二高压端BOOST与第一高压端PH的电压差较大时，第四开关管M4的源极电压与其栅极电压之间的压差也较大，从而使得第四开关管M4快速导通，加快电路响应。

同理，当低压驱动信号T为高电平时，由于第二开关管M2从栅极至漏极为单极放大，因此，第二开关管M2的响应速度较快；同时，当第六开关管M6的栅极接低电平，第六开关管M6的源极接高电平，第六开关管M6的漏极接低电平，且第八开关管M8未导通时，由于第六开关管M6为高压MOS管，其开启电压较高，故此时，第六开关管M6的源极电压可快速被放电到第六开关管M6的开启电压（可取值1.2V）附近，即此时，第三开关管M3的栅极电压相对于第一高压端PH的电压高1.2V左右，因此，当第二高压端BOOST与第一高压端PH的电压差较大时，第三开关管M3的源极电压与其栅极电压之间的压差也较大，从而使得第三开关管M3快速导通，加快电路响应。

本实施例提供的上述电路通过第一开关管M1、第二开关管M2和第一反相器A1，将不同电平的低压驱动信号输入，引入不同的电路，通过第三开关管M3，第四开关管M4、第五开关管M5、第六开关管M6、第七开关管M7和第八开关管M8的配合，使得低压驱动信号在不同电平下，使得第三开关管M3或第四开关管M4可靠导通，进而使得电路可靠导通，得到对应的高电压控制信号。

在此基础上，从电路中引出对应的高电压控制信号，通过第二反相器A2和第三反相器A3后得到高压驱动信号，此时，第二反相器A2和第三反相器A3对电流进行放大，提高了高压驱动信号的电流能力。通过对电路中的关键开关管进行特殊的选型设计或者电路设计，可以实现关键开关管的快速导通，进而达到了不管低压驱动信号是低电平还是高电平，都可以进行快速的电平转移，实现了提高电路的响应速度的技术效果，进而解决了相关技术中的电平转移电路响应速度慢的问题。

可选的，第一开关管M1和第二开关管M2的源极接地；第一反相器A1与第一低压端GND和第二低压端LDO相连，其中，第一低压端GND和第二低压端LDO与低压电源相连，第一低压端GND的电压小于第二低压端LDO的电压，第一低压端接地。

当低压驱动信号T为高电平时，第一开关管M1导通，低压驱动信号T经过第一反相器A1输入第二开关管M2中后，第二开关管M2关断，第一开关管M1将输入信号引入到第五开关管M5。

当低压驱动信号T为低电平时，第一开关管M1关断，低压驱动信号T经过第一反相器A1输入第二开关管M2中后，第二开关管M2导通，第二开关管M2将输入信号引入到第六开关管M6。

可选的，第二反相器A2与第一高压端PH和第二高压端BOOST相连，第三反相器A3与第一高压端PH和第二高压端BOOST相连。

第二反相器A2和第三反相器A3主要作用是电流放大，以提高输出信号的电流能力。因为输入第二反相器A2中的“高电压控制信号”为对应于“第一高压端PH和第二高压端BOOST”的信号，因此，第二反相器A2和第三反相器A3均需接第一高压端PH和第二高压端BOOST。

而将第二反相器A2和第三反相器A3设置在一起，主要是为了保持输出信号的电平与输入信号的电平一致。

可选的，第一开关管M1和第二开关管M2均为高压N型MOS管；第三开关管M3、第四开关管M4、第五开关管M5和第六开关管M6均为高压P型MOS管；第七开关管M7、第八开关管M8均为低压N型MOS管。

第三开关管M3、第四开关管M4直接连接第二高压端BOOST，为了能够正常使用，第三开关管M3、第四开关管M4均采用高压MOS管，第五开关管M5和第六开关管M6在第三开关管M3或者第四开关管M4导通的情况下，都是与第二高压端BOOST相连的，也需要为高压MOS管。

而第一开关管M1和第二开关管M2分别连接第三开关管M3和第四开关管M4，也需要为高压MOS管。而第七开关管M7、第八开关管M8均为低压MOS管。至于N型和P型可以根据导通特性来进行选择。

可选的，第三开关管M3和第四开关管M4的背栅均与各自的源极相连，是为了防止开关管出现背栅效应，从而提高开关管的导通可靠性。

如上所述，第五开关管M5的背栅和第六开关管M6在导通时，需要背栅和栅极之间产生大于开启电压的电压差，第五开关管M5的背栅和第六开关管M6的背栅均与第二高压端BOOST相连，是为第五开关管M5和第六开关管M6提供导通的条件，同时，也为了降低第五开关管M5和第六开关管M6的击穿可能性，从而提高开关管的可靠性。

可选的，第七开关管M7和第八开关管M8均为包括隔离岛的低压N型MOS管；第七开关管M7和第八开关管M8的隔离岛，均与第二高压端BOOST相连。

从而可以防止第七开关管M7和第八开关管M8发生漏电，提高了电路的可靠性和工作效率。

可选的，第七开关管M7和第八开关管M8的背栅均与各自的源极相连，是为了将背栅接开关管的最低电位，从而防止开关管内部寄生PN结导通。

可选的，在低压驱动信号T为高电平的情况下，第一开关管M1导通，第二开关管M2关断；第五开关管M5的漏极被第一开关管M1拉低，在第五开关管M5的栅极连接第一高压端PH的情况下，第五开关管M5的栅极为低电平，第五开关管M5的源极保持低压驱动信号为低电平时所处的高电平状态，第五开关管M5导通，并拉低第五开关管M5的源极；第四开关管M4的栅极被第五开关管M5的源极拉低，第四开关管M4导通；第六开关管M6的漏极被拉到第二高压端BOOST的电压，第六开关管M6导通；第六开关管M6的源极、第八开关管M8的漏极和第七开关管M7的栅极被拉到第二高压端BOOST的电压，第七开关管M7导通；第五开关管M5的源极被拉低，并拉低第四开关管M4的栅极电压；第八开关管M8的漏极的高电平信号输入到第二反相器A2和第三反相器A3后，快速响应电路输出高电平的高电压控制信号。

当低压驱动信号T为高电平时，在第五开关管M5的源极被拉低后，第四开关管M4的栅极也被拉低。此时，第四开关管M4导通，使得与第四开关管M4的漏极相连的第六开关管M6的漏极被拉高至第二高压端BOOST的电压。

由于第六开关管M6的栅极接低电平的第一高压端PH，且第六开关管M6的背栅接高电平的第二高压端BOOST，此时，第六开关管M6的栅极和背栅之间产生大于第六开关管M6开启电压的电压差，因此，第六开关管M6中产生沟道，第六开关管M6导通。

第六开关管M6导通后，第六开关管M6的源极，以及与第六开关管M6的源极相连的第八开关管M8的漏极和第七开关管M7的栅极被拉高到第二高压端BOOST的电压。

使得第七开关管M7导通，由于第七开关管M7的源极与第一高压端PH相连，第七开关管M7的漏极与第五开关管M5的源极相连。在第七开关管M7导通后，第五开关管M5的源极被拉到第一高压端PH的电压。

从而进一步降低了第四开关管M4的栅极电压，确保在低压驱动信号T为高电平的情况下，第四开关管M4实现可靠导通。

在第七开关管M7导通后，第五开关管M5的源极被拉到第一高压端PH的电压的同时，上述第八开关管M8的漏极通过第三开关管M3的栅极与第二反相器A2和第三反相器A3相连，上述第八开关管M8漏极的高电平信号输入到第二反相器A2和第三反相器A3中后，第三反相器A3输出高电平的高压驱动信号HIDRV。

可选的，在低压驱动信号T为低电平的情况下，第一开关管M1关断，第二开关管M2导通；第六开关管M6的漏极被第二开关管M2拉低，在第六开关管M6的栅极连接第一高压端PH的情况下，第六开关管M6的栅极为低电平，第六开关管M6的源极保持低压驱动信号为低电平时所处的高电平状态，第六开关管M6导通，并拉低第六开关管M6的源极；第三开关管M3的栅极被第六开关管M6的源极拉低，第三开关管M3导通；第五开关管M5的漏极被拉到第二高压端BOOST的电压，第五开关管M5导通；第五开关管M5的源极、第七开关管M7的漏极和第八开关管M8的栅极被拉到第二高压端BOOST的电压，第八开关管M8导通；第六开关管M6的源极被拉低，并拉低第三开关管M3的栅极电压；第六开关管M6的源极的低电平信号输入到第二反相器A2和第三反相器A3后，快速响应电路输出低电平的高电压控制信号。

当低压驱动信号T为低电平时，第二开关管M2导通，使得第六开关管M6的漏极被拉低。具体的，由于第六开关管M6的栅极接低电平的第一高压端PH，且第六开关管M6的源极在低压驱动信号T为高电平的时刻为高电平状态，因此，第六开关管M6导通，使得第六开关管M6的源极被拉低。

在第六开关管M6的源极被拉低后，与第六开关管M6的源极相连的第三开关管M3的栅极被拉低，进而使得第三开关管M3导通。

第三开关管M3导通后，使得与第三开关管M3的漏极相连的第五开关管M5的漏极被拉高至第二高压端BOOST的电压。

由于第五开关管M5的栅极接低电平的第一高压端PH，且第五开关管M5的背栅接高电平的第二高压端BOOST，此时，第五开关管M5的栅极和背栅之间产生大于第五开关管M5开启电压的电压差，因此，第五开关管M5中产生沟道，第五开关管M5导通。

第五开关管M5导通后，第五开关管M5的源极，以及与第五开关管M5的源极相连的第七开关管M7的漏极和第八开关管M8的栅极被拉高到第二高压端BOOST的电压。

使得第八开关管M8导通，由于第八开关管M8的源极与第一高压端PH相连，第八开关管M8的漏极与第六开关管M6的源极相连。在第八开关管M8导通后，第六开关管M6的源极被拉低到第一高压端PH的电压。

从而进一步降低了第三开关管M3的栅极电压和第六开关管M6的源极电压，确保在低压驱动信号T为低电平的情况下，第三开关管M3实现可靠导通。

在第八开关管M8导通后，第六开关管M6的源极被拉低到第一高压端PH的电压的同时，上述第六开关管M6的源极通过第三开关管M3的栅极与第二反相器A2和第三反相器A3相连，上述第六开关管M6源极的低电平信号输入到第二反相器A2和第三反相器A3中后，第三反相器A3输出低电平的高压驱动信号HIDRV。

如图2所示，图2是根据本申请实施例提供的一种具有控制电路的控制芯片的示意图，根据本申请的另一方面，提供了一种控制电路，包括快速响应电路，逻辑控制模块，振荡器A4和电流比较器A5；快速响应电路的低压驱动信号的输入端T，与逻辑控制模块的输出端相连，逻辑控制模块与低压电源连接，包括第一低压端GND，第二低压端LDO。逻辑控制模块输出低压驱动信号，逻辑控制模块的输入端连接振荡器A4和电流比较器A5，逻辑控制模块的输出端还连接第十开关管M10（如图3所示）的驱动电路A6，驱动电路A6还接入第一低压端GND和第二低压端LDO。

上述逻辑控制模块可以为PWM逻辑模块。通过上述电路可以实现具有快速响应电路的控制芯片，也即是电平转移芯片。该电平转移芯片可以输出一个高压驱动信号，来控制需要高压才能控制的第九开关管M9（如图3所示）。

相关技术中，当电池供电电路的主电路为降压电路时，如图3所示，由于第九开关管M9的一端接高电压，因此，控制芯片U1的PWM逻辑模块输出的低压驱动信号需要经过一个电平转移电路，该低压驱动信号变为高压驱动信号后，将该高压驱动信号再输入到降压电路中的第九开关管M9的控制端，从而使得控制芯片U1实现对第九开关管M9的控制。

但是电池供电电路的控制芯片U1中的电平转移电路响应速度较慢，特别是当第二高压端BOOST与第一高压端PH电压差较大时，响应较慢，从而大大降低电池供电电路的响应，影响电池供电电路的可靠性。

本实施方式提供了一种高压差下的快速响应电池供电电路，该电池供电电路包括主功率电路和控制芯片；控制芯片包括控制电路，将控制电路中的快速响应电路作为电池供电电路的电平转移电路使用，通过该电平转移电路加快电路响应，从而提高电池供电电路的响应速度。

如图3所示，上述控制电路的输出端接入第九开关管M9的控制端。驱动电路A6的输出端LODRV接入第十开关管M10的控制端。

如图3所示，电池供电电路包括控制芯片U1、第九开关管M9、第十开关管M10、功率电感L1、第一电阻R1、第一电容C1、第一二极管D1和电池组负载；VCC为电源高压输入。

第十开关管M10的驱动电路A6还接入低压线性稳压电源的第二低压端LDO和第一低压端GND，第十开关管M10的驱动电路A6的输出端接入第十开关管M10的控制端，电平转移电路还接入线性稳压电源的第二低压端LDO、第一低压端GND、第二高压端BOOST和第一高压端PH，电平转移电路的输出端接入第九开关管M9的控制端。

上述第九开关管M9和第十开关管M10均为NMOS管，考虑到NMOS管的导通条件之一为NMOS管的栅极电压大于源极电压达到一阈值。图3中的第十开关管M10的源极接地，源极电压等于零，第十开关管M10的栅极与控制芯片的LODRV引脚相连，虽然LODRV引脚的驱动信号为低压驱动信号，但是仍然高于源极电压。因此，控制芯片U1输出的低压驱动信号经过驱动电路A6后，可以直接对第十开关管M10进行控制。

然而，第九开关管M9的栅极与控制芯片U1的高压驱动信号HIDRV的输出端相连，第九开关管M9的源极与功率电感L1的一端相连，该功率电感L1通过第十开关管M10接地，当第九开关管M9和第十开关管M10的开关状态变化时，该功率电感的端电压是可变的，其功率电感的端电压的最大值为电源高压输入VCC。此时，第九开关管M9的栅极电压必然也需要为高于该电源高压输入VCC的高压驱动信号，才能实现对第九开关管M9的控制。

为此，本申请实施例基于上述快速响应电路，将控制芯片U1的PWM逻辑模块输出的低压驱动信号经过快速响应电路，转变为高压驱动信号。然后将该高压驱动信号再输入到第九开关管M9的控制端，也即是第九开关管M9的栅极，从而保证控制芯片U1实现对第九开关管M9的控制。

上述快速响应电路的低压电源端连接线性稳压电源的第二低压端LDO和第一低压端GND，高压电源端连接第二高压端BOOST和第一高压端PH。如图3所示，第一电容C1的一端接第二高压端BOOST，另一端接第九开关管M9的源极和第一高压端PH，使得快速响应电路的高压电源的电压为第一电容C1的两端电压值。也即是快速响应电路输出的高压驱动信号与第九开关管M9的源极电压的电压差即为第一电容C1的两端电压值。

可以通过控制第一电容C1两端的电压值，来保证第九开关管M9的栅极电压大于源极电压达到与第一电容C1的电压值相等的预设阈值，从而确保第九开关管M9可靠导通。具体地，可通过与REGN引脚相连的第二低压端LDO和第一二极管D1给第一电容C1充电，来控制第一电容C1的两端电压。

因此，第一高压端PH的电压最高可达到电源高压输入VCC，且第二高压端BOOST的电压相对于第一高压端PH的电压为一个相对恒定的高电压。

将图1中的快速响应电路作为图3中的电池供电电路的电平转移电路使用时，图1中的用于电平转移的快速响应电路的工作原理如下：

当低压驱动信号T为高电平时，第一开关管M1导通，低压驱动信号T经过第一反相器A1输入第二开关管M2中后，第二开关管M2关断。

此时，第五开关管M5的漏极被第一开关管M1拉低，同时，由于第五开关管M5的栅极接低电平的第一高压端PH，且第五开关管M5的源极在低压驱动信号T为低电平的时刻为高电平状态，因此，第五开关管M5导通，第五开关管M5的源极被拉低。

由于第四开关管M4的栅极与第五开关管M5的源极相连，故此时，第四开关管M4的栅极被拉低，第四开关管M4导通，第四开关管M4的漏极被拉到第二高压端BOOST的高电压。

与第四开关管M4的漏极连接的第六开关管M6的漏极也会被拉到第二高压端BOOST的高电压，且由于第六开关管M6的栅极接第一高压端PH，且第六开关管M6的背栅接高电平的第二高压端BOOST，此时，第六开关管M6的栅极和背栅之间产生大于第六开关管M6开启电压的电压差，因此，第六开关管M6中产生沟道，第六开关管M6导通。

第六开关管M6的源极、第八开关管M8的漏极和第七开关管M7的栅极均被拉到第二高压端BOOST的高电压，此时，第七开关管M7导通，使得第五开关管M5的源极通过第七开关管M7被拉到第一高压端PH的低电平，从而进一步降低了第四开关管M4的栅极电压，确保第四开关管M4实现可靠导通。

同时，第八开关管M8的漏极高电平信号输入到第二反相器A2和第三反相器A3中后，第三反相器A3输出高电平的高压驱动信号HIDRV。

当低压驱动信号T为低电平时，第一开关管M1关断，低压驱动信号T经过第一反相器A1输入第二开关管M2中后，第二开关管M2导通。

此时，第六开关管M6的漏极被第二开关管M2拉低，同时，由于第六开关管M6的栅极接低电平的第一高压端PH，且第六开关管M6的源极在低压驱动信号T为高电平的时刻为高电平状态，因此，第六开关管M6导通，第六开关管M6的源极被拉低。

由于第三开关管M3的栅极与第六开关管M6的源极相连，故此时，第三开关管M3的栅极被拉低，第三开关管M3导通，第三开关管M3的漏极被拉到第二高压端BOOST的高电压。

因此，与第三开关管M3的漏极连接的第五开关管M5的漏极被拉到第二高压端BOOST的高电压，且由于第五开关管M5的栅极接低电平的第一高压端PH，且第五开关管M5的背栅接高电平的第二高压端BOOST，即此时，第五开关管M5的栅极和背栅之间产生大于第五开关管M5开启电压的电压差，因此，第五开关管M5中产生沟道，第五开关管M5导通。

第五开关管M5的源极、第七开关管M7的漏极和第八开关管M8的栅极均被拉到第二高压端BOOST的高电压，此时，第八开关管M8导通，使得第六开关管M6的源极通过第八开关管M8被拉到第一高压端PH的低电平，从而进一步降低了第三开关管M3的栅极电压和第六开关管M6的源极电压，确保第三开关管M3实现可靠导通。

同时，第六开关管M6的源极低电平信号输入到第二反相器A2和第三反相器A3中后，第三反相器A3输出低电平的高压驱动信号HIDRV。

因此，通过上述两次电平转移，完成一次开关周期，将相对于LDO低压电压源的低压驱动信号T转移成相对于BOOST-PH的高压电压源的高压驱动信号HIDRV，完成电平转移。

由上述记载可知，当低压驱动信号T为低电平时，由于第一开关管M1从栅极至漏极为单极放大，因此，第一开关管M1的响应速度较快；同时，当第五开关管M5的栅极接低电平，第五开关管M5的源极接高电平，第五开关管M5的漏极接低电平，且第七开关管M7未导通时，由于第五开关管M5为高压MOS管，其开启电压较高，故此时，第五开关管M5的源极电压可快速被放电到第五开关管M5的开启电压（现有技术中可取值1.2V）附近，即此时，第四开关管M4的栅极电压相对于第一高压端PH的电压高1.2V左右，因此，当第二高压端BOOST与第一高压端PH之间的电压差较大时，第四开关管M4的源极电压与其栅极电压之间的压差也较大，从而使得第四开关管M4快速导通，加快电路响应。

同理，当低压驱动信号T为高电平时，由于第二开关管M2从栅极至漏极为单极放大，因此，第二开关管M2的响应速度较快；同时，当第六开关管M6的栅极接低电平，第六开关管M6的源极接高电平，第六开关管M6的漏极接低电平，且第八开关管M8未导通时，由于第六开关管M6为高压MOS管，其开启电压较高，故此时，第六开关管M6的源极电压可快速被放电到第六开关管M6的开启电压（现有技术中可取值1.2V）附近，即此时，第三开关管M3的栅极电压相对于第一高压端PH的电压高1.2V左右，因此，当第二高压端BOOST与第一高压端PH之间的电压差较大时，第三开关管M3的源极电压与其栅极电压之间的压差也较大，从而使得第三开关管M3快速导通，加快电路响应。

综上所述，在低压驱动信号T为低电平时，可以使得第一开关管M1与第四开关管M4快速导通，提高电路在高压差下的响应速度。在低压驱动信号为高电平时，可以使得第二开关管M2与第三开关管M3快速导通，提高电路在高压差下的响应速度。

低压开关管的隔离岛接第二高压端BOOST，防止低压开关管漏电，从而提高了电路的可靠性和工作效率。

该电池供电电路包括该高压差下的快速响应电路，通过该快速响应电路加快了高压差情况下的电平转移速度，从而提高了电池供电电路的响应速度和可靠性。

还需要说明的是，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、商品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、商品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括要素的过程、方法、商品或者设备中还存在另外的相同要素。

本领域技术人员应明白，本申请的实施例可提供为方法、系统或计算机程序产品。因此，本申请可采用完全硬件实施例、完全软件实施例或结合软件和硬件方面的实施例的形式。而且，本申请可采用在一个或多个其中包含有计算机可用程序代码的计算机可用存储介质（包括但不限于磁盘存储器、CD-ROM、光学存储器等）上实施的计算机程序产品的形式。

以上仅为本申请的实施例而已，并不用于限制本申请。对于本领域技术人员来说，本申请可以有各种更改和变化。凡在本申请的精神和原理之内所作的任何修改、等同替换、改进等，均应包含在本申请的权利要求范围之内。

Claims (10)

1.一种高压差下的快速响应电路，其特征在于，低压驱动信号的输入端与第一开关管的栅极相连，低压驱动信号的输入端与第一反相器的输入端相连，所述第一反相器的输出端与第二开关管的栅极相连；

所述第一开关管的漏极与第五开关管的漏极相连；所述第二开关管的漏极与第六开关管的漏极相连；所述第五开关管的栅极与第一高压端相连，所述第五开关管的源极与第四开关管的栅极相连；所述第六开关管的栅极与所述第一高压端相连，所述第六开关管的源极与第八开关管的漏极相连；

所述第四开关管的漏极与第六开关管的漏极相连，所述第四开关管的源极与第二高压端相连；其中，所述第二高压端的电压高于所述第一高压端的电压；

所述第八开关管的漏极与第七开关管的栅极相连，所述第七开关管的栅极与第三开关管的栅极相连，所述第七开关管的源极与所述第一高压端相连，所述第七开关管的漏极与所述第五开关管的源极相连；

所述第三开关管的源极与所述第二高压端相连，所述第三开关管的漏极与所述第五开关管的漏极相连，所述第三开关管的栅极与第二反相器的输入端相连，所述第二反相器的输出端与第三反相器的输入端相连，所述第三反相器与高压驱动信号的输出端相连。

2.根据权利要求1所述的快速响应电路，其特征在于，所述第一开关管和所述第二开关管的源极接地；

所述第一反相器与第一低压端和第二低压端相连，其中，所述第一低压端和所述第二低压端与低压电源相连，所述第一低压端的电压小于所述第二低压端的电压，所述第一低压端接地。

3.根据权利要求2所述的快速响应电路，其特征在于，所述第二反相器与第一高压端和第二高压端相连，所述第三反相器与第一高压端和第二高压端相连。

4.根据权利要求3所述的快速响应电路，其特征在于，所述第一开关管和所述第二开关管均为高压N型MOS管；

所述第三开关管、所述第四开关管、所述第五开关管和所述第六开关管均为高压P型MOS管；

所述第七开关管、所述第八开关管均为低压N型MOS管。

5.根据权利要求4所述的快速响应电路，其特征在于，所述第一开关管、所述第二开关管、所述第三开关管和所述第四开关管的背栅均与各自的源极相连；

所述第五开关管的背栅和所述第六开关管的背栅均与所述第二高压端相连。

6.根据权利要求4所述的快速响应电路，其特征在于，所述第七开关管和所述第八开关管均为包括隔离岛的低压N型MOS管；

所述第七开关管和所述第八开关管的隔离岛，均与所述第二高压端相连。

7.根据权利要求1所述的快速响应电路，其特征在于，在所述低压驱动信号为高电平的情况下，所述快速响应电路输出高电平的高电压控制信号。

8.根据权利要求1所述的快速响应电路，其特征在于，在所述低压驱动信号为低电平的情况下，所述快速响应电路输出低电平的高电压控制信号。

9.一种控制电路，其特征在于，包括权利要求1至8中任一项所述的快速响应电路，逻辑控制模块，振荡器和电流比较器；

所述快速响应电路的所述低压驱动信号的输入端，与逻辑控制模块的输出端相连，所述逻辑控制模块与低压电源连接，所述逻辑控制模块输出所述低压驱动信号；

所述逻辑控制模块的输入端连接振荡器和电流比较器；所述逻辑控制模块的输出端还连接第十开关管的驱动电路，所述驱动电路还接入第一低压端和第二低压端，所述驱动电路的输出端接入所述第十开关管的控制端。

10.一种电池供电电路，其特征在于，包括权利要求9所述的控制电路，以及受所述控制电路控制的第九开关管；

所述第九开关管的漏极与供电电源相连，所述第九开关管的栅极与所述快速响应电路的输出端相连，所述第九开关管的源极与所述第一高压端相连，所述第九开关管的源极还通过第一电容与第二高压端相连，所述第九开关管的源极还与第十开关管的漏极相连；

所述第十开关管的栅极与所述驱动电路的输出端相连，所述第十开关管的源极接地。

Images