CN108155901B - 一种抗参数漂移反相器 - Google Patents

一种抗参数漂移反相器 Download PDF

Info

Publication number
CN108155901B
CN108155901B CN201611101887.9A CN201611101887A CN108155901B CN 108155901 B CN108155901 B CN 108155901B CN 201611101887 A CN201611101887 A CN 201611101887A CN 108155901 B CN108155901 B CN 108155901B
Authority
CN
China
Prior art keywords
tube
inverter
nmos tube
nmos
compensation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201611101887.9A
Other languages
English (en)
Other versions
CN108155901A (zh
Inventor
吕秋叶
解磊
彭勇
杨任花
钟乐
刘鑫
毛光
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Electronic Engineering of CAEP
Original Assignee
Institute of Electronic Engineering of CAEP
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Electronic Engineering of CAEP filed Critical Institute of Electronic Engineering of CAEP
Priority to CN201611101887.9A priority Critical patent/CN108155901B/zh
Publication of CN108155901A publication Critical patent/CN108155901A/zh
Application granted granted Critical
Publication of CN108155901B publication Critical patent/CN108155901B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/003—Modifications for increasing the reliability for protection
    • H03K19/00315—Modifications for increasing the reliability for protection in field-effect transistor circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/02—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components
    • H03K19/08—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices
    • H03K19/094—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors
    • H03K19/0944—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits using specified components using semiconductor devices using field-effect transistors using MOSFET or insulated gate field-effect transistors, i.e. IGFET

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Power Engineering (AREA)
  • Logic Circuits (AREA)

Abstract

本发明为一种抗参数漂移反相器，在保证功能正确的前提下，有效得解决外界因素所引起的反相器的参数漂移问题，包括：低噪声容限减小、输出高电平降低和传输特性左移；该反相器结构具有：一个主反相器，一个补偿NMOS管，一条补偿支路，其中补偿支路包括：一个控制NMOS管和一个电流镜结构；主反相器实现正常的反相功能，补偿NMOS管和补偿支路用于补偿外界因素所引起的反相器的参数漂移，此外，控制管还用于控制补偿支路的工作与否，从而有效的将功耗降到最低。

Description

一种抗参数漂移反相器
技术领域
本发明涉及集成电路设计领域，具体涉及了一种抗参数漂移反相器。
背景技术
外界因素导致MOSFET中SiO2受到电离作用，其内部产生电子空穴对使得SiO2和Si-SiO2界面中正陷阱电荷的产生与积累，进而引起MOS管阈值电压负向漂移，对于NMOS而言，阈值电压不断减小，而PMOS的阈值电压不断增大。同时，外界因素使MOS管中鸟嘴边缘产生陷阱电荷，当电荷积累达到阈值后，寄生MOS管效应导致漏电流的产生。
反相器作为数字集成电路设计中的基本模块，其性能对数字电路系统有直接的影响，而外界因素所引起MOSFET参数的改变，进一步导致反相器的关键参数的漂移。附图1所示为常见的普通反相器，通常情况下，其对应的噪声容限为：
低电平噪声容限：
NM0=V01≈Vtn0 (1)
高电平噪声容限：
NM1=Vdd-V10≈ |Vtp0| (2)
其中Vtn0为NMOS管的阈值电压，Vtp0为PMOS管的阈值电压。
当受到外界因素作用时，NMOS管的阈值电压减小了ΔVthn，PMOS管的阈值电压增大了ΔVthp，此时，MOSFET对应的阈值电压为：
NMOS管：
Vtn’=Vtn0-ΔVtn (3)
PMOS管：
|Vtp’|=|Vtp0|+ΔVtp (4)
此时，普通反相器的噪声容限变为：
低电平噪声容限：
NM0=V01’≈Vtn0-ΔVtn (5)
高电平噪声容限：
NM1=Vdd-V10’≈|Vtp0|+ΔVtp (6)
上述推导公式表明外界因素的作用引起SiO2和界面中的电荷积累会导致反相器的低电平噪声容限减小，而高电平噪声容限增大，进而引起普通反相器传输特性曲线向左偏移。同时，当反相器输出为高电平时，NMOS管存在的漏电流会导致反相器的输出高电平下降。针对上述问题，有必要采取相应措施进行改善。
发明内容
本发明为解决上述技术问题提供了一种抗参数漂移反相器，可以有效解决由外界因素所导致的反相器的参数漂移，包括：低电平噪声容限减小、输出高电平下降和传输特性曲线漂移。
为了解决上述问题，本发明的技术方案如下：
一种抗参数漂移反相器，其特征在于：包括一个PMOS管P0和四个NMOS管N0、N1、N2、N3和N4，其中PMOS管P0和NMOS管N0构成主反相器，主反相器对输入信号进行反相；NMOS管N1为控制管，NMOS管N2和N3为电流镜结构，NMOS管N1、N2和N3共同构成补偿支路；NMOS管N4为补偿管。
所述主反相器的PMOS管P0的源端接电源，PMOS管P0的栅端接输入信号，PMOS管P0的漏端接NMOS管N0的漏端，并且PMOS管P0的漏端作为主反相器的输出端，且NMOS管N0的漏端作为输出端，NMOS管N0的栅端接输入信号，NMOS管N0的源端接地。
所述补偿支路中的控制管为NMOS管N1，所述电流镜结构包括两个NMOS管N2、N3；控制管N1的漏端接电源，控制管N1的栅端接主反相器的输出端，控制管N1的源端接NMOS管N3的栅端；NMOS管N2的漏端和栅端相连并与NMOS管N3的栅端连接，NMOS管N2的源端接地，NMOS管N3的漏端接电源，NMOS管N3的源端、NMOS管N0的源端和NMOS管N4的漏端连接。
所述补偿管的NMOS管N4的漏端与主反相器的NMOS管N0的源端相连接，NMOS管N4的栅端连接输入信号，NMOS管N4的源端连接地。
控制管N1的栅端由主反相器的输出端控制，当输出为高时，NMOS管N1导通，电流镜结构工作，NMOS管N3的导通将主反相器中的NMOS管N0的源端提升到电源电压，保证NMOS管N0更有效的关闭，减小了关态漏电流，从而保证主反相器输出高电平的稳定；当输出为低时，NMOS管N1关断，电流镜结构停止工作，通过NMOS管N1控制补偿支路的工作与否，降低整个反相器的功耗。
NMOS管N1、N2和N3共同构成的补偿支路在不需要其提供补偿作用时，处于关断状态，能够降低电路整体功耗。
本发明的有益效果如下：
本发明可以有效解决由外界因素所导致的反相器的参数漂移；其中采用的补偿管提供的电压Vx可以抵消外界因素引起的主反相器中N0管的阈值电压漂移ΔVtn，有效地解决了主反相器低电平噪声容限减小、传输特性曲线左移的问题；设计的补偿支路在不需要其提供补偿作用时，处于关断状态情况下，能够降低电路整体功耗；如果合理设置补偿支路尺寸，使得Vx=ΔVtn，则能够保证反相器功能的稳定性。
附图说明
图1为传统普通的反相器的电路结构示意图；
图2为本发明的电路结构示意图；
图3为本发明用于与非门中的应用示意图。
具体实施方式
如图2所示，一种抗参数漂移反相器，包括一个PMOS管P0和四个NMOS管N0、N1、N2、N3和N4，其中P0管和N0管构成主反相器，主反相器对输入信号进行反相；N1为控制管，N2和N3为电流镜结构，N1、N2和N3共同构成补偿支路；N4为补偿管。
所述主反相器的P0的源端接电源，P0管的栅端接输入信号，P0管的漏端接N0管的漏端，并且P0管的漏端作为主反相器的输出端，且N0管的漏端作为输出端，N0管的栅端接输入信号，N0管的源端接地。
所述补偿支路中，控制管N1的漏端接电源，控制管N1的栅端接主反相器的输出端，控制管 N1的源端接N3管的栅端；N2管的漏端和栅端相连并与N3管的栅端连接，N2管的源端接地，N3管的漏端接电源，N3管的源端、N0管的源端和 N4管的漏端连接。
所述补偿管N4的漏端与主反相器N0管的源端相连接，补偿管N4的栅端连接输入信号，补偿管N4的源端连接地。
控制管N1的栅端由主反相器的输出端控制，当主反相器的输出为高电平时，控制管N1导通，电流镜结构工作，N3管的导通将主反相器中的N0管的源端提升到电源电压，保证N0管更有效的关闭，减小了关态漏电流，从而保证主反相器输出高电平的稳定；当主反相器的输出为低电平时，控制管N1关断，电流镜结构停止工作，通过控制管N1控制补偿支路的工作与否，降低整个反相器的功耗。
当补偿支路正常工作时，补偿管N4截止，N3导通，将N0与x点电压上拉至电源。当补偿支路不工作时，补偿管N4先于N0管导通，控制管N1逐渐关断，其电流减小，对应的N3管上电流减小，电流流过补偿管N4，则为N0管的源端提供了电位Vx， 主反相器的低电平噪声容限变为
NM0=Vtn’+Vx (7)
将式(1)带入上式，得到
NM0=Vtn0- ΔVtn+Vx (8)
其中，NM0为反相器的低电平噪声容限，Vtn0为未受外界因素作用时N0管的原始阈值电压，Vtn’为外界因素作用后N0管的阈值电压，ΔVtn为N0管的阈值电压变化量，Vx为x点的电压值。
从式（8）看出，N4管提供的Vx可以抵消外界因素引起的阈值电压的漂移ΔVtn，有效的解决了主反相器低电平噪声容限减小、传输特性曲线左移的问题。如果合理设置补偿支路尺寸，使得Vx=ΔVtn，则能够保证反相器功能的稳定性。
将该反相器用于与非门逻辑，得到的电路结构图如图3所示。通过四个NMOS管N2、N3、N4和N5对与非门中存在的参数漂移进行补偿，保证与非门逻辑特性的稳定。

Claims (2)

1.一种抗参数漂移反相器，其特征在于包括：
一个主反相器，用于将输入信号进行反相，包括具有输入端和输出端，输入端连接输入信号；
一个补偿支路和一个补偿管，补偿支路和补偿管一起用于补偿外界因素引起反相器的参数漂移；所述补偿支路包括控制管和电流镜结构，控制管由主反相器的输出端控制导通或关断；当控制管导通时，电流镜结构工作；当控制管关断时，电流镜结构停止工作；
所述主反相器包括一个PMOS管P0和一个NMOS管N0；所述PMOS管P0的源端接电源，PMOS管P0的栅端接输入信号，PMOS管P0的漏端接NMOS管N0的漏端，并且PMOS管P0的漏端作为主反相器的输出端，NMOS管N0的漏端作为输出端，NMOS管N0的栅端接输入信号，NMOS管N0的源端接地；
所述补偿支路中的控制管为NMOS管N1，所述电流镜结构包括两个NMOS管N2、N3，所述补偿管为一个NMOS管N4；控制管N1的漏端接电源，控制管N1的栅端接主反相器的输出端，控制管N1的源端接NMOS管N3的栅端；NMOS管N2的漏端和栅端相连并与NMOS管N3的栅端连接，NMOS管N2的源端接地，NMOS管N3的漏端接电源，NMOS管N3的源端、NMOS管N0的源端和NMOS管N4的漏端连接；NMOS管N4的漏端与主反相器的NMOS管N0的源端相连接，NMOS管N4的栅端连接输入信号，NMOS管N4的源端连接地。
2.如权利要求1所述的一种抗参数漂移反相器，其特征在于：当主反相器的输出高电平时，控制管N1导通，电流镜结构工作；当主反相器当输出低电平时，控制管N1关断，电流镜结构停止工作；通过控制管N1控制补偿支路的工作，用于降低反相器的功耗。
CN201611101887.9A 2016-12-05 2016-12-05 一种抗参数漂移反相器 Active CN108155901B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201611101887.9A CN108155901B (zh) 2016-12-05 2016-12-05 一种抗参数漂移反相器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201611101887.9A CN108155901B (zh) 2016-12-05 2016-12-05 一种抗参数漂移反相器

Publications (2)

Publication Number Publication Date
CN108155901A CN108155901A (zh) 2018-06-12
CN108155901B true CN108155901B (zh) 2023-11-24

Family

ID=62470826

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201611101887.9A Active CN108155901B (zh) 2016-12-05 2016-12-05 一种抗参数漂移反相器

Country Status (1)

Country Link
CN (1) CN108155901B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111049513B (zh) * 2019-11-29 2023-08-08 北京时代民芯科技有限公司 一种带冷备份功能的轨到轨总线保持电路

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4613772A (en) * 1984-04-11 1986-09-23 Harris Corporation Current compensation for logic gates
JPH10149678A (ja) * 1996-11-14 1998-06-02 Fujitsu Ltd Ｍｏｓトランジスタ敷居値補償回路、フリップフロップ型センスアンプ及び半導体装置
US6184704B1 (en) * 1999-02-08 2001-02-06 Tritech Microelectronics Design method for compensation of process variation in CMOS digital input circuits
CN1790217A (zh) * 2004-11-11 2006-06-21 恩益禧电子股份有限公司 具有漏电流补偿电路的半导体器件
JP2006314059A (ja) * 2005-05-09 2006-11-16 Sony Corp 半導体装置
US7388398B1 (en) * 2007-04-02 2008-06-17 Etron Technology, Inc. Inverter, NAND gate, and NOR gate irrelative to voltage, temperature, and process with an adjustable threshold
CN101262223A (zh) * 2008-03-05 2008-09-10 钰创科技股份有限公司 可调整翻转点的反相器、或非门以及与非门
CN201222719Y (zh) * 2008-05-27 2009-04-15 上海复旦微电子股份有限公司 高精准环形振荡器
CN101542905A (zh) * 2007-01-30 2009-09-23 三洋电机株式会社 反相器电路
CN105071803A (zh) * 2015-08-21 2015-11-18 东南大学 一种温度和工艺补偿型环形振荡器
CN105740564A (zh) * 2016-02-15 2016-07-06 中国工程物理研究院电子工程研究所 一种soimos管剂量率辐射spice宏模型建模法
CN206353779U (zh) * 2016-12-05 2017-07-25 中国工程物理研究院电子工程研究所 一种抗参数漂移反相器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR2781621A1 (fr) * 1998-07-21 2000-01-28 St Microelectronics Sa Amplificateur de sortie cmos independant de la temperature, de la tension d'alimentation et de la qualite de fabrication de ses transistors
US7368976B2 (en) * 2004-11-29 2008-05-06 Stmicroelectronics Pvt. Ltd. Method and apparatus for providing compensation against temperature, process and supply voltage variation

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4613772A (en) * 1984-04-11 1986-09-23 Harris Corporation Current compensation for logic gates
JPH10149678A (ja) * 1996-11-14 1998-06-02 Fujitsu Ltd Ｍｏｓトランジスタ敷居値補償回路、フリップフロップ型センスアンプ及び半導体装置
US6184704B1 (en) * 1999-02-08 2001-02-06 Tritech Microelectronics Design method for compensation of process variation in CMOS digital input circuits
CN1790217A (zh) * 2004-11-11 2006-06-21 恩益禧电子股份有限公司 具有漏电流补偿电路的半导体器件
JP2006314059A (ja) * 2005-05-09 2006-11-16 Sony Corp 半導体装置
CN101542905A (zh) * 2007-01-30 2009-09-23 三洋电机株式会社 反相器电路
US7388398B1 (en) * 2007-04-02 2008-06-17 Etron Technology, Inc. Inverter, NAND gate, and NOR gate irrelative to voltage, temperature, and process with an adjustable threshold
CN101262223A (zh) * 2008-03-05 2008-09-10 钰创科技股份有限公司 可调整翻转点的反相器、或非门以及与非门
CN201222719Y (zh) * 2008-05-27 2009-04-15 上海复旦微电子股份有限公司 高精准环形振荡器
CN105071803A (zh) * 2015-08-21 2015-11-18 东南大学 一种温度和工艺补偿型环形振荡器
CN105740564A (zh) * 2016-02-15 2016-07-06 中国工程物理研究院电子工程研究所 一种soimos管剂量率辐射spice宏模型建模法
CN206353779U (zh) * 2016-12-05 2017-07-25 中国工程物理研究院电子工程研究所 一种抗参数漂移反相器

Also Published As

Publication number Publication date
CN108155901A (zh) 2018-06-12

Similar Documents

Publication Publication Date Title
CN108494234B (zh) 适用于GaN高速栅驱动电路的浮动电源轨
US7649384B2 (en) High-voltage tolerant output driver
CN107094012B (zh) 一种电平转换电路及方法
WO2010140276A1 (ja) 入出力回路
US9059700B2 (en) Voltage translator
US7969237B2 (en) Semiconductor integrated circuit device
WO2022057366A1 (zh) 一种负压电平转换控制电路和方法
US10103261B1 (en) Transient-insensitive level shifter
US9374093B2 (en) Capacitively coupled input buffer
US7675347B2 (en) Semiconductor device operating in an active mode and a standby mode
US9397557B2 (en) Charge pump with wide operating range
JP2013090278A (ja) 出力回路
CN108155901B (zh) 一种抗参数漂移反相器
US8466722B2 (en) Startup and protection circuitry for thin oxide output stage
CN106936415B (zh) 一种低功耗应用延时电路
KR102320544B1 (ko) 레벨 쉬프터
CN108233701B (zh) 一种升降压电压转换电路
CN113285706B (zh) 一种电压电平转换电路
CN210168022U (zh) 多输入的开漏输出电路
TWI630794B (zh) 位準移位電路及整合電路
CN206353779U (zh) 一种抗参数漂移反相器
US7746146B2 (en) Junction field effect transistor input buffer level shifting circuit
JP2020161982A (ja) 論理回路
US8723581B1 (en) Input buffers
CN110708056B (zh) 一种输入缓冲电路和输入缓冲方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant