JPH0348520A - アナログスイッチ回路 - Google Patents

アナログスイッチ回路

Info

Publication number
JPH0348520A
JPH0348520A JP18414389A JP18414389A JPH0348520A JP H0348520 A JPH0348520 A JP H0348520A JP 18414389 A JP18414389 A JP 18414389A JP 18414389 A JP18414389 A JP 18414389A JP H0348520 A JPH0348520 A JP H0348520A
Authority
JP
Japan
Prior art keywords
inverter
transistor
gate
channel
switch
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP18414389A
Other languages
English (en)
Inventor
Sukebumi Tokuriki
徳力 資文
Katsuya Ishikawa
勝哉 石川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP18414389A priority Critical patent/JPH0348520A/ja
Publication of JPH0348520A publication Critical patent/JPH0348520A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Electronic Switches (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔概要〕 アナログスイッチ回路に関し、 リーク電流を防止して性能向上を図ることのできるアナ
ログスイッチ回路を提供することを目的とし、 PチャネルおよびNチャネルの各MISトランジスタか
らなるメインスイッチにより伝送信号のスイッチングを
行うとともに、伝送信号の入出力ラインの少なくとも一
方とメインスイッチを構成するNチャネルMISトラン
ジスタのバックゲートとの間にPチャネルおよびNチャ
ネルの各MISトランジスタからなるバックゲート制御
用スイッチを介挿し、さらに、メインスイッチを構或す
るNチャネルMOSトランジスタのバックゲートと低電
位電源との間にプルダウン用のMISトランジスタを介
挿し、インバータを含むコントロール回路によりコント
ロール信号の非反転および反転信号を生或して前記各M
ISトランジスタのゲートに供給し、各MISトランジ
スタのオン・オフを行うアナログスイッチ回路において
、前記コントロール回路に、しきい値の異なる複数のイ
ンバータを設け、少なくとも一方のインバータを介して
バックゲート制1B用スイッチのMISトランジスタの
ゲートにコントロール信号を供給し、他方のインバータ
を介してプルダウン用のMISトランジスタのゲートに
コントロール信号を供給するように構成する。
〔産業上の利用分野〕
本発明は、アナログスイッチ回路に係り、詳しくは、M
ISトランジスタを用いたアナログスイッチ回路に関す
る。
Mr.トランジスタ、例えばMOSトランジスタは、ゲ
ート電流が流れない、直流的なオフセット電圧をもたな
いという点で、アナログスイッチ(analog sw
itch )に適している。NMOSt−ランジスタの
場合は、ゲート電圧よりトランジスタのしきい値電圧V
TIIだけ低い信号までしかスイッチできないが、CM
OSスイッチの場合は、ほぼゲート電圧までの信号をス
イッチできる。オン抵抗とオフ抵抗の比は3X10’以
上とれるが、オン抵抗(on resistance 
)そのものが大きいので電流を流すスイッチには適さな
い。
近年、Bi−CMOSプロセス等を用いたICも増え、
アナログスイッチもスピードや耐圧等が要求されるよう
になってきた。特に、スイッチング周波数が高く双方向
に流れ出るリーク電流の少ないスイッチが要求されてい
る。このためスイッチング時の同時オンによる貫通電流
を少しでも小さく抑える必要がでてきている。
〔従来の技術〕
従来のアナログスイッチ回路としては、例えば、第3図
に示すようなものがある。同図において、Ql 、Qz
はPチャネルおよびNチャネルからなりメインスイッチ
のバックゲートをコントロールする一方のMOSトラン
ジスタ、Q3 、Q4はメインスイッチを構成するMO
Sトランジスタ、Q,、Q6はメインスイッチのバック
ゲートをコントロールする他方のMOSトランジスタ、
Q,はMOSトランジスタQr ,Qz 、Qs 、Q
aを介してMOSトランジスタQ4のバソクゲート電位
を制御するプルダウン用のMOSトランジスタ、1、2
はコントロール信号CONTを反転等するインバータで
ある。また、VDDは高電位電源、VSSは低電位電源
、I/Oは入出力ラインである。
このようなアナログスイッチ回路では、コントロール信
号CONTのレベルC,が第4図に示すように“H″レ
ベルに立上るとメインスイッチを構或するMOSトラン
ジスタQ. 、Q4の各ゲートへ互いに逆相の電位が印
加されて共にオンし、スイッチング動作をする。このと
き、バックゲートコントロール用のMOSトランジスタ
Q, 、Q.およびMOSトランジスタQs 、Q.は
同時にオンし、NチャネルであるMOSトランジスタQ
4のバックゲート電位が低電位VSSから入出力ライン
I/Oの電位へと変化していき最終的に入出力ラインI
/Oの電位と同じになる。これは、MOSトランジスタ
Q4がオンする過程でそのバックゲート電位が深く維持
されたまま(■3,のまま)であると、スイッチングの
動作スピードが遅くなるのを防ぐためであり、またいわ
ゆるオン抵抗を小さくするためである。なお、MOSト
ランジスタQI1Q2とMoSトランジスタQ5、Q6
の2組を設けているのは、何れの入出力ラインI/Oか
ら信号が入力しても対処できるようにするためである。
〔発明が解決しようとする課B] しかしながら、このような従来のアナログスイッチ回路
にあっては、バックゲートコントロール用のMOSトラ
ンジスタQ, 、Q.およびMOSトランジスタQ. 
、Q.とプルダウン用のMOSトランジスタQ,に対し
てPチャネル形とNチャネル形で互いに逆位相の電位を
ゲートに加えてスイッチングさせる構或であるが、特に
MOSトランジスタQ,、MOSトランジスタQ,が共
にオンする期間が存在し、これがリーク電流となり性能
低下を招くという問題点があった。
すなわち、第4図に問題点に関連する部分のタイミング
チャートを示すように、■区間ではM○Sトランジスタ
Q5がオフのためリークしないが、■区間に移るとコン
トロール信号CONTをインバータ1を介して反転させ
た信号C!lがMOSトランジスタQ7およびMOSト
ランジスタQ,の各ゲートに加わるため、MOSトラン
ジスタQ7がオフする前にMOSトランジスタQ,がオ
ンするので、入出力ラインI/Oから低電位VtX側に
矢印で示すようにリーク電流が流れる。区間■ではMO
SトランジスタQ7がオフしてリークせず、コントロー
ル{K号CONTのレベルCAが再び“L゛′に下がる
区間■に至るMOSトランジスタQ,がオフする前にM
OSトランジスタQ,がオンし、同様にリーク電流が流
れる。そして、区間■ではMOSトランジスタQ,がオ
フするためリークしない。
このように、少なくても区間■■においてMOSトラン
ジスタQ5、Q,が共にオンするので、リーク電流が存
在し、これはMOSトランジスタQ. 、Q.のスイッ
チング周波数が高くなると人出力ラインI/Oの信号に
大きな影響を与え、例えばホールドアンプや積分器(特
に容量の小さいもの)にアナログスイッチを用いた場合
、信号処理に誤差を生じ性能が低下するという問題点が
発生する。
マタ、コントロール信号CONTのレベル変化が遅い場
合もMOSトランジスタQ,、Q,のオン時間が長くな
り、上記同様の不具合がある。
なお、上記の例は、第3図中右側の入出力ラインI/O
からリーク電流が低電位VSS側に流れる例であるが、
これに限らず、例えば図中左側の入出力ラインI/Oか
らMOSトランジスタQ1、Q2を介して電流が流れる
場合も同様の問題点がある。
そこで本発明は、リーク電流を防止して性能向上を図る
ことのできるアナログスイッチ回路を提供することを目
的としている. 〔課題を解決するための手段〕 本発明によるアナログスイッチ回路は上記目的のため、
PチャネルおよびNチャネルの各MISトランジスタか
らなるメインスイッチにより伝送信号のスイッチングを
行うとともに、伝送信号の入出力ラインの少なくとも一
方とメインスイッチを構或するNチャネルMISトラン
ジスタのバックゲートとの間にPチャネルおよびNチャ
ネルの各MISI−ランジスタからなるバックゲート制
御用スイッチを介挿し、さらに、メインスイソチを構或
するNチャネルMOSトランジスタのバックゲートと低
電位電源との間にプルダウン用のMISトランジスタを
介挿し、インバータを含むコントロール回路によりコン
トロール信号の非反転および反転信号を生或して前記各
MISトランジスタのゲートに供給し、各MISトラン
ジスタのオン・オフを行うアナログスイッチ回路におい
て、前記コントロール回路に、しきい値の異なる複数の
インバータを設け、少なくとも一方のインバータを介し
てバックゲート制御用スイッチのMISトランジスタの
ゲートにコントロール信号を供給し、他方のインバータ
を介してプルダウン用のMISトランジスタのゲートに
コントロール信号を供給するようにしている。
〔作用〕
本発明では、コントロール回路にしきい値の異なる複数
のインバータが設けられ、各インバータを別々に介して
バックゲート制御用スイッチのMIsトランジスタのゲ
ートおよび低電位電源までプルダウンするMISトラン
ジスタのゲートにコントロール信号が供給される。
したがって、上記各MISトランジスタのゲートに加わ
る電位に時間差が生じて同時オンの瞬間がなくなり、リ
ーク電源の発生が抑えられる。
〔実施例〕
以下、本発明を図面に基づいて説明する。
第1、2図は本発明に係るアナログスイッチ回路の一実
施例を示す図である。第l図はアナログスイッチ回路の
回路図であり、この図において、Q. 、Q.はPチャ
ネルおよびNチャネルからなりメインスイッチを構成し
て伝送信号のスイッチングを行うMOSトランジスタ、
Q, 、Q.は入出力ラインI/Oの一方とメインスイ
ッチを構成するNチャネルMOSトランジスタQ4のバ
ックゲートとの間に介挿され、バックゲート制御用スイ
ッチを構或するPチャネルおよびNチャネルのMOSト
ランジスタ、Qs ,Q.も同じくバックゲート制御用
スイッチを構或するPチャネルおよびNチャネルのMO
Sトランジスタで、他方の人出力ラインI/OとMOS
トランジスタQ4のバックゲートとの間に介挿されるも
の、Q,はMOSトランジスタQ4のバックゲートと低
電位電源VSSとの間に介挿されたプルダウン用のMO
Sトランジスタである。
また、10はコントロール回路であり、コントロール回
路IOはインバータ11〜13により構威される。
インバータ11およびインバータ12にはコントロール
信号CONTが入力されており、インバータ1lは高い
スレショルドレベルVTR(Lきい値)ヲ有し、インバ
ータ12は低いスレショルドレベルVTHを有している
。コントロール信号CONTはインバータ11およびイ
ンバータl3を介して非反転のままで(遅延はあるが)
MOS トランジスタQ2、Q. 、Q.の各ゲートに
供給されるとともに、インバータ1lを介してQ,,Q
. 、Qsの各ゲートに供給され、さらにインバータ1
2を介してMOSトランジスタQ7のゲートに供給され
る。
以上の構成において、第2図にタイミングチャートを示
すよう、にコントロール信号CONTのレベルCAが“
H′レベルに立上るとメインスイッチを構成するMOS
トランジスタQ. 、Q4が共にオンしてスイッチング
により人出力ラインを通して信号の伝送が行われる。こ
のとき、リーク電流に関連する部分に着目すると、次の
ようになる。
すなわち、コントロール信号CONTが入ると、まず先
にスレショルドレベルViHの低いインバータ12が動
作してその出力電位Ccが反転し、その後スレショルド
レベルVTHの高いインバータ11が動作してその出力
電位C.が反転する。したがって、MOSI−ランジス
タQ,が先にオフし、それからMOSトランジスタQ,
がオンするため、第2図に斜線で示すようにMOSトラ
ンジスタQ,、Q7が共にオフする区間が存在し、入力
出ラインI/OよりMOSトランジスタQ,を介して低
電位電源VSS側へ電流が流れるパス(第1図中の矢印
のバス)がなくなり、リーク電流を防止することができ
る。したがって、コントロール信号のレベル変化が遅い
場合やMOSトランジスタQ,、Q4のスイッチング周
波数が高くなってもリーク電流が防止されることから、
入出力ラインI/Oの信号に影響を与えることがなく、
アナログスイッチ回路としての性能向上を図ることがで
きる。
その結果、例えば本実施例のアナログスイッチ回路をホ
ールドアンプや積分器に用いた場合でも信号処理に誤差
が発生せず、処理性能が向上する。
また、本実施例では上記結果を得るための構或が簡単で
あるという利点がある。
なお、上記実施例は第1図右側の入出力ラインI/Oか
らのリーク電流を防止する例として説明しているが、左
側の入出力ラインI/OからMOSトランジスタQ.,
Q.を介して流れるリーク電流の発生も防止することが
できるのは勿論である。
また、上記実施例ではコントロール回路にインバータを
使用しているが、このインバータの機能は、例えば二人
カ〜三入力のナンドゲートの入力端子ヲシコートシてス
レシゴルドレベルの違いを作り出すような回路を用いて
もよい。また、同様の考え方でMOSトランジスタQ,
、Q.のスレショルドレベルを変えても動作としては同
じである。
〔発明の効果〕
本発明によれば、信号伝送のスイッチング時にリーク電
流の発生を防止することができ、スイッチング性能を向
上させることができる。
【図面の簡単な説明】
第1、2図は本発明に係るアナログスイッチ回路の一実
施例を示す図であり、 第1図はその回路図、 第2図はそのタイξングチャート、 第3、4図は従来のアナログスイッチ回路を示す図であ
り、 第3図はその回路図、 第4図はそのタイ ミングチャートである。 Q.  、Q. 、Q,、Q. ・・・・・・MOSトランジスタ(バックゲート制御用
スイッチ)、 Q.、Q.・・・・・・MOSトランジスタ(メインス
イッチ)、 Q,・・・・・・プルダウン用のMOSトランジスタ、
10・・・・・・コントロール回路、 11〜13・・・・・・インバータ。 G(i5

Claims (1)

  1. 【特許請求の範囲】  PチャネルおよびNチャネルの各MISトランジスタ
    からなるメインスイッチにより伝送信号のスイッチング
    を行うとともに、 伝送信号の入出力ラインの少なくとも一方とメインスイ
    ッチを構成するNチャネルMISトランジスタのバック
    ゲートとの間にPチャネルおよびNチャネルの各MIS
    トランジスタからなるバックゲート制御用スイッチを介
    挿し、 さらに、メインスイッチを構成するNチャネルMOSト
    ランジスタのバックゲートと低電位電源との間にプルダ
    ウン用のMISトランジスタを介挿し、 インバータを含むコントロール回路によりコントロール
    信号の非反転および反転信号を生成して前記各MISト
    ランジスタのゲートに供給し、各MISトランジスタの
    オン・オフを行うアナログスイッチ回路において、 前記コントロール回路に、しきい値の異なる複数のイン
    バータを設け、 少なくとも一方のインバータを介してバックゲート制御
    用スイッチのMISトランジスタのゲートにコントロー
    ル信号を供給し、他方のインバータを介してプルダウン
    用のMISトランジスタのゲートにコントロール信号を
    供給するようにしたことを特徴とするアナログスイッチ
    回路。
JP18414389A 1989-07-15 1989-07-15 アナログスイッチ回路 Pending JPH0348520A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP18414389A JPH0348520A (ja) 1989-07-15 1989-07-15 アナログスイッチ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP18414389A JPH0348520A (ja) 1989-07-15 1989-07-15 アナログスイッチ回路

Publications (1)

Publication Number Publication Date
JPH0348520A true JPH0348520A (ja) 1991-03-01

Family

ID=16148123

Family Applications (1)

Application Number Title Priority Date Filing Date
JP18414389A Pending JPH0348520A (ja) 1989-07-15 1989-07-15 アナログスイッチ回路

Country Status (1)

Country Link
JP (1) JPH0348520A (ja)

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327436A (ja) * 1992-05-25 1993-12-10 Toshiba Corp アナログスイッチ
JPH06169247A (ja) * 1992-11-30 1994-06-14 New Japan Radio Co Ltd アナログスイッチ
US6348831B1 (en) 1998-12-17 2002-02-19 Nec Corporation Semiconductor device with back gate voltage controllers for analog switches
DE102008023959A1 (de) * 2008-05-16 2009-12-10 Austriamicrosystems Ag Schalteranordnung und Verfahren zum schaltbaren Verbinden zweier Anschlüsse
JP2009296516A (ja) * 2008-06-09 2009-12-17 Denso Corp アナログスイッチおよびスイッチトキャパシタフィルタ
JP2014093637A (ja) * 2012-11-02 2014-05-19 Hioki Ee Corp スイッチ装置

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05327436A (ja) * 1992-05-25 1993-12-10 Toshiba Corp アナログスイッチ
JPH06169247A (ja) * 1992-11-30 1994-06-14 New Japan Radio Co Ltd アナログスイッチ
US6348831B1 (en) 1998-12-17 2002-02-19 Nec Corporation Semiconductor device with back gate voltage controllers for analog switches
DE102008023959A1 (de) * 2008-05-16 2009-12-10 Austriamicrosystems Ag Schalteranordnung und Verfahren zum schaltbaren Verbinden zweier Anschlüsse
JP2009296516A (ja) * 2008-06-09 2009-12-17 Denso Corp アナログスイッチおよびスイッチトキャパシタフィルタ
JP2014093637A (ja) * 2012-11-02 2014-05-19 Hioki Ee Corp スイッチ装置

Similar Documents

Publication Publication Date Title
JPS60114029A (ja) 差動論理回路
JPH01317022A (ja) 電源切り換え回路
JPH0362723A (ja) 出力バッファ回路
JPH0348520A (ja) アナログスイッチ回路
JPH02179121A (ja) インバータ回路
JPS594890B2 (ja) デイジタル回路
JPS62163417A (ja) 半導体集積回路装置
JPH02123826A (ja) Cmosインバータ回路
JPH01159897A (ja) センスアンプ
JPS6012352Y2 (ja) プッシュプル型ゲ−ト回路
JPS63284925A (ja) 出力バッファ回路
JPH02243015A (ja) 制御回路
JPS62194736A (ja) 半導体集積回路
JPH0353712A (ja) 入力バッファ回路
JPH01286615A (ja) 出力バッファ回路
KR920001911B1 (ko) 순간 전력소모 제거회로
JPH0567956A (ja) コンバータ回路
JPH05145385A (ja) Cmos出力バツフア回路
JPH03143017A (ja) Cmos論理回路
JPH0372715A (ja) カレントミラー型レベル変換回路
JPH01309414A (ja) バッファ回路
JPH01291517A (ja) 半導体集積回路
JPS61220199A (ja) スタテイク型シフトレジスタおよびその制御方法
JPS62231521A (ja) 半導体集積回路
JPH04369925A (ja) 論理集積回路の出力回路