JPH04369925A - 論理集積回路の出力回路 - Google Patents
論理集積回路の出力回路Info
- Publication number
- JPH04369925A JPH04369925A JP3174511A JP17451191A JPH04369925A JP H04369925 A JPH04369925 A JP H04369925A JP 3174511 A JP3174511 A JP 3174511A JP 17451191 A JP17451191 A JP 17451191A JP H04369925 A JPH04369925 A JP H04369925A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- logic integrated
- integrated circuit
- inverter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 230000005855 radiation Effects 0.000 abstract description 6
- 238000010586 diagram Methods 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
Landscapes
- Logic Circuits (AREA)
- Electronic Switches (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【０００１】
【産業上の利用分野】この発明は、論理集積回路の出力
回路に関するものであり、特にその不要輻射の低減を図
ったものに関するものである。
回路に関するものであり、特にその不要輻射の低減を図
ったものに関するものである。
【０００２】
【従来の技術】図３は従来の論理集積回路の出力回路を
示す図である。図において、１は論理集積回路本体であ
る。２はインバータであり、論理集積回路本体１の出力
端がインバータ２の入力端に接続されている。６はイン
バータであり、インバータ２の出力端がインバータ６の
入力端に接続されている。４は出力パッドであり、イン
バータ６の出力端が出力パッド４の入力端に接続されて
いる。
示す図である。図において、１は論理集積回路本体であ
る。２はインバータであり、論理集積回路本体１の出力
端がインバータ２の入力端に接続されている。６はイン
バータであり、インバータ２の出力端がインバータ６の
入力端に接続されている。４は出力パッドであり、イン
バータ６の出力端が出力パッド４の入力端に接続されて
いる。
【０００３】次に動作について説明する。論理集積回路
本体１からの信号は、例えばＬ＝１，Ｗ＝１０〜２０程
度の中ドライブ能力を持ったインバータ２によって反転
され、さらに例えばＬ＝１，Ｗ＝１００〜２００程度の
大ドライブ能力を持ったインバータ６によってさらに反
転され、出力パッド４に伝達される。つまり論理集積回
路内部の信号のドライブ能力を高めた信号が出力パッド
に出力される。
本体１からの信号は、例えばＬ＝１，Ｗ＝１０〜２０程
度の中ドライブ能力を持ったインバータ２によって反転
され、さらに例えばＬ＝１，Ｗ＝１００〜２００程度の
大ドライブ能力を持ったインバータ６によってさらに反
転され、出力パッド４に伝達される。つまり論理集積回
路内部の信号のドライブ能力を高めた信号が出力パッド
に出力される。
【０００４】
【発明が解決しようとする課題】従来の論理集積回路の
出力回路は以上のように構成されていたので、大ドライ
ブ能力インバータの貫通電流が大きく、そのため不要輻
射が発生するという問題があった。
出力回路は以上のように構成されていたので、大ドライ
ブ能力インバータの貫通電流が大きく、そのため不要輻
射が発生するという問題があった。
【０００５】この発明は、上記のような問題点を解消す
るためになされたもので、不要輻射を低減することがで
きる論理集積回路の出力回路を得ることを目的とする。
るためになされたもので、不要輻射を低減することがで
きる論理集積回路の出力回路を得ることを目的とする。
【０００６】
【課題を解決するための手段】この発明に係る論理集積
回路の出力回路は、論理集積回路本体の出力端に接続さ
れた遅延回路と、論理集積回路本体の出力端の電位に応
じて動作あるいは非動作状態となり、遅延回路の出力端
の電位を反転する電位反転回路とで回路を構成したもの
である。
回路の出力回路は、論理集積回路本体の出力端に接続さ
れた遅延回路と、論理集積回路本体の出力端の電位に応
じて動作あるいは非動作状態となり、遅延回路の出力端
の電位を反転する電位反転回路とで回路を構成したもの
である。
【０００７】
【作用】この発明における電位反転回路は、論理集積回
路本体の出力信号に応じて遅延回路の信号の電位反転を
行うため、この電位反転回路での貫通電流をなくすこと
ができ、不要輻射を低減することができる。
路本体の出力信号に応じて遅延回路の信号の電位反転を
行うため、この電位反転回路での貫通電流をなくすこと
ができ、不要輻射を低減することができる。
【０００８】
【実施例】以下、この発明の一実施例を図について説明
する。図１はこの発明の一実施例による論理集積回路の
出力回路を示す。図において、論理集積回路本体１とイ
ンバータ２と出力パッド４は従来例におけるものと同等
である。３は遅延回路であり、この遅延回路３はインバ
ータ３１，３２が相互に直列に接続されて構成されたも
のであり、合計で例えば１．６ ｎｓの遅延時間を有す
るものである。この遅延回路３の入力端はインバータ２
の出力端に接続されている。５は第２の電位反転回路で
あり、この電位反転回路５は動作制御用ＰチャネルＭＯ
Ｓトランジスタ（以下、ＰＭＯＳと称する）５１のソー
スが電源電位Ｖｄｄに接続され、ＰＭＯＳ５２のソース
とＰＭＯＳ５１のドレインが接続され、Ｎチャネル型Ｍ
ＯＳトランジスタ（以下、ＮＭＯＳと称する）５３のド
レインがＰＭＯＳ５２のドレインに接続され、動作制御
用ＮＭＯＳ５４のドレインがＮＭＯＳ５３のソースに接
続され、ソースが接地電位ＶＳＳに接続されている。ま
た、ＰＭＯＳ５１及びＮＭＯＳ５４のゲートはインバー
タ２の出力端へ、ＰＭＯＳ５２及びＮＭＯＳ５３のゲー
トはインバータ３２の出力端に接続されている。そして
、ＰＭＯＳ５２及びＮＭＯＳ５３のドレインが出力パッ
ド４の入力端に接続されて構成されたものである。
する。図１はこの発明の一実施例による論理集積回路の
出力回路を示す。図において、論理集積回路本体１とイ
ンバータ２と出力パッド４は従来例におけるものと同等
である。３は遅延回路であり、この遅延回路３はインバ
ータ３１，３２が相互に直列に接続されて構成されたも
のであり、合計で例えば１．６ ｎｓの遅延時間を有す
るものである。この遅延回路３の入力端はインバータ２
の出力端に接続されている。５は第２の電位反転回路で
あり、この電位反転回路５は動作制御用ＰチャネルＭＯ
Ｓトランジスタ（以下、ＰＭＯＳと称する）５１のソー
スが電源電位Ｖｄｄに接続され、ＰＭＯＳ５２のソース
とＰＭＯＳ５１のドレインが接続され、Ｎチャネル型Ｍ
ＯＳトランジスタ（以下、ＮＭＯＳと称する）５３のド
レインがＰＭＯＳ５２のドレインに接続され、動作制御
用ＮＭＯＳ５４のドレインがＮＭＯＳ５３のソースに接
続され、ソースが接地電位ＶＳＳに接続されている。ま
た、ＰＭＯＳ５１及びＮＭＯＳ５４のゲートはインバー
タ２の出力端へ、ＰＭＯＳ５２及びＮＭＯＳ５３のゲー
トはインバータ３２の出力端に接続されている。そして
、ＰＭＯＳ５２及びＮＭＯＳ５３のドレインが出力パッ
ド４の入力端に接続されて構成されたものである。
【０００９】次に動作について図１の回路図と図２の電
位波形図を用いて説明する。まず、論理集積回路本体１
から図２の波形Ａが出力されてきたとする。すると、図
１のノードＢには図２のＢの波形が出る。さらに、Ｃに
は、波形Ｂより遅延回路による遅延分遅れた波形が出る
。ＢとＣがともに“Ｈ”または“Ｌ”の時にはノードＤ
にはＢとＣとを反転した信号が出力される。ところで、
波形Ｂが“Ｈ”から“Ｌ”に切り換わる時にはＮＭＯＳ
５４が非導通となり、ＰＭＯＳ５１が導通となる。 しかしながら、Ｃは遅延回路のため、ＮＭＯＳ５４が非
導通となった後で、ＮＭＯＳ５３が非導通となり、ＰＭ
ＯＳ５２が導通となる。この結果、ＰＭＯＳ５１，ＰＭ
ＯＳ５２，ＮＭＯＳ５３，ＮＭＯＳ５４が同時に導通状
態となることがないため、大ドライブ能力の反転回路を
流れる貫通電流をなくすことができる。
位波形図を用いて説明する。まず、論理集積回路本体１
から図２の波形Ａが出力されてきたとする。すると、図
１のノードＢには図２のＢの波形が出る。さらに、Ｃに
は、波形Ｂより遅延回路による遅延分遅れた波形が出る
。ＢとＣがともに“Ｈ”または“Ｌ”の時にはノードＤ
にはＢとＣとを反転した信号が出力される。ところで、
波形Ｂが“Ｈ”から“Ｌ”に切り換わる時にはＮＭＯＳ
５４が非導通となり、ＰＭＯＳ５１が導通となる。 しかしながら、Ｃは遅延回路のため、ＮＭＯＳ５４が非
導通となった後で、ＮＭＯＳ５３が非導通となり、ＰＭ
ＯＳ５２が導通となる。この結果、ＰＭＯＳ５１，ＰＭ
ＯＳ５２，ＮＭＯＳ５３，ＮＭＯＳ５４が同時に導通状
態となることがないため、大ドライブ能力の反転回路を
流れる貫通電流をなくすことができる。
【００１０】なお、上記実施例では遅延回路として、イ
ンバータ３１とインバータ３２の２個のインバータから
なるものを示したが、このインバータの個数は４個でも
６個でも、偶数個のインバータが直列に接続されていれ
ばよく、上記実施例と同等の効果を奏する。
ンバータ３１とインバータ３２の２個のインバータから
なるものを示したが、このインバータの個数は４個でも
６個でも、偶数個のインバータが直列に接続されていれ
ばよく、上記実施例と同等の効果を奏する。
【００１１】
【発明の効果】以上のように、この発明に係る論理集積
回路の出力回路によれば、論理集積回路本体の出力端を
電位反転回路の一方の入力端と遅延回路の入力端に、遅
延回路の出力端を電位反転回路の他方の入力端に接続す
るように構成したので、電位反転回路の貫通電流をなく
すことができ、その不要輻射の低減を図ることができる
。
回路の出力回路によれば、論理集積回路本体の出力端を
電位反転回路の一方の入力端と遅延回路の入力端に、遅
延回路の出力端を電位反転回路の他方の入力端に接続す
るように構成したので、電位反転回路の貫通電流をなく
すことができ、その不要輻射の低減を図ることができる
。
【図１】この発明の一実施例による論理集積回路の出力
回路を示す図である。
回路を示す図である。
【図２】この発明の一実施例を説明するための電位波形
を示す図である。
を示す図である。
【図３】従来の論理集積回路の出力回路を示す図である
。
。
１ 論理集積回路本体
２ インバータ
３ 遅延回路
３１ インバータ
３２ インバータ
４ 出力パッド
５ 電位反転回路
５１ ＰＭＯＳ
５２ ＰＭＯＳ
５３ ＮＭＯＳ
５４ ＮＭＯＳ
６ インバータ
Claims (2)
- 【請求項１】 論理集積回路本体の出力端に接続され
た遅延回路と、上記論理集積回路本体の出力端の電位に
応じて動作あるいは非動作状態となり、上記遅延回路の
出力端の電位を反転する電位反転回路とを備えたことを
特徴とする論理集積回路の出力回路。 - 【請求項２】 上記電位反転回路は、ＣＭＯＳインバ
ータと、該ＣＭＯＳインバータを構成するＰＭＯＳトラ
ンジスタとの第１の電源間に挿入された動作制御用ＰＭ
ＯＳトランジスタと、上記ＣＭＯＳインバータを構成す
るＮＭＯＳトランジスタと第２の電源間に挿入された動
作制御用ＮＭＯＳトランジスタとを備え、上記ＣＭＯＳ
インバータの入力端を上記論理集積回路本体の出力端に
、上記動作制御用ＰＭＯＳトランジスタおよびＮＭＯＳ
トランジスタのゲートを上記遅延回路の出力端に接続し
てなることを特徴とする請求項１記載の論理集積回路の
出力回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3174511A JPH04369925A (ja) | 1991-06-18 | 1991-06-18 | 論理集積回路の出力回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP3174511A JPH04369925A (ja) | 1991-06-18 | 1991-06-18 | 論理集積回路の出力回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH04369925A true JPH04369925A (ja) | 1992-12-22 |
Family
ID=15979791
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP3174511A Pending JPH04369925A (ja) | 1991-06-18 | 1991-06-18 | 論理集積回路の出力回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH04369925A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003518799A (ja) * | 1999-12-22 | 2003-06-10 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | 小さな高調波成分を有する低電力信号ドライバ |
-
1991
- 1991-06-18 JP JP3174511A patent/JPH04369925A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003518799A (ja) * | 1999-12-22 | 2003-06-10 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | 小さな高調波成分を有する低電力信号ドライバ |
| JP4819275B2 (ja) * | 1999-12-22 | 2011-11-24 | テレフオンアクチーボラゲット エル エム エリクソン（パブル） | 小さな高調波成分を有する低電力信号ドライバ |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0693608B2 (ja) | Ｃｍｏｓ ｄ形フリツプフロツプ回路 | |
| JP2628942B2 (ja) | プルアップ抵抗コントロール入力回路及び出力回路 | |
| US6222404B1 (en) | Edge-triggered dual-rail dynamic flip-flop with an enhanced self-shut-off mechanism | |
| JPS61276197A (ja) | Ｃｍｏｓアドレス遷移検出器および回路 | |
| JP2583684B2 (ja) | プルダウン抵抗コントロール入力回路及び出力回路 | |
| JPH03192915A (ja) | フリップフロップ | |
| US6437604B1 (en) | Clocked differential cascode voltage switch with pass gate logic | |
| JPH09180452A (ja) | メモリのアドレス遷移検出回路 | |
| JPH04369925A (ja) | 論理集積回路の出力回路 | |
| JPH0685497B2 (ja) | 半導体集積回路 | |
| JPH06343025A (ja) | シュミット・トリガ回路 | |
| JPH10135818A (ja) | 入力回路 | |
| JP3225903B2 (ja) | 出力回路 | |
| JPS62194736A (ja) | 半導体集積回路 | |
| JP2938589B2 (ja) | 半導体集積回路 | |
| JPH0777344B2 (ja) | 出力バッファ回路 | |
| JP3057739B2 (ja) | 半導体集積回路 | |
| JPH05167424A (ja) | 出力バッファ回路 | |
| JP2644368B2 (ja) | 入力信号バッファ回路 | |
| JPH05152905A (ja) | 半導体装置 | |
| JP2663694B2 (ja) | 半導体メモリ装置の出力回路 | |
| JPS63275223A (ja) | 出力バツフア−回路 | |
| JPH0431630Y2 (ja) | ||
| JPH05199099A (ja) | 出力バッファ回路 | |
| JPS61173518A (ja) | 信号断検出回路 |