JPS6012352Y2 - プッシュプル型ゲ−ト回路 - Google Patents

Description

【考案の詳細な説明】 本考案は２つのトランジスタを直列接続して、各制御電
極に相補関係にある信号を印加するプッシュプル型ゲー
ト回路に関するものである。

従来、この種のプッシュプル型ゲート回路はファンアウ
トが大きく、かつ定常状態では電流が流れず低消費電力
であるという利点があるので、電子回路中で広く用いら
れている。

しかしながら、一つの定常状態に移行する過渡状態にお
いては、２つのトランジスタがいづれも導通する期間が
存在し、この期間に過大な電流が流れるという欠点があ
った。

本考案の目的は、このような過渡状態においても過大な
電流が流れることのないプッシュプル型ゲート回路を提
供することにある。

本考案によれば、典型的にはエンハンスメント型電介効
果トランジスタである２つのトランジスタを直列に接続
し、一方のトランジスタのゲート等の制御電極に入力端
から遅延回路を介して信号を加え、他方のトランジスタ
の制御電極には前述の遅延回路の入出力端の信号を正論
理のＮＡＮＤ回路に加えその出力信号を加え、２つのト
ランジスタの共通接続端から出力を取り出すプッシュプ
ル型ゲート回路を得る。

本考案によれば、２つのトランジスタのうち導通状態に
あるトランジスタが遮断状態に変化した後、他方のトラ
ンジスタが導通状態に移行するので、２つのトランジス
タが共に導通状態にある期間はなく、このため、出力が
変化する過渡期に過大電流が流れることはない。

次に図面を参照して本考案をより詳細に説明する。

第１図は従来用いられているプッシュプル型ゲート回路
の基本形の一例であり、第２図は第１図における動作波
形である。

入力端１に加えられる入力信号はエンハンスメント型電
界効果トランジスタのゲートに加えられる、一方インバ
ータ２でもって入力信号を反転しその信号をエンハンス
メント型電界効果トランジスタ４のゲートに加え、これ
ら電界効果トランジスタ３のドレインとｍ界効果トラン
ジスタ４のソースとの共通接続点に出力端２が接続され
ている。

電界効果トランジスタ３のソースと電界効果トランジス
タ３，４の基板は接地電位等の基準電位レベルに接続さ
れ、電界効果トランジスタ４のドレインは任意の電源■
に接続されている。

第２図において、Ａは第１図の入力端１すなわち電界効
果トランジスタ３のゲート電極の電位変化、Ｂは電界効
果トランジスタ４のゲート電極における電位変化をそれ
ぞれ示し、Ｏは基準電位レベルＶ。

は任意の論理動作電位レベルＶＴは電界効果トランジス
タ３，４の閾値電位レベルをそれぞれ示している。

動作を簡単に説明すれば、ます時亥り以前においてはト
ランジスタ３は非導通、トランジスタ４は導通となって
おり、電源からは電流が流れない。

次に、時刻ちから入力端１における入力信号レベルが変
化し電位レベル■。

に移行しはじめる。

時刻桜まではトランジスタ３，４の動作状態の変化は無
いが、時刻ｔ２で入力信号が閾値レベル■アに達するの
でそれ以後インバータ２の出力電圧すなわちトランジス
タ４のゲート電極の電圧レベルが第２図Ｂに示すように
変化して基準電位レベルに移行しはじめると共にトラン
ジスタ３が導通しはじめる。

その後時刻もでトランジスタ４が非導通となり以後は出
力端５における電位状態は時刻ち以前の状態とは逆とな
って安定し、電源からは電流は流れない。

ところで、時刻ｔ２とｔ３の間においてはトランジスタ
３，４は共に導通状態にあり、かなりの電流が電源から
流れてしまい、消費電力が多くなる。

これは電池駆動される回路等、低消費電力を要求される
回路には不適当である。

第３図は本考案の一実施例であり、第４図は第３図にお
ける動作波形である。

入力信号が印加される入力端１１はＮＡＮＤゲート１２
の一方の入力に接続されるとともにインバータ１６．１
７が直列接続された遅延回路１８に接続されている。

ＮＡＮＤゲート１２は２人力正論理ＮＡＮＤ回路であり
他方の入力は遅延回路１８の出力が加えられている。

遅延回路１８の出力はエンハンスメント型電界効果トラ
ンジスタ１３のゲート電極に接続されており、ＮＡＮＤ
ゲート１２の出力はエンハンスメント型電界効果トラン
ジスタ１４のゲート電極に接続されている。

トランジスタ１３のドレインとトランジスタ１４のソー
スとは共通に接続されて出力端１５に出力を取り出して
いる。

またトランジスタ１３のソースと、トランジスタ１３，
１４の基板は例えば接地電位である基準電位レベルに接
続され、トランジスタ１４のドレインは任意の電源Ｖに
接続されている。

第４図に示す動作波形は、Ａ図が入力端１１に加わる入
力信号の電位変化でＢ図に示すｂ′はインバータ１６の
出力信号の電位変化、ｂ′はインバータ１７の出力信号
すなわち遅延回路１８の出力電位変化でそのままトラン
ジスタ１３のゲート電極における電位変化であり、Ｃは
ＮＡＮＤゲート１２の出力の電位変化、すなわちトラン
ジスタ１４のゲート電極における電位変化を示し、Ｏは
例えば接地電位である基準電位レベル、Ｖｏの任意の論
理動作レベル、ｖ丁はトランジスタ１３．１４の閾値電
位レベルである。

ここでは電源Ｖは負電源であり、また■。

も負電位であり、これらは共に論理゛０″レベルとし、
他方接地レベルを論理“ｌ“レベルとしてＮＡＮＤゲー
ト１２は論理動作を行なう。

またトランジスタ１３．１４はＰチャンネル型であり、
よってトランジスタ１３はＮＡＮＤゲートの出力がｓＯ
“レベルの時導通する。

次に動作について説明する。

時刻ｔ１□でＮＡＮＤゲート１２の出力電位Ｃとインバ
ータ１６の出力電位ｂ′が変化しはじめてＯレベルに移
行をはじめるが、まだトランジスタ１４は導通、トラン
ジスタ１３は非導通の状態を保持する。

時刻ｔ２でＮＡＮＤゲート１２の出力電位Ｃとインバー
タ１６の出力電位ｂ′が閾値レベルＶＴに達腰以後トラ
ンジスタ４は非導通となるが、この時刻ｔ１２にインバ
ータ１７の出力ｂ′はまだＯレベルにありトランジスタ
１３は非導通のままである。

時刻ｔ１３でインバータ１７の出力ｂ“が閾値レベル■
、に達し、以後トランジスタ１３が導通となり、出力端
１５における状態が反転する。

次に時刻ｔ工、で入力信号Ａが閾値レベル■、に達する
と以後インバータ１６の出力ｂ′が変化し動作レベルＶ
。

に移行しはじめるが、インバータ１７の出力ｂ″とＮＡ
ＮＤゲート１２の出力Ｃとも変化せず、トランジスタ１
３は導通、トランジスタ１４は非導通の状態を保持し、
出力端１５の状態はかわらない。

時刻ｔ□。でインバータ１６の出力ｂ′が閾値レベルＶ
Ｔに達するとインバータ１７の出力ｂ′が変化をはじめ
動作電位Ｖ。

の方向へ変化しはじめるが出力端１５の状態はなお変化
しない。

時刻ｔｉｅでインバータ１７の出力ｂ′が閾値レベルＶ
アに達し、以後ＮＡＮＤゲート１２の出力Ｃが動作電位
レベルＶ。

の方向へ変化を開始し、トランジスタ１３が非導通とな
る。

しかしトランジスタ１４はまだ非導通のままである。

次に時刻ｔ□７でＮＡＮＤゲート１２の出力Ｃのレベル
が閾値レベル■１に達すると、以後トランジスタ１４が
導通となり、出力端１５における状態が再度反転する。

以上の説明であきらかなようにインバータ１７の出力ｂ
″という入力信号Ａの適当な同相遅延信号を作ることに
より、過渡状態ｔ□□−”１３９ ｔ１４−ｔ□７間で
トランジスタ１３と１４が共に導通状態となることをさ
けることができ、したがって低インピーダンスで電源か
らトランジスタ１３．１４に電流が流れることは無い。

このため遅延回路１８による低消費電力化の効果は顕著
である。

もちろん遅延回路１８として２段のインバータをのみに
かぎらず同相出力を有する遅延回路であれば置換できる
ことはあきらかである。

次に第５図は本考案の他の実施例であり、第６図は第５
図における動作波形である。

第５図において、入力信号が印加される入力端２１には
インバータ２６．２７からなる遅延回路２８が接続され
ている。

遅延回路２８の入出力端には２人力正論理ＮＡＮＤ回路
であるＮＡＮＤゲート２２の入力が接続され、その出力
はエンハンスメント型電界効果トランジスタ２４のゲー
トに接続されている。

遅延回路２８の出力はエンハンスメント型電界効果トラ
ンジスタ２３のゲートに接続されている。

トランジスタ２３のドレインとトランジスタ２４のソー
スの共通接続点は出力端２５に接続されて出力信号が取
り出されている。

さらにディプレッション型電界効果トランジスタ２９の
ソース・ドレインはトランジスタ２３の負荷インピーダ
ンス制御のためにトランジスタ２４のソース・ドレイン
に並列に接続され、トランジスタ２４と２９のゲートに
は共にＮＡＮＤゲート２２の出力が印加されている。

またトランジスタ２３のソースとトランジスタ３，４．
５の基板は例えば接地電位である基準電位レベルに、ト
ランジスタ４，５のドレインは任意の電源■に接続され
ている。

動作波形を示す第６図においてＡは入力信号の電位変化
、Ｂは遅延回路２８の電位変化でｂ′はインバータ２６
の出力信号の電位変化、ｂ′はインバータ２７の出力信
号すなわち遅延回路２８の出力電位変化でそのままトラ
ンジスタ２３のゲート電極の電位変化となり、ＣはＮＡ
ＮＤゲート２２の出力の電位変化、すなわちトランジス
タ２４，２９のゲート電極における電位変化を示し、０
は例えば接地電位である基準電位レベル、Ｖｏは任意の
論理動作レベル、ＶＴはトランジスタ２３，２４におけ
る閾値電位である。

次に動作について説明する。

時刻ｔ２□でＮＡＮＤゲート２２の出力Ｃおよびインバ
ータ２６の出力ｂ′が基準電位レベルの方向に変化しは
じめるがまだトランジスタ２４は導通、トランジスタ２
３は非導通の状態を保持する。

時刻ｔ２゜でＮＡＮＤゲート２２の出力Ｃとインバータ
２６の出力ｂ′は閾値レベルＶアに達腰以後トランジス
タ２４は非導通となるが、この時刻ｔ２□にインバータ
２７の出力ｂ′はまだ基準電位レベルにあり、トランジ
スタ２３は非導通のままである。

時刻部でインバータ２７の出力ｂ″が閾値レベルＶＴに
達し以後トランジスタ２３が導通となり出力端２５にお
ける状態が反転する。

このときトランジスタ２９はなお導通状態であるが、イ
ンピーダンスが比較的高いので出力端２５における状態
には悪影響を及ぼさない。

次に時刻ｔ２４で入力信号Ａが閾値レベルＶＴに達する
と、以後インバータ２６の出力ｂ′が動作電位レベル■
。

の方向に変化をはじめるがＮＡＮＤゲート２２の出力Ｃ
とインバータ２７の出力ｂ”はとも変化せず、トランジ
スタ２３は導通、トランジスタ２４は非導通の状態を保
持し出力端２５の状態はかわらない。

時刻ｔ２５でインバータ２６の出力ｂ′が閾値レベル■
１に達するとインバータ２７の出力ｂ′が動作電位レベ
ルＶ。

方向へ変化をしはじめるが出力端２５の状態はなお変化
しない。

時刻ｔ２６でインバータ２７の出力ｂ′が閾値レベルｖ
Ｔに達し、以後ＮＡＮＤゲート２２の出力Ｃが動作電位
レベル■。

の方向へ変化を開始し、トランジスタ２３が非導通とな
る。

しかしトランジスタ２４はまだ非導通のままである。

次に時刻ｔ４でＮＡＮＤゲート２２の出力Ｃのレベルが
閾値レベルに達すると、以後トランジスタ２４が導通と
なり出力端２５における状態が再度反転する。

以上の説明であきらかなようにインバータ２７の出力ｂ
′という入力信号Ａの適当な同相遅延信号をつくること
により過渡状態ｔ２１〜ｔ２３９ ｔ２４〜ｔ２７間で
トランジスタ２３と２４が共に導通状態になることがで
き、したがって低インピーダンスでトランジスタ２３．
２４に電源から電流が流れることは無い。

遅延回路２８による低消費電力化の効果は顕著である。

以上に本考案のいくつかの実施例を説明したが本考案は
上記実施例に限られるものではなく、遅延回路としては
インバータを４段、６段というように入出力間の信号が
同相になるように任意の数置列に接続しても、またイン
バータ以外のものであっても良い。

またトランジスタは電界効果トランジスタに限らず、バ
イポーラトランジスタであっても良い。

【図面の簡単な説明】

第１図は従来のプッシュプル型ゲート回路の回路図、第
２図Ａ、 Ｂはその各部の電位波形図である。 第３図は本考案の一実施例によるプッシュプル型ゲート
回路の回路図、第４図はその各部の電位波形図である。 第５図は本考案の他の実施例によるプッシュプル型ゲー
ト回路の回路図、第６図はその各部の電位波形図である
。 １．１１．２１・・・・・・入力端、２． １２．２２
・・・・・・ＮＡＮＤゲート、３． １３，２３，４．
１４．２４・・・・・・エンハンスメント型電界効果
トランジスタ、２９・・・・・・ディプレッション型電
界効果トランジスタ、５．１５．２５・・・・・・出力
端、６．１６゜２６．７．１７．２７・・・・・・イン
バータ、８，１８．２８・・・・・・遅延回路。

Claims (1)

【実用新案登録請求の範囲】
1. 同一チャンネル型の第１のトランジスタと第２のトラン
   ジスタとを直列に接続し、両トランジスタを１個の入力
   端子から入力される入力信号及びこれの逆相信号で駆動
   することによってその直列接続点から出力を取り出すよ
   うにしたプッシュプル型ゲート回路において、前記第１
   のトランジスタには遅延回路を介して所定期間遅延せし
   めた信号を入力し、前記第２のトランジスタには前記遅
   延回路の入力信号とその出力信号とを入力とし、該入力
   信号と出力信号との論理レベルが異なる時および両信号
   が前記第１のトランジスタをオンせしめる論理レベルの
   時、前記第２のトランジスタをオフせしめ、一方前記両
   信号が前記第１のトランジスタをオフせしめる論理レベ
   ルの時前記第２のトランジスタをオンせしめるような信
   号を発生する制御回路の出力を入力するようにしたこと
   を特徴とするプッシュプル型ゲート回路。