JP2009296516A - アナログスイッチおよびスイッチトキャパシタフィルタ - Google Patents
アナログスイッチおよびスイッチトキャパシタフィルタ Download PDFInfo
- Publication number
- JP2009296516A JP2009296516A JP2008150468A JP2008150468A JP2009296516A JP 2009296516 A JP2009296516 A JP 2009296516A JP 2008150468 A JP2008150468 A JP 2008150468A JP 2008150468 A JP2008150468 A JP 2008150468A JP 2009296516 A JP2009296516 A JP 2009296516A
- Authority
- JP
- Japan
- Prior art keywords
- substrate potential
- state
- analog switch
- potential
- fixed
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Electronic Switches (AREA)
Abstract
【解決手段】スイッチトキャパシタフィルタ8を構成するアナログスイッチSW5の基板電位を切り替え可能に構成する。基板電位切替回路13は、キャパシタCs1からキャパシタCf1に電荷が転送される期間中には、PチャネルMOSトランジスタQp5の基板電位を電源電圧Vccに固定するとともにNチャネルMOSトランジスタQn5の基板電位を接地電位に固定する。
【選択図】図1
Description
図3は、半導体圧力センサ装置の電気的構成を示している。半導体圧力センサ装置1は、半導体圧力センサ2で検出した信号を差動増幅回路3で増幅した後、ローパスフィルタ4を通すことによって低周波成分のみを検出するように構成されている。半導体圧力センサ2は、例えばシリコン基板の一部を薄肉にしてダイアフラムを形成し、その表層部にピエゾ抵抗素子(歪み抵抗ゲージ)G1〜G4を形成したものである。
Vcc>Vref>GND …(1)
なお、演算増幅器11を正、負の2電源で動作させる場合には、基準電圧Vrefを例えば0Vにすればよい。
図6は、各部の電圧波形および信号波形を示すタイミングチャートである。上から順に第5のアナログスイッチの入出力端子間電圧、2相クロックパルスφ1、φ2、基板電位切替信号φ3を示している。本実施形態では、ローパスフィルタ4のカットオフ周波数fcを1Hzという低い周波数に設定するため、2相クロックパルスφ1、φ2の周波数fsはいずれも例えば1.5kHzとしている。
SCF8を構成するアナログスイッチSW5の基板電位を切り替え可能に構成した。そして、キャパシタCf1への電荷転送に応じてアナログスイッチSW5の両端に電位差が生じる期間中には、その基板電位を電源電圧Vccまたは接地電位に固定した。これにより、アナログスイッチSW5両端の電位差がPN接合の順方向電圧Vfを超える場合であっても、バックゲート−ソース(ドレイン)間の漏れ電流の発生を防止できる。従って、漏れ電流の影響によって、SCF8の入力電圧Vinの振幅やスルーレートが制限されてしまう事態を防止できる。
アナログスイッチSW5の両端における電荷が保存される期間S2、S3中、または、キャパシタCf1の電荷が保存される期間S4中に、基板電位切替信号φ3の立ち上げおよび立ち下げを1回ずつ行うようにした。これにより、基板電位の変化に伴い寄生容量Cp1〜Cp4蓄えられる余分な電荷をほぼ完全にキャンセルすることができる。
差動増幅回路3および演算増幅器11の動作に問題がなければ、φ3=Hレベルの時に接続されるアナログスイッチSW5の基板電位Vh(図2の電源線25に接続される電位)、Vl(図2のグランド線27に接続される電位)は、それぞれ電源電圧Vcc、接地電位GNDである必要はなく、基準電圧Vrefとの関係において、下記(2)、(3)式を満たす範囲内において適宜変更可能である。
Vh−Vref>SW5の両端に生じる電位差の最大値−Vf …(2)
Vref−Vl>SW5の両端に生じる電位差の最大値−Vf …(3)
第1〜第4および第6のアナログスイッチSW1〜SW4およびSW6についても、第5のアナログスイッチSW5と同様に、基板電位を切り替え可能な構成としてもよい。
アナログスイッチSW1〜SW6は、トレンチ分離構造を有するものでなくてもよい。
本発明は、半導体圧力センサ装置に用いられるローパスフィルタに限らず、低いカットオフ周波数を必要とするローパスフィルタ全般に適用可能である。
Claims (6)
- 入出力端子間にNチャネルMOSトランジスタとPチャネルMOSトランジスタとが並列接続されたスイッチトキャパシタフィルタ用のアナログスイッチであって、
前記NチャネルMOSトランジスタと前記PチャネルMOSトランジスタとは、同一の半導体基板に形成されており、
前記NチャネルMOSトランジスタが形成された第1領域の基板電位と前記PチャネルMOSトランジスタが形成された第2領域の基板電位とをいずれもスイッチトキャパシタフィルタでの基準電位として前記入出力端子に印加される電位に固定する第1の基板電位固定状態と、前記第1領域の基板電位を前記スイッチトキャパシタフィルタでの低電位側電源電位に固定するとともに前記第2領域の基板電位を前記スイッチトキャパシタフィルタでの高電位側電源電位に固定する第2の基板電位固定状態とを切り替え可能に構成したことを特徴とするアナログスイッチ。 - 入出力端子間にNチャネルMOSトランジスタとPチャネルMOSトランジスタとが並列接続されたスイッチトキャパシタフィルタ用のアナログスイッチであって、
前記NチャネルMOSトランジスタと前記PチャネルMOSトランジスタとは、それぞれ同一の半導体基板において底面および側面が誘電体で囲まれた領域に形成されており、
前記NチャネルMOSトランジスタが形成された第1領域の基板電位と前記PチャネルMOSトランジスタが形成された第2領域の基板電位とをいずれもスイッチトキャパシタフィルタでの基準電位として前記入出力端子に印加される電位に固定する第1の基板電位固定状態と、前記第1領域の基板電位を前記スイッチトキャパシタフィルタでの低電位側電源電位に固定するとともに前記第2領域の基板電位を前記スイッチトキャパシタフィルタでの高電位側電源電位に固定する第2の基板電位固定状態とを切り替え可能に構成したことを特徴とするアナログスイッチ。 - 演算増幅器と、第1、第2、第3のキャパシタと、第1、第2、第3、第4、第5、第6のアナログスイッチとを具備し、
前記演算増幅器の非反転入力端子に基準電圧が印加され、前記第1のアナログスイッチは信号入力端子と第1相互接続ノードとの間に、前記第4のアナログスイッチは前記第1相互接続ノードと前記基準電圧の印加ノードとの間に、前記第1のキャパシタは前記第1相互接続ノードと第2相互接続ノードとの間に、前記第2のアナログスイッチは前記第2相互接続ノードと前記基準電圧の印加ノードとの間に、前記第5のアナログスイッチは前記第2相互接続ノードと前記演算増幅器の反転入力端子との間に、前記第2のキャパシタは前記第2相互接続ノードと第3相互接続ノードとの間に、前記第3のキャパシタは前記演算増幅器の反転入力端子と前記演算増幅器の出力端子との間に、前記第3のアナログスイッチは前記第3相互接続ノードと前記基準電圧の印加ノードとの間に、前記第6のアナログスイッチは前記第3相互接続ノードと前記演算増幅器の出力端子との間にそれぞれ接続され、前記演算増幅器の出力端子から出力信号を取り出すように構成され、
前記第1〜第3のアナログスイッチがオンし且つ前記第4〜第6のアナログスイッチがオフする第1の状態と、この第1の状態に続いて前記第1〜第6のアナログスイッチがいずれもオフする第2の状態と、この第2の状態に続いて前記第1〜第3のアナログスイッチがオフし且つ前記第4〜第6のアナログスイッチがオンする第3の状態と、この第3の状態に続いて前記第1〜第6のアナログスイッチがいずれもオフする第4の状態とを繰り返すことによりフィルタ動作を実行し、
前記第5のアナログスイッチとして請求項1または2記載のアナログスイッチを用い、前記アナログスイッチを、前記第3の状態において前記第1のキャパシタから前記第2および第3のキャパシタへの電荷移動が行われる期間にあっては前記第2の基板電位固定状態で動作させ、前記第4の状態において前記第1〜第3のキャパシタの電荷が保持される期間にあっては前記第1の基板電位固定状態で動作させることを特徴とするスイッチトキャパシタフィルタ。 - 前記第5のアナログスイッチを、前記第1〜第3のキャパシタの電荷が保存されている期間中に、前記第1の基板電位固定状態から前記第2の基板電位固定状態に切り替え、さらに、前記期間中に前記第2の基板電位固定状態から前記第1の基板電位固定状態に切り替えることを特徴とする請求項3記載のスイッチトキャパシタフィルタ。
- 前記第5のアナログスイッチを、前記第2の状態の期間中に前記第1の基板電位固定状態から前記第2の基板電位固定状態に切り替え、前記第3の状態において前記電荷移動が終了した後である予め定められた時点で前記第2の基板電位固定状態から前記第1の基板電位固定状態に切り替えることを特徴とする請求項4記載のスイッチトキャパシタフィルタ。
- 前記第5のアナログスイッチを、前記第4の状態の最初に前記第2の基板電位固定状態から前記第1の基板電位固定状態に切り替えた後、前記第4の状態の最後に前記第1の基板電位固定状態から前記第2の基板電位固定状態に切り替えることを特徴とする請求項4記載のスイッチトキャパシタフィルタ。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008150468A JP5120080B2 (ja) | 2008-06-09 | 2008-06-09 | アナログスイッチおよびスイッチトキャパシタフィルタ |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008150468A JP5120080B2 (ja) | 2008-06-09 | 2008-06-09 | アナログスイッチおよびスイッチトキャパシタフィルタ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2009296516A true JP2009296516A (ja) | 2009-12-17 |
JP5120080B2 JP5120080B2 (ja) | 2013-01-16 |
Family
ID=41544231
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008150468A Expired - Fee Related JP5120080B2 (ja) | 2008-06-09 | 2008-06-09 | アナログスイッチおよびスイッチトキャパシタフィルタ |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5120080B2 (ja) |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0348520A (ja) * | 1989-07-15 | 1991-03-01 | Fujitsu Ltd | アナログスイッチ回路 |
JPH04273716A (ja) * | 1991-02-28 | 1992-09-29 | Ricoh Co Ltd | アナログスイッチ |
JPH11163647A (ja) * | 1997-11-25 | 1999-06-18 | Denso Corp | スイッチトキャパシタ回路 |
JP2000077992A (ja) * | 1998-09-01 | 2000-03-14 | Kawasaki Steel Corp | アナログスイッチ |
JP2003338745A (ja) * | 2002-05-20 | 2003-11-28 | Nec Yamagata Ltd | アナログスイッチ回路及び階調セレクタ回路 |
JP2006129075A (ja) * | 2004-10-28 | 2006-05-18 | Denso Corp | アナログスイッチおよびスイッチトキャパシタフィルタ |
-
2008
- 2008-06-09 JP JP2008150468A patent/JP5120080B2/ja not_active Expired - Fee Related
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH0348520A (ja) * | 1989-07-15 | 1991-03-01 | Fujitsu Ltd | アナログスイッチ回路 |
JPH04273716A (ja) * | 1991-02-28 | 1992-09-29 | Ricoh Co Ltd | アナログスイッチ |
JPH11163647A (ja) * | 1997-11-25 | 1999-06-18 | Denso Corp | スイッチトキャパシタ回路 |
JP2000077992A (ja) * | 1998-09-01 | 2000-03-14 | Kawasaki Steel Corp | アナログスイッチ |
JP2003338745A (ja) * | 2002-05-20 | 2003-11-28 | Nec Yamagata Ltd | アナログスイッチ回路及び階調セレクタ回路 |
JP2006129075A (ja) * | 2004-10-28 | 2006-05-18 | Denso Corp | アナログスイッチおよびスイッチトキャパシタフィルタ |
Also Published As
Publication number | Publication date |
---|---|
JP5120080B2 (ja) | 2013-01-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6823932B2 (ja) | 電圧検出装置および組電池監視システム | |
KR20100042329A (ko) | 디스플레이 구동장치 | |
EP3076143A1 (en) | Integrated electronic device comprising a temperature sensor and sensing method | |
KR101794577B1 (ko) | 입력 바이어스 전류 감소를 위한 장치 및 방법 | |
JP5648690B2 (ja) | コンパレータ及びそれを備えるad変換器 | |
JP2005354064A (ja) | 低減された寄生静電容量を備えたmosキャパシタ | |
US7372319B1 (en) | Constant boosted voltage generator circuit for feedback switches in a switched capacitor circuit | |
JP2004289802A (ja) | ローパスフィルタ及びそれを使用した半導体圧力センサ装置 | |
Dai et al. | A 300-V LDMOS analog-multiplexed driver for MEMS devices | |
TW200522508A (en) | Voltage generation circuit | |
US7385439B2 (en) | Analog switch having a minimized external flow of leakage current and switched capacitor filter incorporating the analog switch | |
US10171916B2 (en) | System and method for a high-ohmic resistor | |
JP4428813B2 (ja) | アナログ出力回路 | |
JP5120080B2 (ja) | アナログスイッチおよびスイッチトキャパシタフィルタ | |
US11150760B2 (en) | Touch analog front-end circuit and touch display apparatus thereof | |
JP3998343B2 (ja) | オフセット電圧補償回路 | |
JP2009147501A (ja) | 半導体装置 | |
JP5861909B2 (ja) | スイッチトキャパシタ積分器 | |
JP4498507B2 (ja) | 差動増幅回路および高温用増幅回路 | |
JP3405257B2 (ja) | チャージポンプ回路 | |
US7893729B2 (en) | Voltage/current conversion circuit | |
US8779850B2 (en) | Bootstrap circuit | |
JP5610023B2 (ja) | 半導体装置 | |
JPH06301800A (ja) | スイッチトキャパシタ積分器 | |
JP2023019281A (ja) | スイッチトキャパシタ回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20100623 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120419 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120424 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120620 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120925 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20121008 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151102 Year of fee payment: 3 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |