JPH06301800A - スイッチトキャパシタ積分器 - Google Patents
スイッチトキャパシタ積分器Info
- Publication number
- JPH06301800A JPH06301800A JP8711993A JP8711993A JPH06301800A JP H06301800 A JPH06301800 A JP H06301800A JP 8711993 A JP8711993 A JP 8711993A JP 8711993 A JP8711993 A JP 8711993A JP H06301800 A JPH06301800 A JP H06301800A
- Authority
- JP
- Japan
- Prior art keywords
- switch
- operational amplifier
- capacitor
- output
- input terminal
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Analogue/Digital Conversion (AREA)
- Filters That Use Time-Delay Elements (AREA)
- Compression, Expansion, Code Conversion, And Decoders (AREA)
Abstract
(57)【要約】
【目的】 スイッチトキャパシタ積分器のＣＭＯＳスイ
ッチのリーク電流が出力電圧ノイズとなることを防止
し、高精度なスイッチトキャパシタ積分器を提供する。 【構成】 第１から第５のスイッチ１〜５、第１のコン
デンサ１１、第２のコンデンサ１２、第１の演算増幅器
２１からなる従来のスイッチトキャパシタ回路に第２の
スイッチ２と全く同じ第６のスイッチ６、第２のコンデ
ンサ１２と等容量の第３のコンデンサ１３、第１の演算
増幅器２１と同じ第２の演算増幅器２２を用いて、第２
の演算増幅器２２の出力に第１の演算増幅器２１の出力
に現れる、ＣＭＯＳスイッチによるリーク電流の影響を
再現し、その第２の演算増幅器出力を第１の演算増幅器
２１の非反転入力に入力する。
ッチのリーク電流が出力電圧ノイズとなることを防止
し、高精度なスイッチトキャパシタ積分器を提供する。 【構成】 第１から第５のスイッチ１〜５、第１のコン
デンサ１１、第２のコンデンサ１２、第１の演算増幅器
２１からなる従来のスイッチトキャパシタ回路に第２の
スイッチ２と全く同じ第６のスイッチ６、第２のコンデ
ンサ１２と等容量の第３のコンデンサ１３、第１の演算
増幅器２１と同じ第２の演算増幅器２２を用いて、第２
の演算増幅器２２の出力に第１の演算増幅器２１の出力
に現れる、ＣＭＯＳスイッチによるリーク電流の影響を
再現し、その第２の演算増幅器出力を第１の演算増幅器
２１の非反転入力に入力する。
Description
【０００１】
【産業上の利用分野】この発明は、音声信号のフィルタ
リングに用いられる、スイッチトキャパシタ積分器の高
精度化に関するものである。
リングに用いられる、スイッチトキャパシタ積分器の高
精度化に関するものである。
【０００２】
【従来の技術】周知のように、抵抗をコンデンサとスイ
ッチによる等価回路に置き換え実現するスイッチトキャ
パシタの技術は、アナログフィルタ、ＤＡ変換器、発信
器、ＰＬＬなど様々な回路に応用されている（参考文献
１：スイッチトキャパシタ回路武部 幹（現代工学
社））。スイッチトキャパシタ積分器の基本構成を図２
に示す。図２に示すようにスイッチトキャパシタ積分器
はコンデンサとスイッチ１とスイッチ２を用いて抵抗を
シミュレートしている。すなわち、スイッチ１をＯＮす
るとコンデンサには（数１）に示す電荷が蓄えられる。
ッチによる等価回路に置き換え実現するスイッチトキャ
パシタの技術は、アナログフィルタ、ＤＡ変換器、発信
器、ＰＬＬなど様々な回路に応用されている（参考文献
１：スイッチトキャパシタ回路武部 幹（現代工学
社））。スイッチトキャパシタ積分器の基本構成を図２
に示す。図２に示すようにスイッチトキャパシタ積分器
はコンデンサとスイッチ１とスイッチ２を用いて抵抗を
シミュレートしている。すなわち、スイッチ１をＯＮす
るとコンデンサには（数１）に示す電荷が蓄えられる。
【０００３】
【数１】
【０００４】次にスイッチ１をＯＦＦしスイッチ２をＯ
Ｎすればコンデンサに蓄えられた電荷はコンデンサ２へ
流れ出す。この操作に要する全体の時間をＴとすると、
単位時間当たりに平均された電荷は（数２）であらわさ
れる。
Ｎすればコンデンサに蓄えられた電荷はコンデンサ２へ
流れ出す。この操作に要する全体の時間をＴとすると、
単位時間当たりに平均された電荷は（数２）であらわさ
れる。
【０００５】
【数２】
【０００６】この回路の等価的な抵抗をＲとすれば（数
３）となり等価抵抗は（数４）で表される。
３）となり等価抵抗は（数４）で表される。
【０００７】
【数３】
【０００８】
【数４】
【０００９】図２で表されるスイッチトキャパシタの基
本回路はコンデンサに寄生容量が付加されやすいので通
常図３に示すような構成で使用される。すなわち、図３
のスイッチ１と３をＯＮしスイッチ１と３をＯＦＦした
のちにスイッチ２と４をＯＮしたとすればスイッチトキ
ャパシタ積分器の出力には（数５）の電圧が現れ正相積
分器になる。
本回路はコンデンサに寄生容量が付加されやすいので通
常図３に示すような構成で使用される。すなわち、図３
のスイッチ１と３をＯＮしスイッチ１と３をＯＦＦした
のちにスイッチ２と４をＯＮしたとすればスイッチトキ
ャパシタ積分器の出力には（数５）の電圧が現れ正相積
分器になる。
【００１０】
【数５】
【００１１】またスイッチ３と４をＯＮし、スイッチ３
と４をＯＦＦした後にスイッチ１と２をＯＮすればスイ
ッチトキャパシタ積分器の出力には（数６）の電圧が現
れ逆相積分器になる。
と４をＯＦＦした後にスイッチ１と２をＯＮすればスイ
ッチトキャパシタ積分器の出力には（数６）の電圧が現
れ逆相積分器になる。
【００１２】
【数６】
【００１３】この回路をシリコンウエハー上にＬＳＩ回
路として作成した場合、通常スイッチとしては図４に示
すようなＣＭＯＳアナログスイッチが用いられる。その
場合、スイッチトキャパシタ積分器の性能を劣化させる
原因として、ＣＭＯＳアナログスイッチのリーク電流が
問題となっている。これは、ＣＭＯＳアナログスイッチ
を構成するＰＭＯＳトランジスタの基板電位がＶＤＤ
（通常＋３Ｖ〜＋１５Ｖ程度）、ＮＭＯＳトランジスタ
の電位がＶＳＳ（通常０Ｖ〜−１５Ｖ程度）であるた
め、トランジスタのドレイン端子とソース端子と基板に
より形成されるｐｎ接合にＶＤＤから逆方向飽和電流が
流れ込み、ＶＳＳへは逆方向飽和電流が流れ出す。この
飽和電流に差があれば余った電流はそれぞれドレイン端
子、ソース端子から流れ出ることになる。すなわち、Ｃ
ＭＯＳスイッチを用いて構成されるスイッチトキャパシ
タ積分器では図５に示すようにスイッチのリーク電流が
コンデンサ１２に流れ込み、スイッチトキャパシタ積分
器の出力が徐々に飽和しダイナミックレンジをはずれて
しまう。
路として作成した場合、通常スイッチとしては図４に示
すようなＣＭＯＳアナログスイッチが用いられる。その
場合、スイッチトキャパシタ積分器の性能を劣化させる
原因として、ＣＭＯＳアナログスイッチのリーク電流が
問題となっている。これは、ＣＭＯＳアナログスイッチ
を構成するＰＭＯＳトランジスタの基板電位がＶＤＤ
（通常＋３Ｖ〜＋１５Ｖ程度）、ＮＭＯＳトランジスタ
の電位がＶＳＳ（通常０Ｖ〜−１５Ｖ程度）であるた
め、トランジスタのドレイン端子とソース端子と基板に
より形成されるｐｎ接合にＶＤＤから逆方向飽和電流が
流れ込み、ＶＳＳへは逆方向飽和電流が流れ出す。この
飽和電流に差があれば余った電流はそれぞれドレイン端
子、ソース端子から流れ出ることになる。すなわち、Ｃ
ＭＯＳスイッチを用いて構成されるスイッチトキャパシ
タ積分器では図５に示すようにスイッチのリーク電流が
コンデンサ１２に流れ込み、スイッチトキャパシタ積分
器の出力が徐々に飽和しダイナミックレンジをはずれて
しまう。
【００１４】
【発明が解決しようとする課題】従って、通常はリセッ
トスイッチにより適当な間隔でスイッチトキャパシタ積
分器をリセットし出力がダイナミックレンジをはずれる
ことを防止するのであるが、この場合でもリセット間隔
に応じた鋸波状の出力信号がノイズ出力として出力され
てしまう（図６に示す）。
トスイッチにより適当な間隔でスイッチトキャパシタ積
分器をリセットし出力がダイナミックレンジをはずれる
ことを防止するのであるが、この場合でもリセット間隔
に応じた鋸波状の出力信号がノイズ出力として出力され
てしまう（図６に示す）。
【００１５】本発明はアナログスイッチのリーク電流に
よりスイッチトキャパシタ積分器に出力される、鋸波状
のノイズ成分を除去することにある。
よりスイッチトキャパシタ積分器に出力される、鋸波状
のノイズ成分を除去することにある。
【００１６】
【課題を解決するための手段】本発明のスイッチトキャ
パシタ積分器回路は第１のコンデンサと、前記第１のコ
ンデンサの一端と入力端子との間に接続される第１のス
イッチと、前記第１のコンデンサの他端に一端が接続さ
れる第２のスイッチと、前記第１のコンデンサの他端に
一端が接続される第３のスイッチと、前記第１のコンデ
ンサの一端と定電位源との間に接続される第４のスイッ
チと、前記第１のコンデンサの他端と前記定電位源との
間に接続される第５のスイッチと、反転入力端子が前記
第２のスイッチに接続される第１の演算増幅器と、前記
第１の演算増幅器の出力端と反転入力端子の間に接続さ
れる第２のコンデンサと、前記第１の演算増幅器の出力
端と前記第１の演算増幅器の反転入力端子の間に接続さ
れる第６のスイッチと、反転入力端子が前記第２のスイ
ッチに接続され、非反転入力端子が前記定電位源に接続
され、出力端子が前記第１の演算増幅器の非反転入力端
子に接続される第２の演算増幅器と、前記第２の演算増
幅器の出力端と反転入力端子の間に接続され、前記第２
のコンデンサと等容量値をもつ第３のコンデンサと、前
記第２の演算増幅器の出力端と前記第２の演算増幅器の
反転入力端子の間に接続される第７のスイッチとを備
え、第６のスイッチを常時ＯＦＦとすることを特徴とす
る。
パシタ積分器回路は第１のコンデンサと、前記第１のコ
ンデンサの一端と入力端子との間に接続される第１のス
イッチと、前記第１のコンデンサの他端に一端が接続さ
れる第２のスイッチと、前記第１のコンデンサの他端に
一端が接続される第３のスイッチと、前記第１のコンデ
ンサの一端と定電位源との間に接続される第４のスイッ
チと、前記第１のコンデンサの他端と前記定電位源との
間に接続される第５のスイッチと、反転入力端子が前記
第２のスイッチに接続される第１の演算増幅器と、前記
第１の演算増幅器の出力端と反転入力端子の間に接続さ
れる第２のコンデンサと、前記第１の演算増幅器の出力
端と前記第１の演算増幅器の反転入力端子の間に接続さ
れる第６のスイッチと、反転入力端子が前記第２のスイ
ッチに接続され、非反転入力端子が前記定電位源に接続
され、出力端子が前記第１の演算増幅器の非反転入力端
子に接続される第２の演算増幅器と、前記第２の演算増
幅器の出力端と反転入力端子の間に接続され、前記第２
のコンデンサと等容量値をもつ第３のコンデンサと、前
記第２の演算増幅器の出力端と前記第２の演算増幅器の
反転入力端子の間に接続される第７のスイッチとを備
え、第６のスイッチを常時ＯＦＦとすることを特徴とす
る。
【００１７】
【作用】本発明の構成によるスイッチトキャパシタ積分
器回路は、反転入力端子に入力されるリーク電流と全く
同様リーク電流を非反転入力端子にも入力することによ
り出力に現れるリーク電流成分を打ち消すことができ
る。
器回路は、反転入力端子に入力されるリーク電流と全く
同様リーク電流を非反転入力端子にも入力することによ
り出力に現れるリーク電流成分を打ち消すことができ
る。
【００１８】
【実施例】図１は本発明における一実施例のスイッチト
キャパシタ積分器回路である。このスイッチトキャパシ
タ積分器ではスイッチ１〜４までがスイッチトキャパシ
タ積分器のコンデンサ１１、コンデンサ１２を充放電
し、スイッチトキャパシタ積分器動作を行う。また、ス
イッチ５はスイッチトキャパシタ積分器の出力をアナロ
ググランドにリセットする。スイッチトキャパシタ積分
器動作中にはＣＭＯＳスイッチ２と、ＣＭＯＳスイッチ
５のリーク電流がコンデンサ１２に流れ込み、その影響
でスイッチトキャパシタ積分器の出力電圧は徐々に低下
することになる。
キャパシタ積分器回路である。このスイッチトキャパシ
タ積分器ではスイッチ１〜４までがスイッチトキャパシ
タ積分器のコンデンサ１１、コンデンサ１２を充放電
し、スイッチトキャパシタ積分器動作を行う。また、ス
イッチ５はスイッチトキャパシタ積分器の出力をアナロ
ググランドにリセットする。スイッチトキャパシタ積分
器動作中にはＣＭＯＳスイッチ２と、ＣＭＯＳスイッチ
５のリーク電流がコンデンサ１２に流れ込み、その影響
でスイッチトキャパシタ積分器の出力電圧は徐々に低下
することになる。
【００１９】そこで、常時ＯＦＦのスイッチ６を介して
演算増幅器２２に接続されたコンデンサ１３にリーク電
流分の電荷だけを蓄積し演算増幅器２２の出力にリーク
電流による電圧効果分だけを出力する。
演算増幅器２２に接続されたコンデンサ１３にリーク電
流分の電荷だけを蓄積し演算増幅器２２の出力にリーク
電流による電圧効果分だけを出力する。
【００２０】従って演算増幅器２２の出力を演算増幅器
２１の非反転入力端子に入力することにより演算増幅器
２１に現れるリーク電流成分を相殺できることになる。
２１の非反転入力端子に入力することにより演算増幅器
２１に現れるリーク電流成分を相殺できることになる。
【００２１】また、演算増幅器２１のリセットスイッチ
５がＯＮするときは同様に演算増幅器２のリセットスイ
ッチ７をＯＮさせ、演算増幅器２１と演算増幅器２２の
出力を同時にアナロググランドに戻す。こうすることに
よりリセットの際に演算増幅器２１に現れる鋸波状のノ
イズを防止することができる。
５がＯＮするときは同様に演算増幅器２のリセットスイ
ッチ７をＯＮさせ、演算増幅器２１と演算増幅器２２の
出力を同時にアナロググランドに戻す。こうすることに
よりリセットの際に演算増幅器２１に現れる鋸波状のノ
イズを防止することができる。
【００２２】
【発明の効果】本発明によるスイッチトキャパシタ積分
器回路によれば、出力電圧に対するＣＭＯＳスイッチの
リーク電流の影響を打ち消した積分波形が得られ出力信
号のＳ／Ｎ特性を改善できるという効果がある。
器回路によれば、出力電圧に対するＣＭＯＳスイッチの
リーク電流の影響を打ち消した積分波形が得られ出力信
号のＳ／Ｎ特性を改善できるという効果がある。
【図１】本発明におけるスイッチトキャパシタ積分器の
回路構成図
回路構成図
【図２】容量とスイッチによる抵抗の等価回路を示す図
【図３】寄生容量に不感なスイッチトキャパシタ積分器
の回路構成図
の回路構成図
【図４】ＣＭＯＳスイッチとリーク電流の関係を示す模
式図
式図
【図５】スイッチトキャパシタ積分器のリーク電流を示
す模式図
す模式図
【図６】ＣＭＯＳスイッチのリーク電流の出力信号への
影響を示す特性図
影響を示す特性図
６ 第６のスイッチ ７ 第７のスイッチ １３ 第３のコンデンサ ２２ 第２の演算増幅器
Claims (2)
- 【請求項１】第１のコンデンサと、 前記第１のコンデンサの一端と入力端子との間に接続さ
れる第１のスイッチと、 前記第１のコンデンサの他端に一端が接続される第２の
スイッチと、 前記第１のコンデンサの他端に一端が接続される第３の
スイッチと、 前記第１のコンデンサの一端と定電位源との間に接続さ
れる第４のスイッチと、 前記第１のコンデンサの他端と前記定電位源との間に接
続される第５のスイッチと、 反転入力端子が前記第２のスイッチに接続される第１の
演算増幅器と、 前記第１の演算増幅器の出力端と反転入力端子の間に接
続される第２のコンデンサと、 前記第１の演算増幅器の出力端と前記第１の演算増幅器
の反転入力端子の間に接続される前記第２のスイッチと
同形状の第６のスイッチと、 反転入力端子が前記第２のスイッチに接続され、非反転
入力端子が前記定電位源に接続され、出力端子が前記第
１の演算増幅器の非反転入力端子に接続される第２の演
算増幅器と、 前記第２の演算増幅器の出力端と反転入力端子の間に接
続され、前記第２のコンデンサと等容量値をもつ第３の
コンデンサと、 前記第２の演算増幅器の出力端と前記第２の演算増幅器
の反転入力端子の間に接続される第７のスイッチとを備
えたスイッチトキャパシタ積分器回路。 - 【請求項２】請求項１記載のスイッチトキャパシタ積分
器回路において、第６のスイッチを常時ＯＦＦとするこ
とを特徴とするスイッチトキャパシタ積分器回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8711993A JPH06301800A (ja) | 1993-04-14 | 1993-04-14 | スイッチトキャパシタ積分器 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP8711993A JPH06301800A (ja) | 1993-04-14 | 1993-04-14 | スイッチトキャパシタ積分器 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06301800A true JPH06301800A (ja) | 1994-10-28 |
Family
ID=13906074
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP8711993A Pending JPH06301800A (ja) | 1993-04-14 | 1993-04-14 | スイッチトキャパシタ積分器 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06301800A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431747B1 (ko) * | 2001-11-29 | 2004-05-17 | 주식회사 하이닉스반도체 | 스위칭 노이즈가 제거된 스위치드 커패시터 적분기 |
| US7385439B2 (en) * | 2004-10-28 | 2008-06-10 | Denso Corporation | Analog switch having a minimized external flow of leakage current and switched capacitor filter incorporating the analog switch |
| US9160291B2 (en) | 2011-04-28 | 2015-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor circuit having switching element, capacitor and operational amplifier circuit |
| WO2020240693A1 (ja) * | 2019-05-28 | 2020-12-03 | 日本電信電話株式会社 | 可変基準電圧源 |
-
1993
- 1993-04-14 JP JP8711993A patent/JPH06301800A/ja active Pending
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100431747B1 (ko) * | 2001-11-29 | 2004-05-17 | 주식회사 하이닉스반도체 | 스위칭 노이즈가 제거된 스위치드 커패시터 적분기 |
| US6803802B2 (en) | 2001-11-29 | 2004-10-12 | Hynix Semiconductor Inc. | Switched-capacitor integrator |
| US7385439B2 (en) * | 2004-10-28 | 2008-06-10 | Denso Corporation | Analog switch having a minimized external flow of leakage current and switched capacitor filter incorporating the analog switch |
| US9160291B2 (en) | 2011-04-28 | 2015-10-13 | Semiconductor Energy Laboratory Co., Ltd. | Semiconductor circuit having switching element, capacitor and operational amplifier circuit |
| WO2020240693A1 (ja) * | 2019-05-28 | 2020-12-03 | 日本電信電話株式会社 | 可変基準電圧源 |
| JPWO2020240693A1 (ja) * | 2019-05-28 | 2020-12-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2004523830A (ja) | 負荷容量によって分割された相互コンダクタンスの一定値を維持するためのバイアス回路 | |
| Herencsar et al. | New compact VM four-phase oscillator employing only single z-copy VDTA and all grounded passive elements | |
| JPH0311038B2 (ja) | ||
| JPH0846488A (ja) | 切換コンデンサ回路およびそれを用いた切換コンデンサ・フィルター | |
| JPS6213843B2 (ja) | ||
| JPH06301800A (ja) | スイッチトキャパシタ積分器 | |
| JP4487726B2 (ja) | アナログスイッチおよびスイッチトキャパシタフィルタ | |
| US6809580B2 (en) | Switched capacitor filter circuit and method of fabricating the same | |
| US6147541A (en) | Monolithic MOS-SC circuit | |
| US5357188A (en) | Current mirror circuit operable with a low power supply voltage | |
| JPH11234088A (ja) | スイッチトキャパシタ回路 | |
| JPH02889B2 (ja) | ||
| JPS5899033A (ja) | 集積回路装置 | |
| JP2501311B2 (ja) | アクティブ・ロ−パス・フィルタ | |
| JPH0993086A (ja) | スイッチトキャパシタ回路及びこれを用いた信号処理回路 | |
| JPH11274868A (ja) | チョップ型増幅器 | |
| López-MartÍn et al. | A 1 V micropower FGMOS Class AB log-domain filter | |
| JP4427566B2 (ja) | 半導体装置 | |
| US5920232A (en) | Compensated, bias-dependent signal filter and amplifier circuit | |
| JP3876145B2 (ja) | 減算回路 | |
| JPS63217820A (ja) | Ｃｍｏｓ遅延回路 | |
| JPH01208006A (ja) | 全差動形増幅器 | |
| JPH0918290A (ja) | スイッチトキャパシタ回路 | |
| Kraus et al. | MOS capacitances used in mixed-signal circuits and their operative range | |
| JPS63100810A (ja) | 差動型コンパレ−タ |