KR100431747B1 - 스위칭 노이즈가 제거된 스위치드 커패시터 적분기 - Google Patents

스위칭 노이즈가 제거된 스위치드 커패시터 적분기 Download PDF

Info

Publication number
KR100431747B1
KR100431747B1 KR10-2001-0074985A KR20010074985A KR100431747B1 KR 100431747 B1 KR100431747 B1 KR 100431747B1 KR 20010074985 A KR20010074985 A KR 20010074985A KR 100431747 B1 KR100431747 B1 KR 100431747B1
Authority
KR
South Korea
Prior art keywords
capacitor
input
operational amplifier
switched
unit
Prior art date
Application number
KR10-2001-0074985A
Other languages
English (en)
Other versions
KR20030044277A (ko
Inventor
배창민
최수창
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2001-0074985A priority Critical patent/KR100431747B1/ko
Priority to TW90133348A priority patent/TWI253016B/zh
Priority to US10/179,229 priority patent/US6803802B2/en
Priority to JP2002276418A priority patent/JP3769597B6/ja
Publication of KR20030044277A publication Critical patent/KR20030044277A/ko
Application granted granted Critical
Publication of KR100431747B1 publication Critical patent/KR100431747B1/ko

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F7/00—Methods or arrangements for processing data by operating upon the order or content of the data handled
    • G06F7/60—Methods or arrangements for performing computations using a digital non-denominational number representation, i.e. number representation without radix; Computing devices using combinations of denominational and non-denominational quantity representations, e.g. using difunction pulse trains, STEELE computers, phase computers
    • G06F7/64—Digital differential analysers, i.e. computing devices for differentiation, integration or solving differential or integral equations, using pulses representing increments; Other incremental computing devices for solving difference equations
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06G—ANALOGUE COMPUTERS
    • G06G7/00—Devices in which the computing operation is performed by varying electric or magnetic quantities
    • G06G7/12—Arrangements for performing computing operations, e.g. operational amplifiers
    • G06G7/18—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals
    • G06G7/184—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements
    • G06G7/186—Arrangements for performing computing operations, e.g. operational amplifiers for integration or differentiation; for forming integrals using capacitive elements using an operational amplifier comprising a capacitor or a resistor in the feedback loop

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Computational Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Software Systems (AREA)
  • Power Engineering (AREA)
  • Mathematical Analysis (AREA)
  • Mathematical Optimization (AREA)
  • Pure & Applied Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Filters That Use Time-Delay Elements (AREA)
  • Amplifiers (AREA)

Abstract

본 발명은 입력신호의 스위칭에 의한 노이즈를 제거한, 스위치드-커패시터를 이용한 적분기를 제공하기 위한 것으로, 이를 위한 본 발명은 기준전압을 입력받아 출력하는 기준전압 입력부; 클럭신호에 따라 스위칭되는 스위치에 의해 제1,2 입력전압과 상기 기준전압의 차이에 해당되는 전압을, 구비된 제1 커패시터에 충,방전시키는 스위치드-커패시터부; 상기 기준전압입력부의 출력을 안정적으로 유지하기 위해, 상기 기준전압입력부와 상기 연산증폭기의 정입력단 사이에 접속된 저항과, 상기 연산증폭기의 정입력단과 접지전원 사이에 접속된 제2 커패시터를 구비하는 스위칭노이즈 제거부; 부(-)입력으로 상기 스위치드-커패시터부의 출력을 입력받고, 정(+)입력으로 상기 스위칭노이즈제거부를 통하여 상기 기준전압입력부의 출력을 받는 연산증폭기; 및 상기 연산증폭기의 출력을 상기 연산증폭기의 부(-)입력으로 피드백하는 피드백 커패시터를 구비하는 적분기를 제공한다.

Description

스위칭 노이즈가 제거된 스위치드 커패시터 적분기{Switched-Capacitor Integrator for erasing switching noise}
본 발명은 스위치드-커패시터(Switched-capacitor)를 이용한 적분기 회로에 관한 것으로 더욱 자세하게는 스위칭 노이즈를 제거한 스위치드-커패시터 적분기이다.
도1a은 통상적으로 필터를 구현하는 전자회로 방식에서 필터의 기본 회로인 적분기를 구현한 도면이다. 도1에 도시된 바와 같이 일반적인 적분기는 입력전압값을 증폭하여 출력시키는 연산증폭기(A), 연산증폭기(A)의 입력단과 출력단 사이에 연결되는 궤환 커패시터(C2), 전압이 입력되는 단자와 연상증폭기(A)사이에 연결된 저항(R1)으로 구성된다. 적분기의 전달 함수 및 주파수특성은 H(s)=-1/R1C2 * 1/S 가 된다.
도1a의 적분기를 집적회로상에서 구현하게 되면, 적분기의 저항과 커패시터는 각각 5%, 1% 내의 정확도 오차를 가질 뿐더러 그 값이 공정, 온도, 사용시간등의 동작 환경에 따라 매우 큰 변화를 겪게 되므로 적분기의 주파수 특성을 정확하고 신뢰성 있게 얻을 수 없다. 따라서 이를 집적회로상에서 해결하는 방법으로 도2b에 도시된 스위치드-커패시터 회로가 제안되었다.
도1b를 참조하여 설명하면, 스위치드-커패시터 회로에 대해 설명한다.
우선 φ1과 φ2는 겹치지 않는 2상 클럭(nonoverlapping two-phase clocks)이고, φ1='1' 인동안 C1에 Q1=C1*V1만큼의 전하량이 저장된다. φ2='1' 이 되는 2상클럭(φ1과 φ2)의 반주기 후에는 C1은 V2에 연결되어 Q2=C1*V2의 전하량을 저장하게 되며 이때 ΔQ =C1(V1-V2)의 전하량이 스위치드-커패시터 블럭으로 부터 나오게 된다. 따라서 주기 T인 동안 V1에서 V2로 흐르는 평균 전류는 I=ΔQ/T = C1(V1-V2)/T가 되고 이는 (V1-V2)/Req로 표시할 수 있다. 따라서 스위치드-커패시터 회로는 저항을 등가적으로(여기서 저항 Req) 구현할 수 있다.
이러한 스위치드-커패시터 회로는 시모스(CMOS) 공정으로 단일 칩에 용이하게 집적할 수 있으며, 저항이 제거되고, 전력소비가 줄어든다는 장점을 가지고 있어 대부분의 아날로그 집적 필터에 구현한다. 또한 스위치드-커패시터 회로를 사용한 필터는 적분기의 주파수 특성을 커패시턴스의 비로 표현하므로 그 정확도 및 동작의 신뢰성에 있어서 매우 안정된 값을 제공할 수 있다.
도1c는 스위치드-커패시터를 이용한 적분기 회로를 나타내는 도면이다.
도1c에 도시된 바와 같이, 스위치드-커패시터를 이용한 적분기는 연산증폭기(A)와, 연산증폭기(A)의 부(-)입력단과 출력단 사이에 연결된 커패시터(C2)와 두 스위치(S1,S2) 및 상기 두 스위치(S1,S2) 사이에 일단이 접지 되도록 연결된 커패시터(C1)를 구비한다. 두 스위치(S1,S2)는 전술한 바와 같이 겹치지 않는 2상 클럭(φ1과 φ2)에 따라 스위칭 된다.
한편, 실제의 집적회로상에서 커패시턴스를 구현하면 양 단에는 기생 커패시턴스가 발생하고 이는 적분기의 주파수 특성에 영향을 주게 되고, 이러한 영향을배제하기 위하여는 기생 커패시턴스의 양단이 φ1과 φ2는 어느 클럭에서도 연산증폭기의 출력단을 포함한 전압원 또는 접지전원(Ground)에 연결되어 있어야 한다.
상기의 기법을 이용하여 기생 커패시턴스에 무관한 적분기 동작을 수행하는 스위치드-커패시터 회로가 도1d에 도시되어 있다.
도1d에 도시된 스위치드-커패시터를 이용한 적분기는 도1c의 회로에서 커패시터(C1)의 양단에 스위치(S3,S4)를 추가한 것이다. 여기서 커패시터(Cp1L,Cp1R, Cp2L,Cp2R)은 커패시터 (C1, C2)의 양단에서 발생되는 기생 커패시터이다.
먼저 커패시터(C1)과 관련이 있는 기생 커패시턴스(Cp1L,Cp1R)를 고려해보면 기생커패시턴스(Cp1L)는 클럭입력 φ1일 때 입력 전압원에 연결되고 φ2일 때 접지전원에 연결된다. 기생커패시턴스(Cp1R)은클럭입력 φ1일 때 접지전원 에 연결되고 φ2일 때 입력 전압원에 연결되어 기생 커패시턴스의 양단이 φ1과 φ2는 어느 클럭에서도 연산증폭기의 출력단을 포함한 전압원 또는 접지전원에 연결되어 있게 된다. 한편, C2와 관련 있는 커패시턴스를 보면 기생커패시턴스(Cp2L)는 항상 가상(virtual) 접지전원에 연결되어 있고, 기생커패시턴스(Cp2R)은 항상 연산증폭기의 출력단에 연결되어 있으므로 적분기의 동작에 영향을 미치지 않는다.
도2는 도1d의 스위치드-커패시터를 이용한 적분기에서 기준전압부를 추가하여 구성한 도면이다.
도2를 참조하여 설명하면, 기준전압부가 추가된 스위치드-커패시터 적분기는 입력신호(Va, Vb)를 입력커패시터(C1)의 일측으로 연결되는 제1, 2스위치와, 기준 전압(Vc)을 정(+)입력으로 입력받고 부(-)궤환으로 피드백 연결된 제2 연산증폭기(A1)와, 제1 연산증폭기(A1)의 출력과 입력커패시터(C1)의 타측을 연결하는 제3 스위치(SW3)와, 입력커패시터(C1)의 신호를 제4 스위치(SW4)를 통하여 부입력(-)으로 입력받고 제1 연산증폭기(A1)의 출력을 정입력(+)으로 입력받는 제2 연산증폭기(A2)와, 제2 연산증폭기(A2)의 부(-)입력과 출력을 연결하는 궤환커패시터(C2)로 구성된다.
이하, 도3을 참조하여 기준전압부가 추가된 스위치드-커패시터 적분기는 스위치드-커패시터 적분기의 동작을 설명한다. 전술한 바와 같이 φ1과 φ2는 겹치지 않는 2상 클럭이다. 또한 제1,3 스위치(SW1,SW3)는 제1 위상클럭(φ1)에 따라 스위칭 되는 스위치이고, 제2,4 스위치(SW2,SW4)는 제2 위상클럭(φ2)에 따라 스위칭 되는 스위치이다.
먼저, 제1 위상클럭(φ1)일 때 입력커패시터(C1)에 저장되는 전하량은 C1(Va-Vc)이고, 제2 위상클럭(φ2)일때 입력커패시터(C1)에 저장되는 전하량은 C1(Vb-Vc)이다. 따라서, 한주기동안 입력커패시터(C1)에서 궤환커패시터(C2)로 이동하는 전하량은 전하량 보존의 법칙에 의해 {C1(Va-Vb)}-{C1(Vb-Vc)}=C1(Va-Vb)이다.
그런데, 제1 위상클럭(φ1)에서 제2 위상클럭(φ2)로 변화하는 순간 입력커패시터(C1)에 저장되는 전하량은 갑자기 C1(Va-Vc)에서 C1(Vb-Vc)로 변화할 수는 없으므로, 제1 위상클럭(φ1)으로 변화하는 순간에 입력커패시터(C1)의 순간전압은 Vb-Vc이다. 따라서, 제1 위상클럭(φ1)으로 변화하는 순간 입력 전압은 Vb에서 Va로 변하므로 커패시터(C1) 양단의 순간전압이 Vb-Vc가 유지되기 위해 제1 연산증폭기의 출력 노드(N2)의 전압도 순간적으로 변화하는데 이것이 스위칭 노이즈이다.
스위칭 노이즈는 적분기 회로의 전체특성에 영향을 미치므로 최소화 할 필요가 있다. 더구나 노드(N2)는 제2 연산증폭기(A2)의 정(+)입력에 연결되어 있으므로 스위칭 노이즈의 제거는 필수적이다.
본 발명은 입력신호의 스위칭에 의해 생기는 노이즈를 제거한, 스위치드-커패시터를 이용한 적분기를 제공함을 그 목적으로 한다.
도1a 내지 도1d는 종래의 적분기를 나타내는 도면.
도2는 도1d의 스위치드-커패시터를 이용한 적분기에서 기준전압부를 추가하여 구성한 도면.
도3은 본 발명의 일실시예에 따른의 스위치드-커패시터 적분기를 나타내는 도면.
도4는 도3의 스위치드-커패시터 적분기의 입력파형과 스위칭노이즈제거부에 의해 노이즈가 제거된 파형을 나타내는 도면.
* 도면이 주요부분에 대한 부호설명*
300 : 스위치드 커패시터부
200 : 기준전압 입력부
100 : 스위칭 노이즈 제거부
상기의 목적을 달성하기 위해 본 발명은 기준전압을 입력받아 출력하는 기준전압 입력부; 클럭신호에 따라 스위칭되는 스위치에 의해 제1,2 입력전압과 상기 기준전압의 차이에 해당되는 전압을, 구비된 제1 커패시터에 충,방전시키는 스위치드-커패시터부; 상기 기준전압입력부의 출력을 안정적으로 유지하기 위해, 상기 기준전압입력부와 상기 연산증폭기의 정입력단 사이에 접속된 저항과, 상기 연산증폭기의 정입력단과 접지전원 사이에 접속된 제2 커패시터를 구비하는 스위칭노이즈 제거부; 부(-)입력으로 상기 스위치드-커패시터부의 출력을 입력받고, 정(+)입력으로 상기 스위칭노이즈제거부를 통하여 상기 기준전압입력부의 출력을 받는 연산증폭기; 및 상기 연산증폭기의 출력을 상기 연산증폭기의 부(-)입력으로 피드백하는 피드백 커패시터를 구비하는 적분기를 제공한다.
본 발명은 스위치드-커패시터를 이용한 적분기에서 연산증폭기의 입력부에서 전압이 순간적으로 변할 때 생기는 스위칭 노이즈를 제거하기 위하여, 연산증폭기의 입력단에 저항과 커패시터를 추가한 적분기이다. 이로 인하여 전압이 순간적으로 변할 때에도 저항과 커패시터의 시정수(Time Constant, τ=RC)에 의해 전압이 변화하게 되어, 스위칭 노이즈게 제고, 저항과 커패시터의 조절에 의해 연산증포기의 입력부에서 전압 변화가 거의 없게 만들 수 있다.
이하, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 가장 바람직한 실시예를 첨부한 도면을 참조하여 설명하기로 한다.
도3은 본 발명에 의한 스위치드-커패시터 적분기의 바람직한 일실시예를 나타내는 도면이다.
도3에 참고하여 설명하면, 스위치드-커패시터를 이용한 적분기는 클럭신호에 따라 스위칭되는 스위치에 의해 제1,2 입력전압(Va,Vb)을 구비된 커패시터에 충,방전시키는 스위치드-커패시터부(300)와, 기준전압을 입력받아 출력하는 기준전압 입력부(200)와, 기준전압입력부(200)의 출력을 안정적으로 유지하는 스위칭노이즈 제거부(100)와 부(-)입력으로 스위치드-커패시터부(300)의 출력을 입력받고, 정(+)입력으로 스위칭 노이즈 제거부(100)를 통하여 기준전압입력부(200)의 출력을 받는 연산증폭기(A2)와, 연산증폭기(A2)의 출력을 연산증폭기(A2)의 부(-)입력으로 피드백하는 피드백 커패시터(C2)로 구성된다.
스위치드-커패시터부(300)는 제1 커패시터(C1)와, 제1 입력전압(Va)을 제1 커패시터(C1)의 일측과 스위칭하는 제1 스위치(SW1)와, 제2 입력전압(Vb)을 제1 커패시터(C1)의 일측과 스위칭하는 제2 스위치(SW2)와, 제1 커패시터(C1)의 타측과 연산증폭기(A2)의 부(-)입력을 스위칭하는 제3 스위치(SW3)와, 제1 커패시터(C1)의 타측과 기준입력전압부(200)의 출력을 스위칭하는 제4 스위치(SW4)로 구성된다.
기준전압입력부(200)는 기준전압을 정(+)입력으로 입력받고 출력이 부(-)입력으로 피드백되는 연산증폭기(A1)로 구성된다.
스위칭노이즈제거부(100)는 제3 스위치(SW3)와 제2 연산증폭기(A2)의 정(+)입력을 연결하는 저항(R3)과, 제2 연산증폭기(A2)의 정(+)입력과 접지를 연결하는 제2 커패시터(C3)로 구성된다.
도4는 도3의 스위치드-커패시터 적분기의 입력파형과 스위칭노이즈제거부에 의해 노이즈가 제거된 파형을 나타내는 도면이다.
이하 도3 내지 도4를 참조하여 스위칭 노이즈가 제거된 스위치드-커패시터 적분기의 동작을 설명한다. 여기서 φ1과 φ2는 겹치지 않는 2상 클럭이고, 제1,3 스위치(SW1,SW3)는 제1 위상클럭(φ1)에 따라 스위칭 되는 스위치이고, 제2,4스위치(SW2,SW4)는 제2 위상클럭(φ2)에 따라 스위칭 되는 스위치이다.
먼저, 제1 위상클럭(φ1)일 때 제1 커패시터(C1)에 저장되는 전하량은 C1(Va-Vc)이고, 제2 위상클럭(φ2)일때 제1 커패시터(C1)에 저장되는 전하량은 C1(Vb-Vc)이다. 따라서, 한주기(T) 동안 제1 커패시터(C1)에서 피드백 커패시터(C2)로 이동하는 전하량은 전하량 보존의 법칙에 의해 {C1(Va-Vb)}-{C1(Vb-Vc)}=C1(Va-Vb)이다.
한편, 제2 위상클럭(φ2)에서 제1 위상클럭(φ1)으로 변화하는 순간 제1 커패시터(C1)에 저장되는 전하량은 갑자기 C1(Vb-Vc)에서 C1(Va-Vc)로 변화할 수는 없으므로, 제2 위상클럭(φ2)에서 제1 위상클럭(φ1)으로 변화하는 순간에 커패시터(C1)의 순간전압은 Vb-Vc이다. 따라서, 제1 위상클럭(φ1)으로 변화한 후에는 입력전압이 Vb에서 Va로 변하므로, 커패시터(C1) 양단의 순간전압이 Vb-Vc가 유지되기 위해 제1 연산증폭기(A1)의 출력노드(N2)의 전압도 순간적으로 변화하여 스위칭노이즈가 생긴다.
그러나, 저항(R3)과 제2 커패시터(C3)로 이루어진 스위칭노이즈제거부(100)가 기준전압입력부(200)와 제2 연산증폭기(A2)의 정(+)입력단 사이에 구비되어 있기 때문에, 노드(N2)에서의 전압이 순간적으로 변화해도 정상적인 회로 동작에 문제없이 노드(N3)에서의 전압변화가 거의 없도록 만들어 준다.
즉, 노드(N2)에서 전압이 순각적으로 변화해도 노드(N3)에서는 저항(R3)과 제2 커패시터(C3)의 시상수(Time Constant, τ=RC)에 의해 전압이 변화하므로 저항(R3)과 제2 커패시터(C3)의 조절에 의해 노드(N3)에서의 전압 변화가 거의 없게 할 수 있게 된다.
또한 상기의 스위칭노이즈 제거부(100)는 결국 고주파수의 잡음을 제거하는 것으로 로패스-필터를 이용하여 구성 할 수 있다.
본 발명의 기술 사상은 상기 바람직한 실시예에 따라 구체적으로 기술되었으나, 상기한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 다양한 실시예가 가능함을 이해할 수 있을 것이다.
본 발명에 의해서 스위치드-커패시터를 이용한 적분기 회로에서 발생할 수 있는 노이즈를 제거함으로써 안정적인 전체 회로 동작을 보장할 수 있다.

Claims (5)

  1. 삭제
  2. 삭제
  3. 기준전압을 입력받아 출력하는 기준전압 입력부;
    클럭신호에 따라 스위칭되는 스위치에 의해 제1,2 입력전압과 상기 기준전압의 차이에 해당되는 전압을, 구비된 제1 커패시터에 충,방전시키는 스위치드-커패시터부;
    상기 기준전압입력부의 출력을 안정적으로 유지하기 위해, 상기 기준전압입력부와 상기 연산증폭기의 정입력단 사이에 접속된 저항과, 상기 연산증폭기의 정입력단과 접지전원 사이에 접속된 제2 커패시터를 구비하는 스위칭노이즈 제거부;
    부(-)입력으로 상기 스위치드-커패시터부의 출력을 입력받고, 정(+)입력으로 상기 스위칭노이즈제거부를 통하여 상기 기준전압입력부의 출력을 받는 연산증폭기; 및
    상기 연산증폭기의 출력을 상기 연산증폭기의 부(-)입력으로 피드백하는 피드백 커패시터
    를 구비하는 적분기.
  4. 제 3 항에 있어서,
    상기 기준전압입력부는 상기 기준전압을 정(+)입력으로 입력받고 출력이 부(-)입력으로 피드백되는 연산증폭기로 구성되는 것을 특징으로 하는 적분기.
  5. 제 4 항에 있어서,
    상기 스위치드-커패시터부는,
    상기 제1 커패시터;
    상기 제1 입력전압을 상기 제1 커패시터의 일측과 스위칭하는 제1 스위치;
    상기 제2 입력전압을 상기 제1 커패시터의 일측과 스위칭하는 제2 스위치;
    상기 제1 커패시터의 타측과 상기 연산증폭기의 부(-)입력을 스위칭하는 제3 스위치; 및
    상기 제1 커패시터의 타측과 상기 기준입력전압부의 출력을 스위칭하는 제4 스위치를 구비하는 것을 특징으로 하는 적분기.
KR10-2001-0074985A 2001-11-29 2001-11-29 스위칭 노이즈가 제거된 스위치드 커패시터 적분기 KR100431747B1 (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR10-2001-0074985A KR100431747B1 (ko) 2001-11-29 2001-11-29 스위칭 노이즈가 제거된 스위치드 커패시터 적분기
TW90133348A TWI253016B (en) 2001-11-29 2001-12-31 Switched-capacitor integrator
US10/179,229 US6803802B2 (en) 2001-11-29 2002-06-26 Switched-capacitor integrator
JP2002276418A JP3769597B6 (ja) 2001-11-29 2002-09-20 スイッチドキャパシタ積分器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2001-0074985A KR100431747B1 (ko) 2001-11-29 2001-11-29 스위칭 노이즈가 제거된 스위치드 커패시터 적분기

Publications (2)

Publication Number Publication Date
KR20030044277A KR20030044277A (ko) 2003-06-09
KR100431747B1 true KR100431747B1 (ko) 2004-05-17

Family

ID=19716445

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2001-0074985A KR100431747B1 (ko) 2001-11-29 2001-11-29 스위칭 노이즈가 제거된 스위치드 커패시터 적분기

Country Status (3)

Country Link
US (1) US6803802B2 (ko)
KR (1) KR100431747B1 (ko)
TW (1) TWI253016B (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE10341340A1 (de) * 2003-09-08 2005-04-14 Siemens Ag Verfahren zur Leistungsregelung für ein mobiles Kommunikationsendgerät
TWI294610B (en) * 2004-09-03 2008-03-11 Au Optronics Corp A reference voltage circuit with a compensating circuit and a method of the same
JP2008008724A (ja) * 2006-06-28 2008-01-17 Sanyo Electric Co Ltd 電流検出回路
JP4877998B2 (ja) * 2007-03-30 2012-02-15 ルネサスエレクトロニクス株式会社 半導体集積回路装置
TWI441146B (zh) * 2009-10-16 2014-06-11 Au Optronics Corp 顯示面板驅動電路、顯示面板、與其驅動方法
JP2011166419A (ja) * 2010-02-09 2011-08-25 Renesas Electronics Corp スイッチドキャパシタ回路
KR101225990B1 (ko) * 2011-02-01 2013-01-28 국방과학연구소 루프필터 및 이를 이용한 주파수 합성기
US9093925B2 (en) 2011-05-03 2015-07-28 University Of Science And Technology Of China Switched capacitor charge pump driver for piezoelectric actuator
US9316695B2 (en) * 2012-12-28 2016-04-19 Semiconductor Energy Laboratory Co., Ltd. Semiconductor device
TWI536745B (zh) * 2014-01-03 2016-06-01 瑞昱半導體股份有限公司 加入偏移値之轉換裝置與方法
JP6351026B2 (ja) * 2014-01-31 2018-07-04 アルプス電気株式会社 信号処理回路
CN107332563A (zh) * 2017-05-31 2017-11-07 苏州真感微电子科技有限公司 降低开关电容输入电流的电路及开关电容的采样方法
KR102012504B1 (ko) * 2017-12-29 2019-08-20 포항공과대학교 산학협력단 적분기-전달함수의 폴-오차를 보상하는 스위치드-커패시터 적분기회로
CN107968552B (zh) * 2017-12-29 2020-01-03 电子科技大学 一种用于开关电源的浮动栅电压驱动电路

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4636738A (en) * 1986-02-03 1987-01-13 Motorola, Inc. Parasitic compensated switched capacitor integrator
JPH01265375A (ja) * 1988-04-15 1989-10-23 Matsushita Electric Ind Co Ltd ビット積分回路
JPH05175787A (ja) * 1991-06-06 1993-07-13 Crystal Semiconductor Corp チョッパ安定化をサンプリングレートで行なうスイッチトキャパシタ積分器
JPH0537300Y2 (ko) * 1989-05-31 1993-09-21
JPH06301800A (ja) * 1993-04-14 1994-10-28 Matsushita Electric Ind Co Ltd スイッチトキャパシタ積分器
JP2000307429A (ja) * 1999-04-19 2000-11-02 Denso Corp オーバサンプリングｄ／ａ変換器、オーバサンプリングａ／ｄ変換器、及びスイッチトキャパシタ積分器

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6087860A (en) * 1998-10-14 2000-07-11 Advanced Micro Devices, Inc. Apparatus and method for generating an envelope for data signals using CMOS
US6617908B1 (en) * 2002-03-22 2003-09-09 Cirrus Logic, Inc. Switched-capacitor circuits with reduced distortion

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4636738A (en) * 1986-02-03 1987-01-13 Motorola, Inc. Parasitic compensated switched capacitor integrator
JPH01265375A (ja) * 1988-04-15 1989-10-23 Matsushita Electric Ind Co Ltd ビット積分回路
JPH0537300Y2 (ko) * 1989-05-31 1993-09-21
JPH05175787A (ja) * 1991-06-06 1993-07-13 Crystal Semiconductor Corp チョッパ安定化をサンプリングレートで行なうスイッチトキャパシタ積分器
JPH06301800A (ja) * 1993-04-14 1994-10-28 Matsushita Electric Ind Co Ltd スイッチトキャパシタ積分器
JP2000307429A (ja) * 1999-04-19 2000-11-02 Denso Corp オーバサンプリングｄ／ａ変換器、オーバサンプリングａ／ｄ変換器、及びスイッチトキャパシタ積分器

Also Published As

Publication number Publication date
TWI253016B (en) 2006-04-11
US6803802B2 (en) 2004-10-12
JP2003203195A (ja) 2003-07-18
KR20030044277A (ko) 2003-06-09
JP3769597B2 (ja) 2006-04-26
US20030099233A1 (en) 2003-05-29

Similar Documents

Publication Publication Date Title
KR100431747B1 (ko) 스위칭 노이즈가 제거된 스위치드 커패시터 적분기
US6084465A (en) Method for time constant tuning of gm-C filters
US4703249A (en) Stabilized current generator with single power supply, particularly for MOS integrated circuits
KR100543844B1 (ko) 발진기
US5691720A (en) Delta sigma analog-to-digital converter having programmable resolution/bias current circuitry and method
US5387882A (en) Switched capacitor charge pump and sawtooth oscillator using same
JP2023074039A (ja) 積分回路
US6111467A (en) Circuit for time constant tuning of gm-C filters
US6577114B1 (en) Calibration circuit
EP0030824A1 (en) An integrator with a switched capacitor and its use in a filter
JP3079368B2 (ja) スイッチトキャパシタ増幅回路
GB2125995A (en) Improvements in or relating to circuits including a transconductance element
US4388539A (en) Integrated circuit comprising a plurality of voltage-current converters
JPS60254815A (ja) フイルタ装置
EP1940029B1 (en) Low-pass filter and feedback system
US4558292A (en) Low pass filter
US5594390A (en) Reduced area, first order R-C filters using current conveyors
US5617054A (en) Switched capacitor voltage error compensating circuit
JP2004096324A (ja) 増幅回路
JP3769597B6 (ja) スイッチドキャパシタ積分器
JP2570199B2 (ja) スイッチト・キャパシタ回路
JP2018147129A (ja) 基準電流源回路
JP2009194547A (ja) 低域ろ波回路
JP3123581B2 (ja) 高速複合反転増幅器
KR0149307B1 (ko) 정착시간이 빠른 연산증폭기

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130422

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20140421

Year of fee payment: 11

FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160418

Year of fee payment: 13

FPAY Annual fee payment

Payment date: 20170418

Year of fee payment: 14

FPAY Annual fee payment

Payment date: 20180418

Year of fee payment: 15

FPAY Annual fee payment

Payment date: 20190417

Year of fee payment: 16