JP2008008724A

JP2008008724A - 電流検出回路

Info

Publication number: JP2008008724A
Application number: JP2006178741A
Authority: JP
Inventors: Shinji Kurihara; 信二栗原
Original assignee: Sanyo Electric Co Ltd
Current assignee: Sanyo Electric Co Ltd
Priority date: 2006-06-28
Filing date: 2006-06-28
Publication date: 2008-01-17
Also published as: CN100557452C; KR100875339B1; US20080012607A1; KR20080001637A; US7518413B2; TW200819758A; CN101097233A; TWI325965B

Abstract

【課題】電圧検出抵抗における電圧降下分を効果的に検出する。
【解決手段】電流検出抵抗Ｒｓの上側電圧と下側電圧が第１および第２スイッチＳ１，Ｓ２を介しメインキャパシタＣｉの一端に供給される。メインキャパシタＣｉの他端には、第３スイッチＳ３を介し、基準電圧ＶＲＥＦが供給される。メインキャパシタＣｉの他端の電圧がオペアンプＯＰの負入力端に入力され、この正入力端には基準電圧ＶＲＥＦが入力される。第１および第３スイッチＳ１，Ｓ３をオン、第２スイッチをオフしている状態において、メインキャパシタＣｉに下側電圧と基準電圧の差に相当する電圧を充電し、第１および第３スイッチＳ１，Ｓ３をオフ、第２スイッチＳ２をオンしている状態において上側電圧と下側電圧の差と、基準電圧ＶＲＥＦの和に相当する電圧を第１キャパシタの他端に得、この電圧からオペアンプＯＰで基準電圧ＶＲＥＦを減算することで、電流検出抵抗Ｒｓの両端電圧の差を検出する。
【選択図】図１

Description

電流検出抵抗に流れる電流を前記電流検出抵抗の両端電圧の差で検出する電流検出回路に関する。

従来より、電流経路に電流検出抵抗を配置し、電流検出抵抗に流れる電流を前記電流検出抵抗の両端電圧の差で検出する電流検出回路が知られている。このような回路では、電流検出抵抗の抵抗値をできるだけ小さくして、ここでの電圧降下をなるべく小さくすることが望まれる。一方、電流検出抵抗における電圧降下が小さくなると、これを検出することが難しくなり、特に微小電流を検出しようとすると、非常に小さな電圧差を検出しなければならず、電流検出が困難であった。

特許文献１では、電流検出抵抗の両端の電圧差をオペアンプで、増幅し、比較的小さな電圧差を取り出すことを提案している。

特開２００１−１０８７１２号公報

ここで、オペアンプを利用した場合には、その増幅率を決定するための抵抗による雑音などが生じ、電流検出の精度が悪化する。すなわち、抵抗は熱雑音を発生させることが知られており、その熱雑音の発生量は、Ｖｎ²＝４・ｋ・Ｔ・Ｂ・Ｒである。ここで、ｋはボルツマン定数、Ｔは絶対温度、Ｂは周波数帯域幅、Ｒは抵抗値である。また、オペアンプは、その出力にオフセット電圧やノイズが発生し、これによっても電流検出の精度が悪化する。

電流検出抵抗における電圧降下が大きくなるように電流検出抵抗の抵抗値を大きくすれば、電流検出の精度を上昇できるが、それだけロスが大きくなってしまう。例えば、携帯機器の電池電流の検出などでは、電池の能力を生かすために、電流検出抵抗をなるべく小さくしたいという要求がある。このように、電流検出抵抗における電圧降下をなるべく小さくし、かつ電流検出精度を上昇したいという要望がある。

本発明は、電流検出抵抗に流れる電流を前記電流検出抵抗の両端電圧の差で検出する電流検出回路であって、前記電流検出抵抗の上側電圧と下側電圧が第１および第２スイッチを介し一端に供給される第１キャパシタと、基準電圧を第１キャパシタの他端に供給するか否かを切り換える第３スイッチと、第１キャパシタの他端の電圧に対応する電圧が負入力端に入力され、正入力端に基準電圧が入力され、両者の差を得るオペアンプと、を有し、第１および第３スイッチをオン、第２スイッチをオフしている状態において、第１キャパシタに下側電圧と基準電圧の差に相当する電圧を充電し、第１および第３スイッチをオフ、第２スイッチをオンしている状態において上側電圧と下側電圧の差と、基準電圧の和に相当する電圧を第１キャパシタの他端に得、この電圧からオペアンプで基準電圧を減算することで、電流検出抵抗の両端電圧の差を検出することを特徴する。

また、前記第１キャパシタの他端と前記オペアンプの負入力端の間に配置された第２キャパシタと、オペアンプの出力と、オペアンプの負入力端に接続するかを切り換える第４スイッチと、をさらに含み、第４スイッチを第１スイッチと同じようにオンオフし、第４スイッチをオンしている状態で、オペアンプのオフセット分の電圧を第２キャパシタに充電しておき、第４スイッチをオフした状態で、第１キャパシタの他端の電圧にオペアンプのオフセット分を加算してオペアンプの負入力端に入力することで、オペアンプの出力におけるオフセットを補償することが好適である。

また、第１キャパシタの他端に一端が接続された第３キャパシタと、この第３キャパシタの他端に一端が接続され、他端がオペアンプの出力に接続された第５スイッチと、をさらに含み、前記第５スイッチをオンした状態で前記第３キャパシタに電流検出抵抗における電圧降下分に対応した電荷を複数回蓄積することで、電流検出抵抗における電圧降下分に対応した電荷に対するオペアンプの入力換算ノイズを入力換算ノイズの割合を減少しながら積分した出力を得ることが好適である。

また、前記第１キャパシタの他端と前記オペアンプの負入力端との間に配置され、第１キャパシタの他端の電圧に対応する電圧が負入力端に入力されるか否かを制御する第６スイッチをさらに有し、第６スイッチは、第３スイッチがオンの時にオフし、オフの時にオンすることが好適である。

また、前記第６スイッチと前記オペアンプの負入力端の間に配置された第２キャパシタと、オペアンプの出力と、オペアンプの負入力端に接続するかを切り換える第４スイッチと、前記第６スイッチと前記第２キャパシタの接続部に基準電圧を供給するか否かを切り換える第８スイッチと、をさらに含み、第６スイッチをオフしている状態で前記第４スイッチをオンすることで、オペアンプのオフセット分の電圧を第２キャパシタに充電しておき、第４スイッチをオフした状態で、第１キャパシタの他端の電圧にオペアンプのオフセット分を加算してオペアンプの負入力端に入力することで、オペアンプの出力におけるオフセットを補償することが好適である。

本発明によれば、スイッチトキャパシタを利用して、電流検出抵抗における電圧降下分をオペアンプへ入力することができる。そこで、抵抗における熱雑音の影響を受けずに電流検出を行うことができる。

また、オペアンプのオフセット電圧をキャンセルことで、検出精度を向上することができる。

さらに、電流検出抵抗における電圧降下分を積分することで、ノイズ分についての割合を減少しながら対象となる電圧降下分を加算することができる。

以下、本発明の実施形態について、図面に基づいて説明する。

図１、２に、実施形態に係る電流検出回路の構成を示す。図１はスイッチについての第１の状態を示し、図２はスイッチについての第２の状態を示している。

この電流検出回路は、例えば携帯機器の電池電流を検出するものであり、数１００μＶ程度の電圧を効果的に検出する。

電流検出抵抗Ｒｓに検出対象となる電流Ｉが流れる。電流検出抵抗Ｒｓの抵抗値がＲｓであれば、検出対象となるこの電流検出抵抗Ｒｓにおける電圧降下（両端の電圧差）は、Ｒｓ・Ｉとなる。

電流検出抵抗Ｒｓは、ＩＣ（半導体集積回路）に対し外付けされており、電流検出抵抗Ｒｓの下側は第１端子ＣＡ１に接続され、上側は第２端子ＣＡ２に接続される。第１端子ＣＡ１は、第１スイッチＳ１を介し、第２端子ＣＡ２は第２スイッチＳ２を介し、メインキャパシタ（第１キャパシタ）Ｃｉの一端に接続されている。

メインキャパシタＣｉの他端には、第３スイッチＳ３を介し、基準電圧ＶＲＥＦの基準電源ＶＲＥＦが接続されている。また、メインキャパシタＣｉの他端には、オフセット補償用キャパシタ（第２キャパシタ）Ｃｏｆｆの一端に接続され、このオフセット補償用キャパシタＣｏｆｆの他端は、オペアンプＯＰの負入力端（−）に接続されている。また、オペアンプＯＰの正入力端（＋）には、基準電源ＶＲＥＦが接続され、さらにオペアンプＯＰの出力端と負入力端は第４スイッチＳ４を介し接続されている。

さらに、メインキャパシタＣｉとオフセット補償用キャパシタＣｏｆｆの接続点には積分キャパシタ（第３キャパシタ）Ｃｆの一端が接続され、この積分キャパシタＣｆの他端は第５スイッチＳ５の一端が接続されている。そして、第５スイッチＳ５の他端がオペアンプＯＰの出力端に接続されている。なお、検出信号ＶＯはオペアンプＯＰに得られる。

このような構成において、第１、第４スイッチＳ１，Ｓ４の組と、第２、第３、第５スイッチの組が相補的にオンオフされる。図１には、第１、第４スイッチＳ１，Ｓ４がオンし、第２，第３，第５スイッチＳ２，Ｓ３，Ｓ５がオフしている第１の状態、図２には第１、第４スイッチＳ１，Ｓ４がオフし、第２，第３，第５スイッチＳ２，Ｓ３，Ｓ５がオンしている第２の状態が示してある。

本実施形態では、このような第１の状態と、第２の状態とを交互に繰り返す。そこで、この際の作用について、以下に説明する。

まず、第１の状態において、電流検出抵抗の下側電圧ＶＣＡ１がメインキャパシタＣｉの一端に供給され、メインキャパシタＣｉの他端には、基準電圧ＶＲＥＦが供給されている。従って、メインキャパシタＣｉには、Ｑｉ１＝（ＶＣＡ１−ＶＲＥＦ）／Ｃｉが蓄積される。

一方、第４スイッチＳ４がオンしており、オペアンプＯＰの出力端は、負入力端に短絡され、正入力端には基準電圧ＶＲＥＦが入力されている。従って、オペアンプＯＰの出力は、ＶＲＥＦとなるはずであるが、オペアンプＯＰの出力端はオフセット電圧分Ｖｏｆｆが加算された電圧ＶＲＥＦ＋Ｖｏｆｆとなり、負入力端も同じ電圧になる。オフセット補償用キャパシタＣｏｆｆのメインキャパシタＣｉと接続される側は、基準電圧ＶＲＥＦが供給されているため、オフセット補償用キャパシタＣｏｆｆにはＱｏｆｆ＝Ｖｏｆｆ／Ｃｏｆｆの電荷が蓄積される。

次に、第２の状態になると、第２スイッチＳ２、第３スイッチＳ３はオフされ、オフセット補償用キャパシタＣｏｆｆに蓄積された電荷Ｑｏｆｆは、放電ルートがないため、そのまま維持される。従って、オフセット補償用キャパシタＣｏｆｆのメインキャパシタＣｉ側の端子に電圧が印加されると、その電圧はオフセット電圧Ｖｏｆｆが充電されているオフセット補償用キャパシタＣｏｆｆを介しオペアンプＯＰの負入力端に印加されるため、オフセット電圧が除去されたオペアンプＯＰの負入力端と見なすことができる。

また、第２の状態において、メインキャパシタＣｉの一端には電流検出抵抗の上側電圧ＶＣＡ２が供給される。従って、このときにメインキャパシタＣｉに蓄積される電荷は、Ｑｉ２＝Ｑｉ１＝（ＶＣＡ２−ＶＲＥＦ）／Ｃｉとなる。この場合、メインキャパシタＣｉの蓄積電荷量の差であるＱｉ１−Ｑｉ２は、積分キャパシタＣｆ以外に放電ルートがないため、積分キャパシタＣｆに放電される。このため、積分キャパシタＣｆの両端には、（ＶＣＡ１−ＶＣＡ２）・Ｃｉ／Ｃｆ＋Ｖｎ・Ｃｉ／Ｃｆの電圧が発生する。

そして、上述のような第１の状態から第２の状態の切換をｎ回行うと、積分キャパシタＣｆの両端には、（ＶＣＡ１−ＶＣＡ２）・ｎ・Ｃｉ／Ｃｆ＋Ｖｎ・√ｎ・Ｃｉ／Ｃｆの電圧が発生することになる。すなわち、電流検出抵抗Ｒｓの両端の電圧差（電圧降下）である（ＶＣＡ１−ＶＣＡ２）Ｃｉ／Ｃｆは、ｎ倍に増幅されるが、オペアンプＯＰのノイズＶｎは√ｎ・Ｃｉ／Ｃｆだけ増幅される。従って、オペアンプＯＰにより増幅された出力ＶＯについては、そのＳ／Ｎ比が√ｎ倍改善されたことになる。これは、検出対象である電圧降下（ＶＣＡ１−ＶＣＡ２）は、一定の信号であり、そのまま加算されるが、ノイズＶｎはその位相がランダムであり、相乗加算されるからである。

このようにして、本実施形態によれば、キャパシタを利用して電圧を輸送するスイッチとキャパシタ回路を用いて電流検出抵抗Ｒｓの両端電圧を抵抗の熱雑音の影響を受けることなく検出することができる。また、オフセット補償用キャパシタＣｏｆｆにオフセット電圧Ｖｏｆｆを蓄積することで、オペアンプＯＰの出力におけるオフセット電圧Ｖｏｆｆをキャンセルすることができる。さらに、積分キャパシタＣｆにより電流検出抵抗Ｒｓにおける電圧降下をｎ回に積分することで、Ｓ／Ｎ比を改善して出力をｎ倍に増幅することができる。

「その他の構成」
上述の実施例では、オフセット補償用キャパシタＣｏｆｆ、第４スイッチＳ４、積分キャパシタＣｆ、第５スイッチＳ５を設けたが、これらは必ずしも設ける必要はない。

例えば、オフセット補償用キャパシタＣｏｆｆを設けずにメインキャパシタＣｉの第３スイッチＳ３が接続される端子をそのままオペアンプＯＰの負入力端に接続し、第４スイッチＳ４が配置されるオペアンプＯＰの出力端と負入力端を結ぶ経路を削除し、かつ積分キャパシタＣｆ、第５スイッチＳ５を設けた経路を削除する。

この場合、第１の状態において、メインキャパシタＣｉの一端はＶＣＡ１となり、他端はＶＲＥＦとなる。そして、第１の状態から第２の状態に写ると、メインキャパシタＣｉの一端はＶＣＡ２に変化し、従って、メインキャパシタＣｉの他端はＶＲＥＦ＋（ＶＣＡ２−ＶＣＡ１）となり、オペアンプＯＰの出力に（ＶＣＡ２−ＶＣＡ１）が得られる。ただし、オペアンプＯＰのオフセット分Ｖｏｆｆのキャンセルはできない。

また、積分キャパシタＣｆ、第５スイッチＳ５を設けた経路を削除し、オフセット補償のためのオフセット補償用キャパシタＣｏｆｆ、第４スイッチＳ４を設けた場合には、上述のように、第１の状態でオフセット補償用キャパシタＣｏｆｆにオフセット電圧Ｖｏｆｆが蓄積されるため、第２の状態において、メインキャパシタＣｉの他端がＶＲＥＦ＋（ＶＣＡ２−ＶＣＡ１）となった場合に、オペアンプＯＰの出力において、オフセット電圧Ｖｏｆｆをキャンセルすることができる。

さらに、オフセット補償用キャパシタＣｏｆｆ、第４スイッチＳ４を省略し、積分キャパシタＣｆ、第５スイッチＳ５を設けた場合には、オフセットのキャンセルはできないが、上述したように出力を積分することができる。

図３〜５には、本実施形態の変形例について示してある。この変形例では、第６スイッチＳ６が追加されると共に、第３スイッチに代えて、第７スイッチＳ７、第８スイッチＳ８が設けられている。すなわち、メインキャパシタＣｉの第１スイッチＳ１、第２スイッチＳ２と接続されていない他端は、第６スイッチＳ６を介しオフセット補償用キャパシタＣｏｆｆに接続される。また、第６スイッチの接続部の両端は、第７スイッチＳ７および第８スイッチＳ８により基準電源ＶＲＥＦに接続される。また、積分キャパシタＣｆの一端は、第６スイッチＳ６と、オフセット補償用キャパシタＣｏｆｆの接続部に接続されている。なお、機能的には、第７スイッチＳ７が、第３スイッチＳ３のメインキャパシタＣｉへの電荷蓄積用で、第８スイッチＳ８が第３スイッチにおけるオフセット補償用キャパシタＣｏｆｆ充電用に該当する。

この変形例においては、まず図３（第１の状態）に示すように、第５および第６スイッチＳ５、Ｓ６をオフ、第８および第４スイッチＳ８、Ｓ４をオンする。これによって、オペアンプＯＰの出力端は、負入力端に短絡され、正入力端には基準電圧ＶＲＥＦが入力され、オペアンプＯＰの出力は、ＶＲＥＦ＋Ｖｏｆｆとなり、負入力端も同じ電圧になる。一方、オフセット補償用キャパシタＣｏｆｆのメインキャパシタＣｉ側には、基準電圧ＶＲＥＦが供給されているため、オフセット補償用キャパシタＣｏｆｆにはＱｏｆｆ＝Ｖｏｆｆ／Ｃｏｆｆの電荷が蓄積される。

なお、図３においては、第２スイッチＳ２をオン、第７スイッチＳ７をオンしており、メインコンデンサＣｉには、電圧ＶＣＡ２と基準電圧ＶＲＥＦの差の電圧が充電される。しかし、第２および第７スイッチＳ２、Ｓ７はオフしておいてもよい。

次に、図４（第２の状態）に示すように、第２および第７スイッチＳ２、Ｓ７をオン、第８および第４スイッチＳ８、Ｓ４をオフする。これによって、メインコンデンサＣｉには、電圧ＶＣＡ２と基準電圧ＶＲＥＦの差の電圧が充電され、（ＶＣＡ２−ＶＲＥＦ）／Ｃｉの電荷が蓄積される。なお、図４においては、以後の動作を容易にするために、第５スイッチＳ５をオンしたが、オフのままでもよい。

次に、図５（第３の状態）に示すように、第２、第５および第６スイッチＳ１，Ｓ５，Ｓ６をオンし、第２および第７スイッチＳ２，Ｓ７をオフする。これによって、図４の状態におけるメインキャパシタＣｉに蓄積された電荷と、図５の状態におけるメインキャパシタＣｉに蓄積された電荷の差である（ＶＣＡ２−ＶＣＡ１）×Ｃｉの電荷が積分キャパシタＣｆに蓄積される。

従って、図４の状態（第２の状態）と、図５の状態（第３の状態）とをｎ回繰り返すことで、ＶＣＡ１と、ＶＣＡ２の電位差はｎ倍され、これが出力に得られる。

ここで、この例では、第２の状態および第３の状態では、第３および第４スイッチＳ３，Ｓ４をオン、第５スイッチＳ５はオフのままとしてある。従って、ｎ回の積分をより安定して行える。また、オペアンプＯＰのオフセット電圧をオフセット補償用キャパシタＣｏｆｆに充電する工程を１回行った後で、ＶＣＡ１と、ＶＣＡ２の電位差は積分するため、全体動作が安定する。

実施形態における第１の状態を示す図である。実施形態における第２の状態を示す図である。変形例における第１の状態を示す図である。変形例における第２の状態を示す図である。変形例における第３の状態を示す図である。

符号の説明

ＣＡ１第１端子、ＣＡ２第２端子、Ｃｆ積分キャパシタ、Ｃｉメインキャパシタ、Ｃｏｆｆオフセット補償用キャパシタ、ＯＰオペアンプ、Ｒｓ電流検出抵抗、Ｓ１第１スイッチ、Ｓ２第２スイッチ、Ｓ３第３スイッチ、Ｓ４第４スイッチ、Ｓ５第５スイッチ、Ｓ６第６スイッチ、Ｓ７第７スイッチ、Ｓ８第８スイッチ。

Claims

電流検出抵抗に流れる電流を前記電流検出抵抗の両端電圧の差で検出する電流検出回路であって、
前記電流検出抵抗の上側電圧と下側電圧が第１および第２スイッチを介し一端に供給される第１キャパシタと、
基準電圧を第１キャパシタの他端に供給するか否かを切り換える第３スイッチと、
第１キャパシタの他端の電圧に対応する電圧が負入力端に入力され、正入力端に基準電圧が入力され、両者の差を得るオペアンプと、
を有し、
第１および第３スイッチをオン、第２スイッチをオフしている状態において、第１キャパシタに下側電圧と基準電圧の差に相当する電圧を充電し、第１および第３スイッチをオフ、第２スイッチをオンしている状態において上側電圧と下側電圧の差と、基準電圧の和に相当する電圧を第１キャパシタの他端に得、この電圧からオペアンプで基準電圧を減算することで、電流検出抵抗の両端電圧の差を検出することを特徴する電流検出回路。
請求項１に記載の電流検出回路において、
前記第１キャパシタの他端と前記オペアンプの負入力端の間に配置された第２キャパシタと、
オペアンプの出力と、オペアンプの負入力端に接続するかを切り換える第４スイッチと、
をさらに含み、
第４スイッチを第１スイッチと同じようにオンオフし、第４スイッチをオンしている状態で、オペアンプのオフセット分の電圧を第２キャパシタに充電しておき、第４スイッチをオフした状態で、第１キャパシタの他端の電圧にオペアンプのオフセット分を加算してオペアンプの負入力端に入力することで、オペアンプの出力におけるオフセットを補償することを特徴とする電流検出回路。
請求項１または２に記載の電流検出回路において、
第１キャパシタの他端に一端が接続された第３キャパシタと、
この第３キャパシタの他端に一端が接続され、他端がオペアンプの出力に接続された第５スイッチと、
をさらに含み、
前記第５スイッチをオンした状態で前記第３キャパシタに電流検出抵抗における電圧降下分に対応した電荷を複数回蓄積することで、電流検出抵抗における電圧降下分に対応した電荷に対するオペアンプの入力換算ノイズを入力換算ノイズの割合を減少しながら積分した出力を得ることを特徴とする電流検出回路。
請求項１に記載の電流検出回路において、
前記第１キャパシタの他端と前記オペアンプの負入力端との間に配置され、第１キャパシタの他端の電圧に対応する電圧が負入力端に入力されるか否かを制御する第６スイッチをさらに有し、
第６スイッチは、第３スイッチがオンの時にオフし、オフの時にオンすることを特徴とする電流検出回路。
請求項４に記載の電流検出回路において、
前記第６スイッチと前記オペアンプの負入力端の間に配置された第２キャパシタと、
オペアンプの出力と、オペアンプの負入力端に接続するかを切り換える第４スイッチと、
前記第６スイッチと前記第２キャパシタの接続部に基準電圧を供給するか否かを切り換える第８スイッチと、
をさらに含み、
第６スイッチをオフしている状態で前記第４スイッチをオンすることで、オペアンプのオフセット分の電圧を第２キャパシタに充電しておき、第４スイッチをオフした状態で、第１キャパシタの他端の電圧にオペアンプのオフセット分を加算してオペアンプの負入力端に入力することで、オペアンプの出力におけるオフセットを補償することを特徴とする電流検出回路。
請求項５に記載の電流検出回路において、
第６スイッチと第２キャパシタの接続部に一端が接続された第３キャパシタと、
この第３キャパシタの他端に一端が接続され、他端がオペアンプの出力に接続された第５スイッチと、
をさらに含み、
前記第５スイッチをオンした状態で前記第３キャパシタに電流検出抵抗における電圧降下分に対応した電荷を複数回蓄積することで、電流検出抵抗における電圧降下分に対応した電荷に対するオペアンプの入力換算ノイズを入力換算ノイズの割合を減少しながら積分した出力を得ることを特徴とする電流検出回路。