JP2014168181A - オペアンプ - Google Patents

Abstract

【課題】入力信号の電圧範囲が制限されず、入力端子がオープンになったことを検出することが出来るオペアンプを提供する。
【解決手段】オペアンプは、入力オフセット電圧を有する反転入力端子にオペアンプの反転入力端子が接続される第一のコンパレータ１０７と、入力オフセット電圧を有する反転入力端子にオペアンプの非反転入力端子が接続される第二のコンパレータ１０９と、非反転入力端子にオペアンプの非反転入力端子が接続され、反転入力端子にオペアンプの反転入力端子が接続されるアンプ１０６と、第一のコンパレータの出力端子と第二のコンパレータの出力端子に接続される論理回路１１１と、オペアンプの非反転入力端子と接地端子の間に設けられた、直列に接続される第一の抵抗と第一のスイッチ１１４と、オペアンプの反転入力端子と電源端子の間に設けられた、直列に接続される第二の抵抗と第二のスイッチ１１６と、を備える。
【選択図】図１

Description

本発明は、オペアンプに関し、特に、入力信号電圧範囲を制限することなく、入力端子がオープンになったときに出力端子が不定になる事を防止することが出来るオペアンプに関する。

図３に、従来のオペアンプの回路図を示す。従来のオペアンプは、コンパレータ３０１及び３０３と、基準電圧回路３０２及び３０４と、ＯＲ回路３０５と、定電流回路３０６と、オペアンプ１０６と、抵抗３０７及び３０８と、入力端子１０１及び１０２と、出力端子１０３と、電源端子１０４と、グラウンド端子１０５で構成される。

従来のオペアンプの動作について説明する。
コンパレータ３０１は、非反転入力端子の電圧が基準電圧回路３０２の電圧よりも大きくなった時にＨｉｇｈの信号を出力する。基準電圧３０２の電圧は、電源端子１０４の電圧ＶＤＤより低い電圧に設定されている。入力端子１０１がオープン状態になると、コンパレータ３０１の非反転入力端子が抵抗３０７により電圧ＶＤＤにプルアップされる。従って、コンパレータ３０１は、入力端子１０１がオープンになったことを検出することが出来る。

コンパレータ３０３は、反転入力端子の電圧が基準電圧回路３０４の電圧よりも小さくなった時にＨｉｇｈの信号を出力する。基準電圧３０４の電圧は、グラウンド端子１０４の電圧ＶＳＳよりも高い電圧に設定されている。入力端子１０２がオープン状態になると、コンパレータ３０３の反転入力端子が抵抗３０８により電圧ＶＳＳにプルダウンされる。従って、コンパレータ３０３は、入力端子１０２がオープンになったことを検出することが出来る。

コンパレータ３０１及びコンパレータ３０３の出力信号は、どちらか一方でもＨｉｇｈの信号になれば、ＯＲ回路３０５からＨｉｇｈの信号が出力される。定電流回路３０６は停止するので、オペアンプ１０６の出力端子１０３はハイインピーダンスになり、オペアンプの入力端子がオープンになったことを外部に知らせる事ができる（例えば、特許文献１参照）。

特開２００３−１４３２３９号公報

しかしながら従来のオペアンプでは、通常動作時には入力端子抵抗を大きくすることができず、オペアンプが扱える入力信号の電圧範囲を制限してしまうという課題があった。
更に、入力端子がオープンになったとき出力端子の出力が不定になり、オペアンプの出力端子に接続された回路の動作が不安定になるという課題があった。

本発明は、以上のような課題を解決するために考案されたものであり、通常動作時は入力端子抵抗を大きくすることができ、オペアンプが扱える入力信号の電圧範囲を制限することなく、入力端子がオープンになったことを検出することが出来るオペアンプを提供する。

従来の課題を解決するために、本発明のオペアンプは以下のような構成とした。
非反転入力端子にオペアンプの非反転入力端子が接続され、入力オフセット電圧を有する反転入力端子にオペアンプの反転入力端子が接続される第一のコンパレータと、非反転入力端子にオペアンプの反転入力端子が接続され、入力オフセット電圧を有する反転入力端子にオペアンプの非反転入力端子が接続される第二のコンパレータと、非反転入力端子にオペアンプの非反転入力端子が接続され、反転入力端子にオペアンプの反転入力端子が接続されるアンプと、第一のコンパレータの出力端子と第二のコンパレータの出力端子に接続される論理回路と、オペアンプの非反転入力端子と接地端子の間に設けられた、直列に接続される第一の抵抗と第一のスイッチと、オペアンプの反転入力端子と電源端子の間に設けられた、直列に接続される第二の抵抗と第二のスイッチと、を備えるオペアンプ。

本発明によれば、コンパレータによって入力端子がオープンになる事を検出し、オープンになった時のみ入力端子をプルダウンまたはプルアップすることで、通常動作時には入力端子抵抗を大きくすることが出来るので、オペアンプの扱える入力信号の電圧範囲を制限することなく、入力端子がオープンになったことを検出することが出来る。

第一の実施形態のオペアンプの回路図である。 第二の実施形態のオペアンプの回路図である。 従来のオペアンプの回路図である。

＜実施形態１＞
図１は、第一の実施形態のオペアンプの回路図である。第一の実施形態のオペアンプは、コンパレータ１０７、１０９と、ＯＲ回路１１１と、スイッチ１１４、１１６と、オペアンプ１０６と、抵抗１１３、１１５と、入力端子１０１、１０２と、出力端子１０３と、電源端子１０４と、グラウンド端子１０５で構成されている。

コンパレータ１０７は、非反転入力端子は入力端子１０１に接続され、反転入力端子は入力端子１０２に接続され、出力端子はＯＲ１１１回路の第一の入力端子に接続される。コンパレータ１０９は、反転入力端子は入力端子１０１に接続され、非反転入力端子は入力端子１０２に接続され、出力端子はＯＲ回路１１１の第二の入力端子に接続される。ＯＲ回路１１１の出力はスイッチ１１６とスイッチ１１４に接続されオンオフを制御する。オペアンプ１０６は、非反転入力端子は入力端子１０１に接続され、反転入力端子は入力端子１０２に接続され、出力は出力端子１０３に接続される。抵抗１１５は、一方の端子はスイッチ１１６に接続され、もう一方の端子は入力端子１０２に接続される。スイッチ１１６のもう一方の端子は電源端子１０４に接続される。抵抗１１３は、一方の端子はスイッチ１１４に接続され、もう一方の端子は入力端子１０１に接続される。スイッチ１１４のもう一方の端子はグラウンド端子１０４に接続される。

第一の実施形態のオペアンプの動作について説明する。
コンパレータ１０７は、反転入力端子にオフセット１０８が設定されている。また、コンパレータ１０９は、反転入力端子にオフセット１１０が設定されている。入力端子１０１の電圧をＶ＋、入力端子１０２の電圧をＶ−、オフセット１０８の電圧をＶＡ、オフセット１１０の電圧をＶＢとする。

（Ｖ＋）＞（Ｖ−）＋（ＶＡ）の時、コンパレータ１０７はＨｉｇｈの信号を、コンパレータ１０９はＬｏｗの信号を出力する。すなわち、
（Ｖ＋）−（Ｖ−）＞（ＶＡ）・・・（１）
であり、入力端子１０１と入力端子１０２の電位差がオフセット１０８の電圧より大きくなると、コンパレータ１０７はＨｉｇｈの信号を出力する。

（Ｖ−）＞（Ｖ＋）＋（ＶＢ）の時、コンパレータ１０９はＨｉｇｈの信号を、コンパレータ１０７はＬｏｗの信号を出力する。すなわち、
（Ｖ＋）−（Ｖ−）＜−（ＶＢ）・・・（２）
であり、入力端子１０１と入力端子１０２の電位差がオフセット１１０の電圧にマイナスを掛けた電圧より小さくなると、コンパレータ１０９はＨｉｇｈの信号を出力する。

従って、オフセットの電圧ＶＡ及びＶＢは、オペアンプの扱える入力信号の電圧範囲を制限することがない程度に十分大きく、かつ入力端子のオープンが検出できる程度に設定される。

コンパレータ１０７及びコンパレータ１０９の出力は、ＯＲ回路１１１に入力されており、どちらか一方でもＨｉｇｈが出力された場合、ＯＲ回路１１１はＨｉｇｈの信号を出力し、スイッチ１１６及び１１４をオンさせる。そして、入力端子１０２を電源端子１０４の電圧ＶＤＤへプルアップし、入力端子１０１をグラウンド端子１０５の電圧ＶＳＳへプルダウンする。して、オペアンプ１０６の出力をＬｏｗに固定する。

ここで、抵抗１１３と１１５の抵抗値は十分大きく設定している。従って、入力端子１０１がオープンになっていなければ、たとえスイッチ１１４がオンしたとしても、入力端子１０１は電圧ＶＳＳへプルダウンされることはない。同様に、スイッチ１１５がオンしたとしても、入力端子１０２は電圧ＶＤＤへプルアップされることはない。

入力端子１０１がオープンになると、式２を満たすので、コンパレータ１０９がＨｉｇｈの信号を出力する。ＯＲ回路１１１は、コンパレータ１０９の出力するＨｉｇｈの信号を受けて、Ｈｉｇｈの信号を出力する。スイッチ１１４は、ＯＲ回路１１１の出力するＨｉｇｈの信号を受けてオンし、オペアンプ１０６の非反転入力端子を抵抗１１３を介して電圧ＶＳＳと接続する。スイッチ１１６は、ＯＲ回路１１１の出力するＨｉｇｈの信号を受けてオンし、オペアンプ１０６の反転入力端子を抵抗１１５を介して電圧ＶＤＤと接続する。

ここで、入力端子１０１はオープンになっているので、オペアンプ１０６の非反転入力端子は電圧ＶＳＳへプルダウンされる。従って、オペアンプ１０６は、出力端子１０３にＬｏｗの信号を出力する。このようにして、第一の実施形態のオペアンプは、入力端子１０１がオープンになったことを検出して、オペアンプ１０６の出力をＬｏｗレベルに固定することで外部に知らせる。

入力端子１０２がオープンになると、式１を満たすので、コンパレータ１０７がＨｉｇｈの信号を出力する。ＯＲ回路１１１は、コンパレータ１０７の出力するＨｉｇｈの信号を受けて、Ｈｉｇｈの信号を出力する。スイッチ１１６及び１１４は、Ｈｉｇｈの信号を受けてオンする。

ここで、入力端子１０２がオープンになっているので、オペアンプ１０６の反転入力端子は電圧ＶＤＤへプルアップされる。従って、オペアンプ１０６は、出力端子１０３にＬｏｗの信号を出力する。このようにして、第一の実施形態のオペアンプは、入力端子１０２がオープンになったことを検出して、オペアンプ１０６の出力をＬｏｗレベルに固定することで外部に知らせる。

入力端子１０１と入力端子１０２に電圧信号が印加される通常状態の時、式１および式２ともに満たされないので、コンパレータ１０７及び１０９はＬｏｗの信号を出力する。ＯＲ回路１１１は、Ｌｏｗの信号を出力して、スイッチ１１６及び１１４をオフする。このようにして、抵抗１１５及び１１３による入力端子抵抗の低下が防止できるため、入力信号電圧範囲を制限する事を防止できる。

以上説明したように、第一の実施形態のオペアンプは、通常動作時には入力端子抵抗を大きくできるので、オペアンプの扱える入力信号の電圧範囲を制限することなく、入力端子がオープンになったことを検出することが出来る。

＜実施形態２＞
図２は、第二の実施形態のオペアンプの回路図である。第一の実施形態のオペアンプとの違いは、遅延回路２０１を追加した点である。遅延回路２０１は、ＯＲ回路１１１とスイッチ１１６及び１１４の間に接続される。その他の回路構成は、第一の実施形態のオペアンプと同様であるので、同様の符号を付して、接続関係の説明は省略する。

第二の実施形態のオペアンプの動作について説明する。
コンパレータ１０７は反転入力端子にオフセット１０８が設定されている。また、コンパレータ１０９は反転入力端子にオフセット１１０が設定されている。入力端子１０１の電圧をＶ＋、入力端子１０２の電圧をＶ−、オフセット１０８の電圧をＶＡ、オフセット１１０の電圧をＶＢとする。

（Ｖ＋）＞（Ｖ−）＋（ＶＡ）の時、コンパレータ１０７はＨｉｇｈの信号を、コンパレータ１０９はＬｏｗの信号を出力する。
（Ｖ−）＞（Ｖ＋）＋（ＶＢ）の時、コンパレータ１０９はＨｉｇｈの信号を、コンパレータ１０７はＬｏｗの信号を出力する。

コンパレータ１０７及びコンパレータ１０９の出力は、ＯＲ回路１１１に入力されており、どちらか一方でもＨｉｇｈが出力された場合、ＯＲ回路１１１はＨｉｇｈの信号を出力し、遅延回路２０１を介してスイッチ１１６及び１１４をオンさせる。そして、入力端子１０２を電源端子１０４の電圧ＶＤＤへプルアップし、入力端子１０１をグラウンド端子１０５の電圧ＶＳＳへプルダウンして、オペアンプ１０６の出力をＬｏｗに固定する。

ここで、遅延回路１１２は、ＯＲ回路１１１からの一定時間以下のＨｉｇｈの信号は後段の回路へ出力しないように動作し、入力端子１０１または１０２の過渡的な電圧変動で誤動作する事を防止している。

以上説明したように、第二の実施形態のオペアンプは、通常動作時には入力端子抵抗を大きくできるので、オペアンプの扱える入力信号の電圧範囲を制限することなく、入力端子がオープンになったことを検出することが出来る。時出力端子が不定となる事を防止するができる。また、通常状態で入力端子に過渡的な電圧変動が起こっても、回路の誤動作を防止できる。

１０６ オペアンプ
１０７、１０９、３０１、３０３ コンパレータ
１０８、１１０ オフセット
１１１ ＯＲ回路
２０１ 遅延回路
３０２、３０４ 基準電圧回路
３０６ 定電流回路

Claims (2)

1. 反転入力端子と、非反転入力端子と、出力端子を備えたオペアンプであって、
   非反転入力端子に前記オペアンプの非反転入力端子が接続され、入力オフセット電圧を有する反転入力端子に前記オペアンプの反転入力端子が接続される第一のコンパレータと、
   非反転入力端子に前記オペアンプの反転入力端子が接続され、入力オフセット電圧を有する反転入力端子に前記オペアンプの非反転入力端子が接続される第二のコンパレータと、
   非反転入力端子に前記オペアンプの非反転入力端子が接続され、反転入力端子に前記オペアンプの反転入力端子が接続されるアンプと、
   前記第一のコンパレータの出力端子と前記第二のコンパレータの出力端子に接続される論理回路と、
   前記オペアンプの非反転入力端子と接地端子の間に設けられた、直列に接続される第一の抵抗と第一のスイッチと、
   前記オペアンプの反転入力端子と電源端子の間に設けられた、直列に接続される第二の抵抗と第二のスイッチと、を備え
   前記第一のスイッチと前記第二のスイッチは、前記論理回路の出力信号によって制御されることを特徴とするオペアンプ。
2. 前記論理回路の出力端子に遅延回路を設けたことを特徴とする請求項１に記載のオペアンプ。

Images