CN103018588B - 一种低功耗抗干扰的三态输入检测电路 - Google Patents

Abstract

本发明提供一种低功耗抗干扰的三态输入检测电路，其包括输入分压电路、输入分压钳位电路、受控电流单元，其中当输入电压为高低电平时，输入分压电路的电流为静态电流，当输入为高阻态时，输入分压钳位电路通过控制输入点的电压控制受控电流电路工作，使得输入电路的电流提高，提高检测电路的抵抗噪声的能力。

Description

一种低功耗抗干扰的三态输入检测电路

【技术领域】

本发明涉及电子电路领域，特别是关于一种低功耗抗干扰的三态输入检测电路。

【背景技术】

一个电路的输入状态包括高电平、低电平和高阻状态（或称为悬浮状态（floating））三种基本逻辑状态，简称三态。设计电路时，通常会采用一个检测电路来确定输入的电压是高电平、低电平还是高阻状态。

如图1和图2所示，其显示的是传统的三态输入检测电路。图1中的电阻R1和R2，图2中的晶体管M3和M4构成了输入的分压电路。晶体管M1、M2构成两个翻转阈值不同的比较器，当输入为高或者低时，Vin被输入信号拉高或者拉低，比较器输出对应的结果（例如AB均为高或者AB均为低），而当输入为高阻时，Vin电压由输入分压电路来确定，在图1中，Vin为R2/(R1+R2)倍的电源电压，使输出A为低，B为高，这样就能检测出输入是高阻态，图2中分压的原理类似，利用的Mos管M3、M4作为分压器件。

现有的三态检测电路的输入分压电路中始终有电流流过，例如图1所示的三态检测电路的分压电路的电流为VDD/(R1+R2)。如果希望该分压电路的静态电流更低，需要增大分压电路的阻抗，使流过的电流更小。但是，当输入信号为高阻态并有一定的叠加噪声时，分压电路阻抗太高，噪声电流会在输入信号Vin上产生较大的幅度，如果噪声产生的输入信号Vin超过了比较器的阈值则会导致比较器错误翻转，使得输出A、B发生变化，则检测的三态状态可能是错误的。而图2中分压电路的电流是非线性的，依赖于电源电压，如果电源电压有较大的波动，则可能导致该电路消耗的电流有很大变化，电源电压过高有可能使输入为高低电平时比较器不能翻转，而电源电压过低则可能使高阻输入的情况出错。

当面对高噪声、电源电压不稳定或者有较大地弹（ground bounce）等复杂的应用环境，现有的三态检测电路的结构很难顾及各方面的要求，需要对性能进行平衡，可能需要牺牲一部分功耗或者容错能力。

也就是说，现有的三态检测电路，如果想分压电路消耗的电流较小，就必须增大分压电路的阻抗，但增大阻抗，则会造成对外部的噪声干扰抵抗能力减弱，如果要提高抵抗噪声的能力，则需要消耗较多的电流。

另外，现有的三态检测电路，采用电阻或者线性电阻或者晶体管进行分压，对电源的要求比较高，电源电压不能波动比较大。但对于电源管理芯片来讲，其经常工作在恶劣的外部电源条件下，电源电压会有较大变化，采用现有的分压方式，会导致不同电压下静态电流有较大变化，也会影响到对外部干扰的抵抗能力，甚至出现错误检测。

因此，有必要对现有的三态输入检测电路进行改进，以克服现有检测电路的缺陷。

【发明内容】

本发明的目的在于提供一种低功耗抗干扰的三态输入检测电路。

为达成前述目的，本发明一种三态输入检测电路，其包括：输入分压电路，所述输入分压电路包括串联于第一电平节点和第二电平节点之间的第一功率器件和第二功率器件，其中第一功率器件与第二功率器件的连接点为输入端，第一功率器件与第一电平节点的连接点为第一输出端，第二功率器件与第二电平节点的连接点为第二输出端，当输入端输入的为高低电平时，第一输出端和第二输出端输出相同电平，当输入端为高阻状态时，第一输出端与第二输出端输出不同电平，所述三态输入检测电路还包括连接于第一输出节点和第二输出节点的受控电流单元，当输入端输入高低电平时，所述输入分压电路的电流为第一电流，当输入端为高阻状态时，输入端控制受控电流单元提供电流使所述输入分压电路的电流提高为第二电流。

根据本发明的一个实施例，所述三态输入检测电路其还包括输入分压钳位电路，所述输入分压钳位电路镜像所述输入分压电路的电流，在输入端为高阻态时使输入端的电压恢复为参考电压。

根据本发明的一个实施例，所述输入分压钳位电路包括串联于第一电平节点和第二电平节点之间的第三功率器件和第四功率器件，其中第三功率器件与第四功率器件的连接点为输入参考电压节点。

根据本发明的一个实施例，所述输入分压电路的第一功率器件为一个NMOS晶体管Q1，所述输入分压电路的第二功率器件为一个PMOS晶体管Q3，所述输入分压钳位电路的第三功率器件为一个NMOS晶体管Q0，所述第四功率器件为一个PMOS晶体管Q2，所述第一功率器件的漏极连接于所述第一输出节点，源极连接于所述输入节点，所述第二功率器件的源极连接于所述输入节点，所述第二功率器件的漏极连接于所述第二输出节点，所述分压钳位电路的第三功率器件的漏极连接于所述第一电平节点，源极连接于所述参考电压输入节点，所述分压钳位电路的第四功率器件的源极连接于所述参考电压输入节点，漏极连接于所述第二电平节点。所述第一功率器件的栅极与所述第三功率器件的栅极相连，所述第二功率器件和第四功率器件的栅极相连。

根据本发明的一个实施例，所述受控电流单元包括连接于第一输出节点的第一受控电流单元，其包括第一电压比较器、第一受控开关；所述第一电压比较器比较输入电压与第一参考电压，所述第一受控开关根据第一电压比较器的输出控制连接于第一输出节点的电流支路；所述受控电流单元包括连接于第二输出节点的第二受控电流单元，其包括第二电压比较器、第二受控开关；所述第二电压比较器比较输入电压与第二参考电压，所述第二受控开关根据第二电压比较器的输出控制连接于第二输出节点的电流支路，所述第一电压比较器的第一参考电压为低电平VTHL，所述第二电压比较器的第二参考电压为高电平VTHH，VTHH>VTHL。

根据本发明的一个实施例，所述第一受控开关所控制的电流支路为电流源提供的电流，或分压电阻提供的电流，或晶体管反馈提供的电流。

根据本发明的一个实施例，所述功率器件为MOSFET晶体管或结型晶体管。

本发明的三态输入检测电路，通过设置输入分压钳位电路和受控电流单元，在输入电压为高低电平时，静态消耗电流并不变，当输入为高阻状态时，通过输入分压钳位电路使输入分压电路的输入节点的电位恢复为参考电压，控制受控电流单元的电流加入输入分压电路中，在不增大功耗的情况下，显著提高抵抗噪声的能力。

【附图说明】

图1是现有的三态输入检测电路的结构图。

图2是现有的另外一种三态输入检测电路的结构图。

图3是本发明的三态输入检测电路的三态检测的原理图。

图4是本发明的三态输入检测电路的一个实施例的结构图。

图5是本发明的三态输入检测电路的另一个实施例的结构图。

图6是本发明的三态输入检测电路的又一个实施例的结构图。

【具体实施方式】

此处所称的“一个实施例”或“实施例”是指可包含于本发明至少一个实现方式中的特定特征、结构或特性。在本说明书中不同地方出现的“在一个实施例中”并非均指同一个实施例，也不是单独的或选择性的与其他实施例互相排斥的实施例。

本发明针对现有技术的三态检测电路，输入分压电路的电流较小时抵抗干扰能力较弱，而增大分压电路电流则会提高功耗的缺陷，提出一种低功耗且抗干扰能力强的三态输入检测电路。

请参阅图3所示，其显示三态输入检测电路的基本原理图，如图3中所示，本发明的三态输入检测电路是采用输入分压电路，该输入分压电路包括串联于第一电平节点VDD和第二电平节点接地点之间的第一功率器件G1和第二功率器件G2，其中第一功率器件G1与第二功率器件G2的连接点为输入电压Vin输入端，第一功率器件G1与第一电平节点的连接点为第一输出端A，第二功率器件G2与地的连接点为第二输出端B，当输入端输入的为高电平时，第一输出端A和第二输出端B输出相同的高电平，当输入端输入的为低电平时，第一输出端A和第二输出端B输出相同的低电平，当输入端为高阻状态时，第一输出端A与第二输出端B输出不同电平，这样来检测输入的三种状态。

请参阅图4所示，其显示本发明的三态输入检测电路的一个实施例的结构图。如图4所示，本发明的三态输入检测电路包括输入分压电路、输入分压钳位电路和受控电流单元。

请继续参阅图4所示，在本发明的一个实施例中，本发明的三态输入检测电路的输入分压电路的第一功率器件为一个NMOS晶体管Q1，所述输入分压电路的第二功率器件为一个PMOS晶体管Q2，其中晶体管Q1的漏极通过电流源I1连接于第一电平节点VDD（当然在其他实施例中晶体管Q1的漏极也可以通过电阻或其他电路连接于第一电平节点VDD），晶体管Q1的漏极作为三态输入检测电路的第一输出节点A，晶体管Q1的源极与晶体管Q2的源极相连，其中晶体管Q1的源极与晶体管Q2的源极相连的节点N1作为三态输入检测电压的输入节点；晶体管Q2的漏极通过一个电流源I1’接地（同样地，在其他实施例中晶体管Q2的漏极也可以通过电阻或其他电路接地），晶体管Q2的漏极作为三态检测电路的第二输出节点B。

请继续参阅图4所示，本发明的三态输入检测电路的输入分压钳位电路包括串联于第一电平节点和第二电平节点之间的第三功率器件和第四功率器件，其中第三功率器件与第四功率器件的连接点为输入参考电压节点N0，其中在该实施例中，所述第三功率器件为一个NMOS晶体管Q3，所述第四功率器件为一个PMOS晶体管Q2，其中晶体管Q3的漏极通过一个电流源I0连接于第一电平节点VDD，晶体管Q3的源极连接于一个参考电压VREF输入节点N0，所述晶体管Q4的源极连接于所述参考电压VREF输入节点N0，晶体管Q4的漏极通过一个电流源I0’接地。其中晶体管Q3的栅极与输入分压电路的晶体管Q1的栅极相连，晶体管Q4的栅极与输入分压电路的晶体管Q2的栅极相连，这样输入分压钳位电路的电流实际上是镜像输入分压电路的电流，输入分压钳位电路的电流与输入分压电路的电流之间的比值取决于Q1与Q3以及Q2与Q4的比值，输入分压钳位电路的电流为Q3/Q1倍的输入分压电路的电流。

请继续参阅图4所示，所述受控电流单元包括连接于第一输出节点A的第一受控电流单元，其包括第一电压比较器CMP1、第一受控开关S1；所述第一电压比较器CMP1比较输入电压Vin与第一参考电压VTHL，其中第一电压比较器CMP1的第一参考电压VTHL为低电平，所述第一受控开关S1根据第一电压比较器CMP1的输出控制连接于第一输出节点A的电流支路，其中该实施例中第一受控开关S1控制的电流支路为电流源I2形成的电流支路。

受控电流单元还包括连接于第二输出节点B的第二受控电流单元，其包括第二电压比较器CMP2、第二受控开关S2；所述第二电压比较器CMP2比较输入电压Vin与第二参考电压，第二电压比较器CMP2的第二参考电压为高电平VTHH，VTHH>VTHL。所述第二受控开关S2根据第二电压比较器CMP2的输出控制连接于第二输出节点B的电流支路，其中该实施例中第二受控开关S2控制的电流支路为由电流源I2’形成的电流支路。

请继续参阅图4所示，当输入电压Vin为低电平，并且Vin<VTHL时，此时电压比较器CMP1输出信号使得受控开关S1断开，而电压比较器CMP2输出信号使得受控开关S2闭合。由于输入电压Vin是低电平，而NMOS晶体管Q1的源极连接于输入节点N1，因此晶体管Q1的栅源电压VGS>0，Q1导通。而PMOS晶体管Q2的源极连接于输入节点N1，而输入电压Vin为低电平，因此Q2截止。此时由于晶体管Q1为导通，而输入电压Vin为低电平，所以第一输出节点A的输出电压为低电平；由于晶体管Q2为截止，所以第二输出节点B相当于通过电流源接地，因此第二输出节点B的输出也为低电平，这样第一输出节点A和第二输出节点B均输出低电平，则可以判断输入电压Vin是低电平。

当输入电压Vin为高电平，并且Vin>VTHH时，此时电压比较器CMP1输出信号使得受控开关S1闭合，而电压比较器CMP2输出信号使得受控开关S2断开。由于输入电压Vin是高电平，而NMOS晶体管Q1的源极连接于输入节点N1，因此晶体管Q1的栅源电压VGS<0，Q1截止。而PMOS晶体管Q2的源极连接于输入节点N1，而输入电压Vin为高电平，因此晶体管Q2导通。此时由于晶体管Q1为截止，所以第一输出节点A的输出电压相当于是通过电流源连接的电源VDD，所以第一输出节点的输出为高电平。由于晶体管Q2为导通，而输入电压为高电平，所以第二输出节点B的输出为高电平，这样第一输出节点A和第二输出节点B均输出高电平，则可以判断输入电压Vin是高电平。

当输入电压为高阻状态时，此时输入分压钳位电路的Q3和Q4是导通的，输入分压钳位电路的电流为I0，此时Q1、Q2的电流由Q1/Q3以及Q2/Q4的比例1:B有关，电流为B*I0，此时输入分压电路与输入分压钳位电路形成镜像关系，在电流I1的作用下，输入节点N1的输入电压会恢复到输入参考电压VREF，而输入参考电压VREF是一个大于低电平VTHL，而小于高电平VTHH的一个中间电压，所以此时比较器CMP1输出控制信号使受控开关S1闭合，比较器CMP2输出控制信号使得受控开关S2闭合，而此时晶体管Q1、Q2也均导通，此时第一输出节点A的输出为高电平，而第二输出节点B的输出则为低电平，则可以由此判断输入Vin为高阻状态。当输入为高阻状态时，此时受控电流单元的受控开关S1和S2闭合，使得受控开关S1和S2控制的电流支路的电流I2并入输入分压电路中，此时输入分压电路的电流为I1+I2，如果输入电压Vin有扰动电流，需要超过I1+I2的电流才能使输出状态翻转，因此提高了电路的抗干扰能力。也就是说，本发明的输入三态检测电路，在输入电压为高低电平时，静态消耗电流并不变，当外部干扰使输入电压Vin偏离时，钳位电流能提供的最大电流提高，所以电流能够在不增大功耗的情况下，显著提高抵抗噪声的能力。

以上只是本发明的一个具体实施例，在前述实施例中，所述受控电流电路的受控开关控制的电流支路为电流源I2所形成的电流支路，请参阅图5所示，在另一实施例中，所述受控电流单元的第一受控开关S1控制的电流支路也可以是由连接于第一输出节点A和高电平VDD之间的电阻R1形成的电流支路，所述受控电流单元的第二受控开关S2控制的电流支路也可以是由连接于第二输出节点B和地之间的电阻R2形成的电流支路。

请参阅图6所示，在又一实施例中，所述受控电流单元的第一受控开关S1控制的电流支路也可以是由连接于第一输出节点A和高电平VDD之间的晶体管M1和电阻R1形成的电流支路，所述受控电流单元的第二受控开关S2控制的电流支路也可以是由连接于第二输出节点B和地之间的晶体管M2和电阻R2形成的电流支路。而输入分压钳位电路的晶体管Q3与高电平VDD之间是通过电阻R3连接，输入分压钳位电路的晶体管Q4与地之间是通过电阻R4连接。

在其他实施例中晶体管Q1、Q2、Q3、Q4的具体结构是NMOS管还是PMOS管也可以根据本发明的思路进行组合。另外，在前述实施例中，所述晶体管Q1、Q2、Q3、Q4为MOSFET晶体管，在其他实施例中也可以是结型晶体管。

本发明的三态输入检测电路，通过设置输入分压钳位电路和受控电流单元，在输入电压为高低电平时，静态消耗电流并不变，当输入为高阻状态时，通过输入分压钳位电路使输入分压电路的输入节点的电位恢复为参考电压，控制受控电流单元的电流加入输入分压电路中，在不增大功耗的情况下，显著提高抵抗噪声的能力。

上述说明已经充分揭露了本发明的具体实施方式。需要指出的是，熟悉该领域的技术人员对本发明的具体实施方式所做的任何改动均不脱离本发明的权利要求书的范围。相应地，本发明的权利要求的范围也并不仅仅局限于前述具体实施方式。

Claims (4)

1.一种三态输入检测电路，其包括：输入分压电路，所述输入分压电路包括串联于第一电平节点和第二电平节点之间的第一功率器件和第二功率器件，其中第一功率器件与第二功率器件的连接点为输入端，第一功率器件与第一电平节点的连接点为第一输出端，第二功率器件与第二电平节点的连接点为第二输出端，当输入端输入的为高低电平时，第一输出端和第二输出端输出相同电平，当输入端为高阻状态时，第一输出端与第二输出端输出不同电平，其特征在于：其还包括连接于第一输出节点和第二输出节点的受控电流单元，当输入端输入高低电平时，所述输入分压电路的电流为第一电流，当输入端为高阻状态时，输入端控制受控电流单元提供电流使所述输入分压电路的电流提高为第二电流，

其还包括输入分压钳位电路，所述输入分压钳位电路镜像所述输入分压电路的电流，在输入端为高阻态时使输入端的电压恢复为参考电压，所述输入分压钳位电路包括串联于第一电平节点和第二电平节点之间的第三功率器件和第四功率器件，其中第三功率器件与第四功率器件的连接点为参考电压输入节点，

所述受控电流单元包括连接于第一输出节点的第一受控电流单元，其包括第一电压比较器、第一受控开关；所述第一电压比较器比较输入电压与第一参考电压，所述第一受控开关根据第一电压比较器的输出控制连接于第一输出节点的电流支路；所述受控电流单元包括连接于第二输出节点的第二受控电流单元，其包括第二电压比较器、第二受控开关；所述第二电压比较器比较输入电压与第二参考电压，所述第二受控开关根据第二电压比较器的输出控制连接于第二输出节点的电流支路，所述第一电压比较器的第一参考电压为低电平VTHL，所述第二电压比较器的第二参考电压为高电平VTHH，VTHH＞VTHL，

当输入端的输入电压Vin为低电平，并且Vin＜VTHL时，第一受控开关断开，第二受控开关管闭合，

当输入电压Vin为高电平，并且Vin＞VTHH时，第一受控开关闭合，第二受控开关管断开，

当输入电压Vin为高阻状态时，第一受控开关闭合，第二受控开关管闭合。

2.如权利要求1所述的三态输入检测电路，其特征在于：所述输入分压电路的第一功率器件为一个NMOS晶体管Q1，所述输入分压电路的第二功率器件为一个PMOS晶体管Q3，所述输入分压钳位电路的第三功率器件为一个NMOS晶体管Q0，所述第四功率器件为一个PMOS晶体管Q2，所述第一功率器件的漏极连接于所述第一输出节点，源极连接于所述输入端，所述第二功率器件的源极连接于所述输入端，所述第二功率器件的漏极连接于所述第二输出节点，所述输入分压钳位电路的第三功率器件的漏极连接于所述第一电平节点，源极连接于所述参考电压输入节点，所述输入分压钳位电路的第四功率器件的源极连接于所述参考电压输入节点，漏极连接于所述第二电平节点，所述第一功率器件的栅极与所述第三功率器件的栅极相连，所述第二功率器件和第四功率器件的栅极相连。

3.如权利要求1所述的三态输入检测电路，其特征在于：所述第一受控开关所控制的电流支路为电流源提供的电流，或分压电阻提供的电流，或晶体管反馈提供的电流。

4.如权利要求1所述的三态输入检测电路，其特征在于：所述功率器件为MOSFET晶体管或结型晶体管。