CN103376423B - 电源检测装置 - Google Patents

电源检测装置 Download PDF

Info

Publication number
CN103376423B
CN103376423B CN201210233073.6A CN201210233073A CN103376423B CN 103376423 B CN103376423 B CN 103376423B CN 201210233073 A CN201210233073 A CN 201210233073A CN 103376423 B CN103376423 B CN 103376423B
Authority
CN
China
Prior art keywords
transistor
resistance
current
dynamic biasing
power supply
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201210233073.6A
Other languages
English (en)
Other versions
CN103376423A (zh
Inventor
江云祺
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Power Forest Technology Corp
Original Assignee
Power Forest Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Power Forest Technology Corp filed Critical Power Forest Technology Corp
Publication of CN103376423A publication Critical patent/CN103376423A/zh
Application granted granted Critical
Publication of CN103376423B publication Critical patent/CN103376423B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/40—Testing power supplies
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/165—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values
    • G01R19/16504—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed
    • G01R19/16519—Indicating that current or voltage is either above or below a predetermined value or within or outside a predetermined range of values characterised by the components employed using FET's

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Measurement Of Current Or Voltage (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种电源检测装置，其包括第一电流处理电路与第二电流处理电路。其中，第一电流处理电路用以反应于一系统电源的变化而提供一动态偏压。第二电流处理电路耦接第一电流处理电路，且偏压于所述动态偏压下，用以在所述动态偏压大于一电压临界值时，输出一电源良好信号以表示所述系统电源已备妥。

Description

电源检测装置
技术领域
本发明是有关于一种电源检测技术，且特别是有关于一种用以检测电源是否备妥的极低启动电流电源检测装置。
背景技术
在现有电子装置系统内有一检测电路，此检测电路会产生一信号，在系统电源(system power)尚未备妥(例如系统电源的电平低于某一设定的电压值)时，则此检测电路所产生的信号会使系统停止一般正常运作。待供应给系统的电源备妥后(即，系统电源的电平已高于所设定的电压值)，此检测电路所产生的信号会改变状态使系统开始运作。在部分应用领域中，供给系统的电源电平在低于设定值时，系统的耗能越低越好，在此状态，系统的其它电路可由此检测电路所产生的信号关闭。因此，如何做出低耗能的系统电源检测电路实属本发明相关领域所欲琢磨/努力的课题之一。
发明内容
有鉴于此，本发明提供一种电源检测装置，其包括第一电流处理电路与第二电流处理电路。其中，第一电流处理电路用以反应于一系统电源的变化而提供一动态偏压。第二电流处理电路耦接第一电流处理电路，且偏压于所述动态偏压下，用以于所述动态偏压电压大于一电压临界值时，输出一电源良好信号以表示所述系统电源已备妥。
在本发明的第一实施例中，第一电流处理电路包括第一晶体管、第二晶体管，以及第一电阻。其中，第一晶体管的源极与基极耦接所述系统电源。第二晶体管的源极与基极耦接所述系统电源，而第二晶体管的栅极与漏极则耦接第一晶体管的栅极。第一电阻的第一端耦接第二晶体管的漏极，而第一电阻的第二端则用以提供所述动态偏压。在此条件下，第二电流处理电路包括第三晶体管、第四晶体管，以及第二电阻。其中，第三晶体管的漏极耦接第一晶体管的漏极以输出所述电源良好信号，而第三晶体管的源极与基极则耦接至一系统接地电位。第四晶体管的栅极与漏极耦接第三晶体管的栅极与第一电阻的第二端。第二电阻的第一端耦接第四晶体管的源极，而第二电阻的第二端则耦接至所述系统接地电位。另外，第四晶体管的基极可以耦接至第二电阻的第一端或者直接耦接至所述系统接地电位。
在本发明的另一实施例中，第一电流处理电路包括第一晶体管、第二晶体管，以及第一电阻。其中，第一晶体管的源极与基极耦接所述系统接地电位。第二晶体管的源极与基极耦接所述系统接地电位，而第二晶体管的栅极与漏极则耦接第一晶体管的栅极。第一电阻的第一端耦接第二晶体管的漏极，而第一电阻的第二端则用以提供所述动态偏压。在此条件下，第二电流处理电路包括第三晶体管、第四晶体管，以及第二电阻。其中，第三晶体管的漏极耦接第一晶体管的漏极以输出所述电源良好信号，而第三晶体管的源极与基极则耦接至所述系统电源。第四晶体管的栅极与漏极耦接第三晶体管的栅极与第一电阻的第二端。第二电阻的第一端耦接第四晶体管的源极，而第二电阻的第二端则耦接至所述系统电源。另外，第四晶体管的基极可以耦接至第二电阻的第一端或者直接耦接至所述系统电源。
在上述本发明的实施例中，第一晶体管的尺寸可以表示为(W1/L1)，W1为第一晶体管的宽度，L1为第一晶体管的长度；第二晶体管的尺寸可以表示为(W2/L2)，W2为第二晶体管的宽度，L2为第二晶体管的长度；第三晶体管的尺寸表示可以为(W3/L3)，W3为第三晶体管的宽度，L3为第三晶体管的长度；第四晶体管的尺寸可以表示为(W4/L4)，W4为第四晶体管的宽度，L4为第四晶体管的长度；以及[(W3/L3)/(W1/L1)]＜[(W4/L4)/(W2/L2)]。
在上述本发明的实施例中，第三晶体管偏压于所述动态偏压下的电流与电压的变化关系对应至第一电流电压特性曲线(I-V curve)；第四晶体管串接第二电阻而偏压于所述动态偏压下的电流与电压的变化关系对应至不同于所述第一电流电压特性曲线的第二电流电压特性曲线；所述的第一电流电压特性曲线与第二电流电压特性曲线具有一交点，且此交点所对应的电压值即为所述电压临界值。
在上述本发明的实施例中，所述电压临界值可以反应于第一电阻的阻值变化而变化。
在上述本发明的实施例中，电源检测装置的操作电流可以反应于第二电阻的阻值变化而变化。
在上述本发明的第一实施例中，当所述动态偏压大于所述电压临界值时，则第三晶体管偏压于所述动态偏压下的电流大于第四晶体管串接第二电阻而偏压于所述动态偏压下的电流。在此条件下，所提供的电源检测装置输出低电位/电平的电源良好信号。
在上述本发明的第一实施例中，当所述动态偏压小于所述电压临界值时，则第三晶体管偏压于所述动态偏压下的电流小于第四晶体管串接第二电阻而偏压于所述动态偏压下的电流。在此条件下，所提供的电源检测装置输出高电位/电平的电源良好信号。
在上述本发明的第一实施例中，第一晶体管与第二晶体管可以为P型晶体管，而第三晶体管与第四晶体管可以为N型晶体管。在另一实施例中，第一晶体管与第二晶体管可以为N型晶体管，而第三晶体管与第四晶体管可以为P型晶体管。
基于上述，本发明所提供的电源检测装置可以在很小/极低的电流下检测出任一电源是否已备妥(即，电源是否高于某一设定的电压值)。因此，若将本发明所提供的电源检测装置应用在电子装置系统的话，则本发明所提供的电源检测装置可以在供应给电子装置系统的系统电源已备妥时，发出电源良好信号以通知电子装置系统开始进行运作。
应了解的是，上述一般描述及以下具体实施方式仅为举例及阐释性的，其并不能限制本发明所欲保护的范围。
附图说明
下面的附图是本发明的说明书的一部分，示出了本发明的实施例，附图与说明书的描述一起说明本发明的原理。
图1为本发明一实施例的电源检测装置(power detectionapparatus)10的示意图；
图2为本发明一实施例的第二电流处理电路103中两电流支路(currentbranch)的电流电压特性曲线(I-V curve)示意图；
图3为本发明另一实施例的电源检测装置10’的示意图。
附图标记说明：
10、10’：电源检测装置；
101、101’：第一电流处理电路；
103、103’：第二电流处理电路；
201、203：电流电压特性曲线(I-V curve)；
T1-T4：晶体管；
R1、R2：电阻；
I1、I2：电流；
VDD：系统电源；
GND：系统接地电位；
Vbias：动态偏压；
PGS：电源良好信号；
P：交点；
VTH：电压临界值；
OUT：输出点。
具体实施方式
现将详细参考本发明的实施例，在附图中说明所述实施例的实例。另外，凡可能之处，在附图及实施方式中使用相同标号的元件/构件代表相同或类似部分。
图1为本发明一实施例的电源检测装置(power detectionapparatus)10的示意图。请参照图1，电源检测装置10具有极低启动电流(ultra low startup current)的特性，且其包括第一电流处理电路(current processing circuit)101与第二电流处理电路103。在本实施例中，第一电流处理电路101用以反应于系统电源(systempower)VDD的变化而提供动态偏压Vbias。
更清楚来说，第一电流处理电路101包括第一晶体管(transistor)T1、第二晶体管T2，以及第一电阻(resistor)R1。其中，第一晶体管T1的源极(source)与基极(body)耦接系统电源VDD。第二晶体管T2的源极与基极同样耦接系统电源VDD，而第二晶体管T2的栅极(gate)与漏极(drain)则耦接第一晶体管T1的栅极。第一电阻R1的第一端耦接第二晶体管T2的漏极，而第一电阻R1的第二端则用以提供动态偏压Vbias。在本实施例中，第一晶体管T1与第二晶体管T2可以利用P型晶体管(P-type transistor)来实施，例如：PMOS晶体管，但并不限制于此。
基此，前述所谓的“系统电源VDD的变化”乃是指：系统电源VDD从系统接地电位GND往其所设定的最高电平的爬升阶段。而且，从第一电流处理电路101的电路结构(circuit configuration)可看出，动态偏压Vbias会随着系统电源VDD的增加而增加。
另一方面，第二电流处理电路103耦接第一电流处理电路101，且偏压于第一电流处理电路101所提供的动态偏压Vbias下。在本实施例中，第二电流处理电路103用以在动态偏压Vbias大于某一电压临界值(voltage threshold value)VTH(容后再详述)时，输出电源良好信号(power good signal)PGS以表示系统电源VDD已备妥。
更清楚来说，第二电流处理电路103包括第三晶体管T3、第四晶体管T4，以及第二电阻R2。其中，第三晶体管T3的漏极耦接第一晶体管T1的漏极以输出电源良好信号PGS，而第三晶体管T3的源极与基极则耦接至系统接地电位GND。第四晶体管T4的栅极与漏极耦接第三晶体管T3的栅极与第一电阻R1的第二端。第二电阻R2的第一端耦接第四晶体管T4的源极与基极，而第二电阻R2的第二端则耦接至系统接地电位GND。在本实施例中，第三晶体管T3与第四晶体管T4可以利用N型晶体管(N-type transistor)来实施，例如：NMOS晶体管，但并不限制于此。另外，第四晶体管T4的基极亦可改为直接耦接至系统接地电位GND。
在此，若将第一至第四晶体管T1-T4的尺寸分别表示为(W1/L1)、(W2/L2)、(W3/L3)、(W4/L4)的话，则本实施例在设计上必须符合以下条件1：
[(W3/L3)/(W1/L1)]＜[(W4/L4)/(W2/L2)]条件1
其中，W1-W4分别为第一至第四晶体管T1-T4的宽度(width)，而L1-L4分别为第一至第四晶体管T1-T4的长度(length)。
另外，从第二电流处理电路103的电路结构可看出，第三晶体管T3是偏压于动态偏压Vbias下，且第四晶体管T4串接第二电阻R2同样偏压于动态偏压Vbias下。再加上，图2为本发明一实施例的第二电流处理电路103中两电流支路(current branch)的电流电压特性曲线(I-Vcurve)示意图，如图2所示，第三晶体管T3偏压于动态偏压Vbias下的电流与电压的变化关系对应至第一电流电压特性曲线(I-V curve)201；且第四晶体管T4串接第二电阻R2而偏压于动态偏压Vbias下的电流与电压的变化关系对应至不同于第一电流电压特性曲线201的第二电流电压特性曲线203。
从图2可以看出，第一电流电压特性曲线201与第二电流电压特性曲线203具有一交点P，且此交点P所对应的电压值即为前述的电压临界值VTH。在本实施例中，当动态偏压Vbias大于电压临界值VTH时，则第三晶体管T3偏压于动态偏压Vbias下的电流会大于第四晶体管T4串接第二电阻R2而偏压于动态偏压Vbias下的电流。反之，当动态偏压Vbias小于电压临界值VTH时，则第三晶体管T3偏压于动态偏压Vbias下的电流会小于第四晶体管T4串接第二电阻R2而偏压于动态偏压Vbias下的电流。
基于第二电流处理电路103中两电流支路(curren  branch)(电流I1，电流I2)所对应的电流电压特性曲线，如图2所示，所以电流I1与电流I2会随着系统电源VDD的改变而改变。换言之，电流I1与电流I2的大小会随着系统电源VDD大于电压临界值VTH时而互换。
因此，在动态偏压Vbias反应于系统电源VDD的电压的爬升而未大于电压临界值VTH时，电流I1会大于电流I2(I1＞I2)。再加上，由于第一电流处理电路101会将第四晶体管T4的漏极的电流I1映射到输出点OUT以与第三晶体管T3的漏极的电流I2做比较。因此，在I1＞I2的条件下，电源检测装置10会输出/发出表示为系统电源VDD尚未备妥的逻辑“1”(其可理解为电源失效信号(power failure signal，PFS))。
反之，在动态偏压Vbias反应于系统电源VDD的电压的爬升而大于电压临界值VTH时，电流I1会转为小于电流I2(I1＜I2)。相似地，由于第一电流处理电路101会将第四晶体管T4的漏极的电流I1映射到输出点OUT以与第三晶体管T3的漏极的电流I2做比较。因此，在I1＜I2的条件下，电源检测装置10会输出/发出表示为系统电源VDD已备妥的逻辑“0”(其可理解为电源良好信号PGS)。
由此可知，若将电源检测装置10应用在电子装置系统的话，则电源检测装置10可以在供应给电子装置系统的系统电源VDD已备妥时，发出电源良好信号PGS(例如逻辑“0”)以通知电子装置系统开始进行运作。另外，电源检测装置10可以于供应给电子装置系统的系统电源VDD尚未备妥时，发出电源失效信号(PFS，例如逻辑“1”)以通知电子装置系统停止一般正常运作。
另外，值得一提的是，电压临界值VTH可以反应于第一电阻R1的阻值变化而变化。举例来说，当第一电阻R1的阻值增加时，则电压临界值VTH也会跟着增加；反之，当第一电阻R1的阻值降低时，则电压临界值VTH也会跟着降低。如此一来，若适应性地调整第一电阻R1的阻值的话，则电源检测装置10可以应用在具有不同/相异低电压锁定(under voltage lockout，UVLO)电平的电子装置系统。另外，第一电阻R1可由一般的电阻元件所组成，或者可由串接的二极管或晶体管的组合所组成(一切视实际设计而论)，从而设定所欲检测的电压临界值。换言之，透过对第一电阻R1的阻值的设定，即可改变所欲检测的电压临界值。
再者，电源检测装置10的操作电流(operation current)可以反应于第二电阻R2的阻值变化而变化。举例来说，当第二电阻R2的阻值增加时，则电源检测装置10的操作电流得以下降。如此一来，若适应性地调整第二电阻R2的阻值的话，则可以有效地降低电源检测装置10的整体功率消耗(power consumption)。换言之，若适应性地调整第二电阻R2的阻值的话，则可以使得电源检测装置10具有极低启动电流(ultra low startup current)的特性。
除此之外，图3为本发明另一实施例的电源检测装置10’的示意图。请同时合并参照图1与图3，电源检测装置10’的电路结构与电源检测装置10互补，亦即：把图3的第一电流处理电路101’的晶体管T1，晶体管T2改以N型晶体管(例如：NMOS晶体管)来实施，并把图3的第二电流处理电路103’的晶体管T3，晶体管T4改以P型晶体管(例如：PMOS晶体管)来实施。如此一来，电源检测装置10’的运作方式就会类似于电源检测装置10，故而在此并不再加以赘述电源检测装置10’的运作方式与原理。
在此值得一提的是，电源检测装置10/电源检测装置10’所输出/发出的电源良好信号PGS的逻辑电平可因应实际设计需求而改变，非以上述解释内容为限制。
综上所述，本发明所提供的电源检测装置可以在很小/极低的电流下检测出任一电源是否已备妥(即，电源是否高于某一设定的电压值)。因此，若将本发明所提供的电源检测装置应用在电子装置系统的话，则本发明所提供的电源检测装置可以在供应给电子装置系统的系统电源已备妥时，发出电源良好信号以通知电子装置系统开始进行运作。
最后应说明的是：以上各实施例仅用以说明本发明的技术方案，而非对其限制；尽管参照前述各实施例对本发明进行了详细的说明，本领域的普通技术人员应当理解：其依然可以对前述各实施例所记载的技术方案进行修改，或者对其中部分或者全部技术特征进行等同替换；而这些修改或者替换，并不使相应技术方案的本质脱离本发明各实施例技术方案的范围。

Claims (8)

1.一种电源检测装置，其特征在于，包括：
一第一电流处理电路，用以反应于一系统电源的变化而提供一动态偏压；以及
一第二电流处理电路，耦接该第一电流处理电路，且偏压于该动态偏压下，用以在该动态偏压大于一电压临界值时，输出一电源良好信号以表示该系统电源已备妥；
其中该第一电流处理电路包括：一第一晶体管，其源极与基极耦接该系统电源；一第二晶体管，其源极与基极耦接该系统电源，而其栅极与漏极则耦接该第一晶体管的栅极；以及一第一电阻，其第一端耦接该第二晶体管的漏极，而其第二端则用以提供该动态偏压，其中该第一电阻是由电阻元件或者串接的二极管或晶体管的组合所组成；
其中该第二电流处理电路包括：一第三晶体管，其漏极耦接该第一晶体管的漏极以输出该电源良好信号，而其源极与基极则耦接至一系统接地电位；一第四晶体管，其栅极与漏极耦接该第三晶体管的栅极与该第一电阻的第二端；以及一第二电阻，其第一端耦接该第四晶体管的源极，而其第二端则耦接至该系统接地电位；
其中，该第一晶体管的尺寸表示为W1/L1，W1为该第一晶体管的宽度，L1为该第一晶体管的长度；该第二晶体管的尺寸表示为W2/L2，W2为该第二晶体管的宽度，L2为该第二晶体管的长度；该第三晶体管的尺寸表示为W3/L3，W3为该第三晶体管的宽度，L3为该第三晶体管的长度；该第四晶体管的尺寸表示为W4/L4，W4为该第四晶体管的宽度，L4为该第四晶体管的长度；以及[(W3/L3)/(W1/L1)]<[(W4/L4)/(W2/L2)]。
2.根据权利要求1所述的电源检测装置，其特征在于，
该第三晶体管偏压于该动态偏压下的电流与电压的变化关系对应至一第一电流电压特性曲线，该第四晶体管串接该第二电阻而偏压于该动态偏压下的电流与电压的变化关系对应至不同于该第一电流电压特性曲线的一第二电流电压特性曲线；
该第一电流电压特性曲线与该第二电流电压特性曲线具有一交点，且该交点所对应的一电压值即为该电压临界值；
当该动态偏压大于该电压临界值时，则该第三晶体管偏压于该动态偏压下的电流大于该第四晶体管串接该第二电阻而偏压于该动态偏压下的电流；以及
当该动态偏压小于该电压临界值时，则该第三晶体管偏压于该动态偏压下的电流小于该第四晶体管串接该第二电阻而偏压于该动态偏压下的电流。
3.根据权利要求2所述的电源检测装置，其特征在于，
该电压临界值反应于该第一电阻的阻值变化而变化，且通过对该第一电阻的阻值的设定以改变该电压临界值；以及
该电源检测装置的一操作电流反应于该第二电阻的阻值变化而变化。
4.根据权利要求1所述的电源检测装置，其特征在于，该第一晶体管与该第二晶体管为P型晶体管，而该第三晶体管与该第四晶体管为N型晶体管。
5.一种电源检测装置，其特征在于，包括：
一第一电流处理电路，用以反应于一系统电源的变化而提供一动态偏压；以及
一第二电流处理电路，耦接该第一电流处理电路，且偏压于该动态偏压下，用以在该动态偏压大于一电压临界值时，输出一电源良好信号以表示该系统电源已备妥；
其中该第一电流处理电路包括：一第一晶体管，其源极与基极耦接一系统接地电位；一第二晶体管，其源极与基极耦接该系统接地电位，而其栅极与漏极则耦接该第一晶体管的栅极；以及一第一电阻，其第一端耦接该第二晶体管的漏极，而其第二端则用以提供该动态偏压，其中该第一电阻是由电阻元件或者串接的二极管或晶体管的组合所组成；
其中该第二电流处理电路包括：一第三晶体管，其漏极耦接该第一晶体管的漏极以输出该电源良好信号，而其源极与基极则耦接至该系统电源；一第四晶体管，其栅极与漏极耦接该第三晶体管的栅极与该第一电阻的第二端；以及一第二电阻，其第一端耦接该第四晶体管的源极，而其第二端则耦接至该系统电源，
其中，该第一晶体管的尺寸表示为W1/L1，W1为该第一晶体管的宽度，L1为该第一晶体管的长度；该第二晶体管的尺寸表示为W2/L2，W2为该第二晶体管的宽度，L2为该第二晶体管的长度；该第三晶体管的尺寸表示为W3/L3，W3为该第三晶体管的宽度，L3为该第三晶体管的长度；该第四晶体管的尺寸表示为W4/L4，W4为该第四晶体管的宽度，L4为该第四晶体管的长度；以及[(W3/L3)/(W1/L1)]<[(W4/L4)/(W2/L2)]。
6.根据权利要求5所述的电源检测装置，其特征在于，
该第三晶体管偏压于该动态偏压下的电流与电压的变化关系对应至一第一电流电压特性曲线，该第四晶体管串接该第二电阻而偏压于该动态偏压下的电流与电压的变化关系对应至不同于该第一电流电压特性曲线的一第二电流电压特性曲线；
该第一电流电压特性曲线与该第二电流电压特性曲线具有一交点，且该交点所对应的一电压值即为该电压临界值；
当该动态偏压大于该电压临界值时，则该第三晶体管偏压于该动态偏压下的电流大于该第四晶体管串接该第二电阻而偏压于该动态偏压下的电流；以及
当该动态偏压小于该电压临界值时，则该第三晶体管偏压于该动态偏压下的电流小于该第四晶体管串接该第二电阻而偏压于该动态偏压下的电流。
7.根据权利要求6所述的电源检测装置，其特征在于，
该电压临界值反应于该第一电阻的阻值变化而变化，且通过对该第一电阻的阻值的设定以改变该电压临界值；以及
该电源检测装置的一操作电流反应于该第二电阻的阻值变化而变化。
8.根据权利要求5所述的电源检测装置，其特征在于，该第一晶体管与该第二晶体管为N型晶体管，而该第三晶体管与该第四晶体管为P型晶体管。
CN201210233073.6A 2012-04-27 2012-07-06 电源检测装置 Active CN103376423B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW101115229A TWI461702B (zh) 2012-04-27 2012-04-27 極低啟動電流電源偵測裝置
TW101115229 2012-04-27

Publications (2)

Publication Number Publication Date
CN103376423A CN103376423A (zh) 2013-10-30
CN103376423B true CN103376423B (zh) 2015-10-14

Family

ID=49461834

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201210233073.6A Active CN103376423B (zh) 2012-04-27 2012-07-06 电源检测装置

Country Status (3)

Country Link
US (1) US9164152B2 (zh)
CN (1) CN103376423B (zh)
TW (1) TWI461702B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9379698B2 (en) * 2014-02-04 2016-06-28 Triquint Semiconductor, Inc. Field effect transistor switching circuit
JP6321411B2 (ja) * 2014-03-13 2018-05-09 エイブリック株式会社 電圧検出回路
CN104020339B (zh) * 2014-06-25 2016-07-27 电子科技大学 一种可编程电流检测电路
CN106771519B (zh) * 2016-12-14 2019-05-14 上海贝岭股份有限公司 电源电压检测电路
CN110501548B (zh) * 2019-07-18 2020-10-30 上海芯旺微电子技术有限公司 一种用于mcu的微功耗低电压检测电路
US11392158B2 (en) * 2020-11-02 2022-07-19 Texas Instruments Incorporated Low threshold voltage transistor bias circuit

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6472912B1 (en) * 2001-01-04 2002-10-29 National Semiconductor Corporation Device for power supply detection and power on reset
CN101236218A (zh) * 2008-02-26 2008-08-06 浙江大学 Ac/dc转换器中功率开关管漏端电压检测电路
TW201039326A (en) * 2009-04-27 2010-11-01 Himax Tech Ltd Power detecting device, power supply device using the same and reference voltage generator

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2020437B (en) * 1978-04-14 1982-08-04 Seiko Instr & Electronics Voltage detecting circuit
US4814724A (en) * 1986-07-15 1989-03-21 Toko Kabushiki Kaisha Gain control circuit of current mirror circuit type
DE19507155C1 (de) * 1995-03-01 1996-08-14 Itt Ind Gmbh Deutsche Stromspiegel in MOS-Technik mit weit aussteuerbaren Kaskodestufen
US5959446A (en) * 1998-07-17 1999-09-28 National Semiconductor Corporation High swing current efficient CMOS cascode current mirror
US6677807B1 (en) * 1999-11-05 2004-01-13 Analog Devices, Inc. Current mirror replica biasing system
US6630818B1 (en) * 2002-03-26 2003-10-07 Intel Corporation Current mirror circuits
TWI287185B (en) * 2002-09-19 2007-09-21 Atmel Corp Fast dynamic low-voltage current mirror with compensated error
JP2008305150A (ja) * 2007-06-07 2008-12-18 Nec Electronics Corp バンドギャップ回路
TWI342402B (en) 2007-10-03 2011-05-21 Neotec Semiconductor Ltd Ground voltage crossing and power supply voltage crossing detection circuit
US7868668B2 (en) * 2009-05-13 2011-01-11 Faraday Technology Corp. Power-on detector and method thereof
US8228100B2 (en) 2010-01-26 2012-07-24 Freescale Semiconductor, Inc. Data processing system having brown-out detection circuit
JP5291052B2 (ja) * 2010-06-09 2013-09-18 パナソニック株式会社 電源検知回路

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6472912B1 (en) * 2001-01-04 2002-10-29 National Semiconductor Corporation Device for power supply detection and power on reset
CN101236218A (zh) * 2008-02-26 2008-08-06 浙江大学 Ac/dc转换器中功率开关管漏端电压检测电路
TW201039326A (en) * 2009-04-27 2010-11-01 Himax Tech Ltd Power detecting device, power supply device using the same and reference voltage generator

Also Published As

Publication number Publication date
TWI461702B (zh) 2014-11-21
US20130285674A1 (en) 2013-10-31
TW201344203A (zh) 2013-11-01
US9164152B2 (en) 2015-10-20
CN103376423A (zh) 2013-10-30

Similar Documents

Publication Publication Date Title
CN103376423B (zh) 电源检测装置
JP5032378B2 (ja) 充放電制御回路及びバッテリ装置
TWI627727B (zh) 靜電放電防護裝置與其偵測電路
CN102709883B (zh) 一种开关电源的欠压保护电路
CN104158516B (zh) 电压比较器
CN108958344A (zh) 基体偏压产生电路
US9030249B2 (en) Level shift circuit
CN201860305U (zh) 用于usb模拟开关的带电/掉电情况下的过压保护电路
CN103217615B (zh) 一种输出短路检测电路
CN103018588B (zh) 一种低功耗抗干扰的三态输入检测电路
CN206211502U (zh) 一种新型正反馈输出过压锁死保护电路
CN101153880A (zh) 负电压检测器
CN104426119B (zh) 一种电源输出保护电路
CN112217178A (zh) 反向输入保护电路、集成电路芯片和稳压电源
CN105004900B (zh) 电源电压监视电路及具有该电源电压监视电路的电子电路
US20140240884A1 (en) Over current protection circuit
CN217543219U (zh) 一种新型漏电流消隐电路
CN110474312A (zh) 一种电源钳位电路
CN109085412B (zh) 一种反向电流检测电路
CN202475387U (zh) 基于带隙基准源且复位点可变的上电复位por电路
CN202903932U (zh) 一种低功耗抗干扰的三态输入检测电路
CN102468646A (zh) 用于usb模拟开关的带电/掉电情况下的过压保护电路
CN103033669B (zh) 开关电源的极限峰值电流检测电路
CN111179891A (zh) 一种基于蜂鸣器带温度检测的驱动电路
CN104897949A (zh) 电压检测电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant