TWI461702B - 極低啟動電流電源偵測裝置 - Google Patents

Description

極低啟動電流電源偵測裝置

本發明是有關於一種電源偵測技術，且特別是有關於一種用以偵測電源是否備妥的極低啟動電流電源偵測裝置。

在現今電子裝置系統內有一偵測電路，此偵測電路會產生一訊號，在系統電源(system power)尚未備妥(例如系統電源的準位低於某一設定的電壓值)，則此偵測電路所產生的訊號會使系統停止一般正常運作。待供應給系統的電源備妥後(即，系統電源的準位已高於所設定的電壓值)，此偵測電路所產生的訊號會改變狀態使系統開始運作。在部分應用領域中，供給系統的電源準位在低於設定值時，系統的耗能越低越好，在此狀態，系統的其它電路可由此偵測電路所產生的訊號關閉。因此，如何做出低耗能的系統電源偵測電路實屬本發明相關領域所欲琢磨/努力的課題之一。

有鑒於此，本發明提供一種電源偵測裝置，其包括第一電流處理電路與第二電流處理電路。其中，第一電流處理電路用以反應於一系統電源的變化而提供一動態偏壓。第二電流處理電路耦接第一電流處理電路，且偏壓於所述動態偏壓下，用以於所述動態偏當電壓大於一電壓臨界值時，輸出一電源良好訊號以表示所述系統電源已備妥。

於本發明的第一實施例中，第一電流處理電路包括第一電晶體、第二電晶體，以及第一電阻。其中，第一電晶體的源極與基極耦接所述系統電源。第二電晶體的源極與基極耦接所述系統電源，而第二電晶體的閘極與汲極則耦接第一電晶體的閘極。第一電阻的第一端耦接第二電晶體的汲極，而第一電阻的第二端則用以提供所述動態偏壓。在此條件下，第二電流處理電路包括第三電晶體、第四電晶體，以及第二電阻。其中，第三電晶體的汲極耦接第一電晶體的汲極以輸出所述電源良好訊號，而第三電晶體的源極與基極則耦接至一系統接地電位。第四電晶體的閘極與汲極耦接第三電晶體的閘極與第一電阻的第二端。第二電阻的第一端耦接第四電晶體的源極，而第二電阻的第二端則耦接至所述系統接地電位。另外，第四電晶體的基極可以耦接至第二電阻的第一端或者直接耦接至所述系統接地電位。

於本發明的另一實施例中，第一電流處理電路包括第一電晶體、第二電晶體，以及第一電阻。其中，第一電晶體的源極與基極耦接所述系統接地電位。第二電晶體的源極與基極耦接所述系統接地電位，而第二電晶體的閘極與汲極則耦接第一電晶體的閘極。第一電阻的第一端耦接第二電晶體的汲極，而第一電阻的第二端則用以提供所述動態偏壓。在此條件下，第二電流處理電路包括第三電晶體、第四電晶體，以及第二電阻。其中，第三電晶體的汲極耦接第一電晶體的汲極以輸出所述電源良好訊號，而第三電晶體的源極與基極則耦接至所述系統電源。第四電晶體的閘極與汲極耦接第三電晶體的閘極與第一電阻的第二端。第二電阻的第一端耦接第四電晶體的源極，而第二電阻的第二端則耦接至所述系統電源。另外，第四電晶體的基極可以耦接至第二電阻的第一端或者直接耦接至所述系統接地電位。

於上述本發明的實施例中，第一電晶體的尺寸可以表示為(W1/L1)，W1為第一電晶體的寬度，L1為第一電晶體的長度；第二電晶體的尺寸可以表示為(W2/L2)，W2為第二電晶體的寬度，L2為第二電晶體的長度；第三電晶體的尺寸表示可以為(W3/L3)，W3為第三電晶體的寬度，L3為第三電晶體的長度；第四電晶體的尺寸可以表示為(W4/L4)，W4為第四電晶體的寬度，L4為第四電晶體的長度；以及[(W3/L3)/(W1/L1)]<[(W4/L4)/(W2/L2)]。

於上述本發明的實施例中，第三電晶體偏壓於所述動態偏壓下的電流與電壓之變化關係對應至第一電流電壓特徵曲線(I-V curve)；第四電晶體串接第二電阻而偏壓於所述動態偏壓下的電流與電壓之變化關係對應至不同於所述第一電流電壓特徵曲線的第二電流電壓特徵曲線；所述的第一電流電壓特徵曲線與第二電流電壓特徵曲線具有一交點，且此交點所對應的電壓值即為所述電壓臨界值。

於上述本發明的實施例中，所述電壓臨界值可以反應於第一電阻的阻值變化而變化。

於上述本發明的實施例中，電源偵測裝置的操作電流可以反應於第二電阻的阻值變化而變化。

於上述本發明的第一實施例中，當所述動態偏壓大於所述電壓臨界值時，則第三電晶體偏壓於所述動態偏壓下的電流大於第四電晶體串接第二電阻而偏壓於所述動態偏壓下的電流。在此條件下，所提之電源偵測裝置輸出高電位/準位的電源良好訊號。

於上述本發明的第一實施例中，當所述動態偏壓小於所述電壓臨界值時，則第三電晶體偏壓於所述動態偏壓下的電流小於第四電晶體串接第二電阻而偏壓於所述動態偏壓下的電流。在此條件下，所提之電源偵測裝置輸出低電位/準位的電源良好訊號。

於上述本發明的第一實施例中，第一電晶體與第二電晶體可以為P型電晶體，而第三電晶體與第四電晶體可以為N型電晶體。在另一實施例中，第一電晶體與第二電晶體可以為N型電晶體，而第三電晶體與第四電晶體可以為P型電晶體。

基於上述，本發明所提的電源偵測裝置可以在很小/極低的電流下偵測出任一電源是否已備妥(即，電源是否高於某一設定的電壓值)。因此，若將本發明所提的電源偵測裝置應用在電子裝置系統的話，則本發明所提的電源偵測裝置可以於供應給電子裝置系統的系統電源已備妥時，發出電源良好訊號以通知電子裝置系統開始進行運作。

應瞭解的是，上述一般描述及以下具體實施方式僅為例示性及闡釋性的，其並不能限制本發明所欲主張之範圍。

現將詳細參考本發明之示範性實施例，在附圖中說明所述示範性實施例之實例。另外，凡可能之處，在圖式及實施方式中使用相同標號的元件/構件代表相同或類似部分。

圖1繪示為本發明第一實施例之電源偵測裝置(power detection apparatus)10的示意圖。請參照圖1，電源偵測裝置10具有極低啟動電流(ultra low startup current)的特性，且其包括第一電流處理電路(current processing circuit)101與第二電流處理電路103。於本實施例中，第一電流處理電路101用以反應於系統電源(system power)VDD的變化而提供動態偏壓Vbias。

更清楚來說，第一電流處理電路101包括第一電晶體(transistor)T1、第二電晶體T2，以及第一電阻(resistor)R1。其中，第一電晶體T1的源極(source)與基極(body)耦接系統電源VDD。第二電晶體T2的源極與基極同樣耦接系統電源VDD，而第二電晶體T2的閘極(gate)與汲極(drain)則耦接第一電晶體T1的閘極。第一電阻R1的第一端耦接第二電晶體T2的汲極，而第一電阻R1的第二端則用以提供動態偏壓Vbias。於本實施例中，第一電晶 體T1與第二電晶體T2可以利用P型電晶體(P-type transistor)來實施，例如：PMOS電晶體，但並不限制於此。

基此，前述所謂的『系統電源VDD的變化』乃是指：系統電源VDD從系統接地電位(GND)往其所設定之最高準位的爬升階段。而且，從第一電流處理電路101的電路架構(circuit configuration)可看出，動態偏壓Vbias會隨著系統電源VDD的增加而增加。

另一方面，第二電流處理電路103耦接第一電流處理電路101，且偏壓於第一電流處理電路101所提供的動態偏壓Vbias下。於本實施例中，第二電流處理電路103用以於動態偏壓Vbias大於某一電壓臨界值(voltage threshold value,VTH)(容後再詳述)時，輸出電源良好訊號(power good signal)PGS以表示系統電源VDD已備妥。

更清楚來說，第二電流處理電路103包括第三電晶體T3、第四電晶體T4，以及第二電阻R2。其中，第三電晶體T3的汲極耦接第一電晶體T1的汲極以輸出電源良好訊號PGS，而第三電晶體T3的源極與基極則耦接至系統接地電位GND。第四電晶體T4的閘極與汲極耦接第三電晶體T3的閘極與第一電阻R1的第二端。第二電阻R2的第一端耦接第四電晶體T4的源極與基極，而第二電阻R2的第二端則耦接至系統接地電位GND。於本實施例中，第三電晶體T3與第四電晶體T4可以利用N型電晶體(N-type transistor)來實施，例如：NMOS電晶體，但並不限制於此。另外，第四電晶體T4的基極亦可改為直接耦接至系統接地電位GND。

於此，若將第一至第四電晶體T1~T4的尺寸分別表示為(W1/L1)、(W2/L2)、(W3/L3)、(W4/L4)的話，則本實施例在設計上必須符合以下條件 1 ：

[(W3/L3)/(W1/L1)]<[(W4/L4/(W2/L2]…條件 1

其中，W1~W4分別為第一至第四電晶體T1~T4的寬度(width)，而L1~L4分別為第一至第四電晶體T1~T4的長度(length)。

另外，從第二電流處理電路103的電路架構可看出，第三電晶體T3係偏壓於動態偏壓Vbias下，且第四電晶體T4串接第二電阻R2同樣偏壓於動態偏壓Vbias下。再加上，如圖2所示，第三電晶體T3偏壓於動態偏壓Vbias下的電流與電壓之變化關係對應至第一電流電壓特徵曲線(I-V curve)201；且第四電晶體T4串接第二電阻R2而偏壓於動態偏壓Vbias下的電流與電壓之變化關係對應至不同於第一電流電壓特徵曲線201的第二電流電壓特徵曲線203。

從圖2可以看出，第一電流電壓特徵曲線201與第二電流電壓特徵曲線203具有一交點P，且此交點P所對應的電壓值即為前述的電壓臨界值VTH。於本實施例中，當動態偏壓Vbias大於電壓臨界值VTH時，則第三電晶體T3偏壓於動態偏壓Vbias下的電流會大於第四電晶體T4串接第二電阻R2而偏壓於動態偏壓Vbias下的電流。反之，當動態偏壓Vbias小於電壓臨界值VTH時，則第三電晶體T3偏壓於動態偏壓Vbias下的電流會小於第四電晶體T4串接第二電阻R2而偏壓於動態偏壓Vbias下的電流。

基於第二電流處理電路103中兩電流支路(current branch)(I1,I2)所對應的電流電壓特徵曲線如圖2所示，所以電流I1與I2會隨著系統電源VDD的改變而改變。換言之，電流I1與I2的大小會隨著系統電源VDD大於電壓臨界值VTH時而互換。

也亦因如此，於動態偏壓Vbias反應於系統電源VDD之準位的爬升而未大於電壓臨界值VTH時，電流I1會大於電流I2(I1>I2)。再加上，由於第一電流處理電路101會將第四電晶體T4之汲極的電流I1映射到輸出點OUT以與第三電晶體T3之汲極的電流I2做比較。因此，在I1>I2的條件下，電源偵測裝置10會輸出/發出表示為系統電源VDD尚未備妥的邏輯“1”(其可理解為電源失效訊號(power failure signal,PFS))。

反之，於動態偏壓Vbias反應於系統電源VDD之準位的爬升而大於電壓臨界值VTH時，電流I1會轉為小於電流I2(I1<I2)。相似地，由於第一電流處理電路101會將第四電晶體T4之汲極的電流I1映射到輸出點OUT以與第三電晶體T3之汲極的電流I2做比較。因此，在I1<I2的條件下，電源偵測裝置10會輸出/發出表示為系統電源VDD已備妥的邏輯“0”(其可理解為電源良好訊號PGS)。

由此可知，若將電源偵測裝置10應用在電子裝置系統的話，則電源偵測裝置10可以於供應給電子裝置系統的系統電源VDD已備妥時，發出電源良好訊號PGS(例如邏輯“0”)以通知電子裝置系統開始進行運作。另外，電源偵測裝置10可以於供應給電子裝置系統的系統電源VDD尚未備妥時，發出電源失效訊號(PFS，例如邏輯“1”)以通知電子裝置系統停止一般正常運作。

另外，值得一提的是，電壓臨界值VTH可以反應於第一電阻R1的阻值變化而變化。舉例來說，當第一電阻R1的阻值增加時，則電壓臨界值VTH也會跟著增加；反之，當第一電阻R1的阻值降低時，則電壓臨界值VTH也會跟著降低。如此一來，若適應性地調整第一電阻R1之阻值的話，則電源偵測裝置10可以應用在具有不同/相異低電壓栓鎖(under voltage lockout,UVLO)準位的電子裝置系統。另外，第一電阻R1可由一般的電阻元件所組成，或者可由串接的二極體或電晶體之組合所組成(一切端視實際設計而論)，藉以設定所欲偵測的電壓臨界值。換言之，透過對第一電阻R1之阻值的設定，即可改變所欲偵測的電壓臨界值。

再者，電源偵測裝置10的操作電流(operation current)可以反應於第二電阻R2的阻值變化而變化。舉例來說，當第二電阻R2的阻值增加時，則電源偵測裝置10的操作電流得以下降。如此一來，若適應性地調整第二電阻R2之阻值的話，則可以有效地降低電源偵測裝置10的整體功率消耗(power consumption)。換言之，若適應性地調整第二電阻R2之阻值的話，則可以使得電源偵測裝置10具有極低啟動電流(ultra low startup current)的特性。

除此之外，圖3繪示為本發明另一實施例之電源偵測裝置10’的示意圖。請合併參照圖1與圖3，電源偵測裝置10’的電路結構與電源偵測裝置10互補，亦即：把圖3之第一電流處理電路101’的電晶體(T1,T2)改以N型電晶體(例如：NMOS電晶體)來實施，並把圖3之第二電流處理電路103’的電晶體(T3,T4)改以P型電晶體(例如：PMOS電晶體)來實施。如此一來，電源偵測裝置10’的運作方式就會類似於電源偵測裝置10，故而在此並不再加以贅述電源偵測裝置10’的運作方式與原理。

在此值得一提的是，電源偵測裝置10/10’所輸出/發出之電源良好訊號PGS的邏輯準位可因應實際設計需求而改變，非以上述解釋內容為限制。

綜上所述，本發明所提的電源偵測裝置可以在很小/極低的電流下偵測出任一電源是否已備妥(即，電源是否高於某一設定的電壓值)。因此，若將本發明所提的電源偵測裝置應用在電子裝置系統的話，則本發明所提的電源偵測裝置可以於供應給電子裝置系統的系統電源已備妥時，發出電源良好訊號以通知電子裝置系統開始進行運作。

雖然本發明已以實施例揭露如上，然其並非用以限定本發明，任何所屬技術領域中具有通常知識者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，故本發明之保護範圍當視後附之申請專利範圍所界定者為準。另外，本發明的任一實施例或申請專利範圍不須達成本發明所揭露之全部目的或優點或特點。此外，摘要部分和標題僅是用來輔助專利文件搜尋之用，並非用來限制本發明之權利範圍。

10、10’．．．電源偵測裝置

101、101’．．．第一電流處理電路

103、103’．．．第二電流處理電路

201、203．．．電流電壓特徵曲線(I-V curve)

T1~T4．．．電晶體

R1、R2．．．電阻

I1、I2．．．電流

VDD．．．系統電源

GND．．．系統接地電位

Vbias．．．動態偏壓

PGS．．．電源良好訊號

P．．．交點

VTH．．．電壓臨界值

OUT．．．輸出點

下面的所附圖式是本發明的說明書的一部分，繪示了本發明的示例實施例，所附圖式與說明書的描述一起說明本發明的原理。

圖1繪示為本發明第一實施例之電源偵測裝置(power detection apparatus)10的示意圖。

圖2繪示為本發明一實施例之第二電流處理電路103中兩電流支路(current branch)的電流電壓特徵曲線(I-V curve)示意圖。

圖3繪示為本發明另一實施例之電源偵測裝置10’的示意圖。

10．．．電源偵測裝置

101．．．第一電流處理電路

103．．．第二電流處理電路

T1~T4．．．電晶體

R1、R2．．．電阻

I1、I2．．．電流

VDD．．．系統電源

GND．．．系統接地電位

Vbias．．．動態偏壓

PGS．．．電源良好訊號

OUT．．．輸出點

Claims (16)

1. 一種電源偵測裝置，包括：一第一電流處理電路，用以反應於一系統電源的變化而提供一動態偏壓；以及一第二電流處理電路，耦接該第一電流處理電路，且偏壓於該動態偏壓下，用以於該動態偏壓大於一電壓臨界值時，輸出一電源良好訊號以表示該系統電源已備妥；其中該第一電流處理電路包括：一第一電晶體，其源極與基極耦接該系統電源；一第二電晶體，其源極與基極耦接該系統電源，而其閘極與汲極則耦接該第一電晶體的閘極；以及一第一電阻，其第一端耦接該第二電晶體的汲極，而其第二端則用以提供該動態偏壓，其中該第一電阻係由電阻元件或者串接的二極體或電晶體之組合所組成；其中該第二電流處理電路包括：一第三電晶體，其汲極耦接該第一電晶體的汲極以輸出該電源良好訊號，而其源極與基極則耦接至一系統接地電位；一第四電晶體，其閘極與汲極耦接該第三電晶體的閘極與該第一電阻的第二端；以及一第二電阻，其第一端耦接該第四電晶體的源極，而其第二端則耦接至該系統接地電位。
2. 如申請專利範圍第1項所述之電源偵測裝置，其中該第一電晶體的尺寸表示為(W1/L1)，W1為該第 一電晶體的寬度，L1為該第一電晶體的長度；該第二電晶體的尺寸表示為(W2/L2)，W2為該第二電晶體的寬度，L2為該第二電晶體的長度；該第三電晶體的尺寸表示為(W3/L3)，W3為該第三電晶體的寬度，L3為該第三電晶體的長度；該第四電晶體的尺寸表示為(W4/L4)，W4為該第四電晶體的寬度，L4為該第四電晶體的長度；以及[(W3/L3)/(W1/L1)]<[(W4/L4)/(W2/L2)]。
3. 如申請專利範圍第2項所述之電源偵測裝置，其中該第三電晶體偏壓於該動態偏壓下的電流與電壓之變化關係對應至一第一電流電壓特徵曲線(I-V curve)；該第四電晶體串接該第二電阻而偏壓於該動態偏壓下的電流與電壓之變化關係對應至不同於該第一電流電壓特徵曲線的一第二電流電壓特徵曲線；以及該第一電流電壓特徵曲線與該第二電流電壓特徵曲線具有一交點，且該交點所對應的一電壓值即為該電壓臨界值。
4. 如申請專利範圍第2項所述之電源偵測裝置，其中當該動態偏壓大於該電壓臨界值時，則該第三電晶體偏壓於該動態偏壓下的電流大於該第四電晶體串接該第二電阻而偏壓於該動態偏壓下的電流。
5. 如申請專利範圍第2項所述之電源偵測裝置，其中當該動態偏壓小於該電壓臨界值時，則該第三電晶體偏壓於該動態偏壓下的電流小於該第四電晶體串接該第二電阻 而偏壓於該動態偏壓下的電流。
6. 如申請專利範圍第2項所述之電源偵測裝置，其中該電壓臨界值反應於該第一電阻的阻值變化而變化，且透過對該第一電阻之阻值的設定以改變該電壓臨界值。
7. 如申請專利範圍第2項所述之電源偵測裝置，其中該電源偵測裝置的一操作電流反應於該第二電阻的阻值變化而變化。
8. 如申請專利範圍第1項所述之電源偵測裝置，其中該第一電晶體與該第二電晶體為P型電晶體，而該第三電晶體與該第四電晶體為N型電晶體。
9. 一種電源偵測裝置，包括：一第一電流處理電路，用以反應於一系統電源的變化而提供一動態偏壓；以及一第二電流處理電路，耦接該第一電流處理電路，且偏壓於該動態偏壓下，用以於該動態偏壓大於一電壓臨界值時，輸出一電源良好訊號以表示該系統電源已備妥；其中該第一電流處理電路包括：一第一電晶體，其源極與基極耦接一系統接地電位；一第二電晶體，其源極與基極耦接該系統接地電位，而其閘極與汲極則耦接該第一電晶體的閘極；以及一第一電阻，其第一端耦接該第二電晶體的汲極，而其第二端則用以提供該動態偏壓，其中該第一電阻係由電阻元件或者串接的二極體或電晶體之組合所組成； 其中該第二電流處理電路包括：一第三電晶體，其汲極耦接該第一電晶體的汲極以輸出該電源良好訊號，而其源極與基極則耦接至該系統電源；一第四電晶體，其閘極與汲極耦接該第三電晶體的閘極與該第一電阻的第二端；以及一第二電阻，其第一端耦接該第四電晶體的源極，而其第二端則耦接至該系統電源。
10. 如申請專利範圍第9項所述之電源偵測裝置，其中該第一電晶體的尺寸表示為(W1/L1)，W1為該第一電晶體的寬度，L1為該第一電晶體的長度；該第二電晶體的尺寸表示為(W2/L2)，W2為該第二電晶體的寬度，L2為該第二電晶體的長度；該第三電晶體的尺寸表示為(W3/L3)，W3為該第三電晶體的寬度，L3為該第三電晶體的長度；該第四電晶體的尺寸表示為(W4/L4)，W4為該第四電晶體的寬度，L4為該第四電晶體的長度；以及[(W3/L3)/(W1/L1)]<[(W4/L4)/(W2/L2)]。
11. 如申請專利範圍第10項所述之電源偵測裝置，其中該第三電晶體偏壓於該動態偏壓下的電流與電壓之變化關係對應至一第一電流電壓特徵曲線(I-V curve)；該第四電晶體串接該第二電阻而偏壓於該動態偏壓下的電流與電壓之變化關係對應至不同於該第一電流電壓 特徵曲線的一第二電流電壓特徵曲線；以及該第一電流電壓特徵曲線與該第二電流電壓特徵曲線具有一交點，且該交點所對應的一電壓值即為該電壓臨界值。
12. 如申請專利範圍第10項所述之電源偵測裝置，其中當該動態偏壓大於該電壓臨界值時，則該第三電晶體偏壓於該動態偏壓下的電流大於該第四電晶體串接該第二電阻而偏壓於該動態偏壓下的電流。
13. 如申請專利範圍第10項所述之電源偵測裝置，其中當該動態偏壓小於該電壓臨界值時，則該第三電晶體偏壓於該動態偏壓下的電流小於該第四電晶體串接該第二電阻而偏壓於該動態偏壓下的電流。
14. 如申請專利範圍第10項所述之電源偵測裝置，其中該電壓臨界值反應於該第一電阻的阻值變化而變化，且透過對該第一電阻之阻值的設定以改變該電壓臨界值。
15. 如申請專利範圍第10項所述之電源偵測裝置，其中該電源偵測裝置的一操作電流反應於該第二電阻的阻值變化而變化。
16. 如申請專利範圍第9項所述之電源偵測裝置，其中該第一電晶體與該第二電晶體為N型電晶體，而該第三電晶體與該第四電晶體為P型電晶體。