CN104158516B - 电压比较器 - Google Patents

电压比较器 Download PDF

Info

Publication number
CN104158516B
CN104158516B CN201410174425.4A CN201410174425A CN104158516B CN 104158516 B CN104158516 B CN 104158516B CN 201410174425 A CN201410174425 A CN 201410174425A CN 104158516 B CN104158516 B CN 104158516B
Authority
CN
China
Prior art keywords
transistor
drain electrode
grid
branch road
connects
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410174425.4A
Other languages
English (en)
Other versions
CN104158516A (zh
Inventor
詹昶
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shenzhen Goodix Technology Co Ltd
Original Assignee
Shenzhen Huiding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shenzhen Huiding Technology Co Ltd filed Critical Shenzhen Huiding Technology Co Ltd
Priority to CN201410174425.4A priority Critical patent/CN104158516B/zh
Priority to EP14891116.7A priority patent/EP3096454B1/en
Priority to PCT/CN2014/088469 priority patent/WO2015165218A1/zh
Priority to KR1020167018348A priority patent/KR101826456B1/ko
Publication of CN104158516A publication Critical patent/CN104158516A/zh
Priority to US15/203,796 priority patent/US9742387B2/en
Application granted granted Critical
Publication of CN104158516B publication Critical patent/CN104158516B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • H03K5/24—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude
    • H03K5/2472—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors
    • H03K5/2481—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral the characteristic being amplitude using field effect transistors with at least one differential stage
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/22—Circuits having more than one input and one output for comparing pulses or pulse trains with each other according to input signal characteristics, e.g. slope, integral
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
    • G01R19/0038—Circuits for comparing several input signals and for indicating the result of this comparison, e.g. equal, different, greater, smaller (comparing pulses or pulse trains according to amplitude)
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Manipulation Of Pulses (AREA)
  • Amplifiers (AREA)
  • Analogue/Digital Conversion (AREA)
  • Measurement Of Current Or Voltage (AREA)

Abstract

本发明适用于电子技术领域，提供了一种电压比较器，包括第一支路、第二支路和第三支路，第一支路和第二支路均具备自偏置能力，无需专门的偏置电路，在电源电压相同的情况下，静态功耗相对较低，电路的耗电支路少，低功耗下的可靠性高。

Description

电压比较器
技术领域
本发明涉及电子技术领域，尤其涉及一种低静态功耗的电压比较器。
背景技术
低功耗技术在便携式电子设备中已经受到越来越多的关注，例如，对于智能手机和平板电脑而言，静态功耗已经成为这些产品的关键指标。因为这些产品都是以电池作为供电电源，功耗的降低就意味着待机时间的增加、使用寿命的延长，最终会带给用户更好的使用体验。
如图1所示，图1给出了普通电压比较器电路，电路的功耗由尾电流源IB的大小决定。该电路的缺点有两个：第一，在被测电压VIN＝第一输入端VR的平衡状态下，IB将均匀的分布于M1和M2所在的支路，也就是说0.5*IB大小的电流就足够支持M2支路工作。但是，如果VIN导致M1完全关断，一般情况下IB将全部流过M2，很显然，多余的0.5*IB电流被浪费掉了。第二，尾电流源IB一般由NMOS管构成，需要额外的偏置电路来提供栅极电压，因此电路的实际功耗会更大。
中国专利CN201210242224.4的全差分高速低功耗比较器，其优点是输出摆率高，速度快，但其功耗高达56uW，并且这个功耗的数值还没有把比较器所需的偏置电路计算在内，所以实际电路的功耗会更大。又例如中国专利CN200910242582.3的低功耗反馈控制结构的时域比较器，其特点在于通过数字逻辑控制来降低静态功耗，但其功耗为9uW，并且这个功耗的数值还没有把比较器所需的数字时序电路计算在内，一样的实际电路的功耗会更大。再例如中国专利CN201010601379.3的电压比较器，其特点在于利用晶体管的亚阈值工作特性，以达到在保证一定电路延时的条件下，降低电路的功耗，其功耗为2uW；此外，虽然该电路可能具备自偏置能力，但是该比较器有四条耗电支路，因此如果希望将其工作电流降低至100nA以下，则平均每条支路 的功耗将低至25nA，电路的可靠性降低。
发明内容
本发明的主要目的在于提供一种电压比较器，不需要额外的偏置电路或者时钟，进一步降低了静态功耗。
为达以上目的，本发明提出一种电压比较器，包括第一支路、第二支路和第三支路，所述第一支路包括第一晶体管、第二晶体管和第三晶体管，所述第一晶体管源极连接电源，栅极与其漏极连接，漏极与所述第二晶体管漏极连接；所述第二晶体管栅极连接第一输入端，源极与第三晶体管漏极连接；第三晶体管源极接地，漏极与栅极连接；所述第二支路包括第四晶体管、第五晶体管和第六晶体管，所述第四晶体管源极连接电源，栅极与其漏极连接，漏极与所述第五晶体管漏极连接；所述第五晶体管栅极连接第二输入端，源极与第六晶体管漏极连接；所述第六晶体管源极接地，漏极与其栅极连接；所述第三支路包括第七晶体管和第八晶体管，所述第七晶体管源极连接电源，栅极与所述第一晶体管和第二晶体管的节点连接，漏极与电压比较器输出端和所述第八晶体管漏极连接，所述第七晶体管与所述第一晶体管构成电流镜；所述第八晶体管栅极与所述第五晶体管和第六晶体管的节点连接，漏极连接电压比较器输出端，源极接地，所述第八晶体管与所述第六晶体管构成电流镜。
进一步地，电压比较器还包括第一电阻，所述第一电阻一端与第二输入端连接，另一端接地。
优选地，所述第一晶体管、第四晶体管和第七晶体管为PMOS，所述第二晶体管、第三晶体管、第五晶体管、第六晶体管和第八晶体管为NMOS。
另一实施例中，所述第一电阻一端与第二输入端连接，另一端连接电源。
优选地，所述第一晶体管、第二晶体管、第四晶体管、第五晶体管和第七晶体管为PMOS，所述第三晶体管、第六晶体管和第八晶体管为NMOS。
本发明实施例还提供了一种电压比较器，包括第一支路、第二支路和第三支路，所述第一支路包括第一晶体管、第二晶体管和第三晶体管，所述第一晶体管源极连接电源，栅极与其漏极连接，漏极与所述第二晶体管漏极连 接；所述第二晶体管栅极连接第一输入端，源极与所述第三晶体管漏极连接；所述第三晶体管源极接地，漏极与其栅极连接；所述第二支路包括第四晶体管、第五晶体管和第六晶体管，所述第四晶体管源极连接电源，栅极与其漏极连接，漏极与所述第五晶体管漏极连接；所述第五晶体管栅极连接第二输入端，源极与所述第六晶体管漏极连接；所述第六晶体管源极接地，漏极与其栅极连接；所述第三支路包括第七晶体管和第八晶体管，所述第七晶体管源极连接电源，栅极与所述第四晶体管和第五晶体管的节点连接，漏极与电压比较器输出端和所述第八晶体管漏极连接，所述第七晶体管与所述第四晶体管构成电流镜；所述第八晶体管的栅极与所述第二晶体管和第三晶体管的节点连接，漏极连接电压比较器输出端，源极接地，所述第八晶体管与所述第三晶体管构成电流镜。
进一步地，电压比较器还包括第一电阻，所述第一电阻一端与第二输入端连接，另一端接地。
优选地，所述第一晶体管、第四晶体管和第七晶体管为PMOS，所述第二晶体管、第三晶体管、第五晶体管、第六晶体管和第八晶体管为NMOS。
另一实施例中，所述第一电阻一端与第二输入端连接，另一端接电源。
优选地，所述第一晶体管、第四晶体管和第七晶体管为PMOS，所述第二晶体管、第三晶体管、第五晶体管、第六晶体管和第八晶体管为NMOS。
本发明实施例还提供了一种电压比较器，包括第一支路、第二支路、第三支路和第四支路，所述第一支路包括第一晶体管、第二晶体管和第三晶体管，所述第一晶体管源极连接电源，栅极与其漏极连接，漏极与所述第二晶体管漏极连接；所述第二晶体管栅极接第一输入端，源极与所述第三晶体管漏极连接；所述第三晶体管源极接地，漏极与其栅极连接；所述第二支路包括第四晶体管、第五晶体管和第六晶体管，所述第四晶体管源极连接电源，栅极与其漏极连接，漏极与所述第五晶体管漏极连接；所述第五晶体管栅极连接第二输入端，源极与所述第六晶体管漏极连接；所述第六晶体管源极接地，漏极与栅极连接；所述第三支路包括第七晶体管和第八晶体管，所述第七晶体管源极连接电源，栅极与所述第一晶体管和第二晶体管的节点连接，漏极与电压比较器输出端和所述第八晶体管漏极连接，所述第七晶体管与所 述第一晶体管构成电流镜；所述第八晶体管漏极连接电压比较器输出端，源极接地，所述第七晶体管和所述第八晶体管漏极的节点为输出端；所述第四支路包括第九晶体管和第十晶体管，所述第九晶体管源极连接电源，栅极与所述第四晶体管栅极连接，漏极与所述第十晶体管漏极连接；所述第十晶体管栅极与所述第八晶体管栅极连接，漏极与其栅极连接，源极接地。
进一步地，电压比较器还包括第一电阻，所述第一电阻一端与第二输入端连接，另一端接地。
优选地，所述第一晶体管、第四晶体管、第七晶体管和第九晶体管为PMOS，所述第二晶体管、第三晶体管、第五晶体管、第六晶体管、第八晶体管和第十晶体管为NMOS。
另一实施例中，所述第一电阻一端与第二输入端连接，另一端接电源。
优选地，所述第一晶体管、第二晶体管、第四晶体管、第五晶体管、第七晶体管和第九晶体管为PMOS，所述第三晶体管、第六晶体管、第八晶体管和第十晶体管为NMOS。
与现有技术相比，本发明实施例所提供的电压比较器，有益效果在于：第一，电路具备自偏置能力无需专门的偏置电路；第二，在电源电压相同的情况下，静态功耗相对较低；第三，电路的耗电支路少，低功耗下的可靠性高。
附图说明
图1为现有技术中的一种电压比较器电路图；
图2为本发明实施例一提供的一种电压比较器电路图；
图3为本发明实施例二提供的一种电压比较器电路图；
图4为本发明实施例三提供的一种电压比较器电路图；
图5为本发明实施例四提供的一种电压比较器电路图；
图6为本发明实施例五提供的一种电压比较器电路图；
图7为本发明实施例六提供的一种电压比较器电路图。
具体实施方式
为使本发明实施例的目的、技术方案和优点更加清楚，下面将结合本发 明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有作出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。
实施例一
如图2所示，本发明提出一种电压比较器，包括第一支路A1、第二支路A2和第三支路A3，第一支路包括第一晶体管M1、第二晶体管M2和第三晶体管M3，第一晶体管M1源极连接电源VDD，栅极与其漏极连接，漏极与第二晶体管M2漏极连接。第二晶体管M2栅极连接第一输入端VR，源极与第三晶体管M3漏极连接。第三晶体管M3源极接地VSS，漏极与栅极连接。第一支路A1具有自偏置功能，无需外部输入偏置信号来控制其电流大小。A1支路的电流与VR成正比，这是因为VR越高，第二晶体管M2的导通电阻越小，第一支路A1的电流越大。
第二支路A2包括第四晶体管M4、第五晶体管M5和第六晶体管M6，第四晶体管M源极连接电源VDD，栅极与其漏极连接，漏极与第五晶体管M5漏极连接。第五晶体管M5栅极连接第二输入端VIN，源极与第六晶体管M6漏极连接。第六晶体管M6源极接地VSS，漏极与其栅极连接。同样的，第一支路A1也具有自偏置功能，其电流大小与VIN成正比。
第三支路A3包括第七晶体管M7和第八晶体管M8，第七晶体管M7源极连接电源VDD，栅极与第一晶体管M1和第二晶体管M2的节点连接，漏极与电压比较器输出端VO和第八晶体管M8漏极连接，第七晶体管M7与第一晶体管M1构成电流镜。第八晶体管M8栅极与第五晶体管M5和第六晶体管M6的节点连接，漏极连接电压比较器输出端VO，源极接地VSS，第八晶体管M8与第六晶体管M6构成电流镜。
本实施例中，当VIN<VR时，M7镜像的电流大于M8镜像的电流，输出VO为高电平；当VIN>VR时，M7镜像的电流小于M8镜像的电流，输出VO为低电平。
进一步地，电压比较器还包括第一电阻R1，第一电阻R1一端与第二输入端VIN连接，另一端接地VSS。第一电阻R1用于在第二输入端VIN悬空时，将VIN下拉至0V。优选地，本实施例中第一晶体管M1、第四晶体管 M4和第七晶体管M7为PMOS，第二晶体管M2、第三晶体管M3、第五晶体管M5、第六晶体管M6和第八晶体管M8为NMOS。
假设VR为参考电压，VIN为被测电压，通过VR的电压值以及M2、M4和M6的尺寸设计，可实现当VDD＝2.5V时，将第一支路A1的功耗设计为低至80nA以下。
若VIN的电压为0，则第一晶体管M1截止，第二支路A2电流为0；若VIN悬空，则第一电阻R1将VIN下拉至0V，第二支路A2电流依然为0。当VIN>0时，第一电阻R1将从VIN消耗电流，并且当VIN使M1导通后，第二支路A2消耗的电流将与VIN成正比。
当VIN＝0V或悬空时，第二支路A2的电流为0，因此M8镜像M6的电流也为0；若此时VR为参考电压，并且VDD＝2.5V时，第一支路A1的功耗低至80nA以下，那么虽然M7镜像M1的电流，但是M7的电流必须流经M8，而此时M8的电流为0，因此M7的电流也被强制为0。所以，此时本实施例电压比较器的最低静态功耗可以在0.2uW以下。
本实施例的极低静态功耗的电压比较器应用于便携式电子设备的电源电压检测中，VR接电池电源，VIN接外部电源，则可以实现当外部电源未接通时，电压比较器仅仅有第一支路A1消耗电流，且功耗可以在0.2uW以下。当有外部电源接入时，增加的功耗部分包括第二支路A2的电流、第一电阻R1的电流、M7和M8上的电流，然而此时由于外部电源的存在，这些增加的耗电都不会消耗电池的电量。本实施例中，电路处于工作状态时有四条耗电支路(A1、A2、A3三条支路+第一电阻所在的支路)，流过整个电路的电流为320nA，平均后流过A1支路的电流为80nA，电路处于静态时，只有第一支路A1导通，由于第一支路A1采用的是自偏置设计，第一支路A1的电流仍为80nA，其他支路电流为0，整个电路的静态功耗为80nA*VDD。在VDD相同的情况下，本实施例电路的静态功耗相对较低。同时，电路的耗电支路少，低功耗下的可靠性高。
实施例二
如图3所示，本实施例中电压比较器与实施例一不同之处在于，第一电阻R1一端与第二输入端VIN连接，另一端连接电源VDD。本实施例中第一晶体管M1、第二晶体管M2、第四晶体管M4、第五晶体管M5和第七晶体管M7为PMOS，第三晶体管M3、第六晶体管M6和第八晶体管M8为NMOS。
实施例三
如图4所示，本实施例公开的一种电压比较器，包括第一支路A1、第二支路A2和第三支路A3，第一支路A1包括第一晶体管M1、第二晶体管M2和第三晶体管M3，第一晶体管M1源极连接电源VDD，栅极与其漏极连接，漏极与第二晶体管M2漏极连接。第二晶体管M2栅极连接第一输入端VR，源极与第三晶体管M3漏极连接。第三晶体管M3源极接地VSS，漏极与其栅极连接。
第二支路A2包括第四晶体管M4、第五晶体管M5和第六晶体管M6，第四晶体管M4源极连接电源VDD，栅极与其漏极连接，漏极与第五晶体管M5漏极连接。第五晶体管M5栅极连接第二输入端VIN，漏极与第六晶体管M6漏极连接。第六晶体管M6源极接地VSS，漏极与其栅极连接。
第三支路A3包括第七晶体管M7和第八晶体管M8，第七晶体管M7源极连接电源VDD，栅极与第四晶体管M4和第五晶体管M5的节点连接，漏极与电压比较器输出端VO和第八晶体管M8漏极连接，第七晶体管M7与第四晶体管M4构成电流镜。第八晶体管M8的栅极与第二晶体管M2和第三晶体管M3的节点连接，漏极连接电压比较器输出端VO，源极接地，第八晶体管M8与第三晶体管M3构成电流镜。
进一步地，电压比较器还包括第一电阻R1，第一电阻R1一端与第二输入端VIN连接，另一端接地VSS。
本实施例中第一晶体管M1、第四晶体管M4和第七晶体管M7为PMOS，第二晶体管M2、第三晶体管M3、第五晶体管M5、第六晶体管M6和第八晶体管M8为NMOS。
实施例四
如图5所示，与实施例一不同之处在于，第一电阻R1一端与第二输入端VIN连接，另一端连接电源VDD。本实施例中第一晶体管M1、第二晶体管M2、第四晶体管M4、第五晶体管M5和第七晶体管M7为PMOS，第三晶体管M3、第六晶体管M6和第八晶体管M8为NMOS。
实施例五
如图6所示，本发明实施例公开了一种电压比较器，包括第一支路A1、第二支路A2、第三支路A3和第四支路A4，第一支路A1包括第一晶体管M1、第二晶体管M2和第三晶体管M3，第一晶体管M1源极连接电源VDD，栅极与其漏极连接，漏极与第二晶体管M2漏极连接。第二晶体管M2栅极接第一输入端VR，源极与第三晶体管M3漏极连接。第三晶体管M3源极接地VSS，漏极与其栅极连接。
第二支路A2包括第四晶体管M4、第五晶体管M5和第六晶体管M6，第四晶体管M4源极连接电源VDD，栅极与其漏极连接，漏极与第五晶体管M5漏极连接。第五晶体管M5栅极连接第二输入端VIN，源极与第六晶体管M6漏极连接。第六晶体管M6源极接地，漏极与栅极连接。
第三支路包括第七晶体管M7和第八晶体管M8，第七晶体管M7源极连接电源，栅极与第一晶体管M1和第二晶体管M2的节点连接，漏极与电压比较器输出端VO和第八晶体管M8漏极连接，第七晶体管M7与第一晶体管M1构成电流镜。第八晶体管M8漏极连接电压比较器输出端VO，源极接地，第七晶体管M7和第八晶体管M8漏极的节点为输出端VO。
第四支路包括第九晶体管M9和第十晶体管M10，第九晶体管M9源极连接电源VDD，栅极与第四晶体管M4栅极连接，漏极与第十晶体管M10漏极连接。第十晶体管M10栅极与第八晶体管M8栅极连接，漏极与其栅极连接，源极接地VSS。
进一步地，电压比较器还包括第一电阻R1，第一电阻R1一端与第二输入端VIN连接，另一端接地VSS。本实施例中第一晶体管M1、第四晶体管M4、第七晶体管M7和第九晶体管M9为PMOS，第二晶体管M2、第三晶体管M3、第五晶体管M5、第六晶体管M6、第八晶体管M8和第十晶体管M10为NMOS。
实施例六
如图7所示，本实施例与实施例五不同之处在于，第一电阻R1一端与第二输入端VIN连接，另一端接电源VDD。本实施例中第一晶体管M1、第二晶体管M2、第四晶体管M4、第五晶体管M5、第七晶体管M7和第九晶体管M9为PMOS，第三晶体管M3、第六晶体管M6、第八晶体管M8和第十晶体 管M10为NMOS。
以上所述仅为本发明的较佳实施例而已，并不用以限制本发明，凡在本发明的精神和原则之内所作的任何修改、等同替换和改进等，均应包含在本发明的保护范围之内。

Claims (15)

1.一种电压比较器，其特征在于，包括第一支路、第二支路和第三支路，所述第一支路包括第一晶体管、第二晶体管和第三晶体管，所述第一晶体管源极连接电源，栅极与其漏极连接，漏极与所述第二晶体管漏极连接；所述第二晶体管栅极连接第一输入端，源极与第三晶体管漏极连接；第三晶体管源极接地，漏极与栅极连接；所述第二支路包括第四晶体管、第五晶体管和第六晶体管，所述第四晶体管源极连接电源，栅极与其漏极连接，漏极与所述第五晶体管漏极连接；所述第五晶体管栅极连接第二输入端，源极与第六晶体管漏极连接；所述第六晶体管源极接地，漏极与其栅极连接；所述第三支路包括第七晶体管和第八晶体管，所述第七晶体管源极连接电源，栅极与所述第一晶体管和第二晶体管的漏极之间的节点连接，漏极与电压比较器输出端和所述第八晶体管漏极连接，所述第七晶体管与所述第一晶体管构成电流镜；所述第八晶体管栅极与所述第五晶体管和第六晶体管之间的节点连接，漏极连接电压比较器输出端，源极接地，所述第八晶体管与所述第六晶体管构成电流镜。
2.根据权利要求1所述的电压比较器，其特征在于，还包括第一电阻，所述第一电阻一端与第二输入端连接，另一端接地。
3.根据权利要求2所述的电压比较器，其特征在于，所述第一晶体管、第四晶体管和第七晶体管为PMOS，所述第二晶体管、第三晶体管、第五晶体管、第六晶体管和第八晶体管为NMOS。
4.根据权利要求1所述的电压比较器，其特征在于，还包括第一电阻，所述第一电阻一端与第二输入端连接，另一端连接电源。
5.根据权利要求4所述的电压比较器，其特征在于，所述第一晶体管、第二晶体管、第四晶体管、第五晶体管和第七晶体管为PMOS，所述第三晶体管、第六晶体管和第八晶体管为NMOS。
6.一种电压比较器，其特征在于，包括第一支路、第二支路和第三支路，所述第一支路包括第一晶体管、第二晶体管和第三晶体管，所述第一晶体管源极连接电源，栅极与其漏极连接，漏极与所述第二晶体管漏极连接；所述第二晶体管栅极连接第一输入端，源极与所述第三晶体管漏极连接；所述第三晶体管源极接地，漏极与其栅极连接；所述第二支路包括第四晶体管、第五晶体管和第六晶体管，所述第四晶体管源极连接电源，栅极与其漏极连接，漏极与所述第五晶体管漏极连接；所述第五晶体管栅极连接第二输入端，源极与所述第六晶体管漏极连接；所述第六晶体管源极接地，漏极与其栅极连接；所述第三支路包括第七晶体管和第八晶体管，所述第七晶体管源极连接电源，栅极与所述第四晶体管和第五晶体管的漏极之间的节点连接，漏极与电压比较器输出端和所述第八晶体管漏极连接，所述第七晶体管与所述第四晶体管构成电流镜；所述第八晶体管的栅极与所述第二晶体管和第三晶体管之间的节点连接，漏极连接电压比较器输出端，源极接地，所述第八晶体管与所述第三晶体管构成电流镜。
7.根据权利要求6所述的电压比较器，其特征在于，还包括第一电阻，所述第一电阻一端与第二输入端连接，另一端接地。
8.根据权利要求7所述的电压比较器，其特征在于，所述第一晶体管、第四晶体管和第七晶体管为PMOS，所述第二晶体管、第三晶体管、第五晶体管、第六晶体管和第八晶体管为NMOS。
9.根据权利要求6所述的电压比较器，其特征在于，还包括第一电阻，所述第一电阻一端与第二输入端连接，另一端接电源。
10.根据权利要求9所述的电压比较器，其特征在于，所述第一晶体管、第四晶体管和第七晶体管为PMOS，所述第二晶体管、第三晶体管、第五晶体管、第六晶体管和第八晶体管为NMOS。
11.一种电压比较器，其特征在于，包括第一支路、第二支路、第三支路和第四支路，所述第一支路包括第一晶体管、第二晶体管和第三晶体管，所述第一晶体管源极连接电源，栅极与其漏极连接，漏极与所述第二晶体管漏极连接；所述第二晶体管栅极接第一输入端，源极与所述第三晶体管漏极连接；所述第三晶体管源极接地，漏极与其栅极连接；所述第二支路包括第四晶体管、第五晶体管和第六晶体管，所述第四晶体管源极连接电源，栅极与其漏极连接，漏极与所述第五晶体管漏极连接；所述第五晶体管栅极连接第二输入端，源极与所述第六晶体管漏极连接；所述第六晶体管源极接地，漏极与栅极连接；所述第三支路包括第七晶体管和第八晶体管，所述第七晶体管源极连接电源，栅极与所述第一晶体管和第二晶体管的漏极之间的节点连接，漏极与电压比较器输出端和所述第八晶体管漏极连接，所述第七晶体管与所述第一晶体管构成电流镜；所述第八晶体管漏极连接电压比较器输出端，源极接地，所述第七晶体管和所述第八晶体管的漏极之间的节点为输出端；所述第四支路包括第九晶体管和第十晶体管，所述第九晶体管源极连接电源，栅极与所述第四晶体管栅极连接，漏极与所述第十晶体管漏极连接；所述第十晶体管栅极与所述第八晶体管栅极连接，漏极与其栅极连接，源极接地。
12.根据权利要求11所述的电压比较器，其特征在于，还包括第一电阻，所述第一电阻一端与第二输入端连接，另一端接地。
13.根据权利要求12所述的电压比较器，其特征在于，所述第一晶体管、第四晶体管、第七晶体管和第九晶体管为PMOS，所述第二晶体管、第三晶体管、第五晶体管、第六晶体管、第八晶体管和第十晶体管为NMOS。
14.根据权利要求11所述的电压比较器，其特征在于，还包括第一电阻，所述第一电阻一端与第二输入端连接，另一端接电源。
15.根据权利要求14所述的电压比较器，其特征在于，所述第一晶体管、第二晶体管、第四晶体管、第五晶体管、第七晶体管和第九晶体管为PMOS，所述第三晶体管、第六晶体管、第八晶体管和第十晶体管为NMOS。
CN201410174425.4A 2014-04-28 2014-04-28 电压比较器 Active CN104158516B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN201410174425.4A CN104158516B (zh) 2014-04-28 2014-04-28 电压比较器
EP14891116.7A EP3096454B1 (en) 2014-04-28 2014-10-13 Voltage comparator
PCT/CN2014/088469 WO2015165218A1 (zh) 2014-04-28 2014-10-13 电压比较器
KR1020167018348A KR101826456B1 (ko) 2014-04-28 2014-10-13 전압 비교기
US15/203,796 US9742387B2 (en) 2014-04-28 2016-07-07 Voltage comparator

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410174425.4A CN104158516B (zh) 2014-04-28 2014-04-28 电压比较器

Publications (2)

Publication Number Publication Date
CN104158516A CN104158516A (zh) 2014-11-19
CN104158516B true CN104158516B (zh) 2017-01-11

Family

ID=51883944

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410174425.4A Active CN104158516B (zh) 2014-04-28 2014-04-28 电压比较器

Country Status (5)

Country Link
US (1) US9742387B2 (zh)
EP (1) EP3096454B1 (zh)
KR (1) KR101826456B1 (zh)
CN (1) CN104158516B (zh)
WO (1) WO2015165218A1 (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109379074A (zh) * 2018-11-21 2019-02-22 灿芯半导体(上海)有限公司 一种电平转换电路
CN110445482B (zh) * 2019-08-06 2020-11-27 电子科技大学 一种低功耗高摆率的比较器
CN113364278B (zh) * 2020-04-08 2022-07-12 澜起电子科技(昆山)有限公司 开关电流源电路及开关电流源快速建立方法
CN114448424B (zh) * 2022-01-14 2023-05-23 电子科技大学 一种自带偏置的低电压比较器
CN115225067B (zh) * 2022-09-09 2023-03-10 深圳市汇顶科技股份有限公司 基于运放的迟滞比较器和芯片
CN115622534B (zh) * 2022-12-20 2023-03-14 苏州贝克微电子股份有限公司 一种提高运算放大器阻抗的结构及方法
CN117278004B (zh) * 2023-11-21 2024-02-06 拓尔微电子股份有限公司 比较电路

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764613A (zh) * 2009-12-18 2010-06-30 清华大学 低功耗反馈控制结构的时域比较器
CN102571044A (zh) * 2010-12-22 2012-07-11 无锡华润上华半导体有限公司 电压比较器
CN102769447A (zh) * 2012-07-12 2012-11-07 东南大学 全差分高速低功耗比较器

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6146613A (ja) * 1984-08-10 1986-03-06 Nec Corp レベル検出回路
US4818897A (en) * 1987-09-25 1989-04-04 Texas Instruments Incorporated Fast one way amplifier stage
JP2002084145A (ja) 2000-09-08 2002-03-22 Nec Corp Ｍｏｓ線形トランスコンダクタンスアンプ
JP4777861B2 (ja) * 2006-11-07 2011-09-21 フリースケール セミコンダクター インコーポレイテッド コンパレータ回路
JP5117950B2 (ja) 2008-07-18 2013-01-16 ラピスセミコンダクタ株式会社 データ読出回路及び半導体記憶装置
JP5503671B2 (ja) * 2012-01-30 2014-05-28 株式会社半導体理工学研究センター 差動増幅回路
JP2013187695A (ja) * 2012-03-07 2013-09-19 Sony Corp コンパレータおよびａｄ変換器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN101764613A (zh) * 2009-12-18 2010-06-30 清华大学 低功耗反馈控制结构的时域比较器
CN102571044A (zh) * 2010-12-22 2012-07-11 无锡华润上华半导体有限公司 电压比较器
CN102769447A (zh) * 2012-07-12 2012-11-07 东南大学 全差分高速低功耗比较器

Also Published As

Publication number Publication date
EP3096454A1 (en) 2016-11-23
EP3096454B1 (en) 2020-02-26
KR101826456B1 (ko) 2018-02-06
EP3096454A4 (en) 2018-03-21
CN104158516A (zh) 2014-11-19
US20160315604A1 (en) 2016-10-27
WO2015165218A1 (zh) 2015-11-05
KR20160096676A (ko) 2016-08-16
US9742387B2 (en) 2017-08-22

Similar Documents

Publication Publication Date Title
CN104158516B (zh) 电压比较器
US7397296B1 (en) Power supply detection circuit biased by multiple power supply voltages for controlling a signal driver circuit
US9298238B2 (en) CMOS power backup switching circuit and method for operating a CMOS power backup switching circuit
US7948284B2 (en) Power-on reset circuit
US20120044021A1 (en) Differential amplifier circuit
US11567516B2 (en) Power management circuit and method for integrated circuit having multiple power domains
US20050174158A1 (en) Bidirectional level shifter
WO2022161356A1 (zh) 一种开机控制电路及其相关装置
US10802079B2 (en) System and method for bidirectional current sense circuits
CN107894933B (zh) 支持冷备份应用的cmos输出缓冲电路
CN102323844A (zh) 宽输出范围的转换系统
US7649406B2 (en) Short-circuit charge-sharing technique for integrated circuit devices
US20180069552A1 (en) Low power general purpose input/output level shifting driver
CN103018588B (zh) 一种低功耗抗干扰的三态输入检测电路
KR101341734B1 (ko) 전압 부스팅 기법을 이용한 cmos 차동 로직 회로
CN106559054A (zh) 具有增强的电流吸收能力的运算跨导放大器
CN107294516B (zh) 一种无静态功耗的上电复位电路
CN106940588A (zh) 最大供给电压选择
US20180096712A1 (en) Bandgap with system sleep mode
CN116298481B (zh) 一种超低功耗过压检测电路
CN209948734U (zh) 自动负载检测电路
CN104300949A (zh) 物联网射频芯片用低电压复位电路
CN110580096B (zh) 一种可降低功耗的微控制单元及其控制方法
CN112595886B (zh) 一种低功耗自适应过零检测电路
CN108023464A (zh) 一种用于电机驱动芯片的超低待机功耗电路

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant