CN115622534B - 一种提高运算放大器阻抗的结构及方法 - Google Patents
一种提高运算放大器阻抗的结构及方法 Download PDFInfo
- Publication number
- CN115622534B CN115622534B CN202211636409.3A CN202211636409A CN115622534B CN 115622534 B CN115622534 B CN 115622534B CN 202211636409 A CN202211636409 A CN 202211636409A CN 115622534 B CN115622534 B CN 115622534B
- Authority
- CN
- China
- Prior art keywords
- impedance
- node
- generating circuit
- operational amplifier
- switching tube
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
- H03H11/00—Networks using active elements
- H03H11/02—Multiple-port networks
- H03H11/28—Impedance matching networks
- H03H11/30—Automatic matching of source impedance to load impedance
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/56—Modifications of input or output impedances, not otherwise provided for
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Amplifiers (AREA)
Abstract
本申请公开了一种提高运算放大器阻抗的结构及方法,在该结构中,电源电压端vdd通过电流镜的第一支路连接至第一节点a;第一节点a依次通过第一开关管以及第二电阻接地;电源电压端vdd还依次通过电流镜的第二支路、第二开关管、第一电阻以及所述第二电阻接地;第一开关管的控制端分别与所述第一节点a以及所述第二开关管的控制端连接;其中,第一开关管和所述第二开关管的宽长比为1:N,N>1。上述方案实现了利用简易的阻抗生成电路结构生成正阻抗和负阻抗,且阻抗可以达到正无穷大或负无穷大的技术效果,并且根据运算放大器的原始参数配合设计阻抗生成电路,将设计完成后的阻抗生成电路与运算放大器相连,可以提高运算放大器的阻抗。
Description
技术领域
本申请涉及阻抗网络技术领域,具体涉及一种提高运算放大器阻抗的结构及方法。
背景技术
假设a为电路中的一个节点,此时,在a点加入一个电压源va,流入这个点的电流为ia,那么va关于ia的导数,就是该点的小信号阻抗(以下均简称为阻抗)。图1示出了a点处电流ia和电压va的关系曲线,根据该关系曲线,可求得va=va0时,该关系曲线的斜率,该斜率就是ia关于va在va=va0时的导数,此时,再将该斜率取倒数,得到的结果就是a点处在va=va0时va关于ia的导数,即为a点处在va=va0时的阻抗。
同时,运算放大器输出端点的阻抗越大,其增益越大,而增益越大的运算放大器构成控制环路后,该控制环路的精度也会越高,因此,如何提高运算放大器输出端点的阻抗,成为了亟需解决的技术问题。
发明内容
本申请提供了一种提高运算放大器阻抗的结构及方法,可以生成正阻抗和负阻抗,且阻抗可以达到正无穷大或负无穷大的技术效果,该技术方案如下。
一方面,提供了一种阻抗生成电路,电源电压端vdd通过电流镜的第一支路连接至第一节点a;所述第一节点a依次通过第一开关管Q1以及第二电阻r2接地;
所述电源电压端vdd还依次通过电流镜的第二支路、第二开关管Q2、第一电阻r1以及所述第二电阻r2接地;
所述第一开关管Q1的控制端分别与所述第一节点a以及所述第二开关管Q2的控制端连接;
其中,所述第一开关管Q1和所述第二开关管Q2的宽长比为1:N,N>1。
在一种可能的实施方式中,所述电流镜的第一支路包括第三开关管Q3,所述电流镜的第二支路包括第四开关管Q4。
在一种可能的实施方式中,所述电源电压端vdd通过所述第三开关管Q3连接至第一节点a;
所述电源电压端vdd依次通过所述第四开关管Q4、所述第二开关管Q2、所述第一电阻r1以及所述第二电阻r2接地。
在一种可能的实施方式中,所述第三开关管Q3与所述第四开关管Q4为参数相同的PMOS管;
或者,所述第三开关管Q3与所述第四开关管Q4为参数相同的PNP三极管。
在一种可能的实施方式中,所述第一开关管Q1与所述第二开关管Q2为NMOS管;
或者,所述第一开关管Q1与所述第二开关管Q2为NPN三极管。
又一方面,提供了一种阻抗生成方法,所述方法包括:
获取目标电压以及目标阻抗;
根据所述目标电压以及所述目标阻抗,确定第一阻值、第二阻值以及第一比值;
根据所述第一阻值、所述第二阻值以及所述第一比值,构建如上所述的阻抗生成电路,以当阻抗生成电路中第一节点a的输入电压为所述目标电压时,在构建出的阻抗生成电路中第一节点a处生成所述目标阻抗;
其中,所述第一阻值为所述阻抗生成电路中第一电阻r1的阻值;所述第二阻值为所述阻抗生成电路中第二电阻r2的阻值;所述第一比值用于指示所述阻抗生成电路中第二开关管Q2和第一开关管Q1的宽长比。
再一方面,提供了一种高阻抗运算放大器的电路结构,所述电路结构包括如上所述的阻抗生成电路以及运算放大器A;
所述运算放大器A的输出端与所述阻抗生成电路中第一节点a相连。
在一种可能的实施方式中,所述运算放大器A的同相输入端接入输入电压,所述运算放大器A的反相输入端接入所述运算放大器A的输出端。
又一方面,提供了一种提高运算放大器阻抗的方法,所述方法包括:
获取目标运算放大器A的输出端点的实际阻抗值rout和实际输出电压vo;
根据所述实际阻抗值rout的相反数以及实际输出电压vo,确定第一阻值、第二阻值以及第一比值;
根据所述第一阻值、所述第二阻值以及所述第一比值,构建如上所述的阻抗生成电路,并将所述阻抗生成电路中的第一节点a与所述目标运算放大器A的输出端点相连,以当所述阻抗生成电路中第一节点a的输入电压为实际输出电压vo时,所述运算放大器的输出端点的阻抗大于指定阈值。
在一种可能的实施方式中,当所述阻抗生成电路中第一节点a的输入电压为实际输出电压vo时,所述第一节点a处生成的阻抗为实际阻抗值rout的相反数,以使所述运算放大器的输出端点的阻抗无穷大。
本申请提供的技术方案可以包括以下有益效果:
在阻抗生成电路中,电源电压端vdd通过电流镜的第一支路连接至第一节点a;该第一节点a依次通过第一开关管Q1以及第二电阻r2接地;该电源电压端vdd还依次通过电流镜的第二支路、第二开关管Q2、第一电阻r1以及该第二电阻r2接地;该第一开关管Q1的控制端分别与该第一节点a以及该第二开关管Q2的控制端连接;其中,该第一开关管Q1和该第二开关管Q2的宽长比为1:N,N>1。该阻抗生成电路利用简易的电路结构在第一节点a处生成正阻抗和负阻抗,且阻抗可以达到正无穷大或负无穷大的技术效果;
可根据阻抗生成电路中第一节点a的输入电压、第一阻值、第二阻值以及第一比值,设计得到第一节点a处生成的任意大小的阻抗;
在阻抗生成电路的结构和参数固定的情况下,即第一阻值、第二阻值以及第一比值固定的情况下,通过调节第一节点a的输入电压,可以得到第一节点a处生成的任意大小的阻抗;
根据运算放大器A的原始参数配合设计阻抗生成电路,并将设计完成后的阻抗生成电路与运算放大器A相连,从而提高运算放大器A输出端的阻抗;
根据运算放大器A的原始参数配合设计阻抗生成电路,并将设计完成后的阻抗生成电路与由该运算放大器A构成的跟随器相连,从而提高由该运算放大器A构成的跟随器的精度。
附图说明
为了更清楚地说明本申请具体实施方式或现有技术中的技术方案,下面将对具体实施方式或现有技术描述中所需要使用的附图作简单地介绍,显而易见地,下面描述中的附图是本申请的一些实施方式,对于本领域普通技术人员来讲,在不付出创造性劳动的前提下,还可以根据这些附图获得其他的附图。
图1是根据一示例性实施例示出的a点处电流ia和电压va的关系曲线。
图2是根据一示例性实施例示出的阻抗生成电路的结构示意图。
图3是根据一示例性实施例示出的流入第一节点a点的电流ia随着第一节点a点的电压va变化的关系曲线示意图。
图4是根据一示例性实施例示出的一种阻抗生成方法的方法流程图。
图5是根据一示例性实施例示出的一种高阻抗运算放大器的电路结构的示意图。
图6是根据一示例性实施例示出的高阻抗跟随器结构的示意图。
图7是根据一示例性实施例示出的一种提高运算放大器阻抗的方法的方法流程图。
具体实施方式
下面将结合附图对本申请的技术方案进行清楚、完整地描述,显然,所描述的实施例是本申请一部分实施例,而不是全部的实施例。基于本申请中的实施例,本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例,都属于本申请保护的范围。
应理解,在本申请的实施例中提到的“指示”可以是直接指示,也可以是间接指示,还可以是表示具有关联关系。举例说明,A指示B,可以表示A直接指示B,例如B可以通过A获取;也可以表示A间接指示B,例如A指示C,B可以通过C获取;还可以表示A和B之间具有关联关系。
在本申请实施例的描述中,术语“对应”可表示两者之间具有直接对应或间接对应的关系,也可以表示两者之间具有关联关系,也可以是指示与被指示、配置与被配置等关系。
图2是根据一示例性实施例示出的一种阻抗生成电路的结构示意图。在该阻抗生成电路中,电源电压端vdd通过电流镜的第一支路连接至第一节点a;该第一节点a依次通过第一开关管Q1以及第二电阻r2接地;
该电源电压端vdd还依次通过电流镜的第二支路、第二开关管Q2、第一电阻r1以及该第二电阻r2接地;
该第一开关管Q1的控制端分别与该第一节点a以及该第二开关管Q2的控制端连接;
其中,该第一开关管Q1和该第二开关管Q2的宽长比为1:N,N>1。
在一种可能的实施方式中,该电流镜的第一支路包括第三开关管Q3,该电流镜的第二支路包括第四开关管Q4。
在一种可能的实施方式中,该电源电压端vdd通过该第三开关管Q3连接至第一节点a;
该电源电压端vdd依次通过该第四开关管Q4、该第二开关管Q2、该第一电阻r1以及该第二电阻r2接地。
在一种可能的实施方式中,该第三开关管Q3与该第四开关管Q4为参数相同的PMOS管;
或者,该第三开关管Q3与该第四开关管Q4为参数相同的PNP三极管。
在一种可能的实施方式中,该第一开关管Q1与该第二开关管Q2为NMOS管;
或者,该第一开关管Q1与该第二开关管Q2为NPN三极管。
进一步的,在该电流镜电路中,当该第三开关管Q3与该第四开关管Q4为参数相同的PMOS管时,该第四开关管Q4的栅极分别与该第四开关管Q4的漏极以及该第三开关管Q3的栅极连接;
如图2所示,当该第三开关管Q3与该第四开关管Q4为参数相同的PNP三极管时,该第四开关管Q4的基极分别与该第四开关管Q4的集电极以及该第三开关管Q3的基极连接。
进一步的,当该第一开关管Q1与该第二开关管Q2为NMOS管时,第一开关管Q1的控制端为第一开关管Q1的栅极;该第二开关管Q2的控制端为该第二开关管Q2的栅极;
当该第一开关管Q1与该第二开关管Q2为NPN三极管时,第一开关管Q1的控制端为第一开关管Q1的基极;该第二开关管Q2的控制端为该第二开关管Q2的基极。
基于图2的阻抗生成电路的结构示意图,其工作原理可以如下所示:
当第一节点a点的电压va为0时,第一开关管Q1和第二开关管Q2的基极均为低电平,因此,第一开关管Q1和第二开关管Q2均处于截止状态,此时,第一节点a点电流ia、第一电流i1和第二电流i2均为0。
当第一节点a点的电压va逐渐增大时,第一开关管Q1和第二开关管Q2逐渐导通,第三开关管Q3和第四开关管Q4的基极电压也被逐渐拉低,即第三开关管Q3和第四开关管Q4也逐渐导通,此时,在第一开关管Q1中逐渐产生第一电流i1,在第二开关管Q2和第四开关管Q4中逐渐产生第二电流i2,且由于第三开关管Q3和第四开关管Q4共同构成电流镜结构,因此,在第三开关管Q3中也逐渐产生第二电流i2。
同时,当第一节点a点的电压va逐渐增大时,假设第一电流i1逐渐减小,则第一开
关管Q1的基极和发射极之间的电压差(Vbe=va-vx)也逐渐减小,此时,如果第二电流i2逐渐
增大,则va-vy逐渐增大,vy-vx逐渐增大,因此,va-vx逐渐增大,显然此时va-vx逐渐减小
(由上述第一开关管Q1的基极和发射极之间的电压差逐渐减小可知),两者矛盾,因此,当第
一电流i1逐渐减小时,第二电流i2也逐渐减小,而,故此时,vx电压逐渐
减小,va-vx逐渐增大,这与va-vx逐渐减小又存在矛盾,因此,当a点电压va逐渐增大时,第
一电流i1逐渐减小的结论不成立。
当第一节点a点的电压va逐渐增大时,假设第一电流i1不变,则第一开关管Q1的基极和发射极之间的电压差(Vbe=va-vx)不变,第二电流i2也不变,故此时,vx电压不变,因此,由于a点电压va逐渐增大,va-vx逐渐增大,这与va-vx不变存在矛盾,因此,当a点电压va逐渐增大时,第一电流i1不变不成立。
因此,由上述分析可知,当第一节点a点的电压va逐渐增大时,第一电流i1和第二电流i2均逐渐增大。
当第一节点a点的电压va较小时,第二电流i2也较小,第一电阻r1上的压降也较小,此时可以认为第一开关管Q1和第二开关管Q2的基极和发射极之间的电压差Vbe相等,又由于第一开关管Q1和第二开关管Q2的宽长比为1:N,故第二开关管Q2中流过的第二电流i2是第一开关管Q1中流过的第一电流i1的N倍,即此时,i2=N*i1,i2>i1,那么第一节点a点处由电压va产生的流入a点的电流ia=i1-i2<0。
当第一节点a点的电压va逐渐增大后,如果没有第一电阻r1,则第二开关管Q2的基极和发射极之间的电压差Vbe2始终等于第一开关管Q1的基极和发射极之间的电压差Vbe1,又因为第一开关管Q1和第二开关管Q2的宽长比为1:N,所以第二开关管Q2上的第二电流i2始终是第一开关管Q1上的第一电流i1的N倍;但是,由于本实施例中设置了第一电阻r1,因此,第二开关管Q2的基极和发射极之间的电压差Vbe2始终比第一开关管Q1的基极和发射极之间的电压差Vbe1小r1*i2;因此,随着a点电压va的增加,第二电流i2增加,第一电阻r1上的压降也增加,且由于三极管的电流随着基极和发射极之间的电压差的增大呈指数增长,因此,当第一电阻r1上的压降大到一定程度时,Vbe1和Vbe2之间的差值对电流的影响会大于第一开关管Q1和第二开关管Q2的宽长比值对电流的影响,故此时,第一电流i1会超过第二电流i2,即i1>i2,那么第一节点a点处由电压va产生的流入a点的电流ia=i1-i2>0。
由上述分析即可得到流入第一节点a点的电流ia随着第一节点a点的电压va变化的关系曲线,如图3所示;其中流入第一节点a点的电流ia最小时,对应的第一节点a点的电压va为va1,流入第一节点a点的电流ia为0时,对应的第一节点a点的电压va为va2。
如图3所示,该关系曲线大致可以分为三段:
第一段:当0<va<va1时,流入第一节点a点的电流ia为负,且流入第一节点a点的电流ia随第一节点a点的电压va的增大而减小,所以此时第一节点a点的阻抗为负;
第二段:当va1<va<va2时,流入第一节点a点的电流ia为负,且流入第一节点a点的电流ia随第一节点a点的电压va的增大而增大,所以此时第一节点a点的阻抗为正;
第三段:当va>va2时,流入第一节点a点的电流ia为正,且流入第一节点a点的电流ia随第一节点a点的电压va的增大而增大,所以此时第一节点a点的阻抗为正;
同时,在va=va1时,关系曲线的切线是水平的,即此时对应的第一节点a点的阻抗为无穷大,且在va1左侧无限接近va1处,该第一节点a点的阻抗为负无穷大,在va1右侧无限接近va1处,该第一节点a点的阻抗为正无穷大。
此外,根据图2中阻抗生成电路的电路结构,可得到下述方程组:
其中vt表示热电压,is表示三极管中基极和发射极之间的二极管Dbe的反向饱和电流;
综上所述,在本申请涉及的阻抗生成电路中,电源电压端vdd通过电流镜的第一支路连接至第一节点a;该第一节点a依次通过第一开关管Q1以及第二电阻r2接地;该电源电压端vdd还依次通过电流镜的第二支路、第二开关管Q2、第一电阻r1以及该第二电阻r2接地;该第一开关管Q1的控制端分别与该第一节点a以及该第二开关管Q2的控制端连接;其中,该第一开关管Q1和该第二开关管Q2的宽长比为1:N,N>1,通过上述阻抗电路可以生成正阻抗和负阻抗,且阻抗可以达到负无穷大或正无穷大。
图4是根据一示例性实施例示出的一种阻抗生成方法的方法流程图。该阻抗生成方法依赖于如图2示出的阻抗生成电路。如图4所示,该方法可以包括如下步骤:
S401、获取目标电压以及目标阻抗。
在一种可能的实施方式中,根据实际需求,得到待构建的阻抗生成电路中的第一节点a点的目标电压,即输入电压va;该目标阻抗为在该待构建的阻抗生成电路中的第一节点a点处生成实际所需的阻抗。
在构建阻抗生成电路时,由于阻抗生成电路中各个参数会对阻抗生成电路中第一节点a处在某一输入电压下生成的阻抗产生影响,因此可以先确定出待构建的阻抗生成电路生成阻抗的期望值(也就是阻抗生成电路预期的应用场景),即待构建的阻抗生成电路在目标电压下,第一节点a处可以生成目标阻抗。
S402、根据该目标电压以及该目标阻抗,确定第一阻值、第二阻值以及第一比值。
当确定了阻抗生成电路的期望的应用场景,则可以根据目标电压以及目标阻抗来反向确定阻抗生成电路中的各个参数值(即第一阻值、第二阻值以及第一比值)。
在一种可能的实施方式中,根据该目标电压以及该目标阻抗,并结合上述由图2所示的阻抗生成电路的电路结构而获得的方程组,即:
计算出合适的第一电阻r1的阻值(即上述第一阻值)、第二电阻r2(即上述第二阻值)的阻值,以及适当大小的N值(即上述第一比值)。
S403、根据该第一阻值、该第二阻值以及该第一比值,构建阻抗生成电路,以当阻抗生成电路中第一节点a的输入电压为该目标电压时,在构建出的阻抗生成电路中第一节点a处生成该目标阻抗;
其中,该第一阻值为该阻抗生成电路中第一电阻r1的阻值;该第二阻值为阻抗生成电路中第二电阻r2的阻值;该第一比值用于指示该待构建的阻抗生成电路中第二开关管Q2和第一开关管Q1的宽长比。
在本申请实施例中,所需要构建的阻抗生成电路为如图2所示的阻抗生成电路,也就是在该阻抗生成电路中,电源电压端vdd通过电流镜的第一支路连接至第一节点a;该第一节点a依次通过第一开关管Q1以及第二电阻r2接地;该电源电压端vdd还依次通过电流镜的第二支路、第二开关管Q2、第一电阻r1以及该第二电阻r2接地;该第一开关管Q1的控制端分别与第一节点a以及该第二开关管Q2的控制端连接;该第一开关管Q1和该第二开关管Q2的宽长比为1:N,N>1。
综上所述,在本申请涉及的阻抗生成电路中,电源电压端vdd通过电流镜的第一支路连接至第一节点a;该第一节点a依次通过第一开关管Q1以及第二电阻r2接地;该电源电压端vdd还依次通过电流镜的第二支路、第二开关管Q2、第一电阻r1以及该第二电阻r2接地;该第一开关管Q1的控制端分别与该第一节点a以及该第二开关管Q2的控制端连接;其中,该第一开关管Q1和该第二开关管Q2的宽长比为1:N,N>1。该阻抗生成电路利用简易的电路结构在第一节点a处生成正阻抗和负阻抗,且阻抗可以达到正无穷大或负无穷大的技术效果。
并且在本申请实施例中,还可根据阻抗生成电路中第一节点a的输入电压、第一阻值、第二阻值以及第一比值,设计得到第一节点a处生成的任意大小的阻抗;同时,在阻抗生成电路的结构和参数固定的情况下,即第一阻值、第二阻值以及第一比值固定的情况下,通过调节第一节点a的输入电压,可以得到第一节点a处生成的任意大小的阻抗。
图5是根据一示例性实施例示出的一种高阻抗运算放大器的电路结构的示意图。在电路结构包括阻抗生成电路以及运算放大器A;
该运算放大器A的输出端与该阻抗生成电路中第一节点a相连;
其中,在该阻抗生成电路中,电源电压端vdd通过电流镜的第一支路连接至第一节点a;该第一节点a依次通过第一开关管Q1以及第二电阻r2接地;该电源电压端vdd还依次通过电流镜的第二支路、第二开关管Q2、第一电阻r1以及该第二电阻r2接地;该第一开关管Q1的控制端分别与第一节点a以及该第二开关管Q2的控制端连接;该第一开关管Q1和该第二开关管Q2的宽长比为1:N,N>1。
也就是说,图5示出了高阻抗运算放大器将如图2所示的阻抗生成电路与运算放大器A结合所构成的一种高阻抗运算放大器。
在一种可能的实施方式中,请参照图6示出的高阻抗跟随器结构的示意图,可以将该运算放大器A设计为一种跟随器结构,该运算放大器A的反相输入端接入该运算放大器A的输出端。
由跟随器的特性可知,运算放大器A的输出端点的实际输出电压vo=运算放大器A的同相输入端的输入电压vi,因此,当va=vo=vi时,该第一节点a的阻抗为-rout,那么运算放大器A的输出端点的阻抗则是rout和-rout的并联,即运算放大器A的输出端点的阻抗趋于无穷大,故此时,运算放大器A的增益也为无穷大,使该实际输出电压vo更加接近该输入电压vi,大大提高了由该运算放大器A构成控制环路后形成的跟随器的精度。
综上所述,在阻抗生成电路中,电源电压端vdd通过电流镜的第一支路连接至第一节点a;该第一节点a依次通过第一开关管Q1以及第二电阻r2接地;该电源电压端vdd还依次通过电流镜的第二支路、第二开关管Q2、第一电阻r1以及该第二电阻r2接地;该第一开关管Q1的控制端分别与该第一节点a以及该第二开关管Q2的控制端连接;其中,该第一开关管Q1和该第二开关管Q2的宽长比为1:N,N>1。该阻抗生成电路利用简易的电路结构在第一节点a处生成正阻抗和负阻抗,且阻抗可以达到正无穷大或负无穷大的技术效果。
并且在本申请实施例中,还可以根据运算放大器A的原始参数配合设计阻抗生成电路,即先根据运算放大器A的原始参数确定出运算放大器A的实际阻抗值rout以及实际输出电压vo,再根据该实际阻抗值rout的相反数以及实际输出电压vo,确定出该阻抗生成电路中合适的第一阻值、第二阻值以及第一比值,进而实现对该阻抗生成电路的设计;并将设计完成后的阻抗生成电路与由该运算放大器A构成的跟随器相连,从而提高由该运算放大器A构成的跟随器的精度。
图7是根据一示例性实施例示出的一种提高运算放大器阻抗的方法的方法流程图,该提高运算放大器阻抗的方法依赖于如图5所示的高阻抗运算放大器。如图7所示,该方法可以包括如下步骤:
S701、获取目标运算放大器A的输出端点的实际阻抗值rout和实际输出电压vo。
在一种可能的实施方式中,由背景技术可知,运算放大器A的增益与其输出端点的实际阻抗值rout成正比,如果输出端点的实际阻抗值rout无穷大,那么增益也无穷大,故此时,该增益无穷大的运算放大器A构成控制环路后,该控制环路则具有很高的精度;通常,输出端点的实际阻抗值rout为一正数,如果在运算放大器A的输出端点处连接一个阻抗为-rout的阻抗生成电路,那么输出端点的阻抗则是rout和-rout的并联,即输出端点的阻抗为无穷大。因此,可以根据待提高阻抗的运算放大器A的实际工作频率,接入负载,测量得到待提高阻抗的运算放大器A的输出端点的实际阻抗值rout和实际输出电压vo。
S702、根据该实际阻抗值rout的相反数以及实际输出电压vo,确定第一阻值、第二阻值以及第一比值。
在一种可能的实施方式中,将图2中的阻抗生成电路的第一节点a的电压va设计为等于该实际输出电压vo,通过由图2所示的阻抗生成电路的电路结构而获得的方程组,选取合适的N值(即上述第一比值)、第一电阻r1的阻值(即上述第一阻值)和第二电阻r2的阻值(即上述第二阻值),使得图2中的阻抗生成电路在va=vo时,a点的阻抗为-rout。
S703、根据该第一阻值、该第二阻值以及该第一比值,构建阻抗生成电路,并将该阻抗生成电路中的第一节点a与该目标运算放大器A的输出端点相连,以当阻抗生成电路中第一节点a的输入电压为实际输出电压vo时,该运算放大器的输出端点的阻抗大于指定阈值。
其中,该第一阻值为该阻抗生成电路中第一电阻r1的阻值;该第二阻值为阻抗生成电路中第二电阻r2的阻值;该第一比值用于指示该待构建的阻抗生成电路中第二开关管Q2和第一开关管Q1的宽长比;在该阻抗生成电路中,电源电压端vdd通过电流镜的第一支路连接至第一节点a;该第一节点a依次通过第一开关管Q1以及第二电阻r2接地;该电源电压端vdd还依次通过电流镜的第二支路、第二开关管Q2、第一电阻r1以及该第二电阻r2接地;该第一开关管Q1的控制端分别与第一节点a以及该第二开关管Q2的控制端连接;该第一开关管Q1和该第二开关管Q2的宽长比为1:N,N>1。
在一种可能的实施方式中,当该阻抗生成电路中第一节点a的输入电压为实际输出电压vo时,该第一节点a处生成的阻抗为实际阻抗值rout的相反数,以使该运算放大器的输出端点的阻抗无穷大。
综上所述,在阻抗生成电路中,电源电压端vdd通过电流镜的第一支路连接至第一节点a;该第一节点a依次通过第一开关管Q1以及第二电阻r2接地;该电源电压端vdd还依次通过电流镜的第二支路、第二开关管Q2、第一电阻r1以及该第二电阻r2接地;该第一开关管Q1的控制端分别与该第一节点a以及该第二开关管Q2的控制端连接;其中,该第一开关管Q1和该第二开关管Q2的宽长比为1:N,N>1。该阻抗生成电路利用简易的电路结构在第一节点a处生成正阻抗和负阻抗,且阻抗可以达到正无穷大或负无穷大的技术效果。
此外,根据运算放大器A的原始参数配合设计阻抗生成电路,即先根据运算放大器A的原始参数确定出运算放大器A的实际阻抗值rout以及实际输出电压vo,再根据该实际阻抗值rout的相反数以及实际输出电压vo,确定出该阻抗生成电路中合适的第一阻值、第二阻值以及第一比值,进而实现对该阻抗生成电路的设计;并将设计完成后的阻抗生成电路与运算放大器A相连,从而提高运算放大器A输出端点的阻抗。
本领域技术人员在考虑说明书及实践这里公开的发明后,将容易想到本申请的其它实施方案。本申请旨在涵盖本申请的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本申请的一般性原理并包括本申请未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的,本申请的真正范围和精神由下面的权利要求指出。
应当理解的是,本申请并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本申请的范围仅由所附的权利要求来限制。
Claims (10)
1.一种阻抗生成电路,其特征在于,电源电压端(vdd)通过电流镜的第一支路连接至第一节点(a);所述第一节点(a)依次通过第一开关管(Q1)以及第二电阻(r2)接地;
所述电源电压端(vdd)还依次通过电流镜的第二支路、第二开关管(Q2)、第一电阻(r1)以及所述第二电阻(r2)接地;
所述第一开关管(Q1)的控制端分别与所述第一节点(a)以及所述第二开关管(Q2)的控制端连接;
其中,所述第一开关管(Q1)和所述第二开关管(Q2)的宽长比为1:N,N>1;
当所述第一节点(a)处接入输入电压时,在所述第一节点(a)处生成正阻抗和负阻抗,生成的所述正阻抗的最大值为正无穷大,生成的所述负阻抗的最小值为负无穷大。
2.根据权利要求1所述的阻抗生成电路,其特征在于,所述电流镜的第一支路包括第三开关管(Q3),所述电流镜的第二支路包括第四开关管(Q4)。
3.根据权利要求2所述的阻抗生成电路,其特征在于,所述电源电压端(vdd)通过所述第三开关管(Q3)连接至第一节点(a);
所述电源电压端(vdd)依次通过所述第四开关管(Q4)、所述第二开关管(Q2)、所述第一电阻(r1)以及所述第二电阻(r2)接地。
4.根据权利要求2所述的阻抗生成电路,其特征在于,所述第三开关管(Q3)与所述第四开关管(Q4)为参数相同的PMOS管;
或者,所述第三开关管(Q3)与所述第四开关管(Q4)为参数相同的PNP三极管。
5.根据权利要求1至4任一所述的阻抗生成电路,其特征在于,所述第一开关管(Q1)与所述第二开关管(Q2)为NMOS管;
或者,所述第一开关管(Q1)与所述第二开关管(Q2)为NPN三极管。
6.一种阻抗生成方法,其特征在于,所述方法包括:
获取目标电压以及目标阻抗;
根据所述目标电压以及所述目标阻抗,确定第一阻值、第二阻值以及第一比值;
根据所述第一阻值、所述第二阻值以及所述第一比值,构建如权利要求1-5任一项所述的阻抗生成电路,以当阻抗生成电路中第一节点(a)的输入电压为所述目标电压时,在构建出的阻抗生成电路中第一节点(a)处生成所述目标阻抗;
其中,所述第一阻值为所述阻抗生成电路中第一电阻(r1)的阻值;所述第二阻值为所述阻抗生成电路中第二电阻(r2)的阻值;所述第一比值用于指示所述阻抗生成电路中第二开关管(Q2)和第一开关管(Q1)的宽长比。
7.一种高阻抗运算放大器的电路结构,其特征在于,所述电路结构包括如权利要求1-5任一项所述的阻抗生成电路以及运算放大器(A);
所述运算放大器(A)的输出端与所述阻抗生成电路中第一节点(a)相连。
8.根据权利要求7所述的电路结构,其特征在于,所述运算放大器(A)的同相输入端接入输入电压,所述运算放大器(A)的反相输入端接入所述运算放大器(A)的输出端。
9.一种提高运算放大器阻抗的方法,其特征在于,所述方法包括:
获取目标运算放大器(A)的输出端点的实际阻抗值rout和实际输出电压vo;
根据所述实际阻抗值rout的相反数以及实际输出电压vo,确定第一阻值、第二阻值以及第一比值;
根据所述第一阻值、所述第二阻值以及所述第一比值,构建如权利要求1-5任一项所述的阻抗生成电路,并将所述阻抗生成电路中的第一节点(a)与所述目标运算放大器(A)的输出端点相连,以当所述阻抗生成电路中第一节点(a)的输入电压为实际输出电压vo时,所述运算放大器的输出端点的阻抗大于指定阈值。
10.根据权利要求9所述的方法,其特征在于,当所述阻抗生成电路中第一节点(a)的输入电压为实际输出电压vo时,所述第一节点(a)处生成的阻抗为实际阻抗值rout的相反数,以使所述运算放大器的输出端点的阻抗无穷大。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211636409.3A CN115622534B (zh) | 2022-12-20 | 2022-12-20 | 一种提高运算放大器阻抗的结构及方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN202211636409.3A CN115622534B (zh) | 2022-12-20 | 2022-12-20 | 一种提高运算放大器阻抗的结构及方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN115622534A CN115622534A (zh) | 2023-01-17 |
CN115622534B true CN115622534B (zh) | 2023-03-14 |
Family
ID=84879975
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202211636409.3A Active CN115622534B (zh) | 2022-12-20 | 2022-12-20 | 一种提高运算放大器阻抗的结构及方法 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN115622534B (zh) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN116191883B (zh) * | 2023-04-24 | 2023-07-25 | 苏州贝克微电子股份有限公司 | 一种负电压转换电路 |
CN116318049B (zh) * | 2023-05-17 | 2023-08-11 | 苏州贝克微电子股份有限公司 | 一种高精度电阻电路 |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
TWI369855B (en) * | 2006-02-22 | 2012-08-01 | Novatek Microelectronics Corp | Impedance match circuit |
CN104158516B (zh) * | 2014-04-28 | 2017-01-11 | 深圳市汇顶科技股份有限公司 | 电压比较器 |
CN112615622B (zh) * | 2020-12-26 | 2023-03-24 | 上海艾为电子技术股份有限公司 | 一种展频时钟发生器及电子设备 |
CN112994629B (zh) * | 2021-02-09 | 2023-10-03 | 广州慧智微电子股份有限公司 | 一种功率放大器的偏置电路、装置及设备 |
CN113778161B (zh) * | 2021-09-14 | 2022-08-05 | 电子科技大学 | 一种低功耗高电源抑制比的自偏置电流基准源 |
CN115185327B (zh) * | 2022-07-19 | 2023-03-28 | 电子科技大学 | 一种基于vgs的cmos基准电压源 |
-
2022
- 2022-12-20 CN CN202211636409.3A patent/CN115622534B/zh active Active
Also Published As
Publication number | Publication date |
---|---|
CN115622534A (zh) | 2023-01-17 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN115622534B (zh) | 一种提高运算放大器阻抗的结构及方法 | |
US6815941B2 (en) | Bandgap reference circuit | |
EP0601540A1 (en) | Reference voltage generator of a band-gap regulator type used in CMOS transistor circuit | |
CN109813455B (zh) | 一种cmos温度传感器 | |
EP3584667B1 (en) | Low temperature drift reference voltage circuit | |
US9651980B2 (en) | Bandgap voltage generation | |
US9112510B2 (en) | Reference voltage generation circuit, oscillation circuit including the same and method for calibrating oscillation frequency of oscillation circuit | |
CN114705904B (zh) | 一种高精度过电流检测电路 | |
JP2002149252A (ja) | バンドギャップレファレンス回路 | |
US6992472B2 (en) | Circuit and method for setting the operation point of a BGR circuit | |
CN115454200B (zh) | 电压产生电路、漏电流补偿方法及芯片 | |
KR20020072041A (ko) | 기준전압 발생회로 | |
CN111900964B (zh) | 一种有精准阈值点的上电复位和掉电复位电路 | |
CN106961266B (zh) | 电源开启重置电路 | |
US9535444B2 (en) | Differential operational amplifier and bandgap reference voltage generating circuit | |
CN112838850A (zh) | 上电复位电路、集成电路以及电子设备 | |
CN107769758B (zh) | 一种比较器电路 | |
CN115145346A (zh) | 带隙基准电路 | |
CN107678486B (zh) | 一种基准电路及芯片 | |
CN115357088B (zh) | 一种具有简易结构的低温度系数供电电路 | |
JPH0228165B2 (zh) | ||
CN112242823B (zh) | 一种差分输入电路及其控制方法以及差分放大器 | |
CN109992898B (zh) | 一种具有温度补偿功能的对数流转压电路 | |
CN112558672A (zh) | 基准电流源及包含基准电流源的芯片 | |
CN114690842A (zh) | 一种用于偏置双极型晶体管的电流源电路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |