CN113778161B - 一种低功耗高电源抑制比的自偏置电流基准源 - Google Patents

一种低功耗高电源抑制比的自偏置电流基准源 Download PDF

Info

Publication number
CN113778161B
CN113778161B CN202111074256.3A CN202111074256A CN113778161B CN 113778161 B CN113778161 B CN 113778161B CN 202111074256 A CN202111074256 A CN 202111074256A CN 113778161 B CN113778161 B CN 113778161B
Authority
CN
China
Prior art keywords
transistor
drain
electrode
grid
source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202111074256.3A
Other languages
English (en)
Other versions
CN113778161A (zh
Inventor
唐鹤
熊兴
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
University of Electronic Science and Technology of China
Original Assignee
University of Electronic Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by University of Electronic Science and Technology of China filed Critical University of Electronic Science and Technology of China
Priority to CN202111074256.3A priority Critical patent/CN113778161B/zh
Publication of CN113778161A publication Critical patent/CN113778161A/zh
Application granted granted Critical
Publication of CN113778161B publication Critical patent/CN113778161B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/565—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor
    • G05F1/567—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices sensing a condition of the system or its load in addition to means responsive to deviations in the output of the system, e.g. current, voltage, power factor for temperature compensation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Amplifiers (AREA)

Abstract

本发明属于基准源技术领域，具体涉及一种低功耗高电源抑制比的自偏置电流基准源。本发明通过产生两个温度系数相反的电流成一定比例叠加来实现一个对温度不敏感的电流源，有效的解决了传统自偏置电流基准源(Beta‑multiplier reference)的正温度系数特性，此外，在反馈环路中加入放大器，大幅度的改善了电源抑制比。本发明通过自偏置电路结构，产生一个与工艺系数、电阻、尺寸相关，并且拥有正温度系数的电流(IPTAT)，与此同时，利用三极管基极‑集电极电压VBE的负温度系数产生一个负温度系数的电流(ICTAT)，通过合适的比例叠加两者，实现输出基准电流与温度不敏感的特性。本发明电路中晶体管数量、电阻数量较少且尺寸较小，所以整体电路实现了低功耗与小面积。

Description

一种低功耗高电源抑制比的自偏置电流基准源
技术领域
本发明属于基准源技术领域，具体涉及一种低功耗高电源抑制比的自偏置电流基准源。
背景技术
相关技术中，传统自偏置电流基准源如图1所示，它的原理是通过反馈系数小于1的正反馈来产生一个于电源电压不敏感的基准电流，此电流晶体管工艺系数、电阻和尺寸有关。
可以表示为
Figure GDA0003697772360000011
上式中KPn为N型晶体管的工艺系数，WC1和LC1分别为图1所示传统电流基准源电路中的第一晶体管(MC1)的宽和长，K为传统电流基准源电路中的第二晶体管(MC2)的宽长比与第二晶体管(MC2)的宽长比的比例系数。此基准电流对电源变化敏感，更严重的缺点是其随温度变化十分大，较大的正温度系数使得应用受限。
发明内容
针对上述问题，本发明提出了一种低功耗的自偏置电流基准源，如图2所示。此发明通过产生两个相反温度系数的电流并进行一定比例的叠加，从而消除温度系数。
本发明通过在传统自偏置电流基准源进行改进，增加了第一跨导放大器OTA1来减小正温度系数电流(IPTAT)的电源敏感度，从而改善了电源抑制比。其本质在于增大了从第四晶体管M4源极看进去的等效阻抗，相当于起了一个屏蔽作用，从而减小了因电源电压变化导致的电流变化，提高了电源抑制比。
本发明通过利用第一双极性晶体管Q1的基极-集电极电压的负温度系数特性，利用第二跨导放大器OTA2迫使第二电阻R2两端的电压与第一双极性晶体管Q1的基极-集电极电压相等，得到了流过第二电阻R2的负温度系数电流(ICTAT)。不仅如此，由于第二跨导放大器OTA2的引入，使得从第八晶体管M8源极看进去的阻抗变大，改善了电源抑制比，保证了稳定性。
本发明的技术方案为：
一种低功耗高电源抑制比的自偏置电流基准源，包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第十四晶体管M14、第十五晶体管M15、第十六晶体管M16、第一双极型晶体管Q1、第一电阻R1、第二电阻R2、第一跨导放大器OTA1、第二跨导放大器OTA2，其中，
第一晶体管M1的源极接地，漏极接自身的栅极、第三晶体管M3的漏极和第一跨导放大器OTA1的反相输入端，栅极接自身的漏极和第二晶体管M2的栅极；
第二晶体管M2的源极与第一电阻R1的一端连接，漏极接第四晶体管M4的漏极和第一跨导放大器OTA1的正向输入端，栅极接第一晶体管M1的栅极和第一跨导放大器OTA1的反向输入端；
第三晶体管M3的源极接电源，漏极接第一晶体管M1的漏极、第十三晶体管M13的源极、第十一晶体管M11的栅极和第一跨导放大器OTA1的反向输入端，栅极接第四晶体管 M4的栅极、第九晶体管M9的栅极、第十三晶体管M13的漏极和第一跨导放大器OTA1的输出端；
第四晶体管M4的源极接电源，漏极接第二晶体管M2的漏极和第一跨导放大器OTA1的正向输入端，栅极接第三晶体管M3的栅极、第九晶体管M9的栅极、第十三晶体管M13 的漏极和第一跨导放大器OTA1的输出端；
第五晶体管M5的源极接第一双极型晶体管Q1的发射极和第二跨导放大器OTA2的正向输入端，漏极接第七晶体管M7的漏极，栅极接第六晶体管M6的栅极、第十六晶体管M16的源极和第二跨导放大器OTA2的输出端；
第六晶体管M6的源极接第二电阻R2的一端和第二跨导放大器OTA2的反向输入端，漏极接第八晶体管M8的漏极和栅极、第七晶体管M7的栅极、第十晶体管M10的栅极和第十六晶体管M16的漏极，栅极接第五晶体管M5的栅极和第二跨导放大器OTA2的输出端；
第七晶体管M7的源极接电源，漏极接第五晶体管M5的漏极，栅极接第八晶体管M8的栅极和漏极、第六晶体管M6的漏极、第十晶体管M10的栅极和第十六晶体管M16的漏极；
第八晶体管M8的源极接电源，漏极接自身的栅极、第六晶体管M6的漏极和第七晶体管M7的栅极，栅极接自身的漏极、第七晶体管M7的栅极、第六晶体管M6的漏极、第十晶体管M10的栅极和第十六晶体管M16的漏极；
第九晶体管M9的源极接电源，漏极接第十晶体管M10的漏极和后级电路的输入，第九晶体管M9的栅极接第三晶体管M3的栅极、第四晶体管M4的栅极、第十三晶体管M13 的漏极和第一跨导放大器OTA1的输出端；
第十晶体管M10的源极接电源，漏极接第九晶体管M9的漏极和后级电路的输入；栅极接第八晶体管M8的栅极和漏极、第七晶体管M7的栅极；
第十一晶体管M11的源极接地，漏极接第十二晶体管M12的漏极和栅极；栅极接第十三晶体管M13的源极；
第十二晶体管M12的源极接电源，漏极接自身的栅极、第十一晶体管M11的漏极和第十三晶体管M13的栅极；栅极接自身的漏极；
第十三晶体管M13的源极接第一晶体管M1的漏极，漏极接第三晶体管M3的栅极和第四晶体管M4的栅极；栅极接第十二晶体管M12的栅极和漏极、第十一晶体管M11的漏极；
第十四晶体管M14的源极接地，漏极接第十五晶体管M15的栅极和漏极、第十六晶体管M16的栅极；栅极接第十六晶体管M16的源极；
第十五晶体管M15的源极接电源，漏极接自身的栅极、第十六晶体管M16的栅极和第十四晶体管M14的漏极；栅极接自身的漏极；
第十六晶体管M16的源极接第十四晶体管M14的栅极；漏极接第八晶体管M8的栅极和漏极，栅极接第十四晶体管M14的漏极、第十五晶体管M15的漏极和栅极；
第一双极型晶体管Q1集电极接第五晶体管M5的源极和第二跨导放大器OTA2的正向输入端，基极和集电极接地；
第一电阻R1一端接第二晶体管M2的源极，另一端接地；
第二电阻R2一端接第六晶体管M6的源极和第二跨导放大器OTA2的反向输入端，另一端接地；
第一跨导放大器OTA1的正向输入端接第二晶体管M2的漏极，反向输入端接第一晶体管M1的漏极和栅极；
第二跨导放大器OTA2的正向输入端接第一双极型晶体管Q1发射极，反向输入端接第二电阻R2的一端。
第十一晶体管M11、第十二晶体管M12和第十三晶体管M13组成启动电路A(Startup circuit A)，同样的第十四晶体管M14、第十五晶体管M15和第十六晶体管M16组成另一个启动电路B(Start up circuit B)。启动电路的作用是让主电路进入正常工作状态，避免进入简并态，影响电路的正常工作，保证了电路的可靠性。启动电路的特征在于在初始时让主电路进入正常工作状态，当主电路正常工作后，启动电路不得影响主电路的工作。
本发明的有益效果为，本发明的低功耗高电源抑制比的自偏置电流基准源有三个关键性优势，其一是产生的电流基准对温度不敏感，此优势是通过产生一个与正温度系数的电流 (IPTAT)和一个负温度系数的电流(ICTAT)，两者呈一定比例叠加来消除温度系数实现；其二是电路具有高的电源抑制比，此优势是通过引入了第一跨导放大器OTA1和第二跨导放大器OTA2来分别增大从第四晶体管M4和第八晶体管(8)源极看到的等效阻抗来实现；其三是电路功耗小，面积小。此优势是源于电路中只有一个单位面积的第一双极性晶体管Q1和两个中等大小的第一电阻R1和第二电阻R2，其余的晶体管尺寸都较小。
附图说明
图1为传统的自偏置电流基准源；
图2为所发明的低功耗高电源抑制比的自偏置电流基准源；
图3为所发明的低功耗高电源抑制比的自偏置电流基准源中的第一跨导放大器OTA1和第二跨导放大器OTA2。
具体实施方式
下面结合附图对本发明进行详细的描述。
本发明的低功耗高电源抑制比的自偏置电流基准源包括第一晶体管M1、第二晶体管M2、第三晶体管M3、第四晶体管M4、第五晶体管M5、第六晶体管M6、第七晶体管M7、第八晶体管M8、第九晶体管M9、第十晶体管M10、第十一晶体管M11、第十二晶体管M12、第十三晶体管M13、第十四晶体管M14、第十五晶体管M15、第十六晶体管M16、第一双极型晶体管Q1、第一电阻R1、第二电阻R2、第一跨导放大器OTA1、第二跨导放大器OTA2，其中，第一晶体管M1的源极接地，漏极接自身的栅极、第三晶体管M3的漏极和第一跨导放大器OTA1的反相输入端，栅极接自身的漏极和第二晶体管M2的栅极；第二晶体管M2 的源极与第一电阻R1的一端连接，漏极接第四晶体管M4的漏极和第一跨导放大器OTA1 的正向输入端，栅极接第一晶体管M1的栅极和第一跨导放大器OTA1的反向输入端；第三晶体管M3的源极接电源，漏极接第一晶体管M1的漏极、第十三晶体管M13的源极、第十一晶体管M11的栅极和第一跨导放大器OTA1的反向输入端，栅极接第四晶体管M4的栅极、第九晶体管M9的栅极第十三晶体管M13的漏极和第一跨导放大器OTA1的输出端；第四晶体管M4的源极接电源，漏极接第二晶体管M2的漏极和第一跨导放大器OTA1的正向输入端，栅极接第三晶体管M3的栅极、第九晶体管M9的栅极、第十三晶体管M13的漏极和第一跨导放大器OTA1的输出端；第五晶体管M5的源极接第一双极型晶体管Q1的集电极和第二跨导放大器OTA2的正向输入端，漏极接第七晶体管M7的漏极，栅极接第六晶体管M6 的栅极、第十六晶体管M16的源极和第二跨导放大器OTA2的输出端；第六晶体管M6的源极接第二电阻R2的一端和第二跨导放大器OTA2的反向输入端，漏极接第八晶体管M8的漏极和栅极、第七晶体管M7的栅极、第十晶体管M10的栅极和第十六晶体管M16的漏极，栅极接第五晶体管M5的栅极和第二跨导放大器OTA2的输出端；第七晶体管M7的源极接电源，漏极接第五晶体管M5的漏极，栅极接第八晶体管M8的栅极和漏极、第六晶体管M6 的漏极、第十晶体管M10的栅极和第十六晶体管M16的漏极；第八晶体管M8的源极接电源，漏极接自身的栅极、第六晶体管M6的漏极和第七晶体管M7的栅极，栅极接自身的漏极、第七晶体管M7的栅极、第六晶体管M6的漏极、第十晶体管M10的栅极和第十六晶体管M16的漏极；第九晶体管M9的源极接电源，漏极接第十晶体管M10的漏极和后级电路的输入；栅极第三晶体管M3的栅极、第四晶体管M4的栅极、第十三晶体管M13的漏极和第一跨导放大器OTA1的输出端；第十晶体管M9的源极接电源，漏极接第九晶体管M9的漏极和后级电路的输入；栅极接第八晶体管M8的栅极和漏极、第七晶体管M7的栅极；第十一晶体管M11的源极接地，漏极接第十二晶体管M12的漏极和栅极；栅极接第十三晶体管M13的源极；第十二晶体管M12的源极接电源，漏极接自身的栅极、第十一晶体管M11 的漏极和第十三晶体管M13的栅极；栅极接自身的漏极；第十三晶体管M13的源极接第一晶体管M1的漏极，漏极接第三晶体管M3的栅极和第四晶体管M4的栅极；栅极接第十二晶体管M12的栅极和漏极、第十一晶体管M11的漏极；第十四晶体管M14的源极接地，漏极接第十五晶体管M15的栅极和漏极、第十六晶体管M16的栅极；栅极接第十六晶体管M16 的源极；第十五晶体管M15的源极接电源，漏极接自身的栅极、第十六晶体管M16的栅极和第十四晶体管M14的漏极；栅极接自身的漏极；第十六晶体管M16的源极接第十四晶体管M14的栅极；漏极接第八晶体管M8的栅极和漏极，栅极接第十四晶体管M14的漏极、第十五晶体管M15的漏极和栅极；第一双极性晶体管Q1集电极接第五晶体管M5的源极和第二跨导放大器OTA2的正向输入端，基极和发射极接地；第一电阻R1一端接第二晶体管M2的源极，另一端接地；第二电阻R2一端接第六晶体管M3的源极和第二跨导放大器OTA2 的反向输入端，另一端接地；第一跨导放大器OTA1的正向输入端接第二晶体管M2的漏极，反向输入端接第一晶体管M1的漏极和栅极；第二跨导放大器OTA2的正向输入端接第一双极性晶体管Q1集电极，反向输入端接第二电阻R2的一端；
附图2所示第十一晶体管M11、第十二晶体管M12和第十三晶体管M13组成启动电路A(Start up circuit A)，同样的第十四晶体管M14、第十五晶体管M15和第十六晶体管M16组成另一个启动电路B。启动电路的作用是让主电路进入正常工作状态，避免进入简并态，影响电路的正常工作，保证了电路的可靠性。启动电路A的工作方式可以简要的描述为：当电路进入简并态，也即电路中流过的电流为零，此时P点电压为高电平VDD，X点电压为低电平GND，因此，第十一晶体管M11不导通，第十二晶体管M12为二极管连接方式，所以第十二晶体管M12的栅极和漏极、第十三晶体管M13的栅极为高电平VDD而导通，于是产生了一个从P点，到X点的电流通路，X点电压变高，通过反馈环路，电路进入正常工作状态。当X点电压变高后，第十一晶体管M11导通，因此第十一晶体管M11的漏极电压变低，第十三晶体管M13截止，启动电路不影响主电路工作。这要求第十二晶体管M12的宽长比较小以保证有很大的导通电阻，使得第十一晶体管M11导通后，第十一晶体管M11的漏极电压较低。同理，启动电路B(Start up circuit B)的工作方式类似。
第一晶体管M1、第二晶体管M2和第三晶体管M3、第四晶体管M4、第一电阻R1和第一跨导放大器OTA1组成产生正温度系数电流(IPTAT)的模块。
Figure GDA0003697772360000061
式中KPn为N型晶体管的工艺系数，W1和L1分别为图2所示第一晶体管M1的宽和长，K为第二晶体管M2的宽长比与第一晶体管M1的宽长比的比例系数。
第五晶体管M5、第六晶体管M6和第七晶体管M7、第八晶体管M8、第一双极性晶体管Q1、第二电阻R2和第二跨导放大器OTA2组成产生负温度系数电流(IPTAT)的模块。以R点作为反馈点，以M点和N为反馈点，使得两点电压相等，从而强迫第二电阻R2的两端电压为第一双极性晶体管Q1的基极集电极电压，此电压呈负温度特性，所以流过第二电阻R2的电流为负温度系数的电流(ICTAT)。
Figure GDA0003697772360000071
图2中第一跨导放大器OTA1对正温度系数电流(IPTAT)的模块起到一个屏蔽作用，从第四晶体管M4源端看进去的等效阻抗很大。
REQ,M4≈AOTA1gm2rO2R1
REQ,M4从第四晶体管M4源端看进去的等效阻抗，AOTA1为第一跨导放大器放大器OTA1的增益，gm2和rO2分别为第二晶体管M2的跨导和小信号输出电阻。
REQ,M8≈AOTA2gm6rO6R2
REQ,M8从第四晶体管M8源端看进去的等效阻抗，AOTA2为第一跨导放大器放大器OTA2的增益，gm6和rO6分别为第二晶体管M6的跨导和小信号输出电阻。
附图3所示为第一跨导放大器OTA1和第二跨导放大器OTA2的结构，两者均为双端输入单端输出有源负载跨导放大器。第十七晶体管(M17)和第十八晶体管(M18)作为第一跨导放大器OTA1的输入，第十九晶体管(M19)和第二十晶体管(M20)作为第一跨导放大器OTA1的有源负载；第二十一晶体管(M21)和第二十二晶体管(M22)作为第二跨导放大器OTA2的输入，第二十三晶体管(M23)和第二十四晶体管(M24)作为第二跨导放大器OTA2的有源负载。
附图3所示为第一跨导放大器OTA1和第二跨导放大器OTA2中的晶体管均采用沟道长度较长，且宽长比较小的晶体管，目的是在保持高增益的条件下维持低功耗和小面积。

Claims (1)

1.一种低功耗高电源抑制比的自偏置电流基准源，其特征在于，包括第一晶体管(M1)、第二晶体管(M2)、第三晶体管(M3)、第四晶体管(M4)、第五晶体管(M5)、第六晶体管(M6)、第七晶体管(M7)、第八晶体管(M8)、第九晶体管(M9)、第十晶体管(M10)、第十一晶体管(M11)、第十二晶体管(M12)、第十三晶体管(M13)、第十四晶体管(M14)、第十五晶体管(M15)、第十六晶体管(M16)、第一双极型晶体管(Q1)、第一电阻(R1)、第二电阻(R2)、第一跨导放大器(OTA1)、第二跨导放大器(OTA2)，其中，
第一晶体管(M1)的源极接地，漏极接自身的栅极、第三晶体管(M3)的漏极和第一跨导放大器(OTA1)的反相输入端，栅极接自身的漏极和第二晶体管(M2)的栅极；
第二晶体管(M2)的源极与第一电阻(R1)的一端连接，漏极接第四晶体管(M4)的漏极和第一跨导放大器(OTA1)的正向输入端，栅极接第一晶体管(M1)的栅极和第一跨导放大器(OTA1)的反向输入端；
第三晶体管(M3)的源极接电源，漏极接第一晶体管(M1)的漏极、第十三晶体管(M13)的源极、第十一晶体管(M11)的栅极和第一跨导放大器(OTA1)的反向输入端，栅极接第四晶体管(M4)的栅极、第九晶体管(M9)的栅极、第十三晶体管(M13)的漏极和第一跨导放大器(OTA1)的输出端；
第四晶体管(M4)的源极接电源，漏极接第二晶体管(M2)的漏极和第一跨导放大器(OTA1)的正向输入端，栅极接第三晶体管(M3)的栅极、第九晶体管(M9)的栅极、第十三晶体管(M13)的漏极和第一跨导放大器(OTA1)的输出端；
第五晶体管(M5)的源极接第一双极型晶体管(Q1)的发射极和第二跨导放大器(OTA2)的正向输入端，漏极接第七晶体管(M7)的漏极，栅极接第六晶体管(M6)的栅极、第十六晶体管(M16)的源极和第二跨导放大器(OTA2)的输出端；
第六晶体管(M6)的源极接第二电阻(R2)的一端和第二跨导放大器(OTA2)的反向输入端，漏极接第八晶体管(M8)的漏极和栅极、第七晶体管(M7)的栅极、第十晶体管(M10)的栅极和第十六晶体管(M16)的漏极，栅极接第五晶体管(M5)的栅极和第二跨导放大器(OTA2)的输出端；
第七晶体管(M7)的源极接电源，漏极接第五晶体管(M5)的漏极，栅极接第八晶体管(M8)的栅极和漏极、第六晶体管(M6)的漏极、第十晶体管(M10)的栅极和第十六晶体管(M16)的漏极；
第八晶体管(M8)的源极接电源，漏极接自身的栅极、第六晶体管(M6)的漏极和第七晶体管(M7)的栅极，栅极接自身的漏极、第七晶体管(M7)的栅极、第六晶体管(M6)的漏极、第十晶体管(M10)的栅极和第十六晶体管(M16)的漏极；
第九晶体管(M9)的源极接电源，漏极接第十晶体管(M10)的漏极和后级电路的输入，第九晶体管(M9)的栅极接第三晶体管(M3)的栅极、第四晶体管(M4)的栅极、第十三晶体管(M13)的漏极和第一跨导放大器(OTA1)的输出端；
第十晶体管(M10)的源极接电源，漏极接第九晶体管(M9)的漏极和后级电路的输入；栅极接第八晶体管(M8)的栅极和漏极、第七晶体管(M7)的栅极；
第十一晶体管(M11)的源极接地，漏极接第十二晶体管(M12)的漏极和栅极；栅极接第十三晶体管(M13)的源极；
第十二晶体管(M12)的源极接电源，漏极接自身的栅极、第十一晶体管(M11)的漏极和第十三晶体管(M13)的栅极；栅极接自身的漏极；
第十三晶体管(M13)的源极接第一晶体管(M1)的漏极，漏极接第三晶体管(M3)的栅极和第四晶体管(M4)的栅极；栅极接第十二晶体管(M12)的栅极和漏极、第十一晶体管(M11)的漏极；
第十四晶体管(M14)的源极接地，漏极接第十五晶体管(M15)的栅极和漏极、第十六晶体管(M16)的栅极；栅极接第十六晶体管(M16)的源极；
第十五晶体管(M15)的源极接电源，漏极接自身的栅极、第十六晶体管(M16)的栅极和第十四晶体管(M14)的漏极；栅极接自身的漏极；
第十六晶体管(M16)的源极接第十四晶体管(M14)的栅极；漏极接第八晶体管(M8)的栅极和漏极，栅极接第十四晶体管(M14)的漏极、第十五晶体管(M15)的漏极和栅极；
第一双极型晶体管(Q1)集电极接第五晶体管(M5)的源极和第二跨导放大器(OTA2)的正向输入端，基极和集电极接地；
第一电阻(R1)一端接第二晶体管(M2)的源极，另一端接地；
第二电阻(R2)一端接第六晶体管(M6)的源极和第二跨导放大器(OTA2)的反向输入端，另一端接地；
第一跨导放大器(OTA1)的正向输入端接第二晶体管(M2)的漏极，反向输入端接第一晶体管(M1)的漏极和栅极；
第二跨导放大器(OTA2)的正向输入端接第一双极型晶体管(Q1)发射极，反向输入端接第二电阻(R2)的一端。
CN202111074256.3A 2021-09-14 2021-09-14 一种低功耗高电源抑制比的自偏置电流基准源 Active CN113778161B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202111074256.3A CN113778161B (zh) 2021-09-14 2021-09-14 一种低功耗高电源抑制比的自偏置电流基准源

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111074256.3A CN113778161B (zh) 2021-09-14 2021-09-14 一种低功耗高电源抑制比的自偏置电流基准源

Publications (2)

Publication Number Publication Date
CN113778161A CN113778161A (zh) 2021-12-10
CN113778161B true CN113778161B (zh) 2022-08-05

Family

ID=78843597

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111074256.3A Active CN113778161B (zh) 2021-09-14 2021-09-14 一种低功耗高电源抑制比的自偏置电流基准源

Country Status (1)

Country Link
CN (1) CN113778161B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115622534B (zh) * 2022-12-20 2023-03-14 苏州贝克微电子股份有限公司 一种提高运算放大器阻抗的结构及方法
CN116961585B (zh) * 2023-08-11 2024-03-08 灿芯半导体(上海)股份有限公司 一种自偏置的压控振荡器电路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102354250A (zh) * 2011-08-25 2012-02-15 西安电子科技大学 适应用于无源uhfrfid标签芯片的带隙基准电路
CN102385412A (zh) * 2010-09-01 2012-03-21 国民技术股份有限公司 一种低电压带隙基准源产生电路
CN104516390A (zh) * 2014-04-16 2015-04-15 上海华虹宏力半导体制造有限公司 参考电压产生电路
CN107390771A (zh) * 2017-08-28 2017-11-24 北京智芯微电子科技有限公司 同时产生多种温度特性参考电流的带隙基准参考源电路

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
SG134189A1 (en) * 2006-01-19 2007-08-29 Micron Technology Inc Regulated internal power supply and method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102385412A (zh) * 2010-09-01 2012-03-21 国民技术股份有限公司 一种低电压带隙基准源产生电路
CN102354250A (zh) * 2011-08-25 2012-02-15 西安电子科技大学 适应用于无源uhfrfid标签芯片的带隙基准电路
CN104516390A (zh) * 2014-04-16 2015-04-15 上海华虹宏力半导体制造有限公司 参考电压产生电路
CN107390771A (zh) * 2017-08-28 2017-11-24 北京智芯微电子科技有限公司 同时产生多种温度特性参考电流的带隙基准参考源电路

Also Published As

Publication number Publication date
CN113778161A (zh) 2021-12-10

Similar Documents

Publication Publication Date Title
CN113778161B (zh) 一种低功耗高电源抑制比的自偏置电流基准源
CN103558890A (zh) 一种具有高增益高抑制比的带隙基准电压源设计
CN108710401B (zh) 一种高精度大驱动电流的带隙基准电压源
CN104199509A (zh) 一种用于带隙基准源的温度补偿电路
CN111478687B (zh) 一种高精度的限流负载开关电路
CN103197722A (zh) 一种低静态功耗的电流模带隙基准电压电路
CN111045470B (zh) 一种低失调电压高电源抑制比的带隙基准电路
CN114489221B (zh) 一种带隙基准电压源电路及带隙基准电压源
CN114062765B (zh) 一种低功耗高精度电压检测电路
CN113050743A (zh) 一种输出多种温度系数的电流基准电路
CN111277235B (zh) 一种增益可调的交叉耦合运算放大电路
CN111293876B (zh) 一种电荷泵的线性化电路
CN112202427A (zh) 一种翻转点可调的比较器
CN111277225A (zh) 一种低功耗恒定跨导轨对轨运算放大器
CN111026219B (zh) 一种共源共栅结构的基准源
CN114690842A (zh) 一种用于偏置双极型晶体管的电流源电路
CN112260655A (zh) 非对称三极管输入的折叠式运算放大器、带隙基准电路
CN217954988U (zh) 一种带隙基准电路
CN112731998A (zh) 基于mosfet的ztc工作点的电压基准电路
CN114706442B (zh) 一种低功耗带隙基准电路
CN116760371B (zh) 用于轨到轨输入运算放大器的偏置电路
CN103901936A (zh) 基于native晶体管的高电源抑制带隙基准源
CN112394766B (zh) 低电压下能降低功耗和提高精度的cmos低压带隙基准电压源
CN115765639B (zh) 一种运算放大器及其输出级电路
CN112379715B (zh) 一种低噪声带隙基准电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant