CN112615622B - 一种展频时钟发生器及电子设备 - Google Patents

Abstract

本发明公开了一种展频时钟发生器及电子设备，包括调制周期模块电路、展频深度模块电路和时钟电路，调制周期模块电路对时钟电路输出的基频进行分频，得到展频周期信号、展频方向切换信号和充电脉冲周期信号，对充电脉冲周期信号进行处理得到充电脉冲信号，展频深度模块电路基于展频周期信号、展频方向切换信号和充电脉冲信号产生偏置电流，并将偏置电流输入至时钟电路，使时钟电路基于偏置电流生成展频。由于调制周期模块电路、展频深度模块电路和时钟电路均集成在展频时钟发生器芯片电路的内部，因此实现了在生成展频的同时无需在展频时钟发生器芯片电路的外部增加外围器件，从而缩小了整个电路的版图面积，降低了增加外围器件带来的硬件成本。

Description

一种展频时钟发生器及电子设备

技术领域

本发明涉及时钟发生器技术领域，更具体的说，涉及一种展频时钟发生器及电子设备。

背景技术

电磁干扰(Electromagnetic Interference，EMI)是干扰电缆信号并降低信号完好性的电子噪音，EMI通常由电磁辐射发生源，比如马达和机器产生。目前，因追求更快的开关速度和更小的芯片封装，导致系统功率密度高，电磁干扰问题日益突出。

现有抑制电磁干扰的方法中，增加去耦电容是一种常用技术，通过去耦电容增加通路来减小整个高频通路面积，从而使得磁通量变小，进而使电磁干扰能量减少。

然而，增加去耦电容的方法需要在时钟发生器芯片电路的特定位置增加外围器件，从而不仅导致整个电路的版图面积大，而且还增加了因外围器件带来的硬件成本。

发明内容

有鉴于此，本发明公开一种展频时钟发生器，以实现在生成展频抑制电磁干扰的同时，无需在展频时钟发生器芯片电路的外部增加外围器件，从而大大缩小整个电路的版图面积，并有效降低因增加外围器件所带来的硬件成本。

一种展频时钟发生器，包括：调制周期模块电路、展频深度模块电路和时钟电路；

所述调制周期模块电路用于对所述时钟电路输出的基频进行分频，得到展频周期信号、展频方向切换信号和充电脉冲周期信号，并对所述充电脉冲周期信号进行处理，得到充电脉冲信号；

所述展频深度模块电路与所述调制周期模块电路连接，所述展频深度模块电路用于基于所述调制周期模块电路输出的所述展频周期信号、所述展频方向切换信号和所述充电脉冲信号，产生偏置电流，并将所述偏置电流输出至所述时钟电路；

所述时钟电路用于基于所述偏置电流生成展频。

可选的，所述展频深度模块电路包括：第一开关管NM1、充放电阶梯电流产生模块和时钟电流镜像模块；

所述第一开关管的控制端与所述调制周期模块电路的输出端连接，所述第一开关管的输出端接地，所述第一开关管用于根据所述调制周期模块电路发送的展频周期信号周期性的导通和关断；

所述充放电阶梯电流产生模块的输入端连接所述第一开关管的输入端，所述充放电阶梯电流产生模块的输出端连接所述时钟电流镜像模块的输入端，所述充放电阶梯电流产生模块控制端与所述调制周期模块电路的输出端连接，所述充放电阶梯电流产生模块用于根据所述调制周期模块电路发送的所述充电脉冲信号产生充放电阶梯电流；

所述时钟电流镜像模块的输出端连接所述时钟电路，所述时钟电流镜像模块的控制端连接所述调制周期模块电路的输出端，所述时钟电流镜像模块用于根据所述调制周期模块电路发送的所述展频方向切换信号改变展频方向，并将所述充放电阶梯电流镜像到所述偏置电流并输出至所述时钟电路中。

可选的，所述充放电阶梯电流产生模块包括：第二开关管、第一电流源、第二电流源、第一开关、第二开关、第一电容器、运算放大器、第一镜像电路和展频电阻；

所述第一开关管的输入端分别连接所述第二开关的一端和所述第一电容器的第一端，所述第二开关的另一端通过所述第二电流源接地，所述第一电容器的第二端接地；

所述第一电流源的输入端连接电源，所述第一电流源的输出端通过所述第一开关与所述第一电容器的第一端连接；

所述运算放大器的正向输入端连接所述第一开关与所述第一电容器的第一端的公共端，所述运算放大器的反向输入端连接所述第二开关管的输出端和所述展频电阻的公共端，所述展频电阻的另一端接地，所述运算放大器的输出端连接所述第二开关管的控制端；

所述第二开关管的输入端连接所述第一镜像电路的第一输出端，所述第一镜像电路的输入端连接电源，所述第一镜像电路的第二输出端和控制端均连接所述时钟电流镜像模块；

所述第一开关和所述第二开关用于根据所述调制周期模块电路发送的所述充电脉冲信号执行对应的闭合和断开操作。

可选的，所述第一镜像电路包括：第四开关管和第五开关管；

所述第四开关管的输入端和所述第五开关管的输入端均连接电源，所述第四开关管的控制端和所述第五开关管的控制端连接，所述第四开关管的控制端和所述第五开关管的控制端的公共端分别与所述第四开关管的输出端和所述第三开关管的控制端连接，所述第四开关管的输出端作为所述第一镜像电路的第一输出端与所述第二开关管的输入端连接，所述第五开关管的输出端作为所述第一镜像电路的第二输出端与所述第二镜像电路的第一输入端连接。

可选的，所述时钟电流镜像模块包括：第三开关管、第三电流源、第三开关、第四开关和第二镜像电路；

所述第三开关管的控制端连接所述充放电阶梯电流产生模块，所述第三开关管的输入端连接电源，所述第三开关管的输出端依次通过所述第三开关和所述第四开关与所述第二镜像电路的第二输入端连接，所述第二镜像电路的第一输入端连接所述充放电阶梯电流产生模块，所述第二镜像电路的输出端接地；

所述第三电流源的输入端连接电源，所述第三电流源的输出端与所述第三开关和所述第四开关的公共端连接，且所述第三电流源、所述第三开关和所述第四开关的公共端作为所述展频深度模块电路的输出端，用于输出所述偏置电流IB_CHG；

所述第三开关和所述第四开关用于根据所述调制周期模块电路发送的所述展频方向切换信号改变展频方向。

可选的，所述第二镜像电路包括：第六开关管和第七开关管；

所述第六开关管的输入端作为所述第二镜像电路的第一输入端连接所述第五开关管的输出端，所述第六开关管的输出端接地，所述第六开关管的控制端和输入端均连接所述第七开关管的控制端；

所述第七开关管的输入端作为所述第二镜像电路的第二输入端连接所述第四开关，所述第七开关管的输出端接地。

可选的，所述调制周期模块电路包括：展频时序信号产生模块、信号加速模块和充电脉冲信号产生模块；

所述展频时序信号产生模块用于对所述时钟电路输出的基频信号进行分频得到所述展频周期信号、所述展频方向切换信号和所述充电脉冲周期信号；

所述信号加速模块的输入端与所述展频时序信号产生模块的输出端连接，所述信号加速模块的输出端与所述充电脉冲信号产生模块的第一输入端连接，所述信号加速模块用于将所述展频时序信号产生模块输出的所述充电脉冲周期信号转换为脉冲信号；

所述充电脉冲信号产生模块的第二输入端与所述展频时序信号产生模块的输出端连接，所述充电脉冲信号产生模块的输出端作为所述调制周期模块电路的输出端，所述充电脉冲信号产生模块用于基于所述信号加速模块输出的所述脉冲信号和所述展频时序信号产生模块输出的所述充电脉冲周期信号，得到所述充电脉冲信号。

可选的，所述展频时序信号产生模块包括：第一分频器、第二分频器和第三分频器；

所述第一分频器用于将所述时钟电路输出的基频信号进行分频得到所述展频周期信号；

所述第二分频器用于将所述时钟电路输出的所述基频信号进行分频得到所述展频方向切换信号；

所述第三分频器用于将所述时钟电路输出的所述基频信号进行分频得到所述充电脉冲周期信号。

可选的，所述信号加速模块包括：第一可调电流源、第二可调电流源、第八开关管、第九开关管、第二电容器；

所述第八开关管的控制端与所述展频时序信号产生模块的输出端连接；

所述第一可调电流源的输入端连接电源，所述第一可调电流源的输出端连接所述第八开关管的输入端，所述第八开关管的输出端接地；

所述第二可调电流源的输入端连接电源，所述第二可调电流源的输出端连接所述第九开关管的输入端，所述第九开关管的输出端接地；

所述第二电容器的第一端分别连接所述第八开关管的输入端和所述第九开关管的控制端，所述第二电容器的第二端接地。

可选的，所述充电脉冲信号产生模块包括：反相器和或非比较器；

所述反相器的输入端连接所述第二可调电流源和所述第九开关管的公共端，所述反相器的输出端连接所述或非比较器的第一输入端，所述或非比较器的第二输入端与所述展频时序信号产生模块和所述第八开关管的公共端连接，所述或非比较器的输出端作为所述调制周期模块电路的输出端，用于输出所述充电脉冲信号。

可选的，所述充电脉冲信号产生模块还包括：第三可调电流源和第十开关管；

所述第三可调电流源的输入端连接电源，所述第三可调电流源的输出端连接所述第十开关管的输入端，所述第十开关管的输出端连接所述第九开关管的输入端和所述反相器的输入端的公共端，所述第十开关管的控制端连接所述反相器的输出端和所述或非比较器的第二输入端的公共端；

所述第十开关管用于在导通时使所述第十开关管、所述反相器和所述或非比较器的公共端的电平快速翻转。

一种电子设备，包括上述所述的展频时钟发生器。

从上述的技术方案可知，本发明公开的展频时钟发生器及电子设备，包括调制周期模块电路、展频深度模块电路和时钟电路，调制周期模块电路对时钟电路输出的基频进行分频，得到展频周期信号、展频方向切换信号和充电脉冲周期信号，调制周期模块电路对充电脉冲周期信号进行处理，得到充电脉冲信号，展频深度模块电路基于调制周期模块电路输出的展频周期信号、展频方向切换信号和充电脉冲信号产生偏置电流，并将该偏置电流输入至时钟电路，使时钟电路基于偏置电流生成展频。由于调制周期模块电路、展频深度模块电路和时钟电路均集成在展频时钟发生器芯片电路的内部，因此，实现了在生成展频抑制电磁干扰的同时，无需在展频时钟发生器芯片电路的外部增加外围器件，从而大大缩小了整个电路的版图面积，并有效降低了因增加外围器件所带来的硬件成本。

附图说明

为了更清楚地说明本发明实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本发明的实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据公开的附图获得其他的附图。

图1为本发明实施例公开的一种调制前和调制后的频率频谱示意图；

图2为本发明实施例公开的一种展频时钟发生器的功能框图；

图3为本发明实施例公开的一种展频深度模块电路的电路图；

图4为本发明实施例公开的一种展频深度模块电路的控制时序示意图；

图5为本发明实施例公开的一种调制周期模块电路的电路图；

图6为本发明实施例公开的一种充电脉冲产生时序电路图；

图7为本发明实施例公开的另一种调制周期模块电路的电路图。

具体实施方式

为抑制电磁干扰，本发明采用展频时钟发生器生成展频的方式来降低高阶谐波的峰值功率，从而有效地降低电磁干扰。

为便于理解利用展频降低电磁干扰的过程，本发明从调制和调频两个角度进行说明，如下：

(1)调制

在通过SSCG(Spread Spectrum Clock Generator，展频时钟发生器)电路来减小时钟电路的EMI时，会用到频率调制技术。EMI是由精确时钟频率产生的脉冲能量，会对电子设备产生干扰，导致工作失灵。在当前，美国联邦通信委员会已经设立了一些标准来确保电子设备在有EMI的环境里面可以正常工作。

调制，是通过调制信号f_m对被称为载波信号f_c的高频周期波形的一个或多个性质做出改变的过程。一个周期波形有三个关键因子可以被低频信号嵌入来获得被调制的信号，三个关键因子分别是幅度、相位和频率。

载波信号f_c通常由振荡器电路产生，频率往往比调制信号高很多。它是一个有着固定频率和固定幅度性质的周期波形。调制信号V_m(t)可以从任意的信号发生电路产生，与载波信号f_c相比频率很低，并且负责改变载波信号的初始特性。调制信号可以是周期，或者非周期的。

已调信号F(t)是载波信号f_c和V_m(t)经历调制过程后产生的结果。它的表达式可以写为：

其中A(t)是时变幅度，ω_c＝2πf_c是载波频率，θ(t)为时变相位角，

是已调信号的角度。调制信号V_m(t)可以选择控制幅度、角度或者两者同时。在调频调制中A(t)保持不变，f_c则不断变化，与调制信号V_m(t)的即时幅度保持一致。

(2)调频

调频调制的经典定义是发射器的即时输出频率与调制信号的变化保持一致。瞬时频率ω(t)相对于固定值载波频率ω_c的变化量δω，与调制信号V_m(t)的瞬时幅度成比例。调频调制波形结果的瞬时频率可以由下式表示：

在调频调制中，δω(t)与V_m(t)成比例，可得：

δω(t)＝k_ω·V_m(t) (3)；

式中k_ω为计算调制程度的参数，单位为Hz/V，由此可以得到初始相位θ(0)：

通常将初始相位θ(0)视为0。

经过调制后的正弦波形F(t)的表达式，可以由公式1和公式4推导出：

参见图1所示的调制前和调制后的频率频谱示意图，其中，A为原有的EMI能量，Ae为调制之后的EMI能量，Δf_c则显示了频谱扩展宽度，B为展频宽度，Amplitude为信号幅度。

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有做出创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

本发明实施例公开了一种展频时钟发生器及电子设备，包括调制周期模块电路、展频深度模块电路和时钟电路，调制周期模块电路对时钟电路输出的基频进行分频，得到展频周期信号、展频方向切换信号和充电脉冲周期信号，调制周期模块电路对充电脉冲周期信号进行处理，得到充电脉冲信号，展频深度模块电路基于调制周期模块电路输出的展频周期信号、展频方向切换信号和充电脉冲信号产生偏置电流，并将该偏置电流输入至时钟电路，使时钟电路基于偏置电流生成展频。由于调制周期模块电路、展频深度模块电路和时钟电路均集成在展频时钟发生器芯片电路的内部，因此，实现了在生成展频抑制电磁干扰的同时，无需在展频时钟发生器芯片电路的外部增加外围器件，从而大大缩小了整个电路的版图面积，并有效降低了因增加外围器件所带来的硬件成本。

参见图2，本发明实施例公开的一种展频时钟发生器的功能框图，展频时钟发生器包括：调制周期(Circle Time，CLT)模块电路11、展频深度(Spread Spectrum Rate，SSR)模块电路12和时钟电路(oscillator，OSC)13。

其中：

调制周期模块电路11用于对时钟电路13输出的基频进行分频，得到展频周期信号CLK_RESET、展频方向切换信号CLK_SW和充电脉冲周期信号CLK_500k，并对所述充电脉冲周期信号CLK_500k进行处理，得到充电脉冲信号CLK_CHG。

展频深度模块电路12与调制周期模块电路11连接，展频深度模块电路12用于基于调制周期模块电路11输出的展频周期信号CLK_RESET、展频方向切换信号CLK_SW和充电脉冲信号CLK_CHG，产生偏置电流IB_CHG，并将偏置电流IB_CHG输出至时钟电路13。

时钟电路13用于基于偏置电流IB_CHG生成展频。

需要说明的是，时钟电路13的具体电路结构可参见现有成熟方案，此处不再赘述。

图2中，VDD表示展频时钟发生器的电源，GND表示展频时钟发生器接地，oscclk表示时钟电路13的输出端，用于输出展频。

还需要特别说明的是，(1)当展频时钟发生器的展频功能未打开时，将采用如下公式得到基频作为展频进行输出，公式如下：

式中，f_OSC为基频，IB_CHG表示偏置电流，C_IN为时钟电路13内容电容值，V_REF为基准电压。

其中，C_IN·V_REF保持不变，通过调制IB_CHG来控制基频频率。

在实际应用中，时钟电路13可以为OSC_16M。

(2)当展频时钟发生器的展频功能打开时，调制周期模块电路11、展频深度模块电路12和时钟电路13执行本实施例中的操作，时钟电路13输出基于展频深度模块电路12输出的偏置电流IB_CHG生成的展频。

综上可知，本发明公开的展频时钟发生器，包括调制周期模块电路11、展频深度模块电路12和时钟电路13，调制周期模块电路11对时钟电路13输出的基频进行分频，得到展频周期信号、展频方向切换信号和充电脉冲周期信号，调制周期模块电路11对充电脉冲周期信号进行处理，得到充电脉冲信号，展频深度模块电路12基于调制周期模块电路11输出的展频周期信号、展频方向切换信号和充电脉冲信号产生偏置电流，并将该偏置电流输入至时钟电路13，使时钟电路13基于偏置电流生成展频。由于调制周期模块电路11、展频深度模块电路12和时钟电路13均集成在展频时钟发生器芯片电路的内部，因此，实现了在生成展频抑制电磁干扰的同时，无需在展频时钟发生器芯片电路的外部增加外围器件，从而大大缩小了整个电路的版图面积，并有效降低了因增加外围器件所带来的硬件成本。

参见图3，本发明实施例公开的一种展频深度模块电路的电路图，展频深度模块电路12包括：第一开关管NM1、充放电阶梯电流产生模块21和时钟电流镜像模块22；

第一开关管NM1的控制端与调制周期模块电路11的输出端连接，第一开关管NM1的输出端接地，第一开关管NM1用于根据调制周期模块电路11发送的展频周期信号CLK_RESET周期性的导通和关断；

充放电阶梯电流产生模块21的输入端连接第一开关管NM1的输入端，充放电阶梯电流产生模块21的输出端连接时钟电流镜像模块22的输入端，充放电阶梯电流产生模块21控制端与调制周期模块电路11的输出端连接，充放电阶梯电流产生模块21用于根据调制周期模块电路11发送的充电脉冲信号CLK_CHG产生充放电阶梯电流；

时钟电流镜像模块22的输出端连接时钟电路13，时钟电流镜像模块22的控制端连接调制周期模块电路11的输出端，时钟电流镜像模块22用于根据调制周期模块电路11发送的展频方向切换信号CLK_SW改变展频方向，并将所述充放电阶梯电流镜像到偏置电流IB_CHG并输出至时钟电路13中。

为进一步优化上述实施例，充放电阶梯电流产生模块21具体可以包括：

第二开关管NM2、第一电流源IB_SSRU、第二电流源IB_SSRD、第一开关SWU、第二开关SWD、第一电容器C_SSR、运算放大器U、第一镜像电路211和展频电阻R_SSR。

第一开关管NM1的输入端分别连接第二开关SWD的一端和第一电容器C_SSR的第一端，第二开关SWD的另一端通过第二电流源IB_SSRD接地，第一电容器C_SSR的第二端接地。

第一电流源IB_SSRU的输入端连接电源VDD，第一电流源IB_SSRU的输出端通过第一开关SWU与第一电容器C_SSR的第一端连接。

运算放大器U的正向输入端连接第一开关SWU与第一电容器C_SSR的第一端的公共端，运算放大器U的反向输入端连接第二开关管NM2的输出端和展频电阻R_SSR的公共端，展频电阻R_SSR的另一端接地，运算放大器U的输出端连接第二开关管NM2的控制端。

第二开关管NM2的输入端连接第一镜像电路211的第一输出端，第一镜像电路211的输入端连接电源VDD，第一镜像电路211的第二输出端和控制端均连接时钟电流镜像模块22。

第一开关SWU和第二开关SWD用于根据调制周期模块电路11发送的充电脉冲信号CLK_CHG执行对应的闭合和断开操作。

为进一步优化上述实施例，时钟电流镜像模块22具体可以包括：

第三开关管MP3、第三电流源IB_INI、第三开关CLK_SW、第四开关CLK_SWN和第二镜像电路221。

第三开关管MP3的控制端连接充放电阶梯电流产生模块21，第三开关管MP3的输入端连接电源VDD，第三开关管MP3的输出端依次通过第三开关CLK_SW和第四开关CLK_SWN与第二镜像电路221的第二输入端连接，第二镜像电路221的第一输入端连接充放电阶梯电流产生模块21，第二镜像电路221的输出端接地。

第三电流源IB_INI的输入端连接电源VDD，第三电流源IB_INI的输出端与第三开关CLK_SW和第四开关CLK_SWN的公共端连接，且第三电流源IB_INI、第三开关CLK_SW和第四开关CLK_SWN的公共端作为展频深度模块电路的输出端，用于输出偏置电流IB_CHG。

第三开关CLK_SW和第四开关CLK_SWN用于根据调制周期模块电路11发送的展频方向切换信号CLK_SW改变展频方向。

需要说明的是，在实际应用中，如图3所示，第二镜像电路221的第一输入端具体连接第一镜像电路211的第二输出端，第一镜像电路211的控制端连接第三开关管MP3的控制端。

结合图4所示的展频深度模块电路的控制时序示意图，展频深度模块电路的工作原理如下：

首先需要说明的是，第一开关SWU和第二开关SWD为展频深度模块电路中的充放电开关，将运算放大器U的正向输入端与第一开关SWU和第一电容器C_SSR的第一端的公共端定义为A点，将运算放大器U的反向输入端、第二开关管NM2和展频电阻R_SSR的公共端定义为B点。

当第二开关SWD闭合且第一开关SWU断开时，第一电容器C_SSR通过第二电流源IB_SSRD放电，A点电压均匀减小；当第一开关SWU闭合且第二开关SWD断开时，第一电流源IB_SSRU对A点进行充电，A点电压均匀上升。

当展频深度模块电路处于初始状态时，第一开关SWU和第二开关SWD均断开，展频周期信号CLK_RESET拉高，也即展频周期信号CLK_RESET为高电平信号，运算放大器U的正向输入端接地，此时，不产生阶梯变化电流。展频深度模块电路输出的偏置电流IB_CHG为固定电流不变，此时时钟电路13维持正常频率。

当展频深度模块电路接收到调制周期模块电路13发送的展频周期信号CLK_RESET时，展频深度模块电路的展频功能打开，当展频周期开始时，展频周期信号CLK_RESET置低(即展频周期信号CLK_RESET为低电平)，第一开关管NM1的控制端信号被拉低，第一开关管NM1关断，完成初始化，第一电流源IB_SSRU对第一电容器C_SSR进行充电，因此，每经过一个展频周期(CLT_TIME)，第一电流源IB_SSRU均对第一电容器C_SSR进行充电，从而实现第一电流源IB_SSRU对第一电容器C_SSR的阶梯式充电，其中，对第一电容器C_SSR的充电脉宽和充电周期均可调整。第一电流源IB_SSRU对第一电容器C_SSR阶梯式充电的过程中，A点电压会阶梯性上升，并通过运算放大器U钳位到B点，在展频电阻R_SSR上产生的电流(V_B/R_SSR)通过第一镜像电路211镜像到偏置电流IB_CHG并输出至时钟电路13中。

其中，展频周期可以为16M分频信号。本实施例中，展频周期可以为1980us，也即1.98ms。

第三开关CLK_SW用于根据调制周期模块电路11输出的展频方向切换信号CLK_SW确定展频方向。每一个展频周期，OSC频率均由预设最小值均匀变化到预设最大值，优选16M为中心频率。

当展频周期开始时，A点开始充电并达到最大值，第三开关CLK_SW置高，即第三开关CLK_SW闭合，第四开关CLK_SWN置低，即第四开关CLK_SWN断开，展频深度模块电路输出的偏置电流IB_CHG为最小，OSC频率最小。

当第二开关SWD闭合且第一开关SWU断开时，第一电容器C_SSR通过第二电流源IB_SSRD放电，A点电压阶梯性下降，展频深度模块电路输出的偏置电流IB_CHG按照V_STEP/R_SSR阶梯性上升，V_STEP为A点电压，OSC频率慢慢增加；经过半个展频周期(比如，展频周期为：1980us，半个展频周期为990us)后，第三开关CLK_SW由闭合转为断开，第四开关CLK_SWN由断开转为闭合，展频深度模块电路输出的偏置电流IB_CHG依然按照预设固定增量上升，从而保证OSC频率变化的单调性，所谓OSC频率变化的单调性，即在一个展频周期内，OSC频率固定向上增加且未出现OSC频率下将的情况。

本实施例中，第一开关管NM1、第二开关管NM2和第三开关管MP3均为MOS管。

为进一步优化上述实施例，如图3所示，第一镜像电路211包括：第四开关管MP1和第五开关管MP2；

第四开关管MP1的输入端和第五开关管MP2的输入端均连接电源VDD，第四开关管MP1的控制端和第五开关管MP2的控制端连接，第四开关管MP1的控制端和第五开关管MP2的控制端的公共端分别与第四开关管MP1的输出端和第三开关管MP3的控制端连接，第四开关管MP1的输出端作为第一镜像电路211的第一输出端与第二开关管NM2的输入端连接，第五开关管MP2的输出端作为第一镜像电路211的第二输出端与第二镜像电路221的第一输入端连接。

本实施例中，展频电阻R_SSR用于将A点电压转变为第四开关管MP1支路电路变化并镜像到偏置电流IB_CHG中。

可选的，第四开关管MP1和第五开关管MP2均为MOS管。

为进一步优化上述实施例，如图3所示，第二镜像电路221包括：第六开关管MN1和第七开关管MN2。

第六开关管MN1的输入端作为第二镜像电路221的第一输入端连接第五开关管MP2的输出端，第六开关管MN1的输出端接地，第六开关管MN1的控制端和输入端均连接第七开关管MN2的控制端。

第七开关管MN2的输入端作为第二镜像电路221的第二输入端连接第四开关CLK_SWN，第七开关管MN2的输出端接地。

较优的，第六开关管MN1和第七开关管MN2均为MOS管。

参见图5，本发明实施例公开的一种调制周期模块电路的电路图，调制周期模块电路11包括：展频时序信号产生模块31、信号加速模块32和充电脉冲信号产生模块33；

展频时序信号产生模块31用于对时钟电路13输出的基频信号进行分频得到展频周期信号CLK_RESET、展频方向切换信号CLK_SW和充电脉冲周期信号CLK_500k。

信号加速模块32的输入端与展频时序信号产生模块31的输出端连接，信号加速模块32的输出端与充电脉冲信号产生模块33的第一输入端连接，信号加速模块32用于将所述展频时序信号产生模块31输出的充电脉冲周期信号CLK_500k转换为脉冲信号；

充电脉冲信号产生模块33的第二输入端与展频时序信号产生模块31的输出端连接，充电脉冲信号产生模块33的输出端作为调制周期模块电路11的输出端，充电脉冲信号产生模块33用于基于信号加速模块32输出的脉冲信号和展频时序信号产生模块31输出的充电脉冲周期信号CLK_500k，得到充电脉冲信号CLK_CHG。

为进一步优化上述实施例，展频时序信号产生模块31可以包括：第一分频器DIVIDER1、第二分频器DIVIDER2和第三分频器DIVIDER3；

第一分频器DIVIDER1用于将时钟电路13输出的基频信号进行分频得到展频周期信号CLK_RESET；第二分频器DIVIDER2用于将时钟电路13输出的基频信号进行分频得到展频方向切换信号CLK_SW；第三分频器DIVIDER3用于将时钟电路13输出的基频信号进行分频得到充电脉冲周期信号CLK_500k。

为进一步优化上述实施例，信号加速模块32可以包括：第一可调电流源IB1、第二可调电流源IB2、第八开关管M1、第九开关管M2、第二电容器C_C；

第八开关管M1的控制端与展频时序信号产生模块31的输出端连接；

第一可调电流源IB1的输入端连接电源VDD，第一可调电流源IB1的输出端连接第八开关管M1的输入端，第八开关管M1的输出端接地。

第二可调电流源IB2的输入端连接电源VDD，第二可调电流源IB2的输出端连接第九开关管M2的输入端，第九开关管M2的输出端接地。

第二电容器C_C的第一端分别连接第八开关管M1的输入端和第九开关管M2的控制端，第二电容器C_C的第二端接地。

优选的，第八开关管M1和第九开关管M2均为MOS管。

为进一步优化上述实施例，充电脉冲信号产生模块33可以包括：反相器INV1和或非比较器NOR。

反相器INV1的输入端连接第二可调电流源IB2和第九开关管M2的公共端，反相器INV1的输出端连接或非比较器NOR的第一输入端，或非比较器NOR的第二输入端与展频时序信号产生模块31和第八开关管M1的公共端连接，或非比较器NOR的输出端作为调制周期模块电路的输出端，用于输出充电脉冲信号。

结合图6所示的窄脉冲产生时序电路图，调制周期模块电路的工作原理如下：

将第一可调电流源IB1、第八开关管M1、第二电容器C_C和第九开关管M2的公共端定义为A1点，将第九开关管M2和反相器INV1的公共端定义为A2点，将反相器INV1和或非比较器NOR的公共端定义为A3点。

为使得对图3中的第一电容器C_SSR的充电步进可控，图5所示的调制周期模块电路可以作为一种脉冲产生电路，当展频时序信号产生模块31输出的CLK_500K信号为高电平时，第八开关管M1导通，第九开关管M2关断，A1点和A3点为高电压，A2点为低电压；当CLK_500K信号由高电平转为低电平，第八开关管M1关断，第一可调电流源IB1对第二电容器C_C进行充电，A1点的电压慢慢升高至第九开关管M2的导通阈值VT2附近，A2点由高电压转为低电压，产生预设延时窗口T_DLY，T_DLY＝C_CV_T2/IB1。

反相器INV1输出的脉冲信号与展频时序信号产生模块31的输出的CLK_500K信号进行逻辑或，得到最终的充电脉冲信号，具体为充电脉冲信号CLK_CHG。

需要说明的是，调制周期模块电路用于提供展频周期信号和充电脉冲信号至展频深度模块电路。其中，展频周期以及展频方向切换信号CLK_SW均根据时钟电路输出的分频信号得到。

为进一步优化上述实施例，参见图7，本发明实施例公开的另一种调制周期模块电路的电路图，在图5所示实施例的基础上，充电脉冲信号产生模块33还可以包括：第三可调电流源IB3和第十开关管M3；

第三可调电流源IB3的输入端连接电源VDD，第三可调电流源IB3的输出端连接第十开关管M3的输入端，第十开关管M3的输出端连接第九开关管M2的输入端和反相器INV1的输入端的公共端，第十开关管M3的控制端连接反相器INV1的输出端和或非比较器NOR的第二输入端的公共端。

本实施例中，将第十开关管M3、反相器INV1和或非比较器NOR的公共端定义为A3点，第十开关管M3用于使A3点的电平快速翻转。

初始时，A2点为低电平，A3点为高电平，当A2点由低电平转为高电平时，A3点由高电平转为低电平，此时第十开关管M3导通，将A2点电压快速上拉至电源电压，以保证充电脉冲信号CLK_CHG不出现额外的毛刺及干扰。

优选的，第十开关管M3为MOS管。

本发明还公开了一种电子设备，该电子设备包括上述各个实施例中所述的展频时钟发生器，其中，电子设备生成展频的具体过程可参见展频时钟发生器实施例对应部分，此处不再赘述。

最后，还需要说明的是，在本文中，诸如第一和第二等之类的关系术语仅仅用来将一个实体或者操作与另一个实体或操作区分开来，而不一定要求或者暗示这些实体或操作之间存在任何这种实际的关系或者顺序。而且，术语“包括”、“包含”或者其任何其他变体意在涵盖非排他性的包含，从而使得包括一系列要素的过程、方法、物品或者设备不仅包括那些要素，而且还包括没有明确列出的其他要素，或者是还包括为这种过程、方法、物品或者设备所固有的要素。在没有更多限制的情况下，由语句“包括一个……”限定的要素，并不排除在包括所述要素的过程、方法、物品或者设备中还存在另外的相同要素。

本说明书中各个实施例采用递进的方式描述，每个实施例重点说明的都是与其他实施例的不同之处，各个实施例之间相同相似部分互相参见即可。

对所公开的实施例的上述说明，使本领域专业技术人员能够实现或使用本发明。对这些实施例的多种修改对本领域的专业技术人员来说将是显而易见的，本文中所定义的一般原理可以在不脱离本发明的精神或范围的情况下，在其它实施例中实现。因此，本发明将不会被限制于本文所示的这些实施例，而是要符合与本文所公开的原理和新颖特点相一致的最宽的范围。

Claims (12)

1.一种展频时钟发生器，其特征在于，包括：调制周期模块电路、展频深度模块电路和时钟电路；

所述调制周期模块电路用于对所述时钟电路输出的基频进行分频，得到展频周期信号、展频方向切换信号和充电脉冲周期信号，并对所述充电脉冲周期信号进行处理，得到充电脉冲信号；

所述展频深度模块电路与所述调制周期模块电路连接，所述展频深度模块电路用于基于所述调制周期模块电路输出的所述展频周期信号、所述展频方向切换信号和所述充电脉冲信号，产生偏置电流，并将所述偏置电流输出至所述时钟电路，其中，所述展频深度模块电路包括：第一开关管NM1、充放电阶梯电流产生模块和时钟电流镜像模块；

所述时钟电路用于基于所述偏置电流生成展频。

2.根据权利要求1所述的展频时钟发生器，其特征在于，所述第一开关管的控制端与所述调制周期模块电路的输出端连接，所述第一开关管的输出端接地，所述第一开关管用于根据所述调制周期模块电路发送的展频周期信号周期性的导通和关断；

所述充放电阶梯电流产生模块的输入端连接所述第一开关管的输入端，所述充放电阶梯电流产生模块的输出端连接所述时钟电流镜像模块的输入端，所述充放电阶梯电流产生模块控制端与所述调制周期模块电路的输出端连接，所述充放电阶梯电流产生模块用于根据所述调制周期模块电路发送的所述充电脉冲信号产生充放电阶梯电流；

所述时钟电流镜像模块的输出端连接所述时钟电路，所述时钟电流镜像模块的控制端连接所述调制周期模块电路的输出端，所述时钟电流镜像模块用于根据所述调制周期模块电路发送的所述展频方向切换信号改变展频方向，并将所述充放电阶梯电流镜像到所述偏置电流并输出至所述时钟电路中。

3.根据权利要求2所述的展频时钟发生器，其特征在于，所述充放电阶梯电流产生模块包括：第二开关管、第一电流源、第二电流源、第一开关、第二开关、第一电容器、运算放大器、第一镜像电路和展频电阻；

所述第一开关管的输入端分别连接所述第二开关的一端和所述第一电容器的第一端，所述第二开关的另一端通过所述第二电流源接地，所述第一电容器的第二端接地；

所述第一电流源的输入端连接电源，所述第一电流源的输出端通过所述第一开关与所述第一电容器的第一端连接；

所述运算放大器的正向输入端连接所述第一开关与所述第一电容器的第一端的公共端，所述运算放大器的反向输入端连接所述第二开关管的输出端和所述展频电阻的公共端，所述展频电阻的另一端接地，所述运算放大器的输出端连接所述第二开关管的控制端；

所述第二开关管的输入端连接所述第一镜像电路的第一输出端，所述第一镜像电路的输入端连接电源，所述第一镜像电路的第二输出端和控制端均连接所述时钟电流镜像模块；

所述第一开关和所述第二开关用于根据所述调制周期模块电路发送的所述充电脉冲信号执行对应的闭合和断开操作。

4.根据权利要求2所述的展频时钟发生器，其特征在于，所述时钟电流镜像模块包括：第三开关管、第三电流源、第三开关、第四开关和第二镜像电路；

所述第三开关管的控制端连接所述充放电阶梯电流产生模块，所述第三开关管的输入端连接电源，所述第三开关管的输出端依次通过所述第三开关和所述第四开关与所述第二镜像电路的第二输入端连接，所述第二镜像电路的第一输入端连接所述充放电阶梯电流产生模块，所述第二镜像电路的输出端接地；

所述第三电流源的输入端连接电源，所述第三电流源的输出端与所述第三开关和所述第四开关的公共端连接，且所述第三电流源、所述第三开关和所述第四开关的公共端作为所述展频深度模块电路的输出端，用于输出所述偏置电流IB_CHG；

所述第三开关和所述第四开关用于根据所述调制周期模块电路发送的所述展频方向切换信号改变展频方向。

5.根据权利要求4所述的展频时钟发生器，其特征在于，所述第一镜像电路包括：第四开关管和第五开关管；

所述第四开关管的输入端和所述第五开关管的输入端均连接电源，所述第四开关管的控制端和所述第五开关管的控制端连接，所述第四开关管的控制端和所述第五开关管的控制端的公共端分别与所述第四开关管的输出端和所述第三开关管的控制端连接，所述第四开关管的输出端作为所述第一镜像电路的第一输出端与所述第二开关管的输入端连接，所述第五开关管的输出端作为所述第一镜像电路的第二输出端与所述第二镜像电路的第一输入端连接。

6.根据权利要求5所述的展频时钟发生器，其特征在于，所述第二镜像电路包括：第六开关管和第七开关管；

所述第六开关管的输入端作为所述第二镜像电路的第一输入端连接所述第五开关管的输出端，所述第六开关管的输出端接地，所述第六开关管的控制端和输入端均连接所述第七开关管的控制端；

所述第七开关管的输入端作为所述第二镜像电路的第二输入端连接所述第四开关，所述第七开关管的输出端接地。

7.根据权利要求1所述的展频时钟发生器，其特征在于，所述调制周期模块电路包括：展频时序信号产生模块、信号加速模块和充电脉冲信号产生模块；

所述展频时序信号产生模块用于对所述时钟电路输出的基频信号进行分频得到所述展频周期信号、所述展频方向切换信号和所述充电脉冲周期信号；

所述信号加速模块的输入端与所述展频时序信号产生模块的输出端连接，所述信号加速模块的输出端与所述充电脉冲信号产生模块的第一输入端连接，所述信号加速模块用于将所述展频时序信号产生模块输出的所述充电脉冲周期信号转换为脉冲信号；

所述充电脉冲信号产生模块的第二输入端与所述展频时序信号产生模块的输出端连接，所述充电脉冲信号产生模块的输出端作为所述调制周期模块电路的输出端，所述充电脉冲信号产生模块用于基于所述信号加速模块输出的所述脉冲信号和所述展频时序信号产生模块输出的所述充电脉冲周期信号，得到所述充电脉冲信号。

8.根据权利要求7所述的展频时钟发生器，其特征在于，所述展频时序信号产生模块包括：第一分频器、第二分频器和第三分频器；

所述第一分频器用于将所述时钟电路输出的基频信号进行分频得到所述展频周期信号；

所述第二分频器用于将所述时钟电路输出的所述基频信号进行分频得到所述展频方向切换信号；

所述第三分频器用于将所述时钟电路输出的所述基频信号进行分频得到所述充电脉冲周期信号。

9.根据权利要求7所述的展频时钟发生器，其特征在于，所述信号加速模块包括：第一可调电流源、第二可调电流源、第八开关管、第九开关管、第二电容器；

所述第八开关管的控制端与所述展频时序信号产生模块的输出端连接；

所述第一可调电流源的输入端连接电源，所述第一可调电流源的输出端连接所述第八开关管的输入端，所述第八开关管的输出端接地；

所述第二可调电流源的输入端连接电源，所述第二可调电流源的输出端连接所述第九开关管的输入端，所述第九开关管的输出端接地；

所述第二电容器的第一端分别连接所述第八开关管的输入端和所述第九开关管的控制端，所述第二电容器的第二端接地。

10.根据权利要求9所述的展频时钟发生器，其特征在于，所述充电脉冲信号产生模块包括：反相器和或非比较器；

所述反相器的输入端连接所述第二可调电流源和所述第九开关管的公共端，所述反相器的输出端连接所述或非比较器的第一输入端，所述或非比较器的第二输入端与所述展频时序信号产生模块和所述第八开关管的公共端连接，所述或非比较器的输出端作为所述调制周期模块电路的输出端，用于输出所述充电脉冲信号。

11.根据权利要求10所述的展频时钟发生器，其特征在于，所述充电脉冲信号产生模块还包括：第三可调电流源和第十开关管；

所述第三可调电流源的输入端连接电源，所述第三可调电流源的输出端连接所述第十开关管的输入端，所述第十开关管的输出端连接所述第九开关管的输入端和所述反相器的输入端的公共端，所述第十开关管的控制端连接所述反相器的输出端和所述或非比较器的第二输入端的公共端；

所述第十开关管用于在导通时使所述第十开关管、所述反相器和所述或非比较器的公共端的电平快速翻转。

12.一种电子设备，其特征在于，包括权利要求1～11任意一项所述的展频时钟发生器。

Images