CN113364278B - 开关电流源电路及开关电流源快速建立方法 - Google Patents

开关电流源电路及开关电流源快速建立方法 Download PDF

Info

Publication number
CN113364278B
CN113364278B CN202010270340.1A CN202010270340A CN113364278B CN 113364278 B CN113364278 B CN 113364278B CN 202010270340 A CN202010270340 A CN 202010270340A CN 113364278 B CN113364278 B CN 113364278B
Authority
CN
China
Prior art keywords
current source
switch
tube
electrode
nmos tube
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202010270340.1A
Other languages
English (en)
Other versions
CN113364278A (zh
Inventor
印健
江立新
俞惠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Montage Technology Kunshan Co Ltd
Original Assignee
Montage Technology Kunshan Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Montage Technology Kunshan Co Ltd filed Critical Montage Technology Kunshan Co Ltd
Priority to CN202010270340.1A priority Critical patent/CN113364278B/zh
Priority to US16/978,773 priority patent/US11829176B2/en
Priority to PCT/CN2020/089726 priority patent/WO2021203513A1/zh
Publication of CN113364278A publication Critical patent/CN113364278A/zh
Application granted granted Critical
Publication of CN113364278B publication Critical patent/CN113364278B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
    • G05F3/02—Regulating voltage or current
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/02—Conversion of dc power input into dc power output without intermediate conversion into ac
    • H02M3/04—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters
    • H02M3/10—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
    • H02M3/145—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
    • H02M3/155—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only
    • H02M3/156—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators
    • H02M3/1563—Conversion of dc power input into dc power output without intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only with automatic control of output voltage or current, e.g. switching regulators without using an external clock
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/30—Modifications for providing a predetermined threshold before switching
    • H03K17/302—Modifications for providing a predetermined threshold before switching in field-effect transistor switches

Abstract

本发明提供一种开关电流源电路及开关电流源快速建立方法，包括并联连接于负载一端的第一、第二开关电流源支路；开关使能信号切换时，第一、第二开关电流源支路由于电荷耦合分别导致偏置电压产生与开关使能信号跳变方向相同及相反的抖动；两次抖动相互抵消使电流源偏置电压在开关切换时快速恢复。或包括串联连接负载一端的开关电流源支路；开关使能信号切换时，开关电流源支路中第一、第二偏置节点分别发生与开关使能信号的跳变方向相同及相反的抖动；两次抖动相互抵消，电流源偏置电压在开关切换时快速恢复。本发明通过电荷的耦合加速电流的建立，并且能够同时减少去耦电容，以进一步减小电路面积，降低成本。

Description

开关电流源电路及开关电流源快速建立方法
技术领域
本发明涉及模拟集成电路领域，特别是涉及一种开关电流源电路及开关电流源快速建立方法。
背景技术
随着集成电路的集成度与性能的不断发展，如今的集成电路已达到百瓦量级，这需要昂贵的封装，散热片及冷却环境。根据摩尔定律，每18个月晶体管密度增加一倍，而电源技术要达到相同的增速，需要5年，显然电源技术已成瓶颈。电路里的大电流会使产品的寿命和可靠性降低，且电源的动态压降严重的时候还会造成失效。因此，需要降低集成电路的功耗，通常我们通过降低偏置电流来节省功耗。
一种降低功耗的方法是切断偏置电压路径，并将偏置电压拉至地(对于NMOS管)或电源(对于PMOS管)，以此禁用电流源，达到降低功耗的目的。如图1所示，模拟负载11、第一晶体管Q1及第二晶体管Q2依次串联，其中，第一晶体管Q1的栅极连接预设电压Vb_cas(第一晶体管Q1作为共源共栅管，用于提高电流源内阻)；第二晶体管Q2的栅极通过第一开关S1接收偏置电压Vb，偏置电压Vb由电流镜Q3输出，第二晶体管Q2的栅极还通过第二开关S2接地，第二开关S2与第一开关S1的使能信号相反(分别对应使能信号En_b及En)，择一开启，第二晶体管Q2作为电流源；去耦电容C连接在晶体管Q2的栅极与地之间。当电流源正常工作时，第一开关S1导通，在第二晶体管Q2的漏极产生对应于偏置电压Vb的偏置电流；当禁用电流源时，第二开关S2导通，第二晶体管Q2的栅极被拉低至地，电流源被禁用。在此过程中，由于去耦电容C的电容值比较大且电流镜Q3输入端的偏置电流比较弱，栅极控制电流源需要较长的设置时间，时间常数约为C/gm_dio(C为去耦电容的容值，gm_dio为电流镜Q3的跨导)；同时由于第一开关S1本身产生一定压降，第二晶体管Q2栅极电压小于偏置电压Vb，导致实际电流源与预设值存在偏差(系统性误差)。
还可以在电流源电路中设置开关器件以到达禁用电流源、减小功耗的目的。开关可设置于模拟负载和电流源之间，或者设置于在电流源和地(PMOS对应电源)之间，但是当开关的使能信号切换时，偏置电压会发生相应的抖动，导致偏置电流不能快速建立，需要增加大的去耦电容来抑制电流的波动。
因此，如何在利用开关电流源降低功耗的同时又能保证开关电流源的建立速度、降低成本，已成为本领域技术人员亟待解决的问题之一。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种开关电流源电路及开关电流源快速建立方法，用于解决现有技术中降低偏置电流时开关电流源性能差的问题。
为实现上述目的及其他相关目的，本发明提供一种开关电流源电路，所述开关电流源电路至少包括：
并联连接于负载一端的第一开关电流源支路及第二开关电流源支路，所述第一开关电流源支路及所述第二开关电流源支路用于调节流经所述负载的电流；
开关使能信号跳变时，所述第一开关电流源支路中偏置节点发生与所述开关使能信号的跳变方向相同的正抖动，所述第二开关电流源支路中偏置节点发生与所述开关使能信号的跳变方向相反的负抖动，所述正抖动与所述负抖动相互抵消，使得流经所述负载的电流在开关切换时得以快速建立。
可选地，所述第一开关电流源支路包括第一NMOS管、第二NMOS管及第三NMOS管；所述第一NMOS管的漏极连接所述负载，栅极连接所述开关使能信号，源极连接所述第二NMOS管的漏极；所述第二NMOS管的栅极连接偏置电压，源极连接所述第三NMOS管的漏极；所述第三NMOS管的栅极连接高电压，源极接地；
所述第二开关电流源支路包括第四NMOS管、第五NMOS管及第六NMOS管；所述第四NMOS管的漏极连接所述负载，栅极连接高电压，源极连接所述第五NMOS管的漏极；所述第五NMOS管的栅极连接所述偏置电压，源极连接所述第六NMOS管的漏极；所述第六NMOS管的栅极连接所述开关使能信号，源极接地。
更可选地，所述开关电流源电路还包括第七NMOS管；所述第七NMOS管的漏极连接所述负载，栅极连接预设电压，源极连接所述第一NMOS管及所述第四NMOS管的漏极。
更可选地，所述开关电流源电路还包括第一电流源；所述第一电流源的一端连接所述第一NMOS管及所述第四NMOS管的漏极，另一端接地。
可选地，所述第一开关电流源支路包括第一PMOS管、第二PMOS管及第三PMOS管；所述第一PMOS管的漏极连接所述负载，栅极连接低电压，源极连接所述第二PMOS管的漏极；所述第二PMOS管的栅极连接所述偏置电压，源极连接所述第三PMOS管的漏极；所述第三PMOS管的栅极连接所述开关使能信号，源极接电源；
所述第二开关电流源支路包括第四PMOS管、第五PMOS管及第六PMOS管；所述第四PMOS管的漏极连接所述负载，栅极连接所述开关使能信号，源极连接所述第五PMOS管的漏极；所述第五PMOS管的栅极连接偏置电压，源极连接所述第六PMOS管的漏极；所述第六PMOS管的栅极连接低电压，源极接电源。
更可选地，所述开关电流源电路还包括第七PMOS管；所述第七PMOS管的漏极连接所述负载，栅极连接预设电压，源极连接所述第一PMOS管及所述第四PMOS管的漏极。
更可选地，所述开关电流源电路还包括第二电流源；所述第二电流源的一端连接所述第一PMOS管及所述第四PMOS管的漏极，另一端接电源。
为实现上述目的及其他相关目的，本发明还提供一种开关电流源电路，所述开关电流源电路至少包括：
连接负载一端的一开关电流源支路，所述开关电流源支路用于调节流经所述负载的电流；
开关使能信号跳变时，所述开关电流源支路中第一偏置节点发生与所述开关使能信号的跳变方向相同的正抖动，所述开关电流源支路中第二偏置节点发生与所述开关使能信号的跳变方向相反的负抖动，所述正抖动与所述负抖动相互抵消，使得流经所述负载的电流在开关切换时得以快速建立。
可选地，所述开关电流源支路包括第八NMOS管、第九NMOS管及第十NMOS管；所述第八NMOS管的漏极连接所述负载，栅极连接所述开关使能信号，源极连接所述第九NMOS管的漏极；所述第九NMOS管的栅极连接偏置电压，源极连接所述第十NMOS管的漏极；所述第十NMOS管的栅极连接所述开关使能信号，源极接地。
更可选地，所述开关电流源电路还包括第十一NMOS管；所述第十一NMOS管的漏极连接所述负载，栅极连接预设电压，源极连接所述第八NMOS管的漏极。
更可选地，所述开关电流源电路还包括第三电流源；所述第三电流源的一端连接所述第八NMOS管的漏极，另一端接地。
可选地，所述开关电流源支路包括第八PMOS管、第九PMOS管及第十PMOS管；所述第八PMOS管的漏极连接所述负载，栅极连接所述开关使能信号，源极连接所述第九PMOS管的漏极；所述第九PMOS管的栅极连接偏置电压，源极连接所述第十PMOS管的漏极；所述第十PMOS管的栅极连接所述开关使能信号，源极接地。
更可选地，所述开关电流源电路还包括第十一PMOS管；所述第十一PMOS管的漏极连接所述负载，栅极连接预设电压，源极连接所述第八PMOS管的漏极。
更可选地，所述开关电流源电路还包括第四电流源；所述第四电流源的一端连接所述第八PMOS管的漏极，另一端接地。
为实现上述目的及其他相关目的，本发明还提供一种开关电流源快速建立方法，所述开关电流源包括一路或两路开关电流源支路并且具有两个偏置节点，所述开关电流源快速建立方法至少包括：
开关使能信号跳变时，两个偏置节点分别发生与所述开关使能信号的跳变方向相同的正抖动及与所述开关使能信号的跳变方向相反的负抖动，所述正抖动与所述负抖动相互抵消，以使流经所述负载的电流在开关切换时得以快速建立。
可选地，两个偏置节点分别设置于两路并联的开关电流源支路中，调节两路开关电流源支路之间的电流比以平衡电荷。
可选地，两个偏置节点串联设置于同一开关电流源支路中。
如上所述，本发明的开关电流源电路及开关电流源快速建立方法，具有以下有益效果：
本发明的开关电流源电路及开关电流源快速建立方法通过电荷的耦合加速电流的建立，并且能够同时减少去耦电容，从而进一步减小电路面积，降低成本。
附图说明
图1示出了现有技术中的一种电流源电路的结构示意图。
图2和图3示出了根据本申请一实施例的开关电流源电路的一种结构示意图。
图4示出了本申请一实施例的开关电流源电路中的偏置电压随开关使能信号跳变产生相互抵消的波动的示意图。
图5和图6示出了根据本申请一实施例的开关电流源电路的另一种结构示意图。
图7和图8分别示出了根据本申请另一实施例的开关电流源电路的两种结构示意图。
元件标号说明
11 模拟负载
2 开关电流源电路
21 负载
22 第一开关电流源支路
23 第二开关电流源支路
24 开关电流源支路
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提出一种开关电流源电路，以克服开关使能信号跳变引起的电流源波动。
图2和3示出了根据本申请一实施例的开关电流源电路的一种结构示意图。如图2和图3所示，所述开关电流源电路2包括：
并联连接于负载21一端的第一开关电流源支路22及第二开关电流源支路23，所述第一开关电流源支路22及所述第二开关电流源支路23用于调节流经所述负载21的电流。
如图2及图3所示，所述第一开关电流源支路22中偏置节点A在开关使能信号En跳变时，发生与所述开关使能信号En的跳变方向相同的正抖动。
具体地，在本实施例中，所述第一开关电流源支路22包括第一NMOS管N1、第二NMOS管N2及第三NMOS管N3。所述第一NMOS管N1的漏极连接所述负载21，栅极连接所述开关使能信号En，源极连接所述第二NMOS管N2的漏极；所述第一NMOS管N1作为开关。所述第二NMOS管N2的栅极连接偏置电压Vb，源极连接所述第三NMOS管N3的漏极；所述第二NMOS管N2基于所述偏置电压Vb的偏置产生偏置电流，作为电流源。所述第三NMOS管N3的栅极连接高电压pu，源极接地；所述第三NMOS管N3在栅极电压为高电压时导通，所述第三NMOS管N3作为虚拟管。
如图2及图3所示，所述第二开关电流源支路23中的偏置节点B在开关使能信号En跳变时，发生与所述开关使能信号En的跳变方向相反的负抖动。
具体地，在本实施例中，所述第二开关电流源支路23包括第四NMOS管N4、第五NMOS管N5及第六NMOS管N6。所述第四NMOS管N4的漏极连接所述负载21，栅极连接高电压pu，源极连接所述第五NMOS管N5的漏极；所述第四NMOS管N4在栅极电压为高电压时导通，所述第四NMOS管N4作为虚拟管。所述第五NMOS管N5的栅极连接所述偏置电压Vb，源极连接所述第六NMOS管N6的漏极；所述第五NMOS管N5基于所述偏置电压Vb的偏置产生偏置电流，作为电流源。所述第六NMOS管N6的栅极连接所述开关使能信号En，源极接地；所述第六NMOS管N6作为开关。
作为示例，所述第二NMOS管N2及所述第五NMOS管N5的栅极还连接一端接地的第一电容C1，用于稳压；在实际使用中，所述第一电容C1可设置于提供所述偏置电压Vb的电路中，在保证所述偏置电压Vb稳定性的情况下也可以不设置所述第一电容C1。
如图2及图3所示，作为本发明的一种实现方式，所述开关电流源电路2还包括第七NMOS管N7。所述第七NMOS管N7的漏极连接所述负载21，栅极连接预设电压Vb_cas，源极连接所述第一NMOS管N1及所述第四NMOS管N4的漏极。所述第七NMOS管N7基于所述预设电压Vb_cas调整整个电路的阻抗，以实现阻抗匹配。作为示例，所述第七NMOS管N7的栅极还连接一端接地的第二电容C2，以用于稳压；在实际使用中，所述第二电容C2可设置于提供所述预设电压Vb_cas的电路中，在保证所述预设电压Vb_cas稳定性的情况下也可以不设置所述第二电容C2。
如图2及图3所示，作为本发明的一种实现方式，所述开关电流源电路2还包括第一电流源I1。所述第一电流源I1的一端连接所述第一NMOS管N1及所述第四NMOS管N4的漏极，另一端接地。所述第一电流源I1用于进一步加快建立电流的速度，当所述第二NMOS管N2及所述第五NMOS管N5被禁用后，仍有电流通过所述第一电流源I1，以此可确保所述第一NMOS管N1及所述第四NMOS管N4的漏极以上的电路未完全关闭，进一步提高了电流源的恢复速度。通常所述第一电流源I1的电流为所述第一开关电流源支路22与所述第二开关电流源支路23电流总和的5％～10％，具体数值可根据实际需要进行设置，不以本实施例为限。
图4示出了根据本申请一实施例的开关电流源电路中的偏置电压随开关使能信号跳变产生相互抵消的波动的示意图。如图2至图4所示，在所述第一开关电流源支路22中，使能信号En控制的开关管N1被设置于电流镜器件N2的漏极(偏置节点A)，当所述开关使能信号En从高电平跳变为低电平时，偏置节点A的电压从Vb_cas-Vgs(Vgs为所述第七NMOS管N7的栅源电压)跳变为0，所述偏置电压Vb发生向下的抖动(图4中实线)，所述第二NMOS管N2上产生的电流相应地波动。在所述第二开关电流源支路23中，使能信号En控制的开关管N6被设置于电流镜器件N5的源极(偏置节点B)，当所述开关使能信号En从高电平跳变为低电平时，偏置节点B的电压从0跳变为Vb-Vth(Vth为所述第五NMOS管N5的阈值电压)，所述偏置电压Vb发生向上的抖动(图4中虚线)，所述第五NMOS管N5上产生的电流相应地波动。向下的抖动和向上的抖动相互抵消，则所述负载21上的电流快速建立。当所述开关使能信号En从低电平跳变为高电平时，偏置节点A的电压从0跳变为Vb_cas-Vgs，所述偏置电压Vb发生向上的抖动(图4中实线)；偏置节点B的电压从Vb-Vth跳变为0，所述偏置电压Vb发生向下的抖动(图4中虚线)；向上的抖动和向下的抖动相互抵消，所述负载21上的电流快速建立。因此，无需大的耦合电容就能使电流源快速建立，电路面积及成本也大大降低。
其中，所述第三NMOS管N3及所述第四NMOS管N4作为虚拟管(dummy)，提供固定的压降，以使得所述第二NMOS管N2及所述第五NMOS管N5的栅源电压相等，进而获得精确的偏置电流。
其中，所述第一电流源I1在所述第一开关电流源支路22及所述第二开关电流源支路23禁用后仍有电流流过，以进一步加快重新建立电流的速度。
图5和图6示出了根据本申请一实施例的开关电流源电路的另一种结构示意图，与上一结构的不同之处在于，本实施例采用PMOS器件实现。
如图5及图6所示，所述第一开关电流源支路22包括第一PMOS管P1、第二PMOS管P2及第三PMOS管P3。所述第一PMOS管P1的漏极连接所述负载21，栅极连接低电压dn，源极连接所述第二PMOS管P2的漏极；所述第一PMOS管P1的栅极电压为低电压时导通，所述第一PMOS管P1作为虚拟管。所述第二PMOS管P2的栅极连接所述偏置电压Vb，源极连接所述第三PMOS管P3的漏极；所述第二NMOS管P2基于所述偏置电压Vb的偏置产生偏置电流，作为电流源。所述第三PMOS管P3的栅极连接所述开关使能信号En，源极接电源；所述第三PMOS管P3作为开关。
如图5及图6所示，所述第二开关电流源支路23包括第四PMOS管P4、第五PMOS管P5及第六PMOS管P6。所述第四PMOS管P4的漏极连接所述负载21，栅极连接所述开关使能信号En，源极连接所述第五PMOS管P5的漏极；所述第四PMOS管P4作为开关。所述第五PMOS管P5的栅极连接所述偏置电压Vb，源极连接所述第六PMOS管P6的漏极；所述第五PMOS管P5基于所述偏置电压Vb的偏置产生偏置电流，作为电流源。所述第六PMOS管P6的栅极连接低电压dn，源极接电源；所述第六PMOS管P6的栅极电压为低电压时导通，所述第六PMOS管P6作为虚拟管。
作为示例，所述第二PMOS管P2及所述第五PMOS管P5的栅极还连接一端接地的第三电容C3，用于稳压；在实际使用中，所述第三电容C3可设置于提供所述偏置电压Vb的电路中，在保证所述偏置电压Vb稳定性的情况下也可以不设置所述第三电容C3。
如图5及图6所示，作为本发明的一种实现方式，所述开关电流源电路2还包括第七PMOS管P7。所述第七PMOS管P7的漏极连接所述负载21，栅极连接预设电压Vb_cas，源极连接所述第一PMOS管P1及所述第四PMOS管P4的漏极。作为示例，所述第七PMOS管P7的栅极还连接一端接地的第四电容C4，以用于稳压；在实际使用中，所述第四电容C4可设置于提供所述预设电压Vb_cas的电路中，在保证所述预设电压Vb_cas稳定性的情况下也可以不设置所述第四电容C4。
如图5及图6所示，作为本发明的一种实现方式，所述开关电流源电路2还包括第二电流源I2。所述第二电流源I2的一端连接所述第一PMOS管P1及所述第四PMOS管P4的漏极，另一端接地。所述第二电流源I2的作用与所述第一电流源I1的作用相同，在此不一一赘述。
如图5及图6所示，在所述第一开关电流源支路22中，使能信号En控制的开关管P3被设置于电流镜器件P2的源极(偏置节点C)，当所述开关使能信号En从高电平跳变为低电平时，所述偏置电压Vb发生向下的抖动，所述第二PMOS管P2上产生的电流相应地波动。在所述第二开关电流源支路23中，使能信号En控制的开关管P4被设置于电流镜器件P5的漏极(偏置节点D)，当所述开关使能信号En从高电平跳变为低电平时，所述偏置电压Vb发生向上的抖动，所述第五PMOS管P5上产生的电流相应地波动。向下的抖动和向上的抖动相互抵消。当所述开关使能信号En从低电平跳变为高电平时，所述第一开关电流源支路22中偏置电压Vb发生向上的抖动；所述第二开关电流源支路23中偏置电压Vb发生向下的抖动；向上的抖动和向下的抖动相互抵消，所述负载21上的电流快速建立。
图7示出了根据本申请另一实施例的开关电流源电路的一种结构示意图，与上一的不同之处在于，本实施例仅包括一路开关电流源支路，所述开关电流源电路2包括：
连接负载21一端的开关电流源支路24，所述开关电流源支路24用于调节流经所述负载21的电流。
如图7所示，所述开关电流源支路24中第一偏置节点E在开关使能信号En跳变时，发生与所述开关使能信号En的跳变方向相同的正抖动；所述开关电流源支路24中第二偏置节点F在开关使能信号En跳变时，发生与所述开关使能信号En的跳变方向相反的负抖动；正抖动与负抖动相互抵消。
具体地，在本实施例中，所述开关电流源支路24包括第八NMOS管N8、第九NMOS管N9及第十NMOS管N10。所述第八NMOS管N8的漏极连接所述负载21，栅极连接所述开关使能信号En，源极连接所述第九NMOS管N9的漏极；所述第八NMOS管N8作为开关。所述第九NMOS管N9的栅极连接偏置电压Vb，源极连接所述第十NMOS管N10的漏极；所述第九NMOS管N9基于所述偏置电压Vb的偏置产生偏置电流，作为电流源。所述第十NMOS管N10的栅极连接所述开关使能信号En，源极接地；所述第十NMOS管N10作为开关。
作为示例，所述第九NMOS管N9的栅极还连接一端接地的第五电容C5，用于稳压；在实际使用中，所述第五电容C5可设置于提供所述偏置电压Vb的电路中，在保证所述偏置电压Vb稳定性的情况下也可以不设置所述第五电容C5。
如图7所示，作为本发明的一种实现方式，所述开关电流源电路2还包括第十一NMOS管N11。所述第十一NMOS管N11的漏极连接所述负载21，栅极连接预设电压Vb_cas，源极连接所述第八NMOS管N8的漏极。作为示例，所述第十一NMOS管N11的栅极还连接一端接地的第六电容C6，用于稳压；在实际使用中，所述第六电容C6可设置于提供所述预设电压Vb_cas的电路中，在保证所述预设电压Vb_cas稳定性的情况下也可以不设置所述第六电容C6。
如图7所示，作为本发明的一种实现方式，所述开关电流源电路2还包括第三电流源I3。所述第三电流源I3的一端连接所述第八NMOS管N8的漏极，另一端接地。所述第三电流源I3的作用与所述第一电流源I1的作用相同，在此不一一赘述。
如图7所示，在所述开关电流源支路24中，开关管N8被设置于电流镜器件N9的漏极，开关管N10被设置于电流镜器件N9的源极，当所述开关使能信号En跳变时，所述偏置电压Vb受影响，既发生向上的抖动，也发生向下的抖动，两个方向的抖动相互抵消，所述第九NMOS管N9两端的电荷相互分享，所述负载21上的电流快速建立。
图8示出了根据本申请另一实施例的开关电流源电路的另一种结构示意图，与上一结构的不同之处在于，本实施例采用PMOS器件实现。
如图8所示，所述开关电流源支路24包括第八PMOS管P8、第九PMOS管P9及第十PMOS管P10。所述第八PMOS管P8的漏极连接所述负载21，栅极连接所述开关使能信号En，源极连接所述第九PMOS管P9的漏极；所述第八PMOS管P8作为开关。所述第九PMOS管P9的栅极连接偏置电压Vb，源极连接所述第十PMOS管P10的漏极；所述第九PMOS管P9基于所述偏置电压Vb的偏置产生偏置电流，作为电流源。所述第十PMOS管P10的栅极连接所述开关使能信号En，源极接地；所述第十PMOS管P10作为开关。
作为示例，所述第九PMOS管P9栅极还连接一端接地的第七电容C7，用于稳压；在实际使用中，所述第七电容C7可设置于提供所述偏置电压Vb的电路中，在保证所述偏置电压Vb稳定性的情况下也可以不设置所述第七电容C7。
如图8所示，作为本发明的一种实现方式，所述开关电流源电路2还包括第十一PMOS管P11。所述第十一PMOS管P11的漏极连接所述负载21，栅极连接预设电压Vb_cas，源极连接所述第八PMOS管P8的漏极。作为示例，所述第十一PMOS管P11的栅极还连接一端接地的第八电容C8，用于稳压；在实际使用中，所述第八电容C8可设置于提供所述预设电压Vb_cas的电路中，在保证所述预设电压Vb_cas稳定性的情况下也可以不设置所述第八电容C8。
如图8所示，作为本发明的一种实现方式，所述开关电流源电路2还包括第四电流源I4。所述第三电流源I4的一端连接所述第八PMOS管P8的漏极，另一端接地。所述第四电流源I4的作用与所述第一电流源I1的作用相同，在此不一一赘述。
需要说明的是，本实施例的开关电流源电路分别在偏置节点H、I产生方向与图7相反的抖动，两次抖动抵消，原理类似，在此不一一赘述。
本实施例提供一种开关电流源快速建立方法，所述开关电流源快速建立方法可基于上述任意一种实现方式的电路实现，任意可实现本发明方法的电路均适用于，不限于本实施例。所述开关电流源快速建立方法包括：
开关使能信号En跳变时，两个偏置节点分别发生与所述开关使能信号的跳变方向相同的正抖动及与所述开关使能信号的跳变方向相反的负抖动，正抖动与负抖动相互抵消，以使流经所述负载的电流快速建立。
以例如，以图2和3所示的开关电流源电路作为示例，两个偏置节点(A和B)分别设置于两路并联的开关电流源支路22和23中，可通过调节两路开关电流源支路之间的电流比获得平衡的电荷耦合，通过使得Cgd_b1*(Vb_cas-Vgs_cas)＝Cgs_b2*(Vb-Vth)，或者使得Cgd_b1*vdsat_mir＝Cgs_b2*(Vb-Vth)；其中，Cgd_b1为所述第二NMOS管N2栅漏间的电容，Vgs_cas为所述第七NMOS管N7的栅源电压，Cgs_b2为所述第五NMOS管N5栅漏间的电容，vdsat_mir为Vb_cas-Vgs_cas的最小值。图5和图6与图2和3的电路原理类似。图7和图8中的两个偏置节点设置于同一开关电流源支路中，在版图绘制时可减小走线复杂度，其设计点在于调整使能信号En控制的开关管尺寸，使得两个偏置节点在使能信号En切换时的电荷变化互相抵消；以图7为例，偏置节点E和F的电荷变化量会分别通过所述第九NMOS管N9的栅漏电容Cgd及栅源电容Cgs耦合到所述第九NMOS管N9的栅极，且两个偏置节点E和F耦合的电荷运动方向是相反的，通过调整所述第八NMOS管N8及所述第十NMOS管N10的尺寸，使得两个偏置节点E和F耦合到所述第九NMOS管N9栅极的电荷抵消，以此实现开关电流源的快速建立；图7和图8的原理与图2和3以及图5和6的电路原理类似，在此不一一赘述。
综上所述，本发明提供一种开关电流源电路及开关电流源快速建立方法，包括并联连接于负载一端的第一开关电流源支路及第二开关电流源支路，所述第一开关电流源支路及所述第二开关电流源支路用于调节流经所述负载的电流；开关使能信号跳变时，所述第一开关电流源支路中偏置节点发生与所述开关使能信号的跳变方向相同的正抖动，所述第二开关电流源支路中偏置节点发生与所述开关使能信号的跳变方向相反的负抖动；正抖动与负抖动相互抵消，使得流经所述负载的电流在开关切换时得以快速建立。或者，仅包括连接负载一端的一开关电流源支路，所述开关电流源支路用于调节流经所述负载的电流；开关使能信号跳变时，所述开关电流源支路中第一偏置节点发生与所述开关使能信号的跳变方向相同的正抖动，所述开关电流源支路中第二偏置节点发生与所述开关使能信号的跳变方向相反的负抖动；正抖动与负抖动相互抵消，使得流经所述负载的电流在开关切换时得以快速建立。本发明的开关电流源电路及开关电流源快速建立方法通过电荷的耦合加速电流的建立；同时减少去耦电容，进一步减小电路面积，降低成本。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (17)

1.一种开关电流源电路，其特征在于，所述开关电流源电路至少包括：
并联连接于负载一端的第一开关电流源支路及第二开关电流源支路，所述第一开关电流源支路及所述第二开关电流源支路用于调节流经所述负载的电流；
开关使能信号跳变时，所述第一开关电流源支路中偏置节点发生与所述开关使能信号的跳变方向相同的正抖动，所述第二开关电流源支路中偏置节点发生与所述开关使能信号的跳变方向相反的负抖动，所述正抖动与所述负抖动相互抵消，使得流经所述负载的电流在开关切换时得以快速建立；
其中，所述偏置节点为接收偏置电压的晶体管在所述开关使能信号跳变时发生抖动的端口。
2.根据权利要求1所述的开关电流源电路，其特征在于：
所述第一开关电流源支路包括第一NMOS管、第二NMOS管及第三NMOS管；所述第一NMOS管的漏极连接所述负载，栅极连接所述开关使能信号，源极连接所述第二NMOS管的漏极；所述第二NMOS管的栅极连接偏置电压，源极连接所述第三NMOS管的漏极；所述第三NMOS管的栅极连接高电压，源极接地；
所述第二开关电流源支路包括第四NMOS管、第五NMOS管及第六NMOS管；所述第四NMOS管的漏极连接所述负载，栅极连接高电压，源极连接所述第五NMOS管的漏极；所述第五NMOS管的栅极连接所述偏置电压，源极连接所述第六NMOS管的漏极；所述第六NMOS管的栅极连接所述开关使能信号，源极接地。
3.根据权利要求2所述的开关电流源电路，其特征在于：所述开关电流源电路还包括第七NMOS管；所述第七NMOS管的漏极连接所述负载，栅极连接预设电压，源极连接所述第一NMOS管及所述第四NMOS管的漏极。
4.根据权利要求2或3所述的开关电流源电路，其特征在于：所述开关电流源电路还包括第一电流源；所述第一电流源的一端连接所述第一NMOS管及所述第四NMOS管的漏极，另一端接地。
5.根据权利要求1所述的开关电流源电路，其特征在于：
所述第一开关电流源支路包括第一PMOS管、第二PMOS管及第三PMOS管；所述第一PMOS管的漏极连接所述负载，栅极连接低电压，源极连接所述第二PMOS管的漏极；所述第二PMOS管的栅极连接偏置电压，源极连接所述第三PMOS管的漏极；所述第三PMOS管的栅极连接所述开关使能信号，源极接电源；
所述第二开关电流源支路包括第四PMOS管、第五PMOS管及第六PMOS管；所述第四PMOS管的漏极连接所述负载，栅极连接所述开关使能信号，源极连接所述第五PMOS管的漏极；所述第五PMOS管的栅极连接所述偏置电压，源极连接所述第六PMOS管的漏极；所述第六PMOS管的栅极连接低电压，源极接电源。
6.根据权利要求5所述的开关电流源电路，其特征在于：所述开关电流源电路还包括第七PMOS管；所述第七PMOS管的漏极连接所述负载，栅极连接预设电压，源极连接所述第一PMOS管及所述第四PMOS管的漏极。
7.根据权利要求5或6所述的开关电流源电路，其特征在于：所述开关电流源电路还包括第二电流源；所述第二电流源的一端连接所述第一PMOS管及所述第四PMOS管的漏极，另一端接电源。
8.一种开关电流源电路，其特征在于，所述开关电流源电路至少包括：
连接负载一端的一开关电流源支路，所述开关电流源支路用于调节流经所述负载的电流；
开关使能信号跳变时，所述开关电流源支路中第一偏置节点发生与所述开关使能信号的跳变方向相同的正抖动，所述开关电流源支路中第二偏置节点发生与所述开关使能信号的跳变方向相反的负抖动，所述正抖动与所述负抖动相互抵消，使得流经所述负载的电流在开关切换时得以快速建立；
其中，所述偏置节点为接收偏置电压的晶体管在所述开关使能信号跳变时发生抖动的端口。
9.根据权利要求8所述的开关电流源电路，其特征在于：所述开关电流源支路包括第八NMOS管、第九NMOS管及第十NMOS管；所述第八NMOS管的漏极连接所述负载，栅极连接所述开关使能信号，源极连接所述第九NMOS管的漏极；所述第九NMOS管的栅极连接偏置电压，源极连接所述第十NMOS管的漏极；所述第十NMOS管的栅极连接所述开关使能信号，源极接地。
10.根据权利要求9所述的开关电流源电路，其特征在于：所述开关电流源电路还包括第十一NMOS管；所述第十一NMOS管的漏极连接所述负载，栅极连接预设电压，源极连接所述第八NMOS管的漏极。
11.根据权利要求9或10所述的开关电流源电路，其特征在于：所述开关电流源电路还包括第三电流源；所述第三电流源的一端连接所述第八NMOS管的漏极，另一端接地。
12.根据权利要求8所述的开关电流源电路，其特征在于：所述开关电流源支路包括第八PMOS管、第九PMOS管及第十PMOS管；所述第八PMOS管的漏极连接所述负载，栅极连接所述开关使能信号，源极连接所述第九PMOS管的漏极；所述第九PMOS管的栅极连接偏置电压，源极连接所述第十PMOS管的漏极；所述第十PMOS管的栅极连接所述开关使能信号，源极接地。
13.根据权利要求12所述的开关电流源电路，其特征在于：所述开关电流源电路还包括第十一PMOS管；所述第十一PMOS管的漏极连接所述负载，栅极连接预设电压，源极连接所述第八PMOS管的漏极。
14.根据权利要求12或13所述的开关电流源电路，其特征在于：所述开关电流源电路还包括第四电流源；所述第四电流源的一端连接所述第八PMOS管的漏极，另一端接地。
15.一种开关电流源快速建立方法，其特征在于，所述开关电流源包括一路或两路开关电流源支路并且具有两个偏置节点，所述开关电流源快速建立方法至少包括：
开关使能信号跳变时，两个偏置节点分别发生与所述开关使能信号的跳变方向相同的正抖动及与所述开关使能信号的跳变方向相反的负抖动，所述正抖动与所述负抖动相互抵消，以使流经负载的电流在开关切换时得以快速建立；
其中，所述偏置节点为接收偏置电压的晶体管在所述开关使能信号跳变时发生抖动的端口。
16.根据权利要求15所述的开关电流源快速建立方法，其特征在于：两个偏置节点分别设置于两路并联的开关电流源支路中，调节两路开关电流源支路之间的电流比以平衡电荷。
17.根据权利要求15所述的开关电流源快速建立方法，其特征在于：两个偏置节点串联设置于同一开关电流源支路中。
CN202010270340.1A 2020-04-08 2020-04-08 开关电流源电路及开关电流源快速建立方法 Active CN113364278B (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN202010270340.1A CN113364278B (zh) 2020-04-08 2020-04-08 开关电流源电路及开关电流源快速建立方法
US16/978,773 US11829176B2 (en) 2020-04-08 2020-05-12 Switch current source circuit and method for quickly establishing switch current source
PCT/CN2020/089726 WO2021203513A1 (zh) 2020-04-08 2020-05-12 开关电流源电路及开关电流源快速建立方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202010270340.1A CN113364278B (zh) 2020-04-08 2020-04-08 开关电流源电路及开关电流源快速建立方法

Publications (2)

Publication Number Publication Date
CN113364278A CN113364278A (zh) 2021-09-07
CN113364278B true CN113364278B (zh) 2022-07-12

Family

ID=77524366

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202010270340.1A Active CN113364278B (zh) 2020-04-08 2020-04-08 开关电流源电路及开关电流源快速建立方法

Country Status (3)

Country Link
US (1) US11829176B2 (zh)
CN (1) CN113364278B (zh)
WO (1) WO2021203513A1 (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN115877909A (zh) * 2021-09-28 2023-03-31 上海华力集成电路制造有限公司 一种分布式无外接电容型的ldo结构
CN114244082B (zh) * 2021-12-30 2024-04-09 合肥市芯海电子科技有限公司 一种驱动电路、芯片及电子设备

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0226165A (ja) * 1988-07-15 1990-01-29 Hitachi Ltd 中継装置及びｐｌｌ回路
JP3276512B2 (ja) * 1993-12-21 2002-04-22 三菱電機株式会社 差動増幅回路
US5675278A (en) * 1994-02-09 1997-10-07 Texas Instruments Incorporated/Hiji High-Tech Co., Ltd. Level shifting circuit
JP3532721B2 (ja) * 1996-12-19 2004-05-31 株式会社東芝 定電圧発生回路
US5936392A (en) * 1997-05-06 1999-08-10 Vlsi Technology, Inc. Current source, reference voltage generator, method of defining a PTAT current source, and method of providing a temperature compensated reference voltage
US6605993B2 (en) * 2000-05-16 2003-08-12 Fujitsu Limited Operational amplifier circuit
KR100352767B1 (ko) * 2000-07-19 2002-09-16 삼성전자 주식회사 고속 반도체 디바이스에 적합한 인터페이스 회로 및인터페이싱 방법
US20040090254A1 (en) * 2002-11-13 2004-05-13 Owens Ronnie Edward Systems and methods for altering timing edges of an input signal
US7233196B2 (en) * 2003-06-20 2007-06-19 Sires Labs Sdn. Bhd. Bandgap reference voltage generator
US7071673B2 (en) * 2003-09-02 2006-07-04 Acu Technology Semiconductor Inc. Process insensitive voltage reference
JP2005151508A (ja) * 2003-11-20 2005-06-09 Mitsubishi Electric Corp 電流モードロジック回路
JP2005173952A (ja) * 2003-12-11 2005-06-30 Matsushita Electric Ind Co Ltd 電流源、発光素子駆動回路およびデジタルアナログ変換器
JP2005191036A (ja) * 2003-12-24 2005-07-14 Matsushita Electric Ind Co Ltd 発光素子駆動回路、デジタルアナログ変換器及び電流駆動回路
US7227483B2 (en) * 2004-09-22 2007-06-05 Dongwon Seo High-speed and high-accuracy digital-to-analog converter
EP1681761A1 (en) * 2005-01-14 2006-07-19 Dialog Semiconductor GmbH Current sensing structure for integrated power switches
US7336133B2 (en) * 2006-03-31 2008-02-26 Intel Corporation Buffered cascode current mirror
US7683720B1 (en) * 2007-06-08 2010-03-23 Integrated Device Technology, Inc. Folded-cascode amplifier with adjustable continuous time equalizer
US7602169B1 (en) * 2008-04-24 2009-10-13 Analog Devices, Inc. Input cancellation circuit
CN101447788B (zh) * 2008-12-16 2012-06-27 昆山锐芯微电子有限公司 锁相环锁定信号的产生电路
US8154338B2 (en) * 2010-06-24 2012-04-10 Broadcom Corporation Offset cancellation for differential circuits
CN102347765B (zh) * 2010-07-26 2013-10-16 中兴通讯股份有限公司 一种时钟与数据恢复系统、相位调整方法及鉴相器
JP5581913B2 (ja) * 2010-09-06 2014-09-03 ソニー株式会社 ドライバアンプ回路および通信システム
US8514006B2 (en) * 2010-10-14 2013-08-20 Analog Devices, Inc. Open loop rail-to-rail precharge buffer
CN104158516B (zh) * 2014-04-28 2017-01-11 深圳市汇顶科技股份有限公司 电压比较器
US9473022B2 (en) * 2015-02-10 2016-10-18 Qualcomm Incorporated Self-biased charge pump
CN105991122B (zh) * 2015-02-11 2019-03-12 联咏科技股份有限公司 双模式串行传输装置及其模式切换方法
KR102336212B1 (ko) * 2015-06-23 2021-12-07 삼성전자주식회사 온도 및 프로세스 변화에 강인한 결정 재입력 등호기
CN106559081B (zh) * 2015-09-25 2020-02-11 中芯国际集成电路制造(上海)有限公司 电流舵型数模转换器及电子装置
CN106374881B (zh) * 2016-10-21 2023-10-31 深圳市汇春科技股份有限公司 一种快启动低功耗时钟振荡器
JP6782614B2 (ja) * 2016-11-21 2020-11-11 ラピスセミコンダクタ株式会社 出力回路及び液晶表示装置のデータドライバ
US10310528B1 (en) * 2017-12-06 2019-06-04 Silicon Laboratories Inc. System and method for correcting offset voltage errors within a band gap circuit
CN109412579B (zh) * 2018-09-19 2022-08-26 京微齐力(北京)科技有限公司 电流模式逻辑驱动电路
US10727827B2 (en) * 2018-12-19 2020-07-28 Texas Instruments Incorporated Self-biased gate controlled switching circuit
CN109462332B (zh) * 2018-12-29 2021-04-13 西安紫光国芯半导体有限公司 一种电源供电系统
JP2020136902A (ja) * 2019-02-19 2020-08-31 キオクシア株式会社 半導体装置及びメモリシステム
US10642303B1 (en) * 2019-03-14 2020-05-05 Nxp Usa, Inc. Fast-enable current source
US11658625B2 (en) * 2020-01-31 2023-05-23 Stmicroelectronics S.R.L. Amplifier circuit, corresponding comparator device and method
US11050424B1 (en) * 2020-03-04 2021-06-29 Samsung Electronics Co., Ltd. Current-mirror based level shifter circuit and methods for implementing the same
KR20210128147A (ko) * 2020-04-16 2021-10-26 에스케이하이닉스 주식회사 이미지 센싱 장치
CN113810042A (zh) * 2020-06-16 2021-12-17 恩智浦美国有限公司 低压差分信号驱动器

Also Published As

Publication number Publication date
US20230094422A1 (en) 2023-03-30
WO2021203513A1 (zh) 2021-10-14
CN113364278A (zh) 2021-09-07
US11829176B2 (en) 2023-11-28

Similar Documents

Publication Publication Date Title
US10481625B2 (en) Voltage regulator
US10571945B2 (en) Low power regulator circuits, systems and methods regarding the same
US7479821B2 (en) Cascode circuit and semiconductor device
US10078342B2 (en) Low dropout voltage regulator with variable load compensation
US20060125463A1 (en) Voltage-controlled current source
US7719345B2 (en) Reference buffer circuits
CN113364278B (zh) 开关电流源电路及开关电流源快速建立方法
US10101758B2 (en) Linear regulator with real-time frequency compensation function
US8283968B2 (en) Analog switch
US8044687B2 (en) Wide input common mode voltage comparator
US8866550B2 (en) Amplifier circuit with overshoot suppression
US20090184752A1 (en) Bias circuit
US5287068A (en) Comparator amplifier
CN114265460B (zh) 一种片内集成式频率补偿可调的低压差线性稳压器
US20170117888A1 (en) Voltage comparison circuit
US7167052B2 (en) Low voltage differential amplifier circuit for wide voltage range operation
US20180287576A1 (en) Transconductance amplifier
CN109286369B (zh) 一种压控振荡器、集成芯片及电子设备
US20110291759A1 (en) Rail-to-rail amplifier
CN109462332B (zh) 一种电源供电系统
Chunfeng et al. A compact low voltage CMOS current mirror with high output resistance
US7501873B2 (en) Digitally controlled threshold adjustment circuit
USRE41728E1 (en) High linearity, low power voltage controlled resistor
CN113922769A (zh) 一种放大电路与电子设备
Camacho et al. Fully on-chip switched capacitor NMOS low dropout voltage regulator

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant