CN115877909A - 一种分布式无外接电容型的ldo结构 - Google Patents

一种分布式无外接电容型的ldo结构 Download PDF

Info

Publication number
CN115877909A
CN115877909A CN202111139875.6A CN202111139875A CN115877909A CN 115877909 A CN115877909 A CN 115877909A CN 202111139875 A CN202111139875 A CN 202111139875A CN 115877909 A CN115877909 A CN 115877909A
Authority
CN
China
Prior art keywords
pmos
nmos
electrode
resistor
ldo
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202111139875.6A
Other languages
English (en)
Inventor
李向阳
钱翼飞
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Original Assignee
Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shanghai Huali Integrated Circuit Manufacturing Co Ltd filed Critical Shanghai Huali Integrated Circuit Manufacturing Co Ltd
Priority to CN202111139875.6A priority Critical patent/CN115877909A/zh
Priority to US17/867,244 priority patent/US11841723B2/en
Publication of CN115877909A publication Critical patent/CN115877909A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/59—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices including plural semiconductor devices as final control devices for a single load
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
    • G05F1/00—Automatic systems in which deviations of an electric quantity from one or more predetermined values are detected at the output of the system and fed back to a device within the system to restore the detected quantity to its predetermined value or values, i.e. retroactive systems
    • G05F1/10—Regulating voltage or current
    • G05F1/46—Regulating voltage or current wherein the variable actually regulated by the final control device is dc
    • G05F1/56—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices
    • G05F1/575—Regulating voltage or current wherein the variable actually regulated by the final control device is dc using semiconductor devices in series with the load as final control devices characterised by the feedback circuit

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Electromagnetism (AREA)
  • General Physics & Mathematics (AREA)
  • Radar, Positioning & Navigation (AREA)
  • Automation & Control Theory (AREA)
  • Continuous-Control Power Sources That Use Transistors (AREA)
  • Amplifiers (AREA)

Abstract

本发明提供一种分布式无外接电容型的LDO结构，至少一个CORE模块；由一个CORE模块驱动的一个或多个POWER模块；CORE模块包括镜像源电压产生电路和内建LDO电路；镜像源电压产生电路包括第一至第四NMOS；第一、第二、第四PMOS；内建LDO电路包括运算放大器、第三、第五、第六PMOS和第五NMOS；运算放大器的输出端与第六PMOS的栅极作为POWER模块的控制电压端；运算放大器的负输入端通过第一电阻与第五PMOS的漏极、第六PMOS的源极相连接，该连接端作为内建LDO电路的输出端；POWER模块包括第六NMOS、第七PMOS、第八PMOS、第九PMOS；第七PMOS漏极、第八PMOS栅极、第六NMOS漏极相互连接；第七PMOS源极、第八PMOS源极相互连接；第八PMOS漏极、第九PMOS源极相互连接；第六NMOS源极、第九PMOS漏极相互连接。

Description

一种分布式无外接电容型的LDO结构
技术领域
本发明涉及半导体技术领域，特别是涉及一种分布式无外接电容型的LDO结构。
背景技术
如今大规模SOC(system on chip)的芯片中通常会集成多个LDO作为电源使用，其主要作用是做电源分离，防止串扰。常规的LDO有两种，其共同点是每个LDO都是一个独立的环路系统，因此不同的负载要求对常规的LDO设计会导致LDO的运放结构和补偿结构截然不同。其不同点是一种需要在输出端加uF级的电容，另一种可以无需外接电容。但对于SOC这种片上系统来说，根据不同的负载条件设计LDO势必会带来极大的资源浪费和低效率。而且对于常规的LDO结构，出于环路稳定的考虑，不同的LDO的输出端是无法连接在一起的，导致使用上的不方便。
发明内容
鉴于以上所述现有技术的缺点，本发明的目的在于提供一种分布式无外接电容型的LDO 结构，用于解决传统的LDO由于负载条件不同，使得LDO设计带来资源浪费及低效率，并且不同LDO的输出端无法连接在一起导致使用不方便的问题。
为实现上述目的及其他相关目的，本发明提供一种分布式无外接电容型的LDO结构，至少包括：至少一个CORE模块；由一个所述CORE模块驱动的一个或多个POWER模块；
所述CORE模块包括镜像源电压产生电路和内建LDO电路；
所述镜像源电压产生电路包括：第一至第四NMOS；第一、第二、第四PMOS；其中所述第一NMOS的栅极、漏极与所述第二NMOS的栅极共同连接至电流输入端IREF；所述第二NMOS的漏极、所述第一PMOS的漏极、栅极以及所述第二PMOS的栅极相互连接；所述第四NMOS的源极与所述第三NMOS的栅极连接；
所述内建LDO电路包括：运算放大器、第三、第五、第六PMOS和第五NMOS；
所述运算放大器的输出端与所述第六PMOS的栅极共同作为POWER模块的控制电压端 VOBIAS；所述第五PMOS、第三PMOS、第四PMOS、第二PMOS以及第一PMOS各自的源极相互连接；
所述第五PMOS的栅极、第三PMOS的漏极、第五NMOS的漏极相互连接；
所述第三PMOS的栅极、第四PMOS的漏极、第四NMOS的漏极相互连接，该连接端作为电压偏置端PBIAS；
所述第五NMOS的栅极、第四NMOS的栅极、第三NMOS的漏极、与所述第二PMOS的漏极相互连接，该连接端作为电压偏置端NBIAS；
所述运算放大器的负输入端通过第一电阻与所述第五PMOS的漏极、第六PMOS的源极相连接，该连接端作为所述内建LDO电路的输出端；
所述POWER模块包括：第六NMOS、第七PMOS、第八PMOS、第九PMOS；其中所述第七PMOS 的漏极、第八PMOS的栅极、第六NMOS的漏极相互连接；所述第七PMOS的源极、第八PMOS的源极相互连接；所述第八PMOS的漏极、第九PMOS的源极相互连接，该连接端作为所述POWER 模块的输出端VOUT；所述第六NMOS的源极、第九PMOS的漏极相互连接；
所述第七PMOS的栅极与所述电压偏置端PBIAS连接；所述第六NMOS的栅极与所述电压偏置端NBIAS连接；所述第九PMOS的栅极与所述控制电压端VOBIAS连接。
优选地，所述内建LDO电路还包括第二、第三电阻；所述镜像源电压产生电路还包括第四电阻；所述第二电阻的一端连接至所述运算放大器的负输入端；所述第三电阻的一端与所述第六PMOS的漏极、第五NMOS的源极连接；所述第四电阻的一端与所述第三NMOS的栅极连接；所述第二电阻的另一端、第三电阻的另一端、第四电阻的另一端以及所述第三NMOS的源极、第二NMOS的源极、第一NMOS的源极共同接地。
优选地，所述POWER模块还包括第五电阻；所述第五电阻的一端与所述第六NMOS的源极连接，所述第五电阻的另一端接地。
优选地，所述第一NMOS的漏极作为建立镜像源电压的电流输入端IREF；所述内建LDO 电路的输出端输出所述镜像源电压VFB。
优选地，所述POWER模块的输出端VOUT输出的电压为所述镜像源电压VFB的镜像；所述第五PMOS作为所述第八PMOS的源镜像；所述第六PMOS、第五NMOS为所述第九PMOS和第六 NMOS的源镜像。
优选地，所述第八PMOS提供驱动能力；所述第九PMOS作为FVF管，其栅极连接的所述控制电压端VOBIAS决定所述POWER模块的输出端VOUT的电压。
优选地，所述第七PMOS和所述第六NMOS组成所述第八PMOS的驱动级，并且所述第六 NMOS起着共栅放大器的作用，所述第六NMOS为所述POWER模块提供增益。
优选地，当一个所述CORE模块驱动多个POWER模块时，所述多个POWER模块中相同输出电压的POWER模块相互并联。
如上所述，本发明的分布式无外接电容型的LDO结构，具有以下有益效果：本发明由POWER 模块组成任意驱动能力的LDO。另外这些POWER模块的输出是完全隔离的，其通道间的串扰隔离可以达到传统分立LDO的水准，从而满足SOC片上系统对于电源隔离的要求。这些POWER 模块也可以并联起来使用，以达到更大的驱动能力。并且分立的POWER模块的放置可以根据设计实际需求放置，可优化电源走线的寄生效应，减小由于连线导致的压降损耗。
附图说明
图1显示为本发明中的CORE模块电路结构示意图；
图2显示为本发明中的POWER模块电路结构示意图。
具体实施方式
以下通过特定的具体实例说明本发明的实施方式，本领域技术人员可由本说明书所揭露的内容轻易地了解本发明的其他优点与功效。本发明还可以通过另外不同的具体实施方式加以实施或应用，本说明书中的各项细节也可以基于不同观点与应用，在没有背离本发明的精神下进行各种修饰或改变。
请参阅图1至图2。需要说明的是，本实施例中所提供的图示仅以示意方式说明本发明的基本构想，遂图式中仅显示与本发明中有关的组件而非按照实际实施时的组件数目、形状及尺寸绘制，其实际实施时各组件的型态、数量及比例可为一种随意的改变，且其组件布局型态也可能更为复杂。
本发明提供一种分布式无外接电容型的LDO结构，至少包括：
至少一个CORE模块；由一个所述CORE模块驱动的一个或多个POWER模块；
如图1所示，图1显示为本发明中的CORE模块电路结构示意图。
所述CORE模块包括镜像源电压产生电路和内建LDO电路；
所述镜像源电压产生电路包括：第一至第四NMOS，即所述第一NMOS(NM1)、第二NMOS (NM2)、第三NMOS(NM3)、第四NMOS(NM4)；第一、第二、第四PMOS，即所述第一PMOS(PM1)、第二PMOS(PM2)、第四PMOS(PM4)；其中所述第一NMOS的栅极、漏极与所述第二NMOS的栅极共同连接至电流输入端IREF；所述第二NMOS的漏极、所述第一PMOS的漏极、栅极以及所述第二PMOS的栅极相互连接；所述第四NMOS的源极与所述第三NMOS的栅极连接；
所述内建LDO电路包括：运算放大器、第三、第五、第六PMOS和第五NMOS；即所述内建LDO电路包括：运算放大器、第三PMOS(PM3)、第五PMOS(PM5)、第六PMOS(PM6)和第五NMOS(NM5)。
所述运算放大器的输出端与所述第六PMOS的栅极共同作为POWER模块的控制电压端 VOBIAS；所述第五PMOS、第三PMOS、第四PMOS、第二PMOS以及第一PMOS各自的源极相互连接；
所述第五PMOS的栅极、第三PMOS的漏极、第五NMOS的漏极相互连接；
所述第三PMOS的栅极、第四PMOS的漏极、第四NMOS的漏极相互连接，该连接端作为电压偏置端PBIAS；
所述第五NMOS的栅极、第四NMOS的栅极、第三NMOS的漏极、与所述第二PMOS的漏极相互连接，该连接端作为电压偏置端NBIAS；
所述运算放大器的负输入端通过第一电阻与所述第五PMOS的漏极、第六PMOS的源极相连接，该连接端作为所述内建LDO电路的输出端。
如图2所示，图2显示为本发明中的POWER模块电路结构示意图。
所述POWER模块包括：第六NMOS、第七PMOS、第八PMOS、第九PMOS；即所述POWER模块包括：第六NMOS(NM6)、第七PMOS(PM7)、第八PMOS(PM8)、第九PMOS(PM9)。
其中所述第七PMOS的漏极、第八PMOS的栅极、第六NMOS的漏极相互连接；所述第七PMOS的源极、第八PMOS的源极相互连接；所述第八PMOS的漏极、第九PMOS的源极相互连接，该连接端作为所述POWER模块的输出端VOUT；所述第六NMOS的源极、第九PMOS的漏极相互连接；
所述第七PMOS的栅极与所述电压偏置端PBIAS连接；所述第六NMOS的栅极与所述电压偏置端NBIAS连接；所述第九PMOS的栅极与所述控制电压端VOBIAS连接。
本发明进一步地，本实施例的所述内建LDO电路还包括第二电阻(R2)、第三电阻(R3)；所述镜像源电压产生电路还包括第四电阻(R4)；所述第二电阻的一端连接至所述运算放大器的负输入端；所述第三电阻的一端与所述第六PMOS的漏极、第五NMOS的源极连接；所述第四电阻的一端与所述第三NMOS的栅极连接；所述第二电阻的另一端、第三电阻的另一端、第四电阻的另一端以及所述第三NMOS的源极、第二NMOS的源极、第一NMOS的源极共同接地。
本发明进一步地，本实施例的所述POWER模块还包括第五电阻(R5)；所述第五电阻的一端与所述第六NMOS的源极连接，所述第五电阻的另一端接地。
本发明进一步地，本实施例的所述第一NMOS的漏极作为建立镜像源电压的电流输入端 IREF；所述内建LDO电路的输出端输出所述镜像源电压VFB。
本发明进一步地，本实施例的所述POWER模块的输出端VOUT输出的电压为所述镜像源电压VFB的镜像；所述第五PMOS作为所述第八PMOS的源镜像；所述第六PMOS、第五NMOS为所述第九PMOS和第六NMOS的源镜像。
本发明进一步地，本实施例的所述第八PMOS(PM8)提供驱动能力；所述第九PMOS(PM9) 作为FVF管(Flipped Voltage Follower)，其栅极连接的所述控制电压端VOBIAS决定所述POWER模块的输出端VOUT的电压。
本发明进一步地，本实施例的所述第七PMOS和所述第六NMOS组成所述第八PMOS的驱动级，并且所述第六NMOS起着共栅放大器的作用，所述第六NMOS为所述POWER模块提供增益。
本发明进一步地，本实施例的当一个所述CORE模块驱动多个POWER模块时，所述多个 POWER模块中相同输出电压的POWER模块相互并联。
本发明的分布式无外接电容型的LDO包含CORE模块和POWER模块。CORE模块提供决定分布式无外接电容型的LDO输出电压的偏置信号，其主要想法来源于传统Capless LDO的扩展。而POWER模块在CORE模块的控制下产生具有驱动能力的输出电压。分布式无外接电容型的LDO结构的创新之处在于一个CORE模块可以控制任意个POWER模块，在其他实施例中，一个CORE模块可以控制3个10mA、一个20mA、一个50mA和一个100mA的POWER模块，以达到多个电源输出目的；此外如果需要一个60mA驱动能力的LDO，可以并联50mA和10mA的POWER 模块达到目标。因此，本发明可以由这些基本POWER模块组成任意驱动能力的LDO。另外这些POWER模块的输出是完全隔离的，其通道间的串扰隔离可以达到传统分立LDO的水准，从而满足SOC片上系统对于电源隔离的要求。而且这些POWER模块也可以并联起来使用，以达到更大的驱动能力。并且分立的POWER模块的放置可以根据设计实际需求放置，可优化电源走线的寄生效应，减小由于连线导致的压降损耗。
本发明的CORE模块定义的偏置电压镜像到各个POWER模块，以达到镜像输出端VOUT电压的目的。本发明的所述内建LDO中的输出和POWER模块输出部分完全一致，从而使CORE模块部分形成一个固定驱动能力的内建LDO，镜像源电压VFB即是这个内建LDO的输出。镜像源电压产生电路由电流输入端IREF输入的电流提供镜像电路的偏置，得到一个稳定的工作点，从而建立镜像源电压VFB，POWER模块的输出端VOUT输出的电压是VFB的镜像。所述运算放大器的输出则作为POWER模块FVF管的控制电压(VOBIAS)，其余两个BIAS：PBIAS和NBIAS则由PM3、PM4、NM3、NM4、NM5、R4产生。PM5为POWER模块中的PM8的源镜像，PM6 和NM5则是POWER模块中PM9和NM6的源镜像。一般SOC中，单一电源可以使用一个CORE加多个POWER模块实现。若需要多电源域的，则需要多个CORE加上相应的POWER模块。
POWER模块(图2)采用的是FVF(Flipped Voltage Follower)结构，由三个PMOS管和一个NMOS管及一个电阻构成。其中PM8是输出POWER MOS，它提供了输出驱动能力，PM9 是FVF管，其控制端VOBIAS直接决定了VOUT电压，而PM7和NM6则组成了PM8的驱动级，同时NM6扮演着共栅放大器的作用，为POWER模块这个反馈环路提供了增益。
在这个模块中，三个输入电压偏置端的偏置电压PBIAS，NBIAS和VOBIAS由CORE模块的内部LDO镜像产生，这三个电压不受负载变化影响。当VOUT受负载影响下降的时候，由于VOBIAS不动，PM9的VGS变小，经PM9的电流将减小，则B点的电压将下降，由于NBIAS也不动，因此，A点的电压也会下降，导致PM8的VGS变大，提供额外的驱动拉高VOUT；反之亦然。而这种自我调整的特性使得其对于接在NBIAS、PBIAS、VOBIAS上的其他POWER模块不产生干扰，同样也不受其他POWER模块的干扰，从而达到良好的通道隔离性。
综上所述，本发明由POWER模块组成任意驱动能力的LDO。另外这些POWER模块的输出是完全隔离的，其通道间的串扰隔离可以达到传统分立LDO的水准，从而满足SOC片上系统对于电源隔离的要求。这些POWER模块也可以并联起来使用，以达到更大的驱动能力。并且分立的POWER模块的放置可以根据设计实际需求放置，可优化电源走线的寄生效应，减小由于连线导致的压降损耗。所以，本发明有效克服了现有技术中的种种缺点而具高度产业利用价值。
上述实施例仅例示性说明本发明的原理及其功效，而非用于限制本发明。任何熟悉此技术的人士皆可在不违背本发明的精神及范畴下，对上述实施例进行修饰或改变。因此，举凡所属技术领域中具有通常知识者在未脱离本发明所揭示的精神与技术思想下所完成的一切等效修饰或改变，仍应由本发明的权利要求所涵盖。

Claims (8)

1.一种分布式无外接电容型的LDO结构，其特征在于，至少包括：
至少一个CORE模块；由一个所述CORE模块驱动的一个或多个POWER模块；
所述CORE模块包括镜像源电压产生电路和内建LDO电路；
所述镜像源电压产生电路包括：第一至第四NMOS；第一、第二、第四PMOS；其中所述第一NMOS的栅极、漏极与所述第二NMOS的栅极共同连接至电流输入端IREF；所述第二NMOS的漏极、所述第一PMOS的漏极、栅极以及所述第二PMOS的栅极相互连接；所述第四NMOS的源极与所述第三NMOS的栅极连接；
所述内建LDO电路包括：运算放大器、第三、第五、第六PMOS和第五NMOS；
所述运算放大器的输出端与所述第六PMOS的栅极共同作为POWER模块的控制电压端VOBIAS；所述第五PMOS、第三PMOS、第四PMOS、第二PMOS以及第一PMOS各自的源极相互连接；
所述第五PMOS的栅极、第三PMOS的漏极、第五NMOS的漏极相互连接；
所述第三PMOS的栅极、第四PMOS的漏极、第四NMOS的漏极相互连接，该连接端作为电压偏置端PBIAS；
所述第五NMOS的栅极、第四NMOS的栅极、第三NMOS的漏极、与所述第二PMOS的漏极相互连接，该连接端作为电压偏置端NBIAS；
所述运算放大器的负输入端通过第一电阻与所述第五PMOS的漏极、第六PMOS的源极相连接，该连接端作为所述内建LDO电路的输出端；
所述POWER模块包括：第六NMOS、第七PMOS、第八PMOS、第九PMOS；其中所述第七PMOS的漏极、第八PMOS的栅极、第六NMOS的漏极相互连接；所述第七PMOS的源极、第八PMOS的源极相互连接；所述第八PMOS的漏极、第九PMOS的源极相互连接，该连接端作为所述POWER模块的输出端VOUT；所述第六NMOS的源极、第九PMOS的漏极相互连接；所述第七PMOS的栅极与所述电压偏置端PBIAS连接；所述第六NMOS的栅极与所述电压偏置端NBIAS连接；所述第九PMOS的栅极与所述控制电压端VOBIAS连接。
2.根据权利要求1所述的分布式无外接电容型的LDO结构，其特征在于：所述内建LDO电路还包括第二、第三电阻；所述镜像源电压产生电路还包括第四电阻；所述第二电阻的一端连接至所述运算放大器的负输入端；所述第三电阻的一端与所述第六PMOS的漏极、第五NMOS的源极连接；所述第四电阻的一端与所述第三NMOS的栅极连接；所述第二电阻的另一端、第三电阻的另一端、第四电阻的另一端以及所述第三NMOS的源极、第二NMOS的源极、第一NMOS的源极共同接地。
3.根据权利要求2所述的分布式无外接电容型的LDO结构，其特征在于：所述POWER模块还包括第五电阻；所述第五电阻的一端与所述第六NMOS的源极连接，所述第五电阻的另一端接地。
4.根据权利要求1所述的分布式无外接电容型的LDO结构，其特征在于：所述第一NMOS的漏极作为建立镜像源电压的电流输入端IREF；所述内建LDO电路的输出端输出所述镜像源电压VFB。
5.根据权利要求1所述的分布式无外接电容型的LDO结构，其特征在于：所述POWER模块的输出端VOUT输出的电压为所述镜像源电压VFB的镜像；所述第五PMOS作为所述第八PMOS的源镜像；所述第六PMOS、第五NMOS为所述第九PMOS和第六NMOS的源镜像。
6.根据权利要求1所述的分布式无外接电容型的LDO结构，其特征在于：所述第八PMOS提供驱动能力；所述第九PMOS作为FVF管，其栅极连接的所述控制电压端VOBIAS决定所述POWER模块的输出端VOUT的电压。
7.根据权利要求1所述的分布式无外接电容型的LDO结构，其特征在于：所述第七PMOS和所述第六NMOS组成所述第八PMOS的驱动级，并且所述第六NMOS起着共栅放大器的作用，所述第六NMOS为所述POWER模块提供增益。
8.根据权利要求1所述的分布式无外接电容型的LDO结构，其特征在于：当一个所述CORE模块驱动多个POWER模块时，所述多个POWER模块中相同输出电压的POWER模块相互并联。
CN202111139875.6A 2021-09-28 2021-09-28 一种分布式无外接电容型的ldo结构 Pending CN115877909A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202111139875.6A CN115877909A (zh) 2021-09-28 2021-09-28 一种分布式无外接电容型的ldo结构
US17/867,244 US11841723B2 (en) 2021-09-28 2022-07-18 Distributed LDO structure without external capacitor

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202111139875.6A CN115877909A (zh) 2021-09-28 2021-09-28 一种分布式无外接电容型的ldo结构

Publications (1)

Publication Number Publication Date
CN115877909A true CN115877909A (zh) 2023-03-31

Family

ID=85763227

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202111139875.6A Pending CN115877909A (zh) 2021-09-28 2021-09-28 一种分布式无外接电容型的ldo结构

Country Status (2)

Country Link
US (1) US11841723B2 (zh)
CN (1) CN115877909A (zh)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104808729B (zh) * 2014-01-27 2017-10-13 澜起科技（上海）有限公司 一种稳压器及稳压的方法
JP2016162097A (ja) * 2015-02-27 2016-09-05 株式会社東芝 電源回路
FR3102581B1 (fr) * 2019-10-23 2021-10-22 St Microelectronics Rousset Régulateur de tension
CN113364278B (zh) * 2020-04-08 2022-07-12 澜起电子科技(昆山)有限公司 开关电流源电路及开关电流源快速建立方法
US11901803B2 (en) * 2021-12-23 2024-02-13 Texas Instruments Incorporated Pass gate driver

Also Published As

Publication number Publication date
US20230115769A1 (en) 2023-04-13
US11841723B2 (en) 2023-12-12

Similar Documents

Publication Publication Date Title
CN103376814B (zh) 线性调压器
US20190113942A1 (en) On Chip NMOS Capless LDO for High Speed Microcontrollers
CN108508958B (zh) 一种伪数字低压差线性稳压器及电源管理芯片
CN114200994B (zh) 一种低压差线性稳压器和激光测距电路
CN102707755B (zh) 一种内置补偿电容的线性电压调整器
TW201217934A (en) Programmable low dropout linear regulator
US6522114B1 (en) Noise reduction architecture for low dropout voltage regulators
JP4855197B2 (ja) シリーズレギュレータ回路
CN110829830B (zh) 基于ldo的输出自适应电荷泵跟随电路
US6639390B2 (en) Protection circuit for miller compensated voltage regulators
CN116578152B (zh) 调零电阻与有源前馈双重补偿的无输出电容ldo电路
US6737910B2 (en) Semiconductor integrated circuit with constant internal power supply voltage
CN115877909A (zh) 一种分布式无外接电容型的ldo结构
CN115840483A (zh) 一种具有瞬态增强特性的低压差线性稳压器
CN215117303U (zh) 一种电压产生电路
CN115079762A (zh) 低压差线性稳压器电路
CN104967433A (zh) 高电压开关输出驱动器
CN101408778A (zh) 电压控制电路
CN212723773U (zh) 频率补偿电路
CN114637367A (zh) 一种芯片内部低压电源产生电路
CN113359928A (zh) 一种电压产生电路
US8987949B1 (en) Linear regulator with multiple outputs and local feedback
CN209231807U (zh) 一种带有前馈补偿网络的误差放大器
CN113809914A (zh) 一种恒压控制电路
CN114879795B (zh) 可实现电压域输出的低压差线性稳压器

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication