CN102347765B - 一种时钟与数据恢复系统、相位调整方法及鉴相器 - Google Patents

一种时钟与数据恢复系统、相位调整方法及鉴相器 Download PDF

Info

Publication number
CN102347765B
CN102347765B CN2010102451708A CN201010245170A CN102347765B CN 102347765 B CN102347765 B CN 102347765B CN 2010102451708 A CN2010102451708 A CN 2010102451708A CN 201010245170 A CN201010245170 A CN 201010245170A CN 102347765 B CN102347765 B CN 102347765B
Authority
CN
China
Prior art keywords
bias current
signal
err
source circuit
current source
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2010102451708A
Other languages
English (en)
Other versions
CN102347765A (zh
Inventor
廖健生
曹善勇
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanechips Technology Co Ltd
Original Assignee
ZTE Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by ZTE Corp filed Critical ZTE Corp
Priority to CN2010102451708A priority Critical patent/CN102347765B/zh
Priority to AU2011285387A priority patent/AU2011285387B2/en
Priority to US13/575,595 priority patent/US8624630B2/en
Priority to EP11811753.0A priority patent/EP2515441B1/en
Priority to PCT/CN2011/072954 priority patent/WO2012013051A1/zh
Publication of CN102347765A publication Critical patent/CN102347765A/zh
Application granted granted Critical
Publication of CN102347765B publication Critical patent/CN102347765B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明提供了一种鉴相器，包括：触发器、延迟单元、与触发器相连的锁存器、与触发器和延迟单元相连的第一异或门，与触发器和锁存器相连的第二异或门，所述鉴相器用于接收数据信号和时钟信号，输出代表所述时钟信号和所述数据信号相位关系的误差信号，以及，与所述数据信号翻转相关的参考信号，其中：所述第一异或门为电流模逻辑异或门，包括输出可调的第一偏置电流的第一偏置电流源电路，和/或，所述第二异或门为电流模逻辑异或门，包括输出可调的第二偏置电流的第二偏置电流源电路。本发明还提供一种相位调整方法。本发明可以防止对VCO模块引入噪声耦合。

Description

一种时钟与数据恢复系统、相位调整方法及鉴相器
技术领域
本发明涉及时钟与数据恢复系统，尤其涉及一种相位调整方法和鉴相器。
背景技术
时钟与数据恢复系统广泛地应用于磁盘存储、无线通讯、光网络通讯等领域。图1是一个典型的时钟与数据恢复系统的结构框图，其中包括鉴相器102、鉴频器104、电荷泵(可选)&滤波器103、压控振荡器(VCO)105、分频器106和数据恢复retimer101。
鉴频器104比较参考时钟与从分频器106下来的时钟信号，产生的误差信号经过电荷泵(可选)&滤波器103产生一个控制电压，使VCO105的频率振荡在预设的工作频率范围附近，然后鉴相器102比较输入数据与VCO反馈时钟的相位关系，当输入数据与反馈时钟相位锁定时，数据恢复retimer101对数据进行恢复，以便消除数据传输过程中产生的抖动和失真。理想情况下，时钟的有效沿应该采在数据的中间以达到最优的抗噪能力，但在实际的电路实现中，由于电荷泵上下电流源不匹配、环路各个模块器件失配、工艺偏差等非理想情况，导致环路锁定时，时钟的有效沿往往并不是采在数据的中间，环路锁定时时钟与数据存在一个固定的相差从而使误码率增大。该相差的引起可以等效为在电荷泵(可选)&滤波器103里面存在一个偏差电流源Ioffset，如图1所示。随着鉴相器102的误差信号和参考信号的变化，该偏差电流源等效地对滤波器进行充电(或者放电)，导致VCO的控制电压上升(或者下降)从而使VCO产生的时钟偏离最佳采样点。
为了实现最佳采样，往往要对环路加入相位调节功能，对锁定时的时钟或者数据进行调相，达到最小误码率。由于时钟的频率很高，因而通常在数据通路进行调相，其中一种常见的实现方法是在鉴相器里面实现相位调整，如图2所示。图2是一个典型的带相位调整功能的Hogge结构的鉴相器的框图。数据经过D触发器201下降沿触发后输出为Q1，同时数据经过延迟单元D1 203和相位调整单元204后得到延迟后的数据DATA_D，这两路信号送入异或门XOR205作用后产生代表时钟与数据相位关系的误差信号ERROR，另外，Q1信号经过锁存器202延迟半个时钟周期，得到信号Q2，Q1和Q2信号送入异或门XOR206作用后产生与数据翻转相关的参考信号REFERENCE，误差信号与参考信号送入电荷泵(可选)&滤波器103得到VCO的控制电压，从而控制VCO输出的时钟相位。相位调整单元204可以直接对数据的翻转有效沿进行延迟，从而调整ERROR信号的脉宽，达到对VCO输出时钟相位的调整。
另外一种相位调整的方法，由美国专利US 10159788提出。由于锁定时的固定相差可以等效为在图3中的滤波器108中存在一个偏差电流源Ioffset，该专利的思路是在滤波器处插入由PHASE_ADJUST[1:0]和PHASE_ADJUST[3:2]控制的开关电流源阵列，以此抵消等效的偏差电流源Ioffset。图3为该专利的模块框图，其中忽略了鉴频部分的线路。该专利在VCO控制电压，即滤波器108处加入了电流源阵列300和电流沉阵列350，通过PHASE_ADJUST[1:0]和PHASE_ADJUST[3:2]的选择使得等效的偏差电流源Ioffset被电流源阵列300和/或电流沉阵列350所产生的电流所抵消，从而达到最佳采样。该专利的一个缺点是，由PHASE_ADJUST[1:0]和PHASE_ADJUST[3:2]控制的开关阵列直接与VCO控制线相连，由开关所产生的和/或从外部引入的噪声很容易通过寄生电容或者衬底耦合到VCO关键模块里面，从而使VCO的输出时钟相位发生抖动。该专利的另外一个缺点是，相位调节是不连续的，而且取决于所使用的开关阵列的多少，这一方面使得真正意义上的最佳采样不容易达到，另一方面调相的精度要求越高就需要占用越多的管脚资源。
发明内容
本发明要解决的技术问题是提供一种相位调整方法和鉴相器，不会对VCO引入噪声耦合。
为了解决上述问题，本发明提供了一种鉴相器，所述鉴相器包括：触发器、延迟单元、与触发器相连的锁存器、与触发器和延迟单元相连的第一异或门，与触发器和锁存器相连的第二异或门，所述鉴相器用于接收数据信号和时钟信号，输出代表所述时钟信号和所述数据信号相位关系的误差信号，以及，与所述数据信号翻转相关的参考信号，其中：
所述第一异或门为电流模逻辑异或门，所述第一异或门包括第一偏置电流源电路，所述第一偏置电流源电路输出可调的第一偏置电流，用于控制所述第一异或门输出的所述误差信号的幅度；
和/或，所述第二异或门为电流模逻辑异或门，所述第二异或门包括第二偏置电流源电路，所述第二偏置电流源电路输出可调的第二偏置电流，用于控制所述第二异或门输出的所述参考信号的幅度。
进一步地，上述鉴相器还可具有以下特点，所述第一偏置电流源电路或第二偏置电流源电路包括：
多个并联的电流源，以及多个开关单元，每个开关单元控制一个电流源的连通或断开。
进一步地，上述鉴相器还可具有以下特点，所述鉴相器还包括连续相位调整单元，所述第一偏置电流源电路和所述第二偏置电流源电路通过连续相位调整单元相连，其中：
所述第一偏置电流源电路包括：1个离散电流源I10，N个离散电流源I11至I1N，I10至I1N构成所述第一偏置电流源电路的N+1个并联支路；
所述第二偏置电流源包括：1个离散电流源I20，N个离散电流源I21至I2N，I20至I2N构成所述第二偏置电流源电路的N+1个并联支路；耦合开关阵列K1至KN，其中，Kj控制离散电流源I1j和I2j，且使得I1j连通时，I2j断开，I1j断开时，I2j连通；
所述连续相位调整单元用于输出由差分电压控制的可变的两路电流，其中一路作为所述第一偏置电流源电路的一并联支路，另一路作为所述第二偏置电流源电路的一并联支路，所述两路电流大小相等，方向相反，控制所述第一偏置电流和所述第二偏置电流产生大小相等，方向相反的变化。
进一步地，上述鉴相器还可具有以下特点，所述第一异或门，用于当时钟信号领先或落后数据信号Toffset时，按如下方式调整第一偏置电流源电路输出的第一偏置电流，减小或增加误差信号的幅度：
ΔIERRR1*T/2＝IERRR1*Toffset
其中，IERR为调整前的第一偏置电流，ΔIERR为调整后的第一偏置电流和调整前的第一偏置电流之间的差值，所述T为时钟信号的周期，R1是第一偏置电流源电路的负载电阻；
所述第二异或门，用于当时钟信号领先或落后数据信号Toffset时，保持参考信号幅度不变；
或者，
所述第一异或门，用于当时钟信号领先或落后数据信号Toffset时，保持误差信号幅度不变；
所述第二异或门，用于当时钟信号领先或落后数据信号Toffset时，按如下方式调整第二偏置电流源电路输出的第二偏置电流，增加或减小参考信号的幅度：
ΔIREFR2*T/2＝IERRR1*Toffset
其中，所述ΔIREF为调整后的第二偏置电流和调整前的第二偏置电流之间的差值，R2是第二偏置电流源电路的负载电阻。
进一步地，上述鉴相器还可具有以下特点，所述第一异或门，用于当时钟信号领先或落后数据信号Toffset时，按如下方式调整第一偏置电流，减小或增加误差信号的幅度：
2*ΔIERRR1*T/2＝IERRR1*Toffset
其中，所述IERR为调整前的第一偏置电流，ΔIERR为调整后的第一偏置电流和调整前的第一偏置电流之间的差值，所述T为时钟信号的周期，R1是第一偏置电流源电路的负载电阻；
所述第二异或门，用于当时钟信号领先或落后数据信号Toffset时，按如下方式调整第二偏置电流，增加或减小参考信号的幅度，且参考信号增加或减小的幅度等于误差信号减小或增加的幅度：
2*ΔIREFR2*T/2＝IERRR1*Toffset
其中，所述ΔIERR为调整后的第二偏置电流和调整前的第二偏置电流之间的差值，R2是第二偏置电流源电路的负载电阻。
进一步地，上述鉴相器还可具有以下特点，所述R1＝R2。
本发明还提供一种时钟与数据恢复系统，所述时钟与数据恢复系统包括上述鉴相器。
本发明还提供一种相位调整方法，应用于上述时钟与数据恢复系统，包括：
当时钟信号领先或落后数据信号时，调整所述第一异或门的第一偏置电流和/或第二异或门的第二偏置电流。
进一步地，上述方法还可具有以下特点，所述调整步骤包括：当所述时钟信号领先或落后所述数据信号Toffset时，保持参考信号幅度不变，按如下方式调整所述第一偏置电流，减小或增加误差信号的幅度：
ΔIERRR1*T/2＝IERRR1*Toffset
其中，IERR为调整前的第一偏置电流，ΔIERR为调整后的第一偏置电流和调整前的第一偏置电流之间的差值，所述T为时钟信号的周期，R1是第一偏置电流源电路的负载电阻；
或者，保持误差信号幅度不变，按如下方式调整所述第二偏置电流，增加或减小参考信号的幅度：
ΔIREFR2*T/2＝IERRR1*Toffset
其中，所述ΔIREF为调整后的第二偏置电流和调整前的第二偏置电流之间的差值，R2是第二偏置电流源电路的负载电阻。
进一步地，上述方法还可具有以下特点，所述调整步骤包括：当时钟信号领先或落后数据信号Toffset时，按如下方式调整第一偏置电流，减小或增加误差信号的幅度：
2*ΔIERRR1*T/2＝IERRR1*Toffset
其中，所述IERR为调整前的第一偏置电流，ΔIERR为调整后的第一偏置电流和调整前的第一偏置电流之间的差值，所述T为时钟信号的周期，R1是第一偏置电流源电路的负载电阻；
以及，按如下方式调整第二偏置电流，增加或减小参考信号的幅度，且参考信号增加或减小的幅度等于误差信号减小或增加的幅度：
2*ΔIREFR2*T/2＝IERRR1*Toffset
其中，所述ΔIREF为调整后的第二偏置电流和调整前的第二偏置电流之间的差值，R2是第二偏置电流源电路的负载电阻。
进一步地，上述方法还可具有以下特点，所述R1＝R2。
采用本发明所提出的相位调整方法和鉴相器，可以防止对VCO模块引入噪声耦合，同时可以实现真正意义上的最佳采样。
附图说明
图1是一个典型的时钟与数据恢复系统的结构框图；
图2是一个典型的带相位调整功能的Hogge结构的鉴相器的框图；
图3是美国专利US 7386085B2所采用的相位调整方法的结构框图；
图4是本发明提出的相位调整方案框图，相位调整在异或门XOR里面实现；
图5是一个典型的电流模逻辑的异或门XOR；
图6是一个理想情况下最佳采样时的时钟数据相位关系以及误差信号ERROR和参考信号REFERENCE的输出波形；
图7是时钟领先数据情况下，本发明所提出的相位调整方法；
图8是时钟领先数据情况下，本发明所提出的另外一种相位调整方法；
图9是与图7相对应的时钟落后数据时的情况；
图10是与图8相对应的时钟落后数据时的情况；
图11是发明所提出针对上述两种调整方法的基于开关阵列的离散式相位调整电路框图；
图12是本发明所提出的一种可以实现相位连续调整的电路框图。
具体实施方式
下面结合附图和实施例对本发明作进一步的详细说明。
本发明的核心思想是：在鉴相器的异或门实现相位调整功能。由于相位调整远离VCO关键模块，不会造成噪声的耦合。
本发明提供一种鉴相器，如图4所示。主要是在Hogge鉴相器基础上，在两个异或门XOR404和XOR405处实现相位调整功能。如图4所示，本发明所述鉴相器包括：触发器401、延迟单元402、锁存器403、第一异或门404、第二异或门405，第一异或门404和/或第二异或门405为电流模逻辑异或门，其中：
数据经过D触发器401下降沿触发后输出为Q1，同时数据经过延迟单元402后得到延迟后的数据DATA_D，这两路信号送入异或门XOR404作用后产生代表时钟与数据相位关系的误差信号ERROR，另外，Q1信号经过锁存器403延迟半个时钟周期，得到信号Q2，Q1和Q2信号送入异或门XOR405作用后产生与数据翻转相关的参考信号REFERENCE，误差信号与参考信号送入电荷泵(可选)&滤波器103得到VCO的控制电压，从而控制VCO输出的时钟相位。
第一异或门404包括第一偏置电流源电路，该第一偏置电流源电路输出可调的第一偏置电流，用于控制第一异或门404输出的误差信号的幅度；
第二异或门405包括第二偏置电流源电路，该第二偏置电流源电路输出可调的第二偏置电流，用于控制第二异或门输出的参考信号的幅度。
其中，第一异或门和第二异或门可以都是包括可调偏置电流源电路的电流模逻辑异或门，也可以只有其中一个是包括可调偏置电流源电路的电流模逻辑异或门，另一个是包括电流不可调的偏置电流源电路的异或门。
电流模逻辑异或门的结果参见图5。图5是一个电流模逻辑的异或门XOR500，其输出为两个输入信号的异或运算，输出信号的幅度(单端)由电流源Ibias501和电阻R502的乘积所决定。由于相位调整作用在鉴相器中，远离VCO模块，故可以避免对VCO引入噪声。
图5所示电路的工作原理如下：当输入端A与B同时为高或者同时为低时，总有M5、M2或者M6、M3同时导通，从而把输出端OUT拉低，另外总有MI与M5以及M6与M4不同时导通，从而输出端OUT_N被拉高，因而当输入相同时电路输出为低。当A与B不同的时候，比如A为高，B为低，此时M5、M1打开把OUT_N拉低，而由于M2和M6关断，导致OUT被拉高，从而输出为高；当A为低、B为高时，M4、M6打开把OUT_N拉低，而M3、M5关断，导致OUT被拉高，输出为高。
图6是理想情况下最佳采样时的时钟数据相位关系以及误差信号ERROR和参考信号REFERENCE的输出波形，其中IERR和IREF分别为产生误差信号和参考信号的偏置电流源产生的偏置电流，此时IERR＝IREF。假设存在固定相差如图7中的701所示，此时时钟领先数据Toffset。由等效偏差电流源Ioffset在一个周期内产生的偏差电压为Ioffset*(T/2-Toffset)，本发明提出两种方法来在异或门中抵消这部分的偏差。第一个方法如图7中的702所示，可以在保证参考信号幅度不变的情况下，减小误差信号的幅度，使得下面的关系式得到满足，即调整第一偏置电流，满足下式：
ΔIERRR1*T/2＝Ioffset*(T/2-Toffset)＝IERRR1*Toffset＝CONT  (1)
只要上式满足，那么在环路锁定时就可以满足最佳采样的条件。上式表示的含意是从电压平均值的效果来看，由于Ioffset所导致的在相位差Toffset内所产生的电压平均值(应该要除以周期T才是真正的平均值，但式(1)中每一项都要除以T所以相当于都不乘)Ioffset*(T/2-Toffset)，可以用IERRR*Toffset来等效，而这部分的电压的平均值也可以通过调整误差信号的幅度，产生ΔIERRR*T/2来等效，上述这些量在整个锁相环环路锁定的时候应该是一个常量，用CONT表示。ΔIERR表示第一偏置电流源电路相位调整后的电流减去相位调整前的电流大小的值，即相位调整前后的电流变化量，R1表示第一偏置电流源电路负载电阻，IERR为调整前的第一偏置电流，T为时钟信号的周期。另外，也可以保持误差信号幅度不变，增大参考信号的幅度，按如下方式调整第二偏置电流：
ΔIREFR2*T/2＝Ioffset*(T/2-Toffset)＝IERRR1*Toffset＝CONT
其中，所述ΔIERR为调整后的第二偏置电流和调整前的第二偏置电流之间的差值，R2是第二偏置电流源电路的负载电阻。
第二种方法是如图8中的802所示，误差信号和参考信号分别减小和增加相同的幅度，使下述关系式得到满足：
2*ΔIERRR1*T/2＝2*ΔIREFR2*T/2＝Ioffset*(T/2-Toffset)＝IERRR1*Toffset＝CONT  (2)
只要上式满足，那么在环路锁定时同样可以满足最佳采样的条件。
当然，误差信号减小和参考信号增加的幅度可以不一样，需要保证误差信号所减小的电压幅度的平均值减去参考信号的所增加的电压幅度的平均值等于由Ioffset所引起的那部分电压的平均值。
另外一种存在相差的情况是时钟落后，如图9中的901所示，此时时钟落后数据Toffset。由等效偏差电流源Ioffset在一个周期内产生的偏差电压为Ioffset*(T/2+Toffset)。如图9中的902所示，可以在保证参考信号幅度不变的情况下，增加误差信号的幅度，使得下面的关系式得到满足：
ΔIERRR1*T/2＝Ioffset*(T/2+Toffset)＝IERRR1*Toffset＝CONT  (3)
只要上式满足，那么在环路锁定时就可以满足最佳采样的条件。
同理，也可以保持误差信号幅度不变，减小参考信号的幅度，按如下方式调整第二偏置电流：
ΔIREFR2*T/2＝Ioffset*(T/2+Toffset)＝IERRR1*Toffset＝CONT
其中，所述ΔIREF为调整后的第二偏置电流和调整前的第二偏置电流之间的差值，R2是第二偏置电流源电路的负载电阻。
另外，如图10中的1002所示，误差信号和参考信号分别增加和减小相同的幅度，使下述关系式得到满足：
2*ΔIERRR1*T/2＝2*ΔIREFR2*T/2＝Ioffset*(T/2+Toffset)＝IERRR1*Toffset＝CONT  (4)
只要上式满足，那么在环路锁定时同样可以满足最佳采样的条件。
当然，误差信号增加的幅度和参考信号减小的幅度可以不一样，需要保证误差信号所增加的电压幅度的平均值减去参考信号的所减小的电压幅度的平均值等于由Ioffset所引起的那部分电压的平均值。
其中R1可以等于R2，也可以不等。图7、8、9、10中R1＝R2＝R。
其中，第一异或门和/或第二异或门中的偏置电流源电路可基于如下电路实现：
该偏置电流源电路包括多个并联的电流源，以及多个开关单元，每个开关单元控制一个电流源的连通或断开。一种具体实现方式如图11所示。
图11是发明所提出针对上述两种调整方法的基于开关阵列的离散式相位调整电路框图。如图11所示，电路主要由镜像电流源Ir，Isse，Isse0，Isse1，...，Issen，开关阵列1101组成，用以构成产生误差信号的异或门XOR的偏置电流源IERR满足关系式：
IERR＝Isse+ADJ[0]*Isse0+ADJ[1]*Isse1+…+ADJ[n]*Issen    (5)
从而，通过开关阵列ADJ[0]到ADJ[n]的打开、闭合，可以步进地调整产生误差信号的异或门XOR的偏置电流源IERR的大小，从而达到本发明所提出的调整误差信号的幅度从而调整VCO反馈时钟的相位的目的。当然，该方法也可以用于产生参考信号的异或门XOR的偏置电流源IREF，或者同时应用于产生误差信号的异或门XOR的偏置电流源IERR和产生参考信号的异或门XOR的偏置电流源IREF，达到相位调整的目的。这种结构所要求的精度越高则需要的开关阵列越多。
为了进一步减小所需要的开关阵列，并实现真正意义上的最佳采样，本发明进一步提出第一偏置电流源电路和第二偏置电流源电路的另一种实现方式如下：
所述第一偏置电流源电路包括：1个离散电流源I10，N个离散电流源I11至I1N，I10至I1N构成所述第一偏置电流源电路的N+1个并联支路；
所述第二偏置电流源包括：1个离散电流源I20，N个离散电流源I21至I2N，I20至I2N构成所述第二偏置电流源电路的N+1个并联支路；耦合开关阵列K1至KN，其中，KKj控制离散电流源I1j和I2j，且使得I1j连通时，I2j断开，I1j断开时，I2j连通；
所述第一偏置电流源电路和所述第二偏置电流源电路通过连续相位调整单元相连，所述连续相位调整单元用于输出由差分电压控制的可变的两路电流，其中一路作为所述第一偏置电流源电路的一并联支路，另一路作为所述第二偏置电流源电路的一并联支路，所述两路电流大小相等，方向相反，控制所述第一偏置电流和所述第二偏置电流产生大小相等，方向相反的变化。
上述电路的一种实现方式如图12所示，以N＝2为例进行说明。图12主要包括耦合开关阵列1201，连续相位调整单元1202。其中，耦合开关阵列1201控制IERR和IREF中的离散电流源I01和I02，具体工作时要求耦合开关阵列1201能够控制左边IERR中的离散电流源I01打开时右边IREF中的离散电流源I01关闭，反之，当左边IERR中的离散电流源I01关闭时右边IREF中的离散电流源I01打开。同样，对两边的离散电流源I02也有同样的要求。这样可以保证本发明所提出的第二种相位调整方法得到满足，使相位得到粗调。相位的连续调整由连续相位调整单元1202来实现。
连续相位调整单元1202是一个推拉式的电流陀电流镜。V1、V2差分地控制电流Iss流过两条支路，然后通过两外的两个镜像管在Ierr_adj和Iref_adj上产生差分的两路电流输出，从而使IERR和IREF实现电流等量、反相地变化，使得误差信号和参考信号的幅度能够朝反方向变化。由于下面两对镜像管匹配，使得下述关系式(6)得到满足，而且Ierr_adj和Iref_adj受差分控制电压V1和V2的控制，朝相反的方向发生连续的且等量的变化，从而上述电路可以实现误差信号与参考信号幅度的连续调整，从而保证本发明所提出的第二种相位调整方法得到满足，使相位得到连续调整。其中，差分控制电压V1和V2的产生可以通过外部电路施加，也可以通过芯片内部自适应的方法产生，比如通过检测及判断所恢复数据的误比特率来产生一对差分控制电压。
Ierr_adj+Iref_adj＝Iss  (6)
ΔIERR＝ΔIREF          (7)
图12所示的连续相位调整单元仅为示例，其他能产生大小相等、方向相反的两路电流的电路也在本发明的保护范围内。
当然，图11、图12所示的可调偏置电流源电路仅为示例，本发明对此不作限定。其他结构的可调偏置电流源也在本发明的保护范围内。
采用图12所示调整方法，可以有效的减小所需要的开关阵列的数量，并能够实现真正的最佳采样，还有可能做成自适应的最佳采样，即时钟与数据恢复系统通过对恢复出来的数据的误比特率高低的判断产生控制信号，对图12中的V1、V2进行调整，从而达到最佳采样，使恢复出来的数据的误比特率达到所要求的范围。
本发明还提供一种时钟与数据恢复系统，该时钟与数据恢复系统包括本发明所述的鉴相器。
本发明还提供一种相位调整方法，应用于本发明所述的时钟与数据恢复系统，包括：
当时钟信号领先或落后数据信号时，调整所述第一异或门的第一偏置电流和/或第二异或门的第二偏置电流。
其中，所述调整步骤包括：当所述时钟信号领先或落后所述数据信号Toffset时，保持参考信号幅度不变，按如下方式调整所述第一偏置电流，减小或增加误差信号的幅度：
ΔIERRR1*T/2＝IERRR1*Toffset
其中，IERR为调整前的第一偏置电流，ΔIERR为调整后的第一偏置电流和调整前的第一偏置电流之间的差值，所述T为时钟信号的周期，R1是第一偏置电流源电路的负载电阻；
或者，保持误差信号幅度不变，按如下方式调整所述第二偏置电流，增加或减小参考信号的幅度：
ΔIREFR2*T/2＝IERRR1*Toffset
其中，所述ΔIREF为调整后的第二偏置电流和调整前的第二偏置电流之间的差值，R2是第二偏置电流源电路的负载电阻。
其中，所述调整步骤包括：当时钟信号领先或落后数据信号Toffset时，按如下方式调整第一偏置电流，减小或增加误差信号的幅度：
2*ΔIERRR1*T/2＝IERRR1*Toffset
其中，所述IERR为调整前的第一偏置电流，ΔIERR为调整后的第一偏置电流和调整前的第一偏置电流之间的差值，所述T为时钟信号的周期，R1是第一偏置电流源电路的负载电阻；
以及，按如下方式调整第二偏置电流，增加或减小参考信号的幅度，且参考信号增加或减小的幅度等于误差信号减小或增加的幅度：
2*ΔIREFR2*T/2＝IERRR1*Toffset
其中，所述ΔIREF为调整后的第二偏置电流和调整前的第二偏置电流之间的差值，R2是第二偏置电流源电路的负载电阻。其中，所述R1＝R2。当然，R1和R2也可以不等。

Claims (10)

1.一种鉴相器，所述鉴相器包括：触发器、延迟单元、与触发器相连的锁存器、与触发器和延迟单元相连的第一异或门，与触发器和锁存器相连的第二异或门，所述鉴相器用于接收数据信号和时钟信号，输出代表所述时钟信号和所述数据信号相位关系的误差信号，以及，与所述数据信号翻转相关的参考信号，其特征在于， 
所述第一异或门为电流模逻辑异或门，所述第一异或门包括第一偏置电流源电路，所述第一偏置电流源电路输出可调的第一偏置电流，用于控制所述第一异或门输出的所述误差信号的幅度； 
和/或，所述第二异或门为电流模逻辑异或门，所述第二异或门包括第二偏置电流源电路，所述第二偏置电流源电路输出可调的第二偏置电流，用于控制所述第二异或门输出的所述参考信号的幅度；其中， 
所述第一偏置电流源电路或第二偏置电流源电路包括： 
多个并联的电流源，以及多个开关单元，每个开关单元控制一个电流源的连通或断开。 
2.如权利要求1所述的鉴相器，其特征在于，所述鉴相器还包括连续相位调整单元，所述第一偏置电流源电路和所述第二偏置电流源电路通过连续相位调整单元相连，其中： 
所述第一偏置电流源电路包括：1个离散电流源I10，N个离散电流源I11至I1N，I10至I1N构成所述第一偏置电流源电路的N+1个并联支路； 
所述第二偏置电流源包括：1个离散电流源I20，N个离散电流源I21至I2N，I20至I2N构成所述第二偏置电流源电路的N+1个并联支路；耦合开关阵列K1至KN，其中，Kj控制离散电流源I1j和I2j，且使得I1j连通时，I2j断开，I1j断开时，I2j连通； 
所述连续相位调整单元用于输出由差分电压控制的可变的两路电流，其中一路作为所述第一偏置电流源电路的一并联支路，另一路作为所述第二偏置电流源电路的一并联支路，所述两路电流大小相等，方向相反，控制所述 第一偏置电流和所述第二偏置电流产生大小相等，方向相反的变化。 
3.如权利要求1所述的鉴相器，其特征在于， 
所述第一异或门，用于当时钟信号领先或落后数据信号Toffset时，按如下方式调整第一偏置电流源电路输出的第一偏置电流，减小或增加误差信号的幅度： 
ΔIERRR1*T/2＝IERRR1*Toffset
其中，IERR为调整前的第一偏置电流，ΔIERR为调整后的第一偏置电流和调整前的第一偏置电流之间的差值，所述T为时钟信号的周期，R1是第一偏置电流源电路的负载电阻； 
所述第二异或门，用于当时钟信号领先或落后数据信号Toffset时，保持参考信号幅度不变； 
或者， 
所述第一异或门，用于当时钟信号领先或落后数据信号Toffset时，保持误差信号幅度不变； 
所述第二异或门，用于当时钟信号领先或落后数据信号Toffset时，按如下方式调整第二偏置电流源电路输出的第二偏置电流，增加或减小参考信号的幅度： 
ΔIREFR2*T/2＝IERRR1*Toffset
其中，所述ΔIREF为调整后的第二偏置电流和调整前的第二偏置电流之间的差值，R2是第二偏置电流源电路的负载电阻。 
4.如权利要求1或2所述的鉴相器，其特征在于， 
所述第一异或门，用于当时钟信号领先或落后数据信号Toffset时，按如下方式调整第一偏置电流，减小或增加误差信号的幅度： 
2*ΔIERRR1*T/2＝IERRR1*Toffset
其中，所述IERR为调整前的第一偏置电流，ΔIERR为调整后的第一偏置电流和调整前的第一偏置电流之间的差值，所述T为时钟信号的周期，R1是第 一偏置电流源电路的负载电阻； 
所述第二异或门，用于当时钟信号领先或落后数据信号Toffset时，按如下方式调整第二偏置电流，增加或减小参考信号的幅度，且参考信号增加或减小的幅度等于误差信号减小或增加的幅度： 
2*ΔIREFR2*T/2＝IERRR1*Toffset
其中，所述ΔIERR为调整后的第二偏置电流和调整前的第二偏置电流之间的差值，R2是第二偏置电流源电路的负载电阻。 
5.如权利要求4所述的鉴相器，其特征在于，所述R1＝R2。 
6.一种时钟与数据恢复系统，其特征在于，所述时钟与数据恢复系统包括如权利要求1至2任一所述的鉴相器。 
7.一种相位调整方法，应用于如权利要求6所述的时钟与数据恢复系统，其特征在于，包括： 
当时钟信号领先或落后数据信号时，调整所述第一异或门的第一偏置电流和/或第二异或门的第二偏置电流。 
8.如权利要求7所述的方法，其特征在于， 
所述调整步骤包括：当所述时钟信号领先或落后所述数据信号Toffset时，保持参考信号幅度不变，按如下方式调整所述第一偏置电流，减小或增加误差信号的幅度： 
ΔIERRR1*T/2＝IERRR1*Toffset
其中，IERR为调整前的第一偏置电流，ΔIERR为调整后的第一偏置电流和调整前的第一偏置电流之间的差值，所述T为时钟信号的周期，R1是第一偏置电流源电路的负载电阻； 
或者，保持误差信号幅度不变，按如下方式调整所述第二偏置电流，增加或减小参考信号的幅度： 
ΔIREFR2*T/2＝IERRR1*Toffset 
其中，所述ΔIREF为调整后的第二偏置电流和调整前的第二偏置电流之间 的差值，R2是第二偏置电流源电路的负载电阻。 
9.如权利要求7所述的方法，其特征在于， 
所述调整步骤包括：当时钟信号领先或落后数据信号Toffset时，按如下方式调整第一偏置电流，减小或增加误差信号的幅度： 
2*ΔIERRR1*T/2＝IERRR1*Toffset
其中，所述IERR为调整前的第一偏置电流，ΔIERR为调整后的第一偏置电流和调整前的第一偏置电流之间的差值，所述T为时钟信号的周期，R1是第一偏置电流源电路的负载电阻； 
以及，按如下方式调整第二偏置电流，增加或减小参考信号的幅度，且参考信号增加或减小的幅度等于误差信号减小或增加的幅度： 
2*ΔIREFR2*T/2＝IERRR1*Toffset
其中，所述ΔIREF为调整后的第二偏置电流和调整前的第二偏置电流之间的差值，R2是第二偏置电流源电路的负载电阻。 
10.如权利要求9所述的方法，其特征在于，所述R1＝R2。 
CN2010102451708A 2010-07-26 2010-07-26 一种时钟与数据恢复系统、相位调整方法及鉴相器 Active CN102347765B (zh)

Priority Applications (5)

Application Number Priority Date Filing Date Title
CN2010102451708A CN102347765B (zh) 2010-07-26 2010-07-26 一种时钟与数据恢复系统、相位调整方法及鉴相器
AU2011285387A AU2011285387B2 (en) 2010-07-26 2011-04-18 Clock and data recovery system, phase adjusting method, and phasedetector
US13/575,595 US8624630B2 (en) 2010-07-26 2011-04-18 Clock and data recovery system, phase adjusting method, and phasedetector
EP11811753.0A EP2515441B1 (en) 2010-07-26 2011-04-18 Clock and data recovery system, phase adjusting method, and phasedetector
PCT/CN2011/072954 WO2012013051A1 (zh) 2010-07-26 2011-04-18 时钟与数据恢复系统、相位调整方法及鉴相器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2010102451708A CN102347765B (zh) 2010-07-26 2010-07-26 一种时钟与数据恢复系统、相位调整方法及鉴相器

Publications (2)

Publication Number Publication Date
CN102347765A CN102347765A (zh) 2012-02-08
CN102347765B true CN102347765B (zh) 2013-10-16

Family

ID=45529393

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2010102451708A Active CN102347765B (zh) 2010-07-26 2010-07-26 一种时钟与数据恢复系统、相位调整方法及鉴相器

Country Status (5)

Country Link
US (1) US8624630B2 (zh)
EP (1) EP2515441B1 (zh)
CN (1) CN102347765B (zh)
AU (1) AU2011285387B2 (zh)
WO (1) WO2012013051A1 (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102843130B (zh) * 2012-09-18 2014-10-08 北京大学 基于cml逻辑的相位检测器
JP2014140100A (ja) * 2013-01-21 2014-07-31 Sony Corp 位相比較回路及びデータ受信装置
CN103762945A (zh) * 2014-01-20 2014-04-30 复旦大学 一种相位可调的精确正交压控振荡器电路
US9288019B2 (en) * 2014-07-03 2016-03-15 Intel Corporation Apparatuses, methods, and systems for jitter equalization and phase error detection
CN108390675B (zh) * 2018-05-15 2024-02-02 南京德睿智芯电子科技有限公司 一种异或门鉴相器
CN111371430B (zh) * 2018-12-26 2023-08-08 深圳市中兴微电子技术有限公司 一种矢量合成移相器和矢量合成移相方法
CN113364278B (zh) * 2020-04-08 2022-07-12 澜起电子科技(昆山)有限公司 开关电流源电路及开关电流源快速建立方法
CN112202426B (zh) * 2020-10-16 2024-05-10 中国科学院微电子研究所 应用于多速率的高线性度的相位插值器及采用其的电路
CN116027842B (zh) * 2023-03-24 2023-06-23 长鑫存储技术有限公司 功率控制电路、存储器及电子设备
CN117254894B (zh) * 2023-11-20 2024-03-19 西安智多晶微电子有限公司 自动校正高速串行信号采样相位的方法、装置及电子设备

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5799048A (en) * 1996-04-17 1998-08-25 Sun Microsystems, Inc. Phase detector for clock synchronization and recovery
US7409027B1 (en) * 2002-06-14 2008-08-05 Cypress Semiconductor Corp. System and method for recovering a clock using a reduced rate linear phase detector and voltage controlled oscillator
CN101572527A (zh) * 2009-06-09 2009-11-04 中国人民解放军国防科学技术大学 高速高抖动容限的随机数据线性鉴相器电路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6847789B2 (en) 2000-02-17 2005-01-25 Broadcom Corporation Linear half-rate phase detector and clock and data recovery circuit
US6538475B1 (en) * 2000-03-15 2003-03-25 Intel Corporation Phase detector
US6509801B1 (en) * 2001-06-29 2003-01-21 Sierra Monolithics, Inc. Multi-gigabit-per-sec clock recovery apparatus and method for optical communications
US7092474B2 (en) * 2001-09-18 2006-08-15 Broadcom Corporation Linear phase detector for high-speed clock and data recovery
US7386085B2 (en) 2002-05-30 2008-06-10 Broadcom Corporation Method and apparatus for high speed signal recovery
US7286625B2 (en) * 2003-02-07 2007-10-23 The Regents Of The University Of California High-speed clock and data recovery circuit
US7057418B1 (en) * 2004-04-13 2006-06-06 Applied Micro Circuits Corporation High speed linear half-rate phase detector
JP4081067B2 (ja) * 2004-11-08 2008-04-23 富士通株式会社 位相比較器及び位相比較器を有する半導体装置
US7609798B2 (en) * 2004-12-29 2009-10-27 Silicon Laboratories Inc. Calibrating a phase detector and analog-to-digital converter offset and gain
US7173494B2 (en) * 2005-01-20 2007-02-06 Avago Technologies General Ip (Singapore) Pte. Ltd. Method and system for operating a feedback system for a voltage controlled oscillator that involves correcting for offset related to the feedback system

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5799048A (en) * 1996-04-17 1998-08-25 Sun Microsystems, Inc. Phase detector for clock synchronization and recovery
US7409027B1 (en) * 2002-06-14 2008-08-05 Cypress Semiconductor Corp. System and method for recovering a clock using a reduced rate linear phase detector and voltage controlled oscillator
CN101572527A (zh) * 2009-06-09 2009-11-04 中国人民解放军国防科学技术大学 高速高抖动容限的随机数据线性鉴相器电路

Also Published As

Publication number Publication date
US8624630B2 (en) 2014-01-07
CN102347765A (zh) 2012-02-08
WO2012013051A1 (zh) 2012-02-02
EP2515441B1 (en) 2017-11-22
EP2515441A1 (en) 2012-10-24
AU2011285387A1 (en) 2012-08-23
US20120293226A1 (en) 2012-11-22
AU2011285387B2 (en) 2013-09-19
EP2515441A4 (en) 2015-01-21

Similar Documents

Publication Publication Date Title
CN102347765B (zh) 一种时钟与数据恢复系统、相位调整方法及鉴相器
US10263761B2 (en) Clock and data recovery having shared clock generator
CN104539285A (zh) 数据时钟恢复电路
US20030091139A1 (en) System and method for adjusting phase offsets
US20030081709A1 (en) Single-ended IO with dynamic synchronous deskewing architecture
US10523413B2 (en) Non-transitory machine readable medium for clock recovery
US10277389B2 (en) Phase detectors for clock and data recovery
CN102611440B (zh) 基于门控振荡器的超高速突发模式时钟恢复电路
CN103973300B (zh) 鉴频鉴相器电路
US8208596B2 (en) System and method for implementing a dual-mode PLL to support a data transmission procedure
CN104065380A (zh) 锁相环以及时钟和数据恢复电路
CN102769455A (zh) 高速输入输出接口及其接收电路
US9112655B1 (en) Clock data recovery circuitry with programmable clock phase selection
US8964880B2 (en) Reduction in power supply induced jitter on a SerDes transmitter
Prete et al. A 100mW 9.6 Gb/s transceiver in 90nm CMOS for next-generation memory interfaces
US20080116949A1 (en) Wideband dual-loop data recovery DLL architecture
US6995618B1 (en) VCO feedback loop to reduce phase noise
CN108988853B (zh) 数字辅助锁定电路
US8456205B2 (en) Phase-frequency comparator and serial transmission device
CN108988854B (zh) 锁相环电路
Frans et al. A 1-4 Gbps quad transceiver cell using PLL with gate-current leakage compensator in 90nm CMOS
US20080111599A1 (en) Wideband dual-loop data recovery DLL architecture
CN115664414A (zh) 一种时钟数据恢复电路、处理芯片、显示设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1164560

Country of ref document: HK

C14 Grant of patent or utility model
GR01 Patent grant
REG Reference to a national code

Ref country code: HK

Ref legal event code: GR

Ref document number: 1164560

Country of ref document: HK

TR01 Transfer of patent right

Effective date of registration: 20221117

Address after: 518055 Zhongxing Industrial Park, Liuxian Avenue, Xili street, Nanshan District, Shenzhen City, Guangdong Province

Patentee after: SANECHIPS TECHNOLOGY Co.,Ltd.

Address before: 518057 Ministry of justice, Zhongxing building, South Science and technology road, Nanshan District hi tech Industrial Park, Shenzhen, Guangdong

Patentee before: ZTE Corp.

TR01 Transfer of patent right