CN101572527A - 高速高抖动容限的随机数据线性鉴相器电路 - Google Patents

高速高抖动容限的随机数据线性鉴相器电路 Download PDF

Info

Publication number
CN101572527A
CN101572527A CNA2009100436433A CN200910043643A CN101572527A CN 101572527 A CN101572527 A CN 101572527A CN A2009100436433 A CNA2009100436433 A CN A2009100436433A CN 200910043643 A CN200910043643 A CN 200910043643A CN 101572527 A CN101572527 A CN 101572527A
Authority
CN
China
Prior art keywords
unit
data
output
phase detector
input data
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA2009100436433A
Other languages
English (en)
Inventor
张民选
石大勇
李少青
马卓
赵振宇
陈怒兴
陈吉华
方粮
徐炜遐
唐李红
白创
李俊丰
刘梅
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National University of Defense Technology
Original Assignee
National University of Defense Technology
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National University of Defense Technology filed Critical National University of Defense Technology
Priority to CNA2009100436433A priority Critical patent/CN101572527A/zh
Publication of CN101572527A publication Critical patent/CN101572527A/zh
Pending legal-status Critical Current

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Manipulation Of Pulses (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种高速高抖动容限的随机数据线性鉴相器电路。传统随机数据线性鉴相器电路由两个触发器和两个异或门组成，两个异或门分别表征输出时钟与输入数据相位差的error信号和表征输入数据跳变密度的ref信号。由于触发器存在延时，使得在时钟上升沿对齐输入数据位的正中间时，error信号脉宽与ref信号不相等且不同步。本发明在传统线性鉴相器结路的基础上增加了一个延时匹配单元和一个锁存器，并将其中一个D触发器拆分为两个级联的锁存器，解决了error信号脉宽与ref信号不相等和不同步的问题，可以有效增大输入数据抖动容限，降低输出信号的抖动，可以适用于吉赫兹以上速率的高速系统。

Description

高速高抖动容限的随机数据线性鉴相器电路
技术领域
本发明主要涉及到时钟数据恢复电路技术领域，特指一种高速高抖动容限的随机数据线性鉴相器电路。
背景技术
在高速串行传输电路或同步光纤通信电路的设计过程中，通常需要在接收端加一个时钟数据恢复电路，从接收到的嵌入在随机不归零格式(NRZ)的数据流中恢复出时钟信号以实现同步操作，为了能精确的实现时钟与数据的同步操作，在时钟数据恢复电路的第一级都会采用一个能鉴别时钟和输入数据之间相位差的电路，称为鉴相器电路，如果鉴相器电路不够精确，恢复的时钟和数据就会产生抖动，不能够达到完全同步，导致电路性能下降甚至不能正常工作。
传统的线性鉴相器电路结构如图1所示，该电路主要由两个D触发器和两个异或门组成。其工作原理为：输入数据通过两个级联的D触发器Reg1，Reg2后分别与输入数据本身进行异或操作，产生表征时钟与输入数据相位差的error信号和表征输入数据跳变密度的ref信号，同时Reg2还产生与时钟同步的重定时数据，Reg1采用正沿触发，Reg2采用负沿触发。为了满足输入数据的抖动容限，要求在时钟上升沿对齐输入数据位的正中间时，ref信号与error信号的输出的脉冲宽度相等。图2为传统线性鉴相器的模拟结果，虽然输出的ref信号与error信号的脉冲宽度相等，但是输出不同步，而且在吉赫兹以上速率的高速应用中，由于输出数据和第一个触发器的输出相对于时钟边沿有一个D触发器的延时而输入数据没有任何延时，这将导致error信号脉宽要大于ref信号脉宽，如前面所述，由于error信号与ref信号输出不同步和异或门两个输入延迟差的存在，大大降低了输入数据的抖动容限，还加大了输出数据的抖动，无法达到同步操作，降低了整个电路的性能，甚至使电路不能正常工作。
发明内容
本发明要解决的问题就在于：针对现有技术存在的技术问题，本发明提供了一种结构简单、适用于吉赫兹以上速率，可以有效增大输入数据抖动容限的随机数据线性鉴相器电路。
为解决上述技术问题，本发明提出的解决方案为一种高速高抖动容限的随机数据线性鉴相器电路，其特征在于：它包括一个D触发器单元M1、三个锁存器单元L1、L2、L3，一个延迟匹配单元M1和两个异或门单元X1、X2。所述高速高抖动容限的随机数据线性鉴相器电路采用D触发器单元M1作为输入级，D触发器单元M1的输入为随机数据和时钟信号，采用时钟上升沿触发，输出连接到第一锁存器单元L1和第二异或门单元X2的A端，第一锁存器单元L1在时钟信号的低电平对输入数据透明，高电平保持，输出连接到第二锁存器单元L2和第一异或门单元X1的B端，第二锁存器单元L2在时钟信号的高电平对输入数据透明，低电平保持，输出连接到第一异或门单元X1的A端，延迟匹配单元M1输入为任意数据信号，输出连接到第二异或门X2的B端，第三锁存器单元L3与第二锁存器单元L2完全相同，在时钟信号的高电平对输入数据透明，低电平保持，输出为重定时数据，第一异或门单元X1输出为表征数据跳变密度的参考信号ref，第二异或门单元X2输出为时钟与输入数据之间的相位差。
与现有技术相比，本发明的优点就在于：
1、结构简单：本发明中提出的电路结构只是在原有技术基础上增加了一个延时匹配单元和一个锁存器，并将一个D触发器分为两个级联的锁存器，可见结构并不复杂。
2、性能优良：虽然本发明提出的结构很简单，但是，本发明中提出的电路却可以适用于吉赫兹带宽以上的高速应用，并可以有效增大输入数据抖动容限，降低输出信号的抖动，这是现有技术所不可比拟的。
3、有效地降低了设计复杂度。
附图说明
图1是传统的线性鉴相器电路的示意图；
图2是传统的线性鉴相器电路模拟结果示意图；
图3是本发明的线性鉴相器电路原理示意图；
图4是本发明在吉赫兹以上速率的随机数据输入和时钟信号输入的条件下的模拟结果示意图。
具体实施方式
以下将结合附图和具体实施例对本发明做进一步详细说明。
如图3所示，本发明的高速高抖动容限的随机数据线性鉴相器电路，它包括一个D触发器单元M1，三个锁存器单元L1、L2、L3，一个延迟匹配单元M1和两个异或门单元X1、X2。采用D触发器单元M1作为输入级，M1的输入为任意数据和时钟信号，采用时钟上升沿触发，输出连接到第一锁存器单元L1和第二异或门单元X2的A端，第一锁存器单元L1在时钟信号的低电平对输入数据透明，高电平保持，输出连接到第二锁存器单元L2和第一异或门单元X1的B端，第二锁存器单元L2在时钟信号的高电平对输入数据透明，低电平保持，输出连接到第一异或门单元X1的A端，延迟匹配单元M1输入为任意数据信号，输出连接到第二异或门X2的B端，第三锁存器单元L3与第二锁存器单元L2完全相同，在时钟信号的高电平对输入数据透明，低电平保持，输出为重定时数据，第一异或门单元X1输出为表征数据跳变密度的参考信号ref，第二异或门单元X2输出为时钟与输入数据之间的相位差。该电路的工作原理如图3所示，在输入数据与第一个异或门输入之间插入一个延时单元，匹配D触发器的延时，使得时钟上升沿对齐输入数据位的正中间时，输出的error信号与ref信号宽度相等，且输出同步。将图1中的触发器改为两个锁存器单元，加上一个锁存器单元作为判决电路，一是为了使两个异或门输入负载相等，加大输出线性相位误差范围；二是为了降低error信号与ref信号之间的相位偏差。
如图4所示，本发明在吉赫兹以上速率的随机数据输入和时钟信号输入的条件下的模拟结果。可以看见，本发明提出的高速高抖动容限的随机数据线性鉴相器电路与图1电路相比，在时钟上升沿对齐输入数据位的正中间时，消除了输出的error和ref信号不同步和脉宽不相等的问题，有效地增大了输入数据的抖动容限，降低了输出数据的抖动，增大了线性相位误差范围，完全满足吉赫兹以上的高速率应用要求。

Claims (1)

1、一种高速高抖动容限的随机数据线性鉴相器电路，其特征在于：
它包括一个D触发器单元(M1)，三个锁存器单元(L1)、(L2)、(L3)，一个延迟匹配单元(M1)和两个异或门单元(X1、X2)；所述高速高抖动容限的随机数据线性鉴相器电路采用D触发器单元(M1)作为输入级，D触发器单元(M1)的输入为任意数据和时钟信号，采用时钟上升沿触发，输出连接到第一锁存器单元(L1)和第二异或门单元(X2)的(A)端，第一锁存器单元(L1)在时钟信号的低电平对输入数据透明，高电平保持，输出连接到第二锁存器单元(L2)和第一异或门单元(X1)的(B)端，第二锁存器单元(L2)在时钟信号的高电平对输入数据透明，低电平保持，输出连接到第一异或门单元(X1)的(A)端，延迟匹配单元(M1)输入为任意数据信号，输出连接到第二异或门(X2)的(B)端，第三锁存器单元(L3)与第二锁存器单元(L2)完全相同，在时钟信号的高电平对输入数据透明，低电平保持，输出为重定时数据，第一异或门单元(X1)输出为表征数据跳变密度的参考信号(ref)，第二异或门单元(X2)输出为时钟与输入数据之间的相位差。
CNA2009100436433A 2009-06-09 2009-06-09 高速高抖动容限的随机数据线性鉴相器电路 Pending CN101572527A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CNA2009100436433A CN101572527A (zh) 2009-06-09 2009-06-09 高速高抖动容限的随机数据线性鉴相器电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CNA2009100436433A CN101572527A (zh) 2009-06-09 2009-06-09 高速高抖动容限的随机数据线性鉴相器电路

Publications (1)

Publication Number Publication Date
CN101572527A true CN101572527A (zh) 2009-11-04

Family

ID=41231779

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA2009100436433A Pending CN101572527A (zh) 2009-06-09 2009-06-09 高速高抖动容限的随机数据线性鉴相器电路

Country Status (1)

Country Link
CN (1) CN101572527A (zh)

Cited By (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011054242A1 (zh) * 2009-11-05 2011-05-12 中兴通讯股份有限公司 鉴相器及锁相环电路
CN102281060A (zh) * 2011-04-02 2011-12-14 长沙景嘉微电子有限公司 一种应用于时钟数据恢复的鉴相器电路
CN102347765A (zh) * 2010-07-26 2012-02-08 中兴通讯股份有限公司 一种时钟与数据恢复系统、相位调整方法及鉴相器
CN103259539A (zh) * 2012-02-02 2013-08-21 联发科技股份有限公司 相位频率检测器
CN103391072A (zh) * 2012-05-10 2013-11-13 扬智科技股份有限公司 用来检测时脉抖动的检测电路
CN106018962A (zh) * 2016-05-23 2016-10-12 广东工业大学 一种信号间相位差为0到2π的自动数字鉴相电路及系统
CN106505999A (zh) * 2016-07-06 2017-03-15 上海兆芯集成电路有限公司 相位侦测器
CN106571804A (zh) * 2015-10-09 2017-04-19 张伟林 高阻型数字鉴相器输出级的标准型接口电路
CN106656460A (zh) * 2016-11-22 2017-05-10 浙江大学 一种针对密码芯片电磁脉冲故障分析的防御装置
CN108362990A (zh) * 2016-12-28 2018-08-03 电子科技大学 片内高速信号抖动测试电路及方法
RU2665241C1 (ru) * 2017-10-13 2018-08-28 Геннадий Сендерович Брайловский Способ подстройки частоты и фазовый детектор
CN109314506A (zh) * 2016-06-02 2019-02-05 高通股份有限公司 低时钟功率数据门控触发器
CN112187257A (zh) * 2020-10-16 2021-01-05 广西师范大学 一种高速低抖动数据同步鉴相器
CN112702043A (zh) * 2021-03-24 2021-04-23 上海海栎创科技股份有限公司 一种双向去毛刺电路
CN112840593A (zh) * 2018-12-21 2021-05-25 华为技术有限公司 一种跨时钟域处理电路
CN113726349A (zh) * 2021-07-30 2021-11-30 珠海亿智电子科技有限公司 一种降低抖动的数据发送器

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2011054242A1 (zh) * 2009-11-05 2011-05-12 中兴通讯股份有限公司 鉴相器及锁相环电路
CN102347765B (zh) * 2010-07-26 2013-10-16 中兴通讯股份有限公司 一种时钟与数据恢复系统、相位调整方法及鉴相器
CN102347765A (zh) * 2010-07-26 2012-02-08 中兴通讯股份有限公司 一种时钟与数据恢复系统、相位调整方法及鉴相器
CN102281060A (zh) * 2011-04-02 2011-12-14 长沙景嘉微电子有限公司 一种应用于时钟数据恢复的鉴相器电路
CN102281060B (zh) * 2011-04-02 2012-09-26 长沙景嘉微电子股份有限公司 一种应用于时钟数据恢复的鉴相器电路
CN103259539A (zh) * 2012-02-02 2013-08-21 联发科技股份有限公司 相位频率检测器
CN103259539B (zh) * 2012-02-02 2015-11-25 联发科技股份有限公司 相位频率检测器
CN103391072A (zh) * 2012-05-10 2013-11-13 扬智科技股份有限公司 用来检测时脉抖动的检测电路
CN103391072B (zh) * 2012-05-10 2016-03-16 扬智科技股份有限公司 用来检测时脉抖动的检测电路
CN106571804A (zh) * 2015-10-09 2017-04-19 张伟林 高阻型数字鉴相器输出级的标准型接口电路
CN106571804B (zh) * 2015-10-09 2023-08-11 张伟林 高阻型数字鉴相器输出级的标准型接口电路
CN106018962A (zh) * 2016-05-23 2016-10-12 广东工业大学 一种信号间相位差为0到2π的自动数字鉴相电路及系统
CN106018962B (zh) * 2016-05-23 2017-06-30 广东工业大学 一种信号间相位差为0到2π的自动数字鉴相电路及系统
CN109314506A (zh) * 2016-06-02 2019-02-05 高通股份有限公司 低时钟功率数据门控触发器
CN106505999A (zh) * 2016-07-06 2017-03-15 上海兆芯集成电路有限公司 相位侦测器
CN106505999B (zh) * 2016-07-06 2019-04-05 上海兆芯集成电路有限公司 相位侦测器
CN106656460A (zh) * 2016-11-22 2017-05-10 浙江大学 一种针对密码芯片电磁脉冲故障分析的防御装置
CN108362990A (zh) * 2016-12-28 2018-08-03 电子科技大学 片内高速信号抖动测试电路及方法
RU2665241C1 (ru) * 2017-10-13 2018-08-28 Геннадий Сендерович Брайловский Способ подстройки частоты и фазовый детектор
CN112840593A (zh) * 2018-12-21 2021-05-25 华为技术有限公司 一种跨时钟域处理电路
US11296709B2 (en) 2018-12-21 2022-04-05 Huawei Technologies Co., Ltd. Cross-clock-domain processing circuit
CN112840593B (zh) * 2018-12-21 2022-05-13 华为技术有限公司 一种跨时钟域处理电路
CN112187257A (zh) * 2020-10-16 2021-01-05 广西师范大学 一种高速低抖动数据同步鉴相器
CN112702043A (zh) * 2021-03-24 2021-04-23 上海海栎创科技股份有限公司 一种双向去毛刺电路
CN113726349A (zh) * 2021-07-30 2021-11-30 珠海亿智电子科技有限公司 一种降低抖动的数据发送器

Similar Documents

Publication Publication Date Title
CN101572527A (zh) 高速高抖动容限的随机数据线性鉴相器电路
Loh et al. A 3x9 Gb/s shared, all-digital CDR for high-speed, high-density I/O
JP3945874B2 (ja) 信号を同期する方法およびそのための構造
CN102801414B (zh) 用于半速率时钟数据恢复电路的bang-bang鉴相器
US7482841B1 (en) Differential bang-bang phase detector (BBPD) with latency reduction
CN113114229B (zh) 用于时钟数据恢复的组合式判决反馈均衡器及相位检测器
Park et al. A 4–20-Gb/s 1.87-pJ/b continuous-rate digital CDR circuit with unlimited frequency acquisition capability in 65-nm CMOS
CN101509943B (zh) 一种相位检测的方法及装置
CN103427830B (zh) 一种具有高锁定范围的半盲型过采样时钟数据恢复电路
JP2012039357A (ja) Ｃｄｒ回路、受信装置、および通信システム
CN102611440A (zh) 基于门控振荡器的超高速突发模式时钟恢复电路
CN103873047A (zh) 一种二分频器和高速多路复用器
US11271550B1 (en) Synchronous divider based on cascaded retiming
US20160019182A1 (en) Generating a parallel data signal by converting serial data of a serial data signal to parallel data
US9112489B2 (en) Sequential logic circuit and method of providing setup timing violation tolerance therefor
KR101706196B1 (ko) 위상 동기 성능을 개선한 뱅뱅 위상 검출기
JPH08506951A (ja) シングルエンド型パルス・ゲート回路
CN106067811A (zh) 一种应用于亚速率时钟数据恢复电路的Bang‑Bang鉴相器
Mukim et al. Multiwire phase encoding: A signaling strategy for high-bandwidth, low-power data movement
Tyshchenko et al. A fractional-sampling-rate ADC-based CDR with feedforward architecture in 65nm CMOS
van der Wel et al. A 1.2–6 Gb/s, 4.2 pJ/Bit Clock & Data Recovery Circuit With High Jitter Tolerance in 0.14$\mu $ m CMOS
US9350335B1 (en) Single stage latency combined multiplexer and latch circuit
Hwang et al. Dual-band CDR using a half-rate linear phase detector
Suresh et al. Low-power, low-latency transceiver design using d-TGMS flip-flop for on-chip interconnects
Shringarpure et al. A clock phase adjustment circuit for synchronizing multiple high-speed DEMUXs

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Open date: 20091104