CN106571804A - 高阻型数字鉴相器输出级的标准型接口电路 - Google Patents

高阻型数字鉴相器输出级的标准型接口电路 Download PDF

Info

Publication number
CN106571804A
CN106571804A CN201510644884.9A CN201510644884A CN106571804A CN 106571804 A CN106571804 A CN 106571804A CN 201510644884 A CN201510644884 A CN 201510644884A CN 106571804 A CN106571804 A CN 106571804A
Authority
CN
China
Prior art keywords
switch
inh
output
state
interface circuit
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510644884.9A
Other languages
English (en)
Other versions
CN106571804B (zh
Inventor
张伟林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201510644884.9A priority Critical patent/CN106571804B/zh
Publication of CN106571804A publication Critical patent/CN106571804A/zh
Application granted granted Critical
Publication of CN106571804B publication Critical patent/CN106571804B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Use Of Switch Circuits For Exchanges And Methods Of Control Of Multiplex Exchanges (AREA)
  • Manipulation Of Pulses (AREA)

Abstract

本发明是作为在申请中《标准化设计高阻型数字鉴相器的结构原理方案》这一发明专利对象鉴相器的标准型接口电路，其方框图为图1。电路的工作原理以INH为有效屏蔽方式为例说明如下：各个门电路是作为数字开关形式存在的，当INH即数字开关的控端信号为有效时各个开关处于断开状态，数字开关的输出为常态值。这个常态值作为配对n或p型场效应管开关的控端信号确保场效应管开关处于断开状态，即鉴相器输出为高阻态值。当INH为无效时各个开关处于导通状态，数字开关的输出根据其自身定义为输入信号的正相态值或反相态值。通过常态值与n或p型场效应管开关的配对特征确保二个场效应管开关中一个处于导通状态，另一个处于断开状态，实现鉴相器输出为相对应的“H”或“L”态值。

Description

高阻型数字鉴相器输出级的标准型接口电路
技术领域
本发明中的标准型接口电路是作为发明名称为《标准化设计高阻型数字鉴相器的结构原理方案》中对象鉴相器的标准型接口电路。
本发明所涉及的电路形式不仅适合于通用型数字或模拟IC芯片组建数字鉴相器，更适合应用于集成化电路设计的高阻型数字鉴相器电路中。
背景技术
现有高阻型数字鉴相器仅有一种形式，其中之一型号为74HC4046的IC内部电路如图1所示，内中鉴相器2即为高阻型数字鉴相器。对于任何一个鉴相器都存在着二个输入信号，在该鉴相器中采用了从输入到输出二个独立的信号处理变换通道。由此，所产生的其中之一问题是其输出端控制方式仅仅适用于特定信号处理变换形式的鉴相器而并不适用于不同种类型鉴相器一个通用型输出端接口电路的设计需求。
发明内容
a. 适用的高阻型鉴相器
本发明的标准型接口电路为如图2所示的《标准化设计高阻型数字鉴相器的结构原理方案》中对象鉴相器，为该图中框A内输出部分电路，具体实现形式的方框图如图3所示。具体实现电路中包含了OR+、NOR+、AND+、NAND+四种门电路，其中各个门电路如果输入信号INH(INH)改用图2所示鉴相器内部提供的其反相输入信号INH(INH)，则可以去除图3所示电路中虚框内的反相器形成相同于OR+、NOR+、AND+、NAND+标记的四种门电路。具体电路形式如图4所示，与与(或)门和与(或)非门一起完整的门电路真值表为表1所记内容。
表1 标准型接口电路中的门电路真值表
INH为INH的反相信号，以下同
注：输入信号改INH(INH)为INH(INH)时输出值并未发生变化，屏蔽有效中信号是指对应的输入信号
b. 标准型接口电路I
采用二选一模拟开关方式的标准型接口电路I为图5所示，内中标号为1的接口电路是直接采用通用型数字IC模拟开关，其中之一型号为74HC4053。
c. 标准型接口电路II
采用了运算放大器/电压比较器的标准型接口电路II为图6所示，内中标号为1图中的运算放大器/电压比较器为内置INH(INH)功能端。
d. 标准型接口电路III
采用了数字开关方式。根据二个输入信号a与INH，和其反相端输入信号a与INH(注：规定正相与反相这对信号的形成并不存在有着相同种类的门电路在数量上有差异)的四种组合形式，分为INH有效、a=1时PDo=Vcc，INH有效、a=0时PDo=Vcc，INH有效、a=1时PDo=Vcc，INH有效、a=0时PDo=Vcc这四种不同的标准型接口电路III，各自对应于图7-图10中的电路。
附图说明
图1是摘录自该芯片厂商的数据手册，其输入输出信号间关系的定义如下：
a. COMPIN上升边沿先于SIGIN到达则鉴相器输出端与地相接直到SIGIN上升边沿到达为止。
b. SIGIN上升边沿先于COMPIN到达则鉴相器输出端与电源Vcc相接直到COMPIN上升边沿到达为止。
c. 上述相位误差检出结束后鉴相器输出端处于高阻状态。
图2中框A内输出电路即为本发明处理对象的标准型接口电路。作为标准型接口电路，““H”态形成检出”的输出信号a与“高阻态形成检出”的输出信号INH是标准型接口电路的标配输入信号，a反相信号a与INH反相信号INH并不属于标配输入信号。
图3为标准型接口电路的方框图，内中各个符号及功能说明如下：
a. 标识为1,2的门电路：门电路的功能类似于一个数字开关，开关的控端输入为INH信号，有本相与反相二种可供选择。根据门电路的类型不同，当控端输入为有效屏蔽置位信号时，开关断开输出为一个规定的常态；当控端输入为非有效屏蔽置位信号时，开关导通，由门电路功能的规定正相输出或者反相输出输入信号a。输入信号a也有本相与反相二种可供选择，同时一些形成信号a的器件同时提供信号a的反相输出，也可供连接之用，如虚线所指。
b. 标识为3,4的场效应管开关：场效应管开关的控端接各自一侧的门电路输出，由n型与p型二种场效应管开关可供选择；最终可以形成np、pn二种不同类型的组合形式。
图4为AND+,NAND+,OR+,NOR+四种门电路，其中各门电路如果输入信号INH(INH)改用图2所示鉴相器所提供的其反相输入信号INH(INH)，则可以去除虚框内反相器。
图5为标准型接口电路I，直接采用图2方框图中输出级电路形式。标号1的电路采用数字模拟开关，典型一例为的74HC4053。标号2-5的电路形式在开发LF内置于鉴相器IC中将有着重要意义，例如发明名称为《LF内置化高阻型数字鉴相器IC的设计案》中对象内置LF中含有电阻R的电路。
图6为标准型接口电路II，其中运算放大器/电压比较器拟合了图2方框图中S1二选一模拟开关的功能，同时也集合了““H”态形成检出”级功能。
图7-图10为标准型接口电路III，采用了数字开关方式。其中图7为INH(=1)有效(屏蔽)，a=1时PDo=Vcc的方式；图7为INH(=1)有效(屏蔽)，a(a=0)时PDo=Vcc的方式；图9为INH(INH=0)有效(屏蔽)，a=1时PDo=Vcc的方式；图10为INH(INH=0)有效(屏蔽)，a(a=0)时PDo=Vcc的方式。
具体实施方式
a. 数字开关的工作特征
图3中门电路作为各自的数字开关，由表1的真值可以汇总出其工作特征，以其中或门为例作说明。或门是以输入INH(=1)信号为有效屏蔽的数字开关，当INH=0时正相传输信号a，常态为“1”态，后接p型场效应管作输出开关；或门+是以输入INH(=1)信号为有效屏蔽的数字开关，当INH=0时正相传输信号a，常态为“0”态，后接n型场效应管作输出开关。数字开关的常态为何态，后接何种型场效应管作输出开关的各种门电路汇总为如下：
1) n型场效应管作输出开关：或门+，或非门，与门，与非门+；常态为“0”态。
2) p型场效应管作输出开关：或门，或非门+，与门+，与非门；常态为“1”态。
b. 标准型接口电路I
图5中标号为1的通用型数字IC是二选一模拟开关，例如74HC4053的控端a=“H”态则共端输出接Vcc即“H”态，控端a=“L”则共端输出接GND即“L”态；该芯片的控端INH=“H”则共端输出处于屏蔽状态，如果INH=“L”则共端输出处于导通状态。最终形成了一个高阻型数字鉴相器标准化输出电路的器件，即如果INH=“H”则标准型接口电路处于高阻态；如果INH=“L”一旦a=“H”则标准型接口电路输出“H”态，一旦a=“L”则标准型接口电路输出“L”态。
图5中标号为2-5各电路，适配于不同输入信号条件的标准型接口电路。如果INH=“H”则p型场效应管开关处于屏蔽状态，标准型接口电路处于高阻态；所以标号为2,3的电路属于表1中INH有效型。如果INH=“L”则n型场效应管开关处于屏蔽状态，标准型接口电路处于高阻态；所以标号为4,5的电路属于表1中INH有效型。如果INH有效型的INH输入信号为“L”态，或者INH有效型的INH输入信号为“H”态，则标准型接口电路的输出与串联场效应管开关的公端相接。此时，如果a(=1)则p型场效应管开关断开n型场效应管开关闭合，则标号为2,4的标准型接口电路的输出为“H”态，标号为3,5的标准型接口电路的输出为“L”态。如果a(=0)则p型场效应管开关闭合n型场效应管开关断开，则标号为2,4的标准型接口电路的输出为“L”态，标号为3,5的标准型接口电路的输出为“H”态。
c. 标准型接口电路II
图6中标号为1的标准型接口电路如果是INH有效型则等同于标号为2的电路，如果是INH有效型则等同于标号为3的电路。图6中的各个标准型接口电路，如果INH=“H”则p型场效应管开关处于屏蔽状态；或者如果INH=“L”则n型场效应管开关处于屏蔽状态，标准型接口电路都处于高阻态。反之，如果INH=“L”则p型场效应管开关，或者如果INH=“H”则n型场效应管开关都处于导通状态。图中电路如果a=“H”，由于运算放大器/电压比较器“+”端输入a=“H”电平值高于一个固定电平值的“-”端输入，则运算放大器/电压比较器的为“H”态；反之如果小于则运算放大器/电压比较器的为“L”态。
如果运算放大器/电压比较器“+”、“-”端接入信号对换，即“+”接一个固定电平值“-”接输入信号a，则前记结果也需要对换，即如果a=“H”则运算放大器/电压比较器的为“L”态，a=“L”则运算放大器/电压比较器的为“H”态。
d. 标准型接口电路III
1) INH=1为有效屏蔽类型的图7、图8所示电路
INH=1时：由于或门与NOR+门的输出总是为“H”，加载在p型场效应管开关的控端信号为“H”则该管开关处于断开状态；由于或非门与OR+门的输出总是为“L”，加载在n型场效应管开关的控端信号为“L”则该管开关处于断开状态；或者根据表1或门类(或门、NOR+门、或非门、OR+门)控端输入为有效屏蔽置位信号时，开关断开输出为一个规定的常态即或门与NOR+门的“H”与或非门与OR+门的“L”。最终鉴相器输出PDo端处于高阻状态，符合高阻型数字鉴相器的输出设计规定。
INH=0时：根据表1或门类控端输入为非有效屏蔽置位信号时，开关导通，或门类门电路的输出是由输入信号a及a的状态所决定的。
1. a=1即a=0时：
对于图7中与GND相接的p型场效应管开关的控端信号即或门的输出都为“H”，n型场效应管开关的控端信号即或非门的输出为“L”，所以鉴相器输出PDo端不会与GND相连接即鉴相器输出状态不是“L”态。同时图8中与Vcc相接的场效应管开关，同样的开关控端信号加载方式，所以鉴相器输出PDo端不会与Vcc相连接即鉴相器输出状态不是“H”态。
对于图7中与Vcc相接的n型场效应管开关的控端信号即或非门、OR+门的输出都为“H”，p型场效应管开关的控端信号即NOR+门的输出为“L”，所以鉴相器输出PDo端与Vcc相连接即鉴相器输出状态为“H”态。同时图8中与GND相接的场效应管开关，同样的开关控端信号加载方式，所以鉴相器输出PDo端与GND相连接即鉴相器输出状态为“L”态。
2. a=0即a=1时：
由于属于前记1款项的交换输入条件，所以对于图7所示电路的结果是鉴相器输出状态为“L”态；对于图8所示电路的结果是鉴相器输出状态为“H”态。
2) INH=0为有效屏蔽类型的图9、图10所示电路
INH=0时：由于与门与NAND+门的输出总是为“L”，加载在n型场效应管开关的控端信号为“L”则该管开关处于断开状态；由于与非门与AND+门的输出总是为“H”，加载在p型场效应管开关的控端信号为“H”则该管开关处于断开状态；或者根据表1与门类(与门、NAND+门、与非门、AND+门)控端输入为有效屏蔽置位信号时，开关断开输出为一个规定的常态即与门与NAND+门的“L”和与非门与AND+门的“H”。最终鉴相器输出PDo端处于高阻状态，符合高阻型数字鉴相器的输出设计规定。
INH=1时：根据表1与门类控端输入为非有效屏蔽置位信号时，开关导通，与门类门电路的输出是由输入信号a及a的状态所决定的。
1. a=1即a=0时：
对于图9中与GND相接的p型场效应管开关的控端信号即与非门与AND+门的输出都为“H”，n型场效应管开关的控端信号即NAND+门的输出为“L”，所以鉴相器输出PDo端不会与GND相连接即鉴相器输出状态不是“L”态。同时图10中与Vcc相接的场效应管开关，同样的开关控端信号加载方式，所以鉴相器输出PDo端不会与Vcc相连接即鉴相器输出状态不是“H”态。
对于图9中与Vcc相接的n型场效应管开关的控端信号即与门的输出都为“H”，p型场效应管开关的控端信号即与非门的输出为“L”，所以鉴相器输出PDo端与Vcc相连接即鉴相器输出状态为“H”态。同时图10中与GND相接的场效应管开关，同样的开关控端信号加载方式，所以鉴相器输出PDo端与GND相连接即鉴相器输出状态为“L”态。
2. a=0即a=1时：
由于属于前记1款项的交换输入条件，所以对于图9所示电路的结果是鉴相器输出状态为“L”态；对于图10所示电路的结果是鉴相器输出状态为“H”态。
综合以上内容，基于图3的标准型接口电路方框图下图5-图10所示的电路，可以作为图2方框图所示的高阻型数字鉴相器其输出的标准型接口电路。
备注：
1. 发明专利申请中的《标准化设计高阻型数字鉴相器的结构原理方案》是本发明专利申请的发明人与申请人为同一人，在同一申请日提交的一组发明专利申请文件。
发明专利申请中的《LF内置化高阻型数字鉴相器IC的设计案》是本发明专利申请的发明人与申请人为同一人，在同一申请日提交的一组发明专利申请文件。

Claims (3)

1.标准型接口电路I即二选一开关方式类型类各实现电路形式。
2.标准型接口电路II即运算放大器/电压比较器方式类型类各实现电路形式。
3.标准型接口电路III即数字开关方式类型类各实现电路形式。
CN201510644884.9A 2015-10-09 2015-10-09 高阻型数字鉴相器输出级的标准型接口电路 Active CN106571804B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201510644884.9A CN106571804B (zh) 2015-10-09 2015-10-09 高阻型数字鉴相器输出级的标准型接口电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201510644884.9A CN106571804B (zh) 2015-10-09 2015-10-09 高阻型数字鉴相器输出级的标准型接口电路

Publications (2)

Publication Number Publication Date
CN106571804A true CN106571804A (zh) 2017-04-19
CN106571804B CN106571804B (zh) 2023-08-11

Family

ID=58507300

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510644884.9A Active CN106571804B (zh) 2015-10-09 2015-10-09 高阻型数字鉴相器输出级的标准型接口电路

Country Status (1)

Country Link
CN (1) CN106571804B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108988844A (zh) * 2017-06-01 2018-12-11 张伟林 高阻型鉴相器输出级非fet开关类的标准型接口电路
CN109088632A (zh) * 2017-06-14 2018-12-25 张伟林 电平式高阻型数字鉴相器的通用设计方案

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5142555A (en) * 1990-11-13 1992-08-25 Dallas Semiconductor Corporation Phase detector
CN1663125A (zh) * 2000-07-11 2005-08-31 皮考耐提克斯公司 共振逻辑电路与低功率数字集成电路的实现
WO2006030360A1 (en) * 2004-09-14 2006-03-23 Koninklijke Philips Electronics N.V. Circuit for detecting the impedance of a load
CN101431332A (zh) * 2008-07-25 2009-05-13 华东师范大学 高速鉴相器
CN101572527A (zh) * 2009-06-09 2009-11-04 中国人民解放军国防科学技术大学 高速高抖动容限的随机数据线性鉴相器电路
CN101888244A (zh) * 2010-07-16 2010-11-17 上海集成电路研发中心有限公司 低功耗锁相环电路
US8089836B1 (en) * 2007-07-05 2012-01-03 Marvell International Ltd. Differential phase detector
CN102769455A (zh) * 2012-07-25 2012-11-07 苏州亮智科技有限公司 高速输入输出接口及其接收电路
CN103001628A (zh) * 2012-11-30 2013-03-27 清华大学深圳研究生院 高速串行接口的多相时钟产生电路中用的鉴相和启动电路
CN103840825A (zh) * 2014-03-21 2014-06-04 合肥工业大学 全数字集成电容式传感器接口电路

Patent Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5142555A (en) * 1990-11-13 1992-08-25 Dallas Semiconductor Corporation Phase detector
CN1663125A (zh) * 2000-07-11 2005-08-31 皮考耐提克斯公司 共振逻辑电路与低功率数字集成电路的实现
WO2006030360A1 (en) * 2004-09-14 2006-03-23 Koninklijke Philips Electronics N.V. Circuit for detecting the impedance of a load
US8089836B1 (en) * 2007-07-05 2012-01-03 Marvell International Ltd. Differential phase detector
CN101431332A (zh) * 2008-07-25 2009-05-13 华东师范大学 高速鉴相器
CN101572527A (zh) * 2009-06-09 2009-11-04 中国人民解放军国防科学技术大学 高速高抖动容限的随机数据线性鉴相器电路
CN101888244A (zh) * 2010-07-16 2010-11-17 上海集成电路研发中心有限公司 低功耗锁相环电路
CN102769455A (zh) * 2012-07-25 2012-11-07 苏州亮智科技有限公司 高速输入输出接口及其接收电路
CN103001628A (zh) * 2012-11-30 2013-03-27 清华大学深圳研究生院 高速串行接口的多相时钟产生电路中用的鉴相和启动电路
CN103840825A (zh) * 2014-03-21 2014-06-04 合肥工业大学 全数字集成电容式传感器接口电路

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108988844A (zh) * 2017-06-01 2018-12-11 张伟林 高阻型鉴相器输出级非fet开关类的标准型接口电路
CN109088632A (zh) * 2017-06-14 2018-12-25 张伟林 电平式高阻型数字鉴相器的通用设计方案

Also Published As

Publication number Publication date
CN106571804B (zh) 2023-08-11

Similar Documents

Publication Publication Date Title
CN105680834B (zh) 一种高速低功耗的动态比较器
US9935635B2 (en) Systems and methods involving pseudo complementary output buffer circuitry/schemes, power noise reduction and/or other features
US8410818B1 (en) High speed communication interface with an adaptive swing driver to reduce power consumption
CN105471409B (zh) 具有共享反相器的低面积触发器
CN105701046A (zh) 集成电路
CN101924540B (zh) 一种差分时域比较器电路
Kumar et al. Design of 2T XOR gate based full adder using GDI technique
CN106571804A (zh) 高阻型数字鉴相器输出级的标准型接口电路
CN100499369C (zh) 应用于集成电路的噪声滤波器
CN106571812A (zh) 标准化设计高阻型数字鉴相器的结构原理方案
CN104935321B (zh) 输入输出阻抗校正电路与方法
US6353343B1 (en) ISI-rejecting differential receiver
CN103310853B (zh) 一种带内建自测试的电源开关电路
CN106953618B (zh) 一种增强型cmos施密特电路
CN209572001U (zh) 一种信号传输管的驱动电路和电平转换电路
EP2464009B1 (en) Differential signal termination circuit
CN109104182A (zh) 一种快速低功耗单端接口
CN209267548U (zh) 一种快速低功耗单端接口
US6917221B2 (en) Method and apparatus for enhancing the soft error rate immunity of dynamic logic circuits
CN109450436A (zh) 一种信号传输管的驱动电路和电平转换电路
Kawar et al. A 10 Gbps loss of signal detector for high-speed AC-coupled serial transceivers in 28nm CMOS technology
US5880606A (en) Programmable driver circuit for multi-source buses
CN207200682U (zh) 双向接口电路
JPS628818B2 (zh)
CN112039502A (zh) 一种将正弦波转换为ttl或lvttl电平方波的电路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant