CN108988844A - 高阻型鉴相器输出级非fet开关类的标准型接口电路 - Google Patents

高阻型鉴相器输出级非fet开关类的标准型接口电路 Download PDF

Info

Publication number
CN108988844A
CN108988844A CN201710401844.0A CN201710401844A CN108988844A CN 108988844 A CN108988844 A CN 108988844A CN 201710401844 A CN201710401844 A CN 201710401844A CN 108988844 A CN108988844 A CN 108988844A
Authority
CN
China
Prior art keywords
switch
output
state
phase discriminator
type
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201710401844.0A
Other languages
English (en)
Inventor
张伟林
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Individual
Original Assignee
Individual
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Individual filed Critical Individual
Priority to CN201710401844.0A priority Critical patent/CN108988844A/zh
Publication of CN108988844A publication Critical patent/CN108988844A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/0175—Coupling arrangements; Interface arrangements
    • H03K19/0185—Coupling arrangements; Interface arrangements using field effect transistors only
    • H03K19/018507—Interface arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K19/00—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits
    • H03K19/20—Logic circuits, i.e. having at least two inputs acting on one output; Inverting circuits characterised by logic function, e.g. AND, OR, NOR, NOT circuits
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • Mathematical Physics (AREA)
  • Electronic Switches (AREA)

Abstract

本发明是作为在申请中《标准化设计高阻型数字鉴相器的结构原理方案》这一发明专利对象鉴相器的标准型接口电路，其方框图为图1。电路的工作原理以INH为有效屏蔽方式为例说明如下：各个门电路是作为数字开关形式存在的，当INH即数字开关的控端信号为有效时各个开关处于断开状态，数字开关的输出为常态值。这个常态值作为配对0型或1型开关的控端信号确保0/1型开关处于断开状态，即鉴相器输出为高阻态值。当INH为无效时各个开关处于导通状态，数字开关的输出根据其自身定义为输入信号的正相态值或反相态值。通过常态值与0/1型开关的配对特征确保二个0/1型开关中一个处于导通状态，另一个处于断开状态，实现鉴相器输出为相对应的“H”或“L”态值。

Description

高阻型鉴相器输出级非FET开关类的标准型接口电路
技术领域
本发明中的标准型接口电路是作为专利申请号为201510644901.9的《标准化设计高阻型数字鉴相器的结构原理方案》中对象鉴相器非FET开关类的标准型接口电路。
本发明所涉及的电路形式不仅适合于通用型数字IC芯片组建数字鉴相器，也适合应用于集成化电路设计的高阻型数字鉴相器电路中。
背景技术
现有高阻型数字鉴相器仅有一种形式，其中之一型号为74HC4046的IC内部电路如图1所示，内中鉴相器2即为高阻型数字鉴相器。对于任何一个鉴相器都存在着二个输入信号，在该鉴相器中采用了从输入到输出二个独立的信号处理变换通道。由此，所产生的其中之一问题是其输出端控制方式仅仅适用于特定信号处理变换形式的鉴相器而并不适用于不同种类型鉴相器一个通用型输出端接口电路的设计需求。
发明内容
本发明的非FET开关类标准型接口电路为如图2所示专利申请号为201510644901.9的《标准化设计高阻型数字鉴相器的结构原理方案》中对象鉴相器，为该图中框A内输出部分电路，具体实现形式的方框图如图3所示。非FET开关分为1型开关与0型开关二种，具体可以为继电器，光素子开关，还有其他具有FET开关特性的开关。1型开关的控端即箭印端的信号为“H(1)”时，开关闭合；控端信号为“L(0)”时，开关断开。而0型开关的控端即箭印端的信号为“L(0)”时，开关闭合；控端信号为“H(1)”时，开关断开。包括控端信号形成电路的具体实现电路中也包含了OR+、NOR+、AND+、NAND+四种门电路，其中各个门电路如果输入信号INH(INH)改用图2所示鉴相器内部提供的其反相输入信号INH(INH)，则可以移除图3所示电路中虚框内的反相器直接短接形成相同于OR+、NOR+、AND+、NAND+标记的四种门电路。具体电路形式如图4所示，与与(或)门和与(或)非门一起完整的门电路真值表为表1所记内容。
表1 标准型接口电路中的门电路真值表
INH为INH的反相信号，以下同
注：输入信号改INH(INH)为INH(INH)时输出值并未发生变化，屏蔽有效中信号是指对应的输入信号
定义与说明
高阻型数字鉴相器是指鉴相器处理的信号符合通用型数字集成电路输入信号规格要求的信号波形即具有“H”与“L”二种态值的信号形式，鉴相器的输出规格也符合通用型数字集成电路输出信号规格要求，输出信号不仅具有“H”与“L”二种态值，还具有高阻态输出的信号形式即输出信号电平依赖于输出端外接电路的结构、输出阻抗为高阻即屏蔽输出。鉴相器的输入输出信号间关系则是根据设计时规定的定义即鉴相器内部电路的结构所决定的，其中定义一种信号的输入形式为某个态例如一种编码形式则为鉴相器的“H”态输出，与前记输入信号形式不同的一种输入形式为另一态例如不同编码一种形式则为鉴相器的“L”态输出，同时定义与前记二个信号输入形式不同的剩余全部输入形式则为鉴相器的高阻态输出。
非FET开关类标准型接口电路
采用了数字开关方式。根据二个输入信号a与INH，和其反相端输入信号a与INH(注：规定正相与反相这对信号的形成并不存在有着相同种类的门电路在数量上有差异)的四种组合形式，分为INH有效、a=1时PDo=Vcc，INH有效、a=0时PDo=Vcc，INH有效、a=1时PDo=Vcc，INH有效、a=0时PDo=Vcc这四种不同的标准型接口电路，各自对应于图5-图8中的电路。
附图说明
图1是摘录自该芯片厂商的数据手册，其输入输出信号间关系的定义如下：
a.COMPIN上升边沿先于SIGIN到达则鉴相器输出端与地相接直到SIGIN上升边沿到达为止。
b.SIGIN上升边沿先于COMPIN到达则鉴相器输出端与电源Vcc相接直到COMPIN上升边沿到达为止。
c.上述相位误差检出结束后鉴相器输出端处于高阻状态。
图2中框A内输出电路即为本发明处理对象的标准型接口电路。作为标准型接口电路，““H”态形成检出”的输出信号a与“高阻态形成检出”的输出信号INH是标准型接口电路的标配输入信号，a反相信号a与INH反相信号INH并不属于标配输入信号。
图3为标准型接口电路的方框图，内中各个符号及功能说明如下：
a.标识为1,2的门电路：门电路的功能类似于一个数字开关，开关的控端输入为INH信号，有本相与反相二种可供选择。根据门电路的类型不同，当控端输入为有效屏蔽置位信号时，开关断开输出为一个规定的常态；当控端输入为非有效屏蔽置位信号时，开关导通，由门电路功能的规定正相输出或者反相输出输入信号a。输入信号a也有本相与反相二种可供选择，同时一些形成信号a的器件同时提供信号a的反相输出，也可供连接之用，如虚线所指。
b.标识为3,4的非FET开关：开关的控端接各自一侧的门电路输出，由0型与1型二种非FET开关可供选择；最终可以形成00、01、10、11四种不同类型的组合形式。
图4为AND+,NAND+,OR+,NOR+四种门电路，其中各门电路如果输入信号INH(INH)改用图2所示鉴相器所提供的其反相输入信号INH(INH)，则可以去除虚框内反相器。
图5-图8为非FET开关类标准型接口电路，采用了数字开关方式。其中图5为INH(=1)有效(屏蔽)，a=1时PDo=Vcc的方式；图6为INH(=1)有效(屏蔽)，a(a=0)时PDo=Vcc的方式；图7为INH(INH=0)有效(屏蔽)，a=1时PDo=Vcc的方式；图8为INH(INH=0)有效(屏蔽)，a(a=0)时PDo=Vcc的方式。
具体实施方式
数字开关的工作特征
图3中门电路作为各自的数字开关，由表1的真值可以汇总出其工作特征，以其中或门为例作说明。或门是以输入INH(=1)信号为有效屏蔽的数字开关，当INH=0时正相传输信号a，常态为“1”态，后接1型开关作输出开关；或门+是以输入INH(=1)信号为有效屏蔽的数字开关，当INH=0时正相传输信号a，常态为“0”态，后接0型开关作输出开关。数字开关的常态为何态，后接何种非FET开关作输出开关的各种门电路汇总为如下：
a.0型开管作输出开关：或门+，或非门，与门，与非门+；常态为“0”态。
b.1型开管作输出开关：或门，或非门+，与门+，与非门；常态为“1”态。
INH=1为有效屏蔽类型的图5、图6所示电路
INH=1时：由于或门与NOR+门的输出总是为“H”，加载在0型开关的控端信号为“H”则该管开关处于断开状态；由于或非门与OR+门的输出总是为“L”，加载在1型开关的控端信号为“L”则该管开关处于断开状态；或者根据表1或门类(或门、NOR+门、或非门、OR+门)控端输入为有效屏蔽置位信号时，开关断开输出为一个规定的常态即或门与NOR+门的“H”与或非门与OR+门的“L”。最终鉴相器输出PDo端处于高阻状态，符合高阻型数字鉴相器的输出设计规定。
INH=0时：根据表1或门类控端输入为非有效屏蔽置位信号时，开关导通，或门类门电路的输出是由输入信号a及a的状态所决定的。
1.a=1即a=0时：
对于图5中与GND相接的0型开关的控端信号即或门的输出都为“H”，1型开关的控端信号即或非门的输出为“L”，所以鉴相器输出PDo端不会与GND相连接即鉴相器输出状态不是“L”态。同时图6中与Vcc相接的0/1型开关，同样的开关控端信号加载方式，所以鉴相器输出PDo端不会与Vcc相连接即鉴相器输出状态不是“H”态。
对于图5中与Vcc相接的1型开关的控端信号即或非门、OR+门的输出都为“H”，0型开关的控端信号即NOR+门的输出为“L”，所以鉴相器输出PDo端与Vcc相连接即鉴相器输出状态为“H”态。同时图6中与GND相接的0/1型开关，同样的开关控端信号加载方式，所以鉴相器输出PDo端与GND相连接即鉴相器输出状态为“L”态。
2.a=0即a=1时：
由于属于前记款项的交换输入条件，所以对于图5所示电路的结果是鉴相器输出状态为“L”态；对于图6所示电路的结果是鉴相器输出状态为“H”态。
INH=0为有效屏蔽类型的图7、图8所示电路
INH=0时：由于与门与NAND+门的输出总是为“L”，加载在1型开关的控端信号为“L”则该管开关处于断开状态；由于与非门与AND+门的输出总是为“H”，加载在0型开关的控端信号为“H”则该管开关处于断开状态；或者根据表1与门类(与门、NAND+门、与非门、AND+门)控端输入为有效屏蔽置位信号时，开关断开输出为一个规定的常态即与门与NAND+门的“L”和与非门与AND+门的“H”。最终鉴相器输出PDo端处于高阻状态，符合高阻型数字鉴相器的输出设计规定。
INH=1时：根据表1与门类控端输入为非有效屏蔽置位信号时，开关导通，与门类门电路的输出是由输入信号a及a的状态所决定的。
1.a=1即a=0时：
对于图7中与GND相接的0型开关的控端信号即与非门与AND+门的输出都为“H”，1型开关的控端信号即NAND+门的输出为“L”，所以鉴相器输出PDo端不会与GND相连接即鉴相器输出状态不是“L”态。同时图8中与Vcc相接的场效应管开关，同样的开关控端信号加载方式，所以鉴相器输出PDo端不会与Vcc相连接即鉴相器输出状态不是“H”态。
对于图7中与Vcc相接的1型开关的控端信号即与门的输出都为“H”，0型开关的控端信号即与非门的输出为“L”，所以鉴相器输出PDo端与Vcc相连接即鉴相器输出状态为“H”态。同时图8中与GND相接的场效应管开关，同样的开关控端信号加载方式，所以鉴相器输出PDo端与GND相连接即鉴相器输出状态为“L”态。
2.a=0即a=1时：
由于属于前记款项的交换输入条件，所以对于图7所示电路的结果是鉴相器输出状态为“L”态；对于图8所示电路的结果是鉴相器输出状态为“H”态。
综合以上内容，基于图3的标准型接口电路方框图下图5-图8所示的电路，可以作为图2方框图所示的高阻型数字鉴相器其输出的标准型接口电路。

Claims (2)

1.《说明书》第3条发明内容内记载的标准型接口电路的方框图。
2.《说明书》第5条非FET开关类标准型接口电路内容内记载的对应于图5-图8所示四种不同标准型接口电路。
CN201710401844.0A 2017-06-01 2017-06-01 高阻型鉴相器输出级非fet开关类的标准型接口电路 Pending CN108988844A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201710401844.0A CN108988844A (zh) 2017-06-01 2017-06-01 高阻型鉴相器输出级非fet开关类的标准型接口电路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201710401844.0A CN108988844A (zh) 2017-06-01 2017-06-01 高阻型鉴相器输出级非fet开关类的标准型接口电路

Publications (1)

Publication Number Publication Date
CN108988844A true CN108988844A (zh) 2018-12-11

Family

ID=64501020

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201710401844.0A Pending CN108988844A (zh) 2017-06-01 2017-06-01 高阻型鉴相器输出级非fet开关类的标准型接口电路

Country Status (1)

Country Link
CN (1) CN108988844A (zh)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106571804A (zh) * 2015-10-09 2017-04-19 张伟林 高阻型数字鉴相器输出级的标准型接口电路
CN106571812A (zh) * 2015-10-09 2017-04-19 张伟林 标准化设计高阻型数字鉴相器的结构原理方案
CN106571813A (zh) * 2015-10-09 2017-04-19 张伟林 全新设计的边沿式高阻型数字鉴相器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106571804A (zh) * 2015-10-09 2017-04-19 张伟林 高阻型数字鉴相器输出级的标准型接口电路
CN106571812A (zh) * 2015-10-09 2017-04-19 张伟林 标准化设计高阻型数字鉴相器的结构原理方案
CN106571813A (zh) * 2015-10-09 2017-04-19 张伟林 全新设计的边沿式高阻型数字鉴相器

Similar Documents

Publication Publication Date Title
US7664012B2 (en) Solid-state ethernet by-pass switch circuitry
US11114052B2 (en) Common voltage feedback compensation circuit, method, and flat display device
US9209807B2 (en) Differential receiver, electronic device and industrial device including the same, and method of receiving differential signal
CN111130516B (zh) 具有减少漏电流的高电压保护的开关电路
CN105680835A (zh) 应用于rs-485接收端的迟滞比较器
CN107204610A (zh) 驱动电路
US11264963B1 (en) Input buffer circuit
CN108988844A (zh) 高阻型鉴相器输出级非fet开关类的标准型接口电路
US11531070B2 (en) Short detection circuit
CN109739801B (zh) 一种mcu芯片与soc芯片之间的串口电平转换电路
CN106571804A (zh) 高阻型数字鉴相器输出级的标准型接口电路
US20200007141A1 (en) Spectrally efficient digital logic (sedl) analog to digital converter (adc)
EP2464009B1 (en) Differential signal termination circuit
EP1311089A2 (en) Data bus fault detection circuit and method
CN204807641U (zh) 电子负载检测电路及具有电子负载检测功能的控制系统
CN105182805B (zh) 可配置的集成电路、控制装置和用于配置的方法
TW202241049A (zh) 訊號處理電路
US20050063478A1 (en) Circuit arrangement and method for producing a dual-rail signal
WO2020006221A2 (en) Spectrally efficient digital logic (sedl) analog to digital converter (adc)
CN105281720B (zh) 轨对轨比较电路与其方法
CN114679168A (zh) 输入缓冲器电路
TWI712808B (zh) 半導體裝置
CN107210064B (zh) 一种信号处理电路
KR20230107865A (ko) 셀프-바이어스드 차동 송신기
JP2024062636A (ja) 半導体集積回路

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination