CN100499369C - 应用于集成电路的噪声滤波器 - Google Patents

应用于集成电路的噪声滤波器 Download PDF

Info

Publication number
CN100499369C
CN100499369C CNB2004100085167A CN200410008516A CN100499369C CN 100499369 C CN100499369 C CN 100499369C CN B2004100085167 A CNB2004100085167 A CN B2004100085167A CN 200410008516 A CN200410008516 A CN 200410008516A CN 100499369 C CN100499369 C CN 100499369C
Authority
CN
China
Prior art keywords
integrated circuit
noise filter
input
voltage
input buffer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
CNB2004100085167A
Other languages
English (en)
Other versions
CN1578136A (zh
Inventor
小池秀治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Winbond Electronics Corp
Original Assignee
Winbond Electronics Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Winbond Electronics Corp filed Critical Winbond Electronics Corp
Publication of CN1578136A publication Critical patent/CN1578136A/zh
Application granted granted Critical
Publication of CN100499369C publication Critical patent/CN100499369C/zh
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03H—IMPEDANCE NETWORKS, e.g. RESONANT CIRCUITS; RESONATORS
    • H03H19/00—Networks using time-varying elements, e.g. N-path filters
    • H03H19/008—Networks using time-varying elements, e.g. N-path filters with variable switch closing time

Landscapes

  • Networks Using Active Elements (AREA)
  • Manipulation Of Pulses (AREA)
  • Logic Circuits (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

本发明涉及噪声滤波器，具体的讲为一种应用于集成电路的噪声滤波器，为了解决现有技术中噪声介于VDD与VSS之间无法防止噪声的问题，设于一集成电路的一输入接脚与一输入缓冲器的一输入端之间，该噪声滤波器包含：一互补型金属氧化物半导体反向器，该互补型金属氧化物半导体反向器的一输入端及一输出端分别电连接该输入接脚与该输入缓冲器的该输入端；一第一电容器，是设于该集成电路的一第一电源端与该互补型金属氧化物半导体反向器的该输出端之间；以及一第二电容器，是设于该集成电路的一第二电源端与该互补型金属氧化物半导体反向器的该输出端之间。本发明的有益效果在于，可用来避免因外部的电磁干扰所造成的大规模集成电路机能故障。

Description

应用于集成电路的噪声滤波器
技术领域
本发明涉及一种噪声滤波器，尤其涉及一种应用于集成电路的噪声滤波器。
技术背景
众所周知，电动机或断路器所产生的外部电磁噪声会在LSI(大规模集成电路，Large Scale Integration)的电源线与讯号上造成一个尖峰波形的噪声，这将影响并导致LSI功能失效。为避免问题发生，习知的技术为在LSI的输入接脚和输入缓冲器之间加入一个噪声滤波器以避免噪声干扰。
图1所示为习用的噪声滤波器，噪声滤波器12设于LSI11的输入接脚13与输入缓冲器14之间，由电阻器121与电容器122所构成，其中电阻器121连接着输入接脚13与输入缓冲器14，而电容器则插在输入缓冲器14与第二电源端VSS之间。
如果噪声脉冲是从输入接脚13与VSS之间所产生的，则该噪声脉冲将会被噪声滤波器12所吸收并且让输入缓冲器14完全不会侦测到任何噪声的存在。
假设图1中LSI11的VDD与VSS之间的电压准位保持不变，而且阻尼电路(RCNetwork)的时间常数(Time Constant)又够大的话，则习用的噪声滤波器12将可使LSI 11不会发生机能故障；然而一旦有以下的任何情况发生，习用的噪声滤波器12对于先进的LSI则不适用：
1.万一噪声介于VDD与VSS之间，则图1的噪声滤波器并无法防止该噪声。
2.高阻抗的多晶硅(P-si，Poly Silicon)在深次微米大规模集成电路(DSM，Deep Sub-micro LSI)的内部不易制作。
当时脉周期很短，即频率很高的时候，受限于制程，电容通常无法做地很大，致使时间常数并无法设计地够大。
发明内容
本发明的目的是根据上述习用技术的缺点，改变习用噪声滤波器的架构，利用MOS晶体管以及电容器组成一应用于集成电路的噪声滤波器，来改善习用的噪声滤波器无法有效过滤噪声而造成LSI机能失效的缺点，其不仅具备高输入阻抗，可以获得较大的时间常数，并且能有效排除来自VDD与VSS间的噪声，以确保LSI的正常运作。
为达到上述目的，本发明提出一种应用于集成电路的噪声滤波器，是设于一集成电路的一输入接脚与一输入缓冲器的一输入端之间，其包含：
一转换闸(Transfer Gate)，该转换闸包括一PMOS晶体管和一NMOS晶体管，PMOS晶体管和NMOS晶体管的源极耦合于转换闸的输入端，PMOS晶体管和NMOS晶体管的漏极耦合于转换闸的输出端，所述PMOS晶体管的闸极与所述NMOS晶体管的闸极耦合于同一电源端，所述同一电源端电压为VDD/2；
一第一电容器，是设于该集成电路的一第一电源端与该输入缓冲器的该输入端之间；以及
一第二电容器，是设于该集成电路的第二电源端与该输入缓冲器的该输入端之间。
如所述的应用于集成电路的噪声滤波器，其中该集成电路为一大规模集成电路(LSI，Large Scale Integration)。
如所述的应用于集成电路的噪声滤波器，其中该集成电路为一超大规模集成电路(VLSI，Very Large Scale Integrated Circuit)。
如所述的应用于集成电路的噪声滤波器，其中该转换闸由一N型金属氧化物半导体晶体管(NMOS Transistor)与一P型金属氧化物半导体晶体管(PMOSTransistor)并联而成。
如所述的应用于集成电路的噪声滤波器，其中该输入缓冲器为一史密特触发器(Schmitt Trigger)。
如所述的应用于集成电路的噪声滤波器，其中该第一电源端的电压为VDD。
如所述的应用于集成电路的噪声滤波器，其中该第二电源端的电压为VSS。
本发明的应用于集成电路的噪声滤波器，可用来避免因外部的电磁干扰(EMI，Electro-Magnetic Interference)所造成的大规模集成电路(LSI，Large-Scale Integration)机能故障。
附图说明
图1所示为习用的噪声滤波器电路图。
图2所示为本发明较佳实施例的噪声滤波器电路图。
图3所示为本发明另一较佳实施例的噪声滤波器电路图。
图号说明
11：LSI              12：噪声滤波器
121：电阻器          122：电容器
13：输入接脚         14：输入缓冲器
21：应用于集成电路的噪声滤波器
211：CMOS反向器      2111：PMOS晶体管
2112：NMOS晶体管
212：第一电容器      213：第二电容器
31：应用于集成电路的噪声滤波器
311：PMOS晶体管      312：NMOS晶体管
具体实施方式
本发明可藉由附图及详细说明，得以更深入的了解：
图2所示为本发明较佳实施例，其中噪声滤波器21是取代图1的噪声滤波器12。噪声滤波器21是由互补型金属氧化物半导体反向器(CMOS，Complimentary Metal Oxide Semiconductor inverter)211，以及第一电容器212和第二电容器213所构成，其中CMOS反向器211为PMOS晶体管2111与NMOS晶体管2112所组成。如图所示，CMOS反向器211的输入端是和输入接脚13藕合，而CMOS反向器211的输出端N1则与输入缓冲器14藕合。另外，第一电容器212是位于CMOS反向器211的输出端N1与LSI 11的VDD之间，而第二电容器213则是位于CMOS反向器211的输出端N1与LSI 11的VSS之间。
以下进一步探讨本发明较佳实施例在习用噪声滤波器无法有效过滤噪声的情况下，如何发挥其过滤噪声的功能：
1.当脉冲噪声是发生于VDD与VSS之间时，输入缓冲器14的输入电压会因VDD与VSS之间的电压准位而改变，这是由于输入缓冲器14的输入电压是由第一电容器212与第二电容器213对VDD和VSS之间的电压准位进行分压产生。另外输入缓冲器14的临界电压(Threshold Voltage)也会随着VDD与VSS之间的电压准位而改变，假设输入缓冲器14的临界电压为(VDD+VSS)/2，则无论VDD与VSS之间的电压准位如何改变，此临界电压都将一直保持在(VDD+VSS)/2。假设在初始状态时输入缓冲器14的输入电压准位高于临界电压，则无论噪声是否产生自VDD与VSS之间，或者VDD与VSS之间的电压准位如何改变，此输入电压准位都将一直保持高于临界电压值，如此一来噪声将不会被输入缓冲器14所侦测到。
这里所述的VDD与VSS之间的电压准位，是表示VDD与VSS两者分别为高电位(高电压准位)，另一为低电位(低电压准位)。
2.如本发明较佳实施例，是采用CMOS反向器211而非电阻器，因此无须使用如高电阻值多晶硅之类的任何高阻抗材质，因为使用CMOS晶体管取代电阻器，所以可以轻易地得到较高的阻抗，并且能在不消耗大量硅区块的情形下修改阻抗。
其中，这里的硅区块是指硅晶片被用来制成电阻的区域。
3.当时序频率很高时，我们不能使时间常数变得够大。在本发明较佳实施例中，即使应用于集成电路的噪声滤波器21的时间常数值很小，流经CMOS反向器211的NMOS晶体管2112与PMOS晶体管2111的电流将会互相补偿，如此一来即使当输入缓冲器14的输入电压与临界电压相近时，时间常数将可以变得够大。也就是说，应用于集成电路的噪声滤波器21的时间常数并非不变的常数，而是随着输入电压准位而改变。当输入电压接近VDD或VSS时，时间常数值会变得比较小；然而当输入电压准位接近输入缓冲器14的临界电压时，时间常数就会变得比较大。
本发明另一较佳实施例如图3所示的应用于集成电路的噪声滤波器31。不同于图2中使用CMOS反向器211，本发明这一较佳实施例改采转换闸(TransferGate)，即图3中的NMOS晶体管312与PMOS晶体管311，来取代图2的CMOS反向器211的功能，并在PMOS晶体管311与NMOS晶体管312的闸极加上参考电压(VDD/2)。如图所示，当输入电压值接近VDD或VSS时，PMOS晶体管311与NMOS晶体管312两者之一将会打开且阻抗值变小；但是当输入电压值接近于输入缓冲器14的临界电压时，PMOS晶体管311与NMOS晶体管312都将关闭而阻抗值变为无限大。参考电压(VDD/2)亦可采取(VDD-1.5V)加到PMOS晶体管311闸极，以及(1.5V)加到NMOS晶体管312的闸极。
本发明是舍弃一般传统电阻器，而改为利用MOS晶体管取代电阻器的功能，将可避免在使用高阻抗多晶硅时所需的额外处理程序，而且不需要较大的硅区块即可轻易地控制MOS晶体管的导电系数，以获得理想的阻抗值。
除此之外，在输入电压接近VDD或VSS时，本发明应用于集成电路的噪声滤波器的时间常数值会变得比较小；而当输入电压接近输入缓冲器的临界电压时，本发明应用于集成电路的噪声滤波器的时间常数值将变得比较大，如此一来本发明所提的应用于集成电路的噪声滤波器将可在不牺牲任何讯号频率的前提下，有效地避免噪声干扰，并维护LSI的机能以正常运作。
本发明所揭露的技术，得由熟悉本技术人士据以实施，而其前所未有的作法亦具备专利性，因此依法提出专利申请，申请专利保护范围应根据权利要求书来界定。

Claims (4)

1、一种应用于集成电路的噪声滤波器，是设于一集成电路的一输入接脚与一输入缓冲器的一输入端之间，其特征在于包含：
一转换闸，该转换闸包括一PMOS晶体管和一NMOS晶体管，PMOS晶体管和NMOS晶体管的源极耦合于转换闸的输入端，PMOS晶体管和NMOS晶体管的漏极耦合于转换闸的输出端，所述PMOS晶体管的闸极与所述NMOS晶体管的闸极耦合于同一电源端，所述同一电源端电压为高电压准位的二分之一；
一第一电容器，是设于该集成电路的一第一电源端与该输入缓冲器的该输入端之间；以及
一第二电容器，是设于该集成电路的第二电源端与该输入缓冲器的该输入端之间。
2、如权利要求1所述的应用于集成电路的噪声滤波器，其特征在于：该输入缓冲器为一史密特触发器。
3、如权利要求1所述的应用于集成电路的噪声滤波器，其特征在于：该第一电源端的电压为高电压准位。
4、如权利要求1所述的应用于集成电路的噪声滤波器，其特征在于：该第二电源端的电压为低电压准位。
CNB2004100085167A 2003-07-30 2004-03-11 应用于集成电路的噪声滤波器 Expired - Lifetime CN100499369C (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US10/630983 2003-07-30
US10/630,983 US7057450B2 (en) 2003-07-30 2003-07-30 Noise filter for an integrated circuit

Publications (2)

Publication Number Publication Date
CN1578136A CN1578136A (zh) 2005-02-09
CN100499369C true CN100499369C (zh) 2009-06-10

Family

ID=34103951

Family Applications (1)

Application Number Title Priority Date Filing Date
CNB2004100085167A Expired - Lifetime CN100499369C (zh) 2003-07-30 2004-03-11 应用于集成电路的噪声滤波器

Country Status (2)

Country Link
US (1) US7057450B2 (zh)
CN (1) CN100499369C (zh)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7199650B1 (en) * 2000-10-11 2007-04-03 Silicon Laboratories Inc. Method and apparatus for reducing interference
TW200509533A (en) * 2003-08-25 2005-03-01 Holtek Semiconductor Inc Inhibition device for high-frequency signal
DE102004037160B3 (de) * 2004-07-30 2006-03-16 Infineon Technologies Ag Verfahren und Vorrichtung zum Erzeugen eines Ausgangstaktsignals mit einer einstellbaren Phasenlage aus mehreren Eingangstaktsignalen
TWI294683B (en) * 2004-08-23 2008-03-11 Monolithic Power Systems Inc A fault protection scheme for ccfl integrated circuits
JP2007220901A (ja) * 2006-02-16 2007-08-30 Elpida Memory Inc 半導体装置
JP4615472B2 (ja) * 2006-04-03 2011-01-19 ソニー株式会社 物理量分布検出装置および撮像装置
US7782096B2 (en) * 2007-08-08 2010-08-24 Texas Instruments Incorporated Track-and-hold circuit with low distortion
US7804336B2 (en) * 2007-10-23 2010-09-28 Texas Instruments Incorporated Track-and-hold circuit with low distortion
CN101453818B (zh) * 2007-11-29 2014-03-19 杭州茂力半导体技术有限公司 放电灯的电路保护和调节装置
US10574212B2 (en) * 2017-11-21 2020-02-25 Mediatek Inc. Method and circuit for low-noise reference signal generation
US10873325B2 (en) 2018-10-12 2020-12-22 Texas Instruments Incorporated Robust noise immune, low-skew, pulse width retainable glitch-filter
JP7351576B1 (ja) * 2023-02-14 2023-09-27 秀治 小池 双方向データ伝送回路

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2564787B2 (ja) * 1983-12-23 1996-12-18 富士通株式会社 ゲートアレー大規模集積回路装置及びその製造方法
JPH0748652B2 (ja) * 1987-07-23 1995-05-24 三菱電機株式会社 半導体回路装置の入力保護装置
JP2685203B2 (ja) * 1988-02-22 1997-12-03 富士通株式会社 遅延回路
JP2951802B2 (ja) * 1992-08-07 1999-09-20 シャープ株式会社 クロック発生回路
US5329174A (en) * 1992-10-23 1994-07-12 Xilinx, Inc. Circuit for forcing known voltage on unconnected pads of an integrated circuit
EP0596637A1 (en) * 1992-11-02 1994-05-11 STMicroelectronics, Inc. Input buffer circuit
JPH088391A (ja) * 1994-06-17 1996-01-12 Mitsubishi Electric Corp 半導体回路
US5751507A (en) * 1995-08-15 1998-05-12 Cypress Semiconductor Corporation KSD protection apparatus having floating EDS bus and semiconductor structure
US5883423A (en) * 1996-02-23 1999-03-16 National Semiconductor Corporation Decoupling capacitor for integrated circuit signal driver
KR970072681A (ko) * 1996-04-03 1997-11-07 김광호 기판 바이어스가 분리된 회로에서의 정전기 보호회로
JP3702038B2 (ja) * 1996-05-14 2005-10-05 株式会社ルネサステクノロジ 遅延回路
JPH10125801A (ja) * 1996-09-06 1998-05-15 Mitsubishi Electric Corp 半導体集積回路装置
US6130811A (en) * 1997-01-07 2000-10-10 Micron Technology, Inc. Device and method for protecting an integrated circuit during an ESD event
JP3338758B2 (ja) * 1997-02-06 2002-10-28 日本電気株式会社 遅延回路
US6069515A (en) * 1998-01-29 2000-05-30 Sun Microsystems, Inc. High voltage input buffer circuit using low voltage transistors
JPH11243330A (ja) * 1998-02-25 1999-09-07 Matsushita Electric Ind Co Ltd 入力回路
US6346851B1 (en) * 1999-12-14 2002-02-12 Texas Instruments Incorporated Low-pass filter with improved high frequency attenuation
US6597227B1 (en) * 2000-01-21 2003-07-22 Atheros Communications, Inc. System for providing electrostatic discharge protection for high-speed integrated circuits
JP2002023902A (ja) * 2000-07-11 2002-01-25 Mitsubishi Electric Corp 半導体装置
KR100378201B1 (ko) * 2001-06-29 2003-03-29 삼성전자주식회사 전원전압 이상의 입력신호를 용인하는 신호전송회로
US20030048123A1 (en) * 2001-08-29 2003-03-13 Sun Microsystems, Inc. Integrated circuit and method of adjusting capacitance of a node of an integrated circuit

Also Published As

Publication number Publication date
US20050024130A1 (en) 2005-02-03
US7057450B2 (en) 2006-06-06
CN1578136A (zh) 2005-02-09

Similar Documents

Publication Publication Date Title
CN100499369C (zh) 应用于集成电路的噪声滤波器
CN102170118B (zh) 一种电源箝位esd保护电路
US4908528A (en) Input circuit having improved noise immunity
CN102082146B (zh) 半导体装置
CN102437836B (zh) 一种低功耗脉冲型d触发器
US5073727A (en) Cmos inverter with noise reduction feedback means
Kumar et al. Design of 2T XOR gate based full adder using GDI technique
US6437624B1 (en) Edge-triggered latch with symmetric complementary pass-transistor logic data path
US20100295607A1 (en) System and method to reduce noise in a substrate
García et al. A single-capacitor bootstrapped power-efficient CMOS driver
CN101330208B (zh) 静电放电保护电路
Saman et al. Logic gates design and simulation using spatial wavefunction switched (SWS) FETs
Pal et al. Voltage comparison based high speed & low power domino circuit for wide fan-in gates
US6445217B1 (en) Edge-triggered latch with balanced pass-transistor logic trigger
CN106953618B (zh) 一种增强型cmos施密特电路
US20060145751A1 (en) Analog mos circuits having reduced voltage stress
Kim et al. A leakage tolerant high fan-in dynamic circuit design technique
Singh et al. An efficient full adder design using different logic styles
CN206237376U (zh) 基于浮栅mos管的差分型单边沿t触发器
Ajayan et al. High speed low power Full Adder circuit design using current comparison based domino
TWI272710B (en) Noise filter applied for integrated circuit
US6335639B1 (en) Non-monotonic dynamic exclusive-OR/NOR gate circuit
Dey et al. Design of Universal logic gates and Majority Gate Using One clock pulse based CMOS Capacitor Coupled Threshold Logic
CN219552534U (zh) 一种eft信号检测装置
KR102221585B1 (ko) Xor-xnor 로직회로

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CX01 Expiry of patent term

Granted publication date: 20090610

CX01 Expiry of patent term