JP2002023902A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JP2002023902A JP2002023902A JP2000209754A JP2000209754A JP2002023902A JP 2002023902 A JP2002023902 A JP 2002023902A JP 2000209754 A JP2000209754 A JP 2000209754A JP 2000209754 A JP2000209754 A JP 2000209754A JP 2002023902 A JP2002023902 A JP 2002023902A
- Authority
- JP
- Japan
- Prior art keywords
- potential
- signal transmission
- transmission line
- semiconductor device
- noise
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/0264—Arrangements for coupling to transmission lines
- H04L25/0292—Arrangements specific to the receiver end
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/01—Shaping pulses
- H03K5/08—Shaping pulses by limiting; by thresholding; by slicing, i.e. combined limiting and thresholding
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L25/00—Baseband systems
- H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
- H04L25/08—Modifications for reducing interference; Modifications for reducing effects due to line faults ; Receiver end arrangements for detecting or overcoming line faults
Abstract
(57)【要約】
【課題】 レイアウト面積が小さく、かつノイズレベル
が小さな半導体装置を提供する。 【解決手段】 半導体集積回路装置のノイズリミッタ１
は、バス配線Ｌｎと電源電位ＶＤＤよりもそのしきい値
電圧Ｖｔｈだけ低い電位ＶＤＤ−Ｖｔｈのラインとの間
にダイオード接続されたＮチャネルＭＯＳトランジスタ
２と、接地電位ＶＳＳよりもそのしきい値電圧Ｖｔｈだ
け高い電位ＶＳＳ＋Ｖｔｈのラインとバス配線Ｌｎとの
間にダイオード接続されたＰチャネルＭＯＳトランジス
タ３とを含む。バス配線Ｌｎの電位は電源電位ＶＤＤと
接地電位ＶＳＳの間に制限され、バス配線Ｌｎのノイズ
レベルが小さくなる。
が小さな半導体装置を提供する。 【解決手段】 半導体集積回路装置のノイズリミッタ１
は、バス配線Ｌｎと電源電位ＶＤＤよりもそのしきい値
電圧Ｖｔｈだけ低い電位ＶＤＤ−Ｖｔｈのラインとの間
にダイオード接続されたＮチャネルＭＯＳトランジスタ
２と、接地電位ＶＳＳよりもそのしきい値電圧Ｖｔｈだ
け高い電位ＶＳＳ＋Ｖｔｈのラインとバス配線Ｌｎとの
間にダイオード接続されたＰチャネルＭＯＳトランジス
タ３とを含む。バス配線Ｌｎの電位は電源電位ＶＤＤと
接地電位ＶＳＳの間に制限され、バス配線Ｌｎのノイズ
レベルが小さくなる。
Description
【０００１】
【発明の属する技術分野】この発明は半導体装置に関
し、特に、信号伝達線を備えた半導体装置に関する。
し、特に、信号伝達線を備えた半導体装置に関する。
【０００２】
【従来の技術】図１１は、従来の半導体集積回路装置の
要部を示すブロック図である。図１１において、この半
導体集積回路装置は、バス３０と、バス３０の一方端部
に接続された送信側回路３１と、バス３０の他方端部に
接続された受信側回路３２とを備える。バス３０は、Ｎ
本（ただし、Ｎは２以上の整数である）のバス配線Ｌ１
〜ＬＮを含む。
要部を示すブロック図である。図１１において、この半
導体集積回路装置は、バス３０と、バス３０の一方端部
に接続された送信側回路３１と、バス３０の他方端部に
接続された受信側回路３２とを備える。バス３０は、Ｎ
本（ただし、Ｎは２以上の整数である）のバス配線Ｌ１
〜ＬＮを含む。
【０００３】送信側回路３１から出力された信号ＶＯ１
〜ＶＯＮは、それぞれバス配線Ｌ１〜ＬＮを介して受信
側回路３２に伝達される。受信側回路３２は、信号ＶＯ
１〜ＶＯＮに応答して所定の動作を行なう。
〜ＶＯＮは、それぞれバス配線Ｌ１〜ＬＮを介して受信
側回路３２に伝達される。受信側回路３２は、信号ＶＯ
１〜ＶＯＮに応答して所定の動作を行なう。
【０００４】図１２は、図１１に示した半導体集積回路
装置をより詳細に示す図である。図１２では、Ｎ本のバ
ス配線Ｌ１〜ＬＮのうちの隣接する４本のバス配線Ｌｎ
−１〜Ｌｎ＋２と、それらに対応する部分のみが示され
ている。
装置をより詳細に示す図である。図１２では、Ｎ本のバ
ス配線Ｌ１〜ＬＮのうちの隣接する４本のバス配線Ｌｎ
−１〜Ｌｎ＋２と、それらに対応する部分のみが示され
ている。
【０００５】図１２において、送信側回路３１には、４
本のバス配線Ｌｎ−１〜Ｌｎ＋２に対応してそれぞれ４
つのドライバ３３が設けられている。４つのドライバ３
３は、ともにドライバ制御信号／Ｅが活性化レベルの
「Ｌ」レベルになったことに応じて活性化され、それぞ
れ内部信号ＶＩｎ−１〜ＶＩｎ＋２と同じレベルの信号
ＶＯｎ−１〜ＶＯｎ＋２をバス配線Ｌｎ−１〜Ｌｎ＋２
の一方端に与える。
本のバス配線Ｌｎ−１〜Ｌｎ＋２に対応してそれぞれ４
つのドライバ３３が設けられている。４つのドライバ３
３は、ともにドライバ制御信号／Ｅが活性化レベルの
「Ｌ」レベルになったことに応じて活性化され、それぞ
れ内部信号ＶＩｎ−１〜ＶＩｎ＋２と同じレベルの信号
ＶＯｎ−１〜ＶＯｎ＋２をバス配線Ｌｎ−１〜Ｌｎ＋２
の一方端に与える。
【０００６】バス配線Ｌｎ−１〜Ｌｎ＋２の各々は、配
線長、配線幅などから定まる値の配線抵抗Ｒおよび配線
間容量Ｃを有する。バス配線Ｌｎ−１〜Ｌｎ＋２の一方
端に与えられた信号ＶＯｎ−１〜ＶＯｎ＋２は、バス配
線Ｌｎ−１〜Ｌｎ＋２の他方端に伝達される。
線長、配線幅などから定まる値の配線抵抗Ｒおよび配線
間容量Ｃを有する。バス配線Ｌｎ−１〜Ｌｎ＋２の一方
端に与えられた信号ＶＯｎ−１〜ＶＯｎ＋２は、バス配
線Ｌｎ−１〜Ｌｎ＋２の他方端に伝達される。
【０００７】受信側回路３２には、４本のバス配線Ｌｎ
−１〜Ｌｎ＋２に対応してそれぞれ４つのレシーバ３４
が設けられている。４つのレシーバ３４は、それぞれバ
ス配線Ｌｎ−１〜Ｌｎ＋２の他方端の電位が基準電位よ
りも高いか低いかを検出し、検出結果に基づいて信号Ｖ
Ｉｎ−１〜ＶＩｎ＋２を再生する。受信側回路３２は、
再生された信号ＶＩｎ−１〜ＶＩｎ＋２に従って所定の
動作を行なう。
−１〜Ｌｎ＋２に対応してそれぞれ４つのレシーバ３４
が設けられている。４つのレシーバ３４は、それぞれバ
ス配線Ｌｎ−１〜Ｌｎ＋２の他方端の電位が基準電位よ
りも高いか低いかを検出し、検出結果に基づいて信号Ｖ
Ｉｎ−１〜ＶＩｎ＋２を再生する。受信側回路３２は、
再生された信号ＶＩｎ−１〜ＶＩｎ＋２に従って所定の
動作を行なう。
【０００８】
【発明が解決しようとする課題】このような半導体集積
回路装置では、プロセスの微細化に伴い、配線が有する
容量において配線間容量Ｃが占める割合が増大してい
る。たとえば、０．１５μｍプロセスでは、配線が有す
る容量のうちの９割が配線間容量Ｃで残りが対基板容
量、フリンジ容量などであり、配線間容量Ｃが大半を占
めている。半導体集積回路装置では、この配線間容量Ｃ
によるカップリングノイズが問題となっている。
回路装置では、プロセスの微細化に伴い、配線が有する
容量において配線間容量Ｃが占める割合が増大してい
る。たとえば、０．１５μｍプロセスでは、配線が有す
る容量のうちの９割が配線間容量Ｃで残りが対基板容
量、フリンジ容量などであり、配線間容量Ｃが大半を占
めている。半導体集積回路装置では、この配線間容量Ｃ
によるカップリングノイズが問題となっている。
【０００９】たとえば、図１２において、信号ＶＩｎ＋
１を「Ｈ」レベルまたは「Ｌ」レベルに保持した状態で
信号ＶＩｎを「Ｌ」レベルから「Ｈ」レベルまたは
「Ｈ」レベルから「Ｌ」レベルにすると、信号ＶＯｎ＋
１のレベルがカップリングノイズによって変動する。
１を「Ｈ」レベルまたは「Ｌ」レベルに保持した状態で
信号ＶＩｎを「Ｌ」レベルから「Ｈ」レベルまたは
「Ｈ」レベルから「Ｌ」レベルにすると、信号ＶＯｎ＋
１のレベルがカップリングノイズによって変動する。
【００１０】すなわち図１３に示すように、信号ＶＯｎ
＋１が「Ｈ」の場合に信号ＶＩｎを「Ｌ」レベルから
「Ｈ」レベルに立上げると、信号ＶＯｎ＋１がパルス的
に上昇する（このノイズをカップリングノイズ１と称
す）。また、信号ＶＯｎ＋１が「Ｌ」レベルの場合に信
号ＶＩｎを「Ｈ」レベルから「Ｌ」レベルに立下げる
と、信号ＶＯｎ＋１がパルス的に下降する（このノイズ
をカップリングノイズ２と称す）。
＋１が「Ｈ」の場合に信号ＶＩｎを「Ｌ」レベルから
「Ｈ」レベルに立上げると、信号ＶＯｎ＋１がパルス的
に上昇する（このノイズをカップリングノイズ１と称
す）。また、信号ＶＯｎ＋１が「Ｌ」レベルの場合に信
号ＶＩｎを「Ｈ」レベルから「Ｌ」レベルに立下げる
と、信号ＶＯｎ＋１がパルス的に下降する（このノイズ
をカップリングノイズ２と称す）。
【００１１】また、信号ＶＯｎ＋１が「Ｈ」レベルの場
合に信号ＶＩｎを「Ｈ」レベルから「Ｌ」レベルに立下
げると、信号ＶＯｎ＋１がパルス的に下降する（このノ
イズをカップリングノイズ３と称す）。また、信号ＶＯ
ｎ＋１が「Ｌ」レベルの場合に信号ＶＩｎを「Ｌ」レベ
ルから「Ｈ」レベルに立上げると、信号ＶＯｎ＋１がパ
ルス的に上昇する（このノイズをカップリングノイズ４
と称す）。
合に信号ＶＩｎを「Ｈ」レベルから「Ｌ」レベルに立下
げると、信号ＶＯｎ＋１がパルス的に下降する（このノ
イズをカップリングノイズ３と称す）。また、信号ＶＯ
ｎ＋１が「Ｌ」レベルの場合に信号ＶＩｎを「Ｌ」レベ
ルから「Ｈ」レベルに立上げると、信号ＶＯｎ＋１がパ
ルス的に上昇する（このノイズをカップリングノイズ４
と称す）。
【００１２】これらのノイズのうちカップリングノイズ
１，２は、信号ＶＯｎ＋１を信号ＶＯｎと逆相に変化さ
せようとした場合、信号ＶＯｎ＋１のレベル変化を遅延
させ、半導体集積回路の動作速度を低下させる。また、
カップリングノイズ３，４は、信号ＶＯｎ＋１のレベル
がレシーバ３４の基準電位を超えるような大きなノイズ
になると、レシーバ３４を誤動作させる。
１，２は、信号ＶＯｎ＋１を信号ＶＯｎと逆相に変化さ
せようとした場合、信号ＶＯｎ＋１のレベル変化を遅延
させ、半導体集積回路の動作速度を低下させる。また、
カップリングノイズ３，４は、信号ＶＯｎ＋１のレベル
がレシーバ３４の基準電位を超えるような大きなノイズ
になると、レシーバ３４を誤動作させる。
【００１３】このような問題に対し、従来はバス配線Ｌ
１〜ＬＮの配線間隔をできるだけ広くするという方法で
対処してきた。しかし、この方法では、バス配線Ｌ１〜
ＬＮについては、プロセスの微細化による恩恵を受ける
ことはできない。また、高速化の要請によりマイクロプ
ロセッサ、メモリなどでは、一度に処理するデータ量が
３２ビットから６４ビット、さらには１２８ビットへと
増大し、それに伴いバス配線Ｌ１〜ＬＮの数Ｎも増大し
ている。したがって、バス配線Ｌ１〜ＬＮの配線間隔を
広げると、レイアウト面積が増大し、好ましくない。
１〜ＬＮの配線間隔をできるだけ広くするという方法で
対処してきた。しかし、この方法では、バス配線Ｌ１〜
ＬＮについては、プロセスの微細化による恩恵を受ける
ことはできない。また、高速化の要請によりマイクロプ
ロセッサ、メモリなどでは、一度に処理するデータ量が
３２ビットから６４ビット、さらには１２８ビットへと
増大し、それに伴いバス配線Ｌ１〜ＬＮの数Ｎも増大し
ている。したがって、バス配線Ｌ１〜ＬＮの配線間隔を
広げると、レイアウト面積が増大し、好ましくない。
【００１４】それゆえ、この発明の主たる目的は、レイ
アウト面積が小さく、かつノイズレベルが小さな半導体
装置を提供することである。
アウト面積が小さく、かつノイズレベルが小さな半導体
装置を提供することである。
【００１５】
【課題を解決するための手段】この発明に係る半導体装
置は、信号伝達線を備えた半導体装置であって、その出
力ノードが信号伝達線の一方端に接続され、第１の信号
に応答して出力ノードを第１の電位にし、第２の信号に
応答して出力ノードを第１の電位と異なる第２の電位に
するドライバと、その第１の電極が第１の電位を第２の
電位側にそのしきい値電圧だけレベルシフトさせた第３
の電位を受け、その第２の電極が信号伝達線に接続さ
れ、信号伝達線の電位が第１の電位を超えたことに応じ
て導通する第１のダイオード素子を含むノイズリミッタ
とを備えたものである。
置は、信号伝達線を備えた半導体装置であって、その出
力ノードが信号伝達線の一方端に接続され、第１の信号
に応答して出力ノードを第１の電位にし、第２の信号に
応答して出力ノードを第１の電位と異なる第２の電位に
するドライバと、その第１の電極が第１の電位を第２の
電位側にそのしきい値電圧だけレベルシフトさせた第３
の電位を受け、その第２の電極が信号伝達線に接続さ
れ、信号伝達線の電位が第１の電位を超えたことに応じ
て導通する第１のダイオード素子を含むノイズリミッタ
とを備えたものである。
【００１６】好ましくは、ノイズリミッタは、さらに、
その第１の電極が第２の電位を第１の電位側にそのしき
い値電圧だけレベルシフトさせた第４の電位を受け、そ
の第２の電極が信号伝達線に接続され、信号伝達線の電
位が第２の電位を超えたことに応じて導通する第２のダ
イオード素子を含む。
その第１の電極が第２の電位を第１の電位側にそのしき
い値電圧だけレベルシフトさせた第４の電位を受け、そ
の第２の電極が信号伝達線に接続され、信号伝達線の電
位が第２の電位を超えたことに応じて導通する第２のダ
イオード素子を含む。
【００１７】また好ましくは、半導体装置は、さらに、
その入力ノードが信号伝達線の他方端に接続され、入力
ノードの電位を検出することによって第１および第２の
信号を受信するレシーバを備え、ノイズリミッタは、ド
ライバの出力ノードよりもレシーバの入力ノードに近い
接続点で信号伝達線と接続される。
その入力ノードが信号伝達線の他方端に接続され、入力
ノードの電位を検出することによって第１および第２の
信号を受信するレシーバを備え、ノイズリミッタは、ド
ライバの出力ノードよりもレシーバの入力ノードに近い
接続点で信号伝達線と接続される。
【００１８】また好ましくは、ノイズリミッタは、レシ
ーバの入力ノードの近傍に設けられている。
ーバの入力ノードの近傍に設けられている。
【００１９】また好ましくは、信号伝達線は、複数の副
信号伝達線に分割される。半導体装置は、さらに、複数
の副信号伝達線の各間に設けられ、その入力ノードが上
流側副信号伝達線に接続され、その出力ノードが下流側
副信号伝達線に接続され、入力電位と同じレベルの電位
を出力する信号伝達回路を備える。ノイズリミッタは、
各信号伝達回路に対応して設けられ、対応の信号伝達回
路の入力ノードの近傍に設けられている。
信号伝達線に分割される。半導体装置は、さらに、複数
の副信号伝達線の各間に設けられ、その入力ノードが上
流側副信号伝達線に接続され、その出力ノードが下流側
副信号伝達線に接続され、入力電位と同じレベルの電位
を出力する信号伝達回路を備える。ノイズリミッタは、
各信号伝達回路に対応して設けられ、対応の信号伝達回
路の入力ノードの近傍に設けられている。
【００２０】また好ましくは、信号伝達線は、複数設け
られて互いに平行に配置される。ドライバおよびノイズ
リミッタは、各信号伝達線に対応して設けられる。半導
体装置は、さらに、各隣接する２本の信号伝達線のうち
の一方の信号伝達線に対応して設けられて対応のドライ
バの出力ノードと対応の信号伝達線の一方端との間に接
続され、電位変化を予め定められた時間だけ遅延させる
ための遅延回路を備える。
られて互いに平行に配置される。ドライバおよびノイズ
リミッタは、各信号伝達線に対応して設けられる。半導
体装置は、さらに、各隣接する２本の信号伝達線のうち
の一方の信号伝達線に対応して設けられて対応のドライ
バの出力ノードと対応の信号伝達線の一方端との間に接
続され、電位変化を予め定められた時間だけ遅延させる
ための遅延回路を備える。
【００２１】また好ましくは、信号伝達線は、複数設け
られて互いに平行に配置される。ドライバおよびノイズ
リミッタは、各信号伝達線に対応して設けられる。半導
体装置は、さらに、各隣接する２本の信号伝達線のうち
の一方の信号伝達線に対応するドライバを活性化させて
から予め定められた時間だけ経過した後に、他方の信号
伝達線に対応するドライバを活性化させる制御回路を備
える。
られて互いに平行に配置される。ドライバおよびノイズ
リミッタは、各信号伝達線に対応して設けられる。半導
体装置は、さらに、各隣接する２本の信号伝達線のうち
の一方の信号伝達線に対応するドライバを活性化させて
から予め定められた時間だけ経過した後に、他方の信号
伝達線に対応するドライバを活性化させる制御回路を備
える。
【００２２】また好ましくは、第１の電位は電源電位で
あり、第２の電位は接地電位である。
あり、第２の電位は接地電位である。
【００２３】また好ましくは、第１の電位は、電源電位
よりもダイオード素子のしきい値電圧だけ高い電位であ
り、第２の電位は、接地電位よりもダイオード素子のし
きい値電圧だけ低い電位である。
よりもダイオード素子のしきい値電圧だけ高い電位であ
り、第２の電位は、接地電位よりもダイオード素子のし
きい値電圧だけ低い電位である。
【００２４】
【発明の実施の形態】［実施の形態１］図１は、この発
明の実施の形態１による半導体集積回路装置の要部を示
す回路ブロック図であって、図１２と対比される図であ
る。図１では、１本のバス配線Ｌｎに関連する部分のみ
が示されている。
明の実施の形態１による半導体集積回路装置の要部を示
す回路ブロック図であって、図１２と対比される図であ
る。図１では、１本のバス配線Ｌｎに関連する部分のみ
が示されている。
【００２５】図１において、この半導体集積回路装置が
従来の半導体集積回路装置と異なる点は、バス配線Ｌ１
〜ＬＮの各々にノイズリミッタ１が設けられている点で
ある。ノイズリミッタ１は、レシーバ３４の入力ノード
の近傍に設けられ、ＮチャネルＭＯＳトランジスタ２お
よびＰチャネルＭＯＳトランジスタ３を含む。
従来の半導体集積回路装置と異なる点は、バス配線Ｌ１
〜ＬＮの各々にノイズリミッタ１が設けられている点で
ある。ノイズリミッタ１は、レシーバ３４の入力ノード
の近傍に設けられ、ＮチャネルＭＯＳトランジスタ２お
よびＰチャネルＭＯＳトランジスタ３を含む。
【００２６】ＮチャネルＭＯＳトランジスタ２のソース
は電源電位ＶＤＤよりもそのしきい値電圧Ｖｔｈだけ低
い電位ＶＤＤ−Ｖｔｈを受け、そのゲートおよびドレイ
ンはバス配線Ｌｎに接続され、その基板は接地電位ＶＳ
Ｓを受ける。
は電源電位ＶＤＤよりもそのしきい値電圧Ｖｔｈだけ低
い電位ＶＤＤ−Ｖｔｈを受け、そのゲートおよびドレイ
ンはバス配線Ｌｎに接続され、その基板は接地電位ＶＳ
Ｓを受ける。
【００２７】ＰチャネルＭＯＳトランジスタ２のソース
は接地電位ＶＳＳよりもそのしきい値Ｖｔｈだけ高い電
位ＶＳＳ＋Ｖｔｈを受け、そのゲートおよびドレインは
バス配線Ｌｎに接続され、その基板は電源電位ＶＤＤを
受ける。
は接地電位ＶＳＳよりもそのしきい値Ｖｔｈだけ高い電
位ＶＳＳ＋Ｖｔｈを受け、そのゲートおよびドレインは
バス配線Ｌｎに接続され、その基板は電源電位ＶＤＤを
受ける。
【００２８】なお、ドライバ３３は、電源電位ＶＤＤの
ラインとバス配線Ｌｎの一方端との間に接続され、信号
ＶＩｎが「Ｈ」レベルになったことに応じて導通するＰ
チャネルＭＯＳトランジスタと、接地電位ＶＳＳのライ
ンとバス配線Ｌｎの一方端との間に接続され、信号ＶＩ
ｎが「Ｌ」レベルになったことに応じて導通するＮチャ
ネルＭＯＳトランジスタとを含む。したがって、バス配
線Ｌｎは、電源電位ＶＤＤと接地電位ＶＳＳの間で駆動
される。
ラインとバス配線Ｌｎの一方端との間に接続され、信号
ＶＩｎが「Ｈ」レベルになったことに応じて導通するＰ
チャネルＭＯＳトランジスタと、接地電位ＶＳＳのライ
ンとバス配線Ｌｎの一方端との間に接続され、信号ＶＩ
ｎが「Ｌ」レベルになったことに応じて導通するＮチャ
ネルＭＯＳトランジスタとを含む。したがって、バス配
線Ｌｎは、電源電位ＶＤＤと接地電位ＶＳＳの間で駆動
される。
【００２９】以下、この半導体集積回路装置の動作につ
いて詳細に説明する。ドライバ制御信号／Ｅが活性化レ
ベルの「Ｌ」レベルになると、ドライバ３３がバス配線
Ｌｎを駆動する。このとき、隣接するバス配線Ｌｎ−
１，Ｌｎ＋１のレベル変化に応じて、図１３で説明した
カップリングノイズ１〜４が発生し、このノイズがレシ
ーバ３４の近傍で最も大きくなる。ノイズリミッタ１
は、カップリングノイズ１〜４のうち、電源電位ＶＤＤ
に対してオーバーシュートするカップリングノイズ１
と、接地電位ＶＳＳに対してアンダーシュートするカッ
プリングノイズ２とを低減させる効果をもたらす。
いて詳細に説明する。ドライバ制御信号／Ｅが活性化レ
ベルの「Ｌ」レベルになると、ドライバ３３がバス配線
Ｌｎを駆動する。このとき、隣接するバス配線Ｌｎ−
１，Ｌｎ＋１のレベル変化に応じて、図１３で説明した
カップリングノイズ１〜４が発生し、このノイズがレシ
ーバ３４の近傍で最も大きくなる。ノイズリミッタ１
は、カップリングノイズ１〜４のうち、電源電位ＶＤＤ
に対してオーバーシュートするカップリングノイズ１
と、接地電位ＶＳＳに対してアンダーシュートするカッ
プリングノイズ２とを低減させる効果をもたらす。
【００３０】まず、カップリングノイズ１が発生する場
合を考える。ＰチャネルＭＯＳトランジスタ３のソース
にはＶＳＳ＋Ｖｔｈが与えられ、カップリングノイズ１
は電源電位ＶＤＤに対してオーバーシュートするノイズ
である。したがって、ＰチャネルＭＯＳトランジスタ３
は常に非導通状態になり、カップリングノイズ１に対し
ては寄与しないので、ＰチャネルＭＯＳトランジスタ３
を除外して考える。
合を考える。ＰチャネルＭＯＳトランジスタ３のソース
にはＶＳＳ＋Ｖｔｈが与えられ、カップリングノイズ１
は電源電位ＶＤＤに対してオーバーシュートするノイズ
である。したがって、ＰチャネルＭＯＳトランジスタ３
は常に非導通状態になり、カップリングノイズ１に対し
ては寄与しないので、ＰチャネルＭＯＳトランジスタ３
を除外して考える。
【００３１】ＮチャネルＭＯＳトランジスタ２は、基板
電位が接地電位ＶＳＳであり、そのソースには電源電位
ＶＤＤよりもそのしきい値電圧Ｖｔｈだけ低い電位ＶＤ
Ｄ−Ｖｔｈが与えられ、ゲートとドレインがバス配線Ｌ
ｎに接続されているので、バス配線Ｌｎの電位がソース
の電位ＶＤＤ−Ｖｔｈよりもしきい値電圧Ｖｔｈだけ高
い電位、すなわちＶＤＤ−Ｖｔｈ＋Ｖｔｈ＝ＶＤＤより
も高い電位になるまでは導通しない。しかし、電源電位
ＶＤＤに対してオーバーシュートするカップリングノイ
ズ１がバス配線Ｌｎに発生すると、ＮチャネルＭＯＳト
ランジスタ２が導通し、そのドレインからソースへ電流
が流れてカップリングノイズ１のレベルが低減化され
る。
電位が接地電位ＶＳＳであり、そのソースには電源電位
ＶＤＤよりもそのしきい値電圧Ｖｔｈだけ低い電位ＶＤ
Ｄ−Ｖｔｈが与えられ、ゲートとドレインがバス配線Ｌ
ｎに接続されているので、バス配線Ｌｎの電位がソース
の電位ＶＤＤ−Ｖｔｈよりもしきい値電圧Ｖｔｈだけ高
い電位、すなわちＶＤＤ−Ｖｔｈ＋Ｖｔｈ＝ＶＤＤより
も高い電位になるまでは導通しない。しかし、電源電位
ＶＤＤに対してオーバーシュートするカップリングノイ
ズ１がバス配線Ｌｎに発生すると、ＮチャネルＭＯＳト
ランジスタ２が導通し、そのドレインからソースへ電流
が流れてカップリングノイズ１のレベルが低減化され
る。
【００３２】ＮチャネルＭＯＳトランジスタ２のソース
に与える電位は、電源電位ＶＤＤよりも低いほどノイズ
除去効果は大きくなるが、ＶＤＤ−Ｖｔｈよりも低くす
ると、バス配線Ｌｎに「Ｈ」レベルが与えられた状態で
定常電流が流れるので好ましくない。したがって、Ｎチ
ャネルＭＯＳトランジスタ２のソースに与える電位は、
ＶＤＤ−Ｖｔｈ以上でできるだけ低い電位が好ましい。
つまり、ＮチャネルＭＯＳトランジスタ２のソースに与
える電位は、ＶＤＤ−Ｖｔｈにするのが最良である。ま
た、トランジスタによるレベルシフトを利用してソース
電位を生成すればＶＤＤ−Ｖｔｈを容易に生成すること
ができるので、ソース電位をＶＤＤ−Ｖｔｈにすること
は電位生成の観点からも最良である。
に与える電位は、電源電位ＶＤＤよりも低いほどノイズ
除去効果は大きくなるが、ＶＤＤ−Ｖｔｈよりも低くす
ると、バス配線Ｌｎに「Ｈ」レベルが与えられた状態で
定常電流が流れるので好ましくない。したがって、Ｎチ
ャネルＭＯＳトランジスタ２のソースに与える電位は、
ＶＤＤ−Ｖｔｈ以上でできるだけ低い電位が好ましい。
つまり、ＮチャネルＭＯＳトランジスタ２のソースに与
える電位は、ＶＤＤ−Ｖｔｈにするのが最良である。ま
た、トランジスタによるレベルシフトを利用してソース
電位を生成すればＶＤＤ−Ｖｔｈを容易に生成すること
ができるので、ソース電位をＶＤＤ−Ｖｔｈにすること
は電位生成の観点からも最良である。
【００３３】次に、カップリングノイズ２が発生する場
合を考える。ＮチャネルＭＯＳトランジスタ２のソース
にはＶＤＤ−Ｖｔｈが与えられ、カップリングノイズ２
は接地電位ＶＳＳに対してアンダーシュートするノイズ
である。したがって、ＮチャネルＭＯＳトランジスタ２
は常に非導通状態になりカップリングノイズ２に対して
は寄与しないので、ＮチャネルＭＯＳトランジスタ２は
除外して考える。
合を考える。ＮチャネルＭＯＳトランジスタ２のソース
にはＶＤＤ−Ｖｔｈが与えられ、カップリングノイズ２
は接地電位ＶＳＳに対してアンダーシュートするノイズ
である。したがって、ＮチャネルＭＯＳトランジスタ２
は常に非導通状態になりカップリングノイズ２に対して
は寄与しないので、ＮチャネルＭＯＳトランジスタ２は
除外して考える。
【００３４】ＰチャネルＭＯＳトランジスタ３は、基板
電位が電源電位ＶＤＤであり、そのソースには接地電位
ＶＳＳよりもそのしきい値電圧Ｖｔｈだけ高い電位ＶＳ
Ｓ＋Ｖｔｈが与えられ、そのゲートとドレインが接続さ
れているので、バス配線Ｌｎの電位がソースの電位ＶＳ
Ｓ＋Ｖｔｈよりもしきい値電圧Ｖｔｈだけ低い電位、す
なわちＶＳＳ＋Ｖｔｈ−Ｖｔｈ＝ＶＳＳよりも低い電位
になるまでは導通しない。しかし、接地電位ＶＳＳに対
してアンダーシュートするカップリングノイズ２がバス
配線Ｌｎに発生すると、ＰチャネルＭＯＳトランジスタ
３が導通し、そのドレインからソースへ電流が流れてカ
ップリングノイズ２のレベルが低減化される。
電位が電源電位ＶＤＤであり、そのソースには接地電位
ＶＳＳよりもそのしきい値電圧Ｖｔｈだけ高い電位ＶＳ
Ｓ＋Ｖｔｈが与えられ、そのゲートとドレインが接続さ
れているので、バス配線Ｌｎの電位がソースの電位ＶＳ
Ｓ＋Ｖｔｈよりもしきい値電圧Ｖｔｈだけ低い電位、す
なわちＶＳＳ＋Ｖｔｈ−Ｖｔｈ＝ＶＳＳよりも低い電位
になるまでは導通しない。しかし、接地電位ＶＳＳに対
してアンダーシュートするカップリングノイズ２がバス
配線Ｌｎに発生すると、ＰチャネルＭＯＳトランジスタ
３が導通し、そのドレインからソースへ電流が流れてカ
ップリングノイズ２のレベルが低減化される。
【００３５】ＰチャネルＭＯＳトランジスタ３のソース
に与える電位は、接地電位ＶＳＳよりも高いほどノイズ
除去効果は大きくなるが、ＶＳＳ＋Ｖｔｈよりも高くす
ると、バス配線Ｌｎに「Ｌ」レベルが与えられた状態で
定常電流が流れるので好ましくない。したがって、Ｐチ
ャネルＭＯＳトランジスタ３のソースに与える電位は、
ＶＳＳ＋Ｖｔｈ以下でできるだけ高い電位が好ましい。
つまり、ＰチャネルＭＯＳトランジスタ３のソースに与
える電位は、ＶＳＳ＋Ｖｔｈにするのが最良である。ま
た、トランジスタによるレベルシフトを利用してソース
電位を生成すればＶＳＳ＋Ｖｔｈを容易に生成すること
ができるので、ソース電位ＶＳＳ＋Ｖｔｈにすることは
電位生成の観点からも最良である。
に与える電位は、接地電位ＶＳＳよりも高いほどノイズ
除去効果は大きくなるが、ＶＳＳ＋Ｖｔｈよりも高くす
ると、バス配線Ｌｎに「Ｌ」レベルが与えられた状態で
定常電流が流れるので好ましくない。したがって、Ｐチ
ャネルＭＯＳトランジスタ３のソースに与える電位は、
ＶＳＳ＋Ｖｔｈ以下でできるだけ高い電位が好ましい。
つまり、ＰチャネルＭＯＳトランジスタ３のソースに与
える電位は、ＶＳＳ＋Ｖｔｈにするのが最良である。ま
た、トランジスタによるレベルシフトを利用してソース
電位を生成すればＶＳＳ＋Ｖｔｈを容易に生成すること
ができるので、ソース電位ＶＳＳ＋Ｖｔｈにすることは
電位生成の観点からも最良である。
【００３６】なお、この実施の形態１では、ノイズリミ
ッタ１を、ドライバ３３の出力ノードよりもレシーバ３
４の入力ノードに近い接続点でバス配線Ｌｎと接続し、
最適にはＮチャネルＭＯＳトランジスタ２およびＰチャ
ネルＭＯＳトランジスタ３をレシーバ３４のノード入力
の近傍に接続した。これは、カップリングノイズ１，２
がレシーバ３４の近くになるほど大きくなるため、特に
レシーバ３４の近傍に接続するのが最も効果が大きいか
らである。しかし、レシーバ３４の近傍以外の位置にＭ
ＯＳトランジスタ２，３を接続してもカップリングノイ
ズ１，２に対する除去効果は認められるので、ＭＯＳト
ランジスタ２，３をバス配線Ｌｎの中央部やドライバ３
３の出力ノードの近傍に接続してもよい。
ッタ１を、ドライバ３３の出力ノードよりもレシーバ３
４の入力ノードに近い接続点でバス配線Ｌｎと接続し、
最適にはＮチャネルＭＯＳトランジスタ２およびＰチャ
ネルＭＯＳトランジスタ３をレシーバ３４のノード入力
の近傍に接続した。これは、カップリングノイズ１，２
がレシーバ３４の近くになるほど大きくなるため、特に
レシーバ３４の近傍に接続するのが最も効果が大きいか
らである。しかし、レシーバ３４の近傍以外の位置にＭ
ＯＳトランジスタ２，３を接続してもカップリングノイ
ズ１，２に対する除去効果は認められるので、ＭＯＳト
ランジスタ２，３をバス配線Ｌｎの中央部やドライバ３
３の出力ノードの近傍に接続してもよい。
【００３７】さらに、ドライバ３３の近傍、バス配線Ｌ
ｎの中央部、レシーバ３４の近傍などの複数箇所の各々
にＭＯＳトランジスタ２，３を接続する構成もカップリ
ングノイズ１，２の低減化に有効である。
ｎの中央部、レシーバ３４の近傍などの複数箇所の各々
にＭＯＳトランジスタ２，３を接続する構成もカップリ
ングノイズ１，２の低減化に有効である。
【００３８】［実施の形態２］図２は、この発明の実施
の形態２による半導体集積回路装置の要部を示す回路ブ
ロック図であって、図２と対比される図である。図２で
は、１本のバス配線Ｌｎに関連する部分のみが示されて
いる。
の形態２による半導体集積回路装置の要部を示す回路ブ
ロック図であって、図２と対比される図である。図２で
は、１本のバス配線Ｌｎに関連する部分のみが示されて
いる。
【００３９】図２において、この半導体集積回路装置が
従来の半導体集積回路装置と異なる点は、バス配線Ｌ１
〜ＬＮの各々にノイズリミッタ１が設けられている点で
ある。ノイズリミッタ５は、レシーバ３４の入力ノード
の近傍に設けられ、ＰチャネルＭＯＳトランジスタ６お
よびＮチャネルＭＯＳトランジスタ７を含む。
従来の半導体集積回路装置と異なる点は、バス配線Ｌ１
〜ＬＮの各々にノイズリミッタ１が設けられている点で
ある。ノイズリミッタ５は、レシーバ３４の入力ノード
の近傍に設けられ、ＰチャネルＭＯＳトランジスタ６お
よびＮチャネルＭＯＳトランジスタ７を含む。
【００４０】ＰチャネルＭＯＳトランジスタ６のソース
およびゲートは電源電位ＶＤＤよりもそのしきい値電圧
Ｖｔｈだけ低い電位ＶＤＤ−Ｖｔｈを受け、そのドレイ
ンはバス配線Ｌｎに接続され、その基板は電源電位ＶＤ
Ｄを受ける。
およびゲートは電源電位ＶＤＤよりもそのしきい値電圧
Ｖｔｈだけ低い電位ＶＤＤ−Ｖｔｈを受け、そのドレイ
ンはバス配線Ｌｎに接続され、その基板は電源電位ＶＤ
Ｄを受ける。
【００４１】ＮチャネルＭＯＳトランジスタ７のソース
およびゲートは接地電位ＶＳＳよりもそのしきい値電圧
Ｖｔｈだけ高い電位ＶＳＳ＋Ｖｔｈを受け、そのドレイ
ンはバス配線Ｌｎに接続され、その基板は接地電位ＶＳ
Ｓを受ける。
およびゲートは接地電位ＶＳＳよりもそのしきい値電圧
Ｖｔｈだけ高い電位ＶＳＳ＋Ｖｔｈを受け、そのドレイ
ンはバス配線Ｌｎに接続され、その基板は接地電位ＶＳ
Ｓを受ける。
【００４２】以下、この半導体集積回路装置の動作につ
いて詳細に説明する。ドライバ制御信号／Ｅが活性化レ
ベルの「Ｌ」レベルになると、ドライバ３３がバス配線
Ｌｎを駆動する。このとき、隣接するバス配線Ｌｎ−
１，Ｌｎ＋１のレベル変化に応じて、図１３で説明した
カップリングノイズ１〜４が発生し、このノイズはレシ
ーバ３４の近傍で最も大きくなる。ノイズリミッタ５
は、カップリングノイズ１〜４のうち、電源電位ＶＤＤ
に対してオーバーシュートするカップリングノイズ１
と、接地電位ＶＳＳに対してアンダーシュートするカッ
プリングノイズ２とを低減させる効果をもたらす。
いて詳細に説明する。ドライバ制御信号／Ｅが活性化レ
ベルの「Ｌ」レベルになると、ドライバ３３がバス配線
Ｌｎを駆動する。このとき、隣接するバス配線Ｌｎ−
１，Ｌｎ＋１のレベル変化に応じて、図１３で説明した
カップリングノイズ１〜４が発生し、このノイズはレシ
ーバ３４の近傍で最も大きくなる。ノイズリミッタ５
は、カップリングノイズ１〜４のうち、電源電位ＶＤＤ
に対してオーバーシュートするカップリングノイズ１
と、接地電位ＶＳＳに対してアンダーシュートするカッ
プリングノイズ２とを低減させる効果をもたらす。
【００４３】まず、カップリングノイズ１が発生する場
合を考える。ＮチャネルＭＯＳトランジスタ７のゲート
とソースにはＶＳＳ＋Ｖｔｈが与えられ、カップリング
ノイズ１は電源電位ＶＤＤに対してオーバーシュートす
るノイズである。したがって、ＮチャネルＭＯＳトラン
ジスタ７は常に非導通状態になりカップリングノイズ１
に対しては寄与しないので、ＮチャネルＭＯＳトランジ
スタ７は除外して考える。
合を考える。ＮチャネルＭＯＳトランジスタ７のゲート
とソースにはＶＳＳ＋Ｖｔｈが与えられ、カップリング
ノイズ１は電源電位ＶＤＤに対してオーバーシュートす
るノイズである。したがって、ＮチャネルＭＯＳトラン
ジスタ７は常に非導通状態になりカップリングノイズ１
に対しては寄与しないので、ＮチャネルＭＯＳトランジ
スタ７は除外して考える。
【００４４】ＰチャネルＭＯＳトランジスタ６の基板電
位が電源電位ＶＤＤであり、そのソースとゲートにＶＤ
Ｄ−Ｖｔｈが与えられ、そのドレインがバス配線Ｌｎに
接続されているので、バス配線Ｌｎの電位がＶＤＤ−Ｖ
ｔｈよりもそのしきい値電圧Ｖｔｈだけ高い電位、すな
わちＶＤＤ−Ｖｔｈ＋Ｖｔｈ＝ＶＤＤよりも高い電位に
なるまでは導通しない。しかし、電源電位ＶＤＤに対し
てオーバーシュートするカップリングノイズ１がバス配
線Ｌｎに発生すると、ＰチャネルＭＯＳトランジスタ６
が導通し、そのドレインからソースへ電流が流れてカッ
プリングノイズ１が低減化される。
位が電源電位ＶＤＤであり、そのソースとゲートにＶＤ
Ｄ−Ｖｔｈが与えられ、そのドレインがバス配線Ｌｎに
接続されているので、バス配線Ｌｎの電位がＶＤＤ−Ｖ
ｔｈよりもそのしきい値電圧Ｖｔｈだけ高い電位、すな
わちＶＤＤ−Ｖｔｈ＋Ｖｔｈ＝ＶＤＤよりも高い電位に
なるまでは導通しない。しかし、電源電位ＶＤＤに対し
てオーバーシュートするカップリングノイズ１がバス配
線Ｌｎに発生すると、ＰチャネルＭＯＳトランジスタ６
が導通し、そのドレインからソースへ電流が流れてカッ
プリングノイズ１が低減化される。
【００４５】ＰチャネルＭＯＳトランジスタ６のソース
に与える電位は、電源電位ＶＤＤよりも低いほどノイズ
除去効果は大きいが、ＶＤＤ−Ｖｔｈよりも低くする
と、バス配線Ｌｎに「Ｈ」レベルが与えられた状態で定
常電流が流れるので好ましくない。したがって、Ｐチャ
ネルＭＯＳトランジスタ６のソースに与える電位は、Ｖ
ＤＤ−Ｖｔｈ以上でできるだけ低い電位が好ましい。つ
まり、ＰチャネルＭＯＳトランジスタ６のソースに与え
る電位は、ＶＤＤ−Ｖｔｈにするのが最良である。ま
た、トランジスタによるレベルシフトを利用してソース
電位を生成すればＶＤＤ−Ｖｔｈを容易に生成すること
ができるので、ソース電位にＶＤＤ−Ｖｔｈにすること
は電位生成の観点からも最良である。
に与える電位は、電源電位ＶＤＤよりも低いほどノイズ
除去効果は大きいが、ＶＤＤ−Ｖｔｈよりも低くする
と、バス配線Ｌｎに「Ｈ」レベルが与えられた状態で定
常電流が流れるので好ましくない。したがって、Ｐチャ
ネルＭＯＳトランジスタ６のソースに与える電位は、Ｖ
ＤＤ−Ｖｔｈ以上でできるだけ低い電位が好ましい。つ
まり、ＰチャネルＭＯＳトランジスタ６のソースに与え
る電位は、ＶＤＤ−Ｖｔｈにするのが最良である。ま
た、トランジスタによるレベルシフトを利用してソース
電位を生成すればＶＤＤ−Ｖｔｈを容易に生成すること
ができるので、ソース電位にＶＤＤ−Ｖｔｈにすること
は電位生成の観点からも最良である。
【００４６】次に、カップリングノイズ２が発生する場
合を考える。ＰチャネルＭＯＳトランジスタ６のゲート
とソースにはＶＤＤ−Ｖｔｈが与えられ、カップリング
ノイズ２は接地電位ＶＳＳに対してアンダーシュートす
るノイズである。したがって、ＰチャネルＭＯＳトラン
ジスタ６は常に非導通状態になりカップリングノイズ２
に対しては寄与しないので、ＰチャネルＭＯＳトランジ
スタ６は除外して考える。
合を考える。ＰチャネルＭＯＳトランジスタ６のゲート
とソースにはＶＤＤ−Ｖｔｈが与えられ、カップリング
ノイズ２は接地電位ＶＳＳに対してアンダーシュートす
るノイズである。したがって、ＰチャネルＭＯＳトラン
ジスタ６は常に非導通状態になりカップリングノイズ２
に対しては寄与しないので、ＰチャネルＭＯＳトランジ
スタ６は除外して考える。
【００４７】ＮチャネルＭＯＳトランジスタ７は、その
基板電位が接地電位ＶＳＳであり、そのソースとゲート
にはＶＳＳ＋Ｖｔｈが与えられ、そのドレインがバス配
線Ｌｎに接続されているので、バス配線Ｌｎの電位がＶ
ＳＳ＋Ｖｔｈよりもしきい値電圧Ｖｔｈだけ低い電位、
すなわちＶＳＳ＋Ｖｔｈ−Ｖｔｈ＝ＶＳＳよりも低い電
位になるまでは導通しない。しかし、接地電位ＶＳＳに
対してアンダーシュートするカップリングノイズ２がバ
ス配線Ｌｎに発生すると、ＮチャネルＭＯＳトランジス
タ７が導通し、そのドレインからソースへ電流が流れて
カップリングノイズ２が低減化される。
基板電位が接地電位ＶＳＳであり、そのソースとゲート
にはＶＳＳ＋Ｖｔｈが与えられ、そのドレインがバス配
線Ｌｎに接続されているので、バス配線Ｌｎの電位がＶ
ＳＳ＋Ｖｔｈよりもしきい値電圧Ｖｔｈだけ低い電位、
すなわちＶＳＳ＋Ｖｔｈ−Ｖｔｈ＝ＶＳＳよりも低い電
位になるまでは導通しない。しかし、接地電位ＶＳＳに
対してアンダーシュートするカップリングノイズ２がバ
ス配線Ｌｎに発生すると、ＮチャネルＭＯＳトランジス
タ７が導通し、そのドレインからソースへ電流が流れて
カップリングノイズ２が低減化される。
【００４８】ＮチャネルＭＯＳトランジスタ７のソース
に与える電位は、接地電位ＶＳＳよりも高いほどノイズ
除去効果は大きくなるが、ＶＳＳ＋Ｖｔｈよりも高くす
ると、バス配線Ｌｎに「Ｌ」レベルが与えられた状態で
定常電流が流れるので好ましくない。したがって、Ｎチ
ャネルＭＯＳトランジスタ７のソースに与える電位は、
ＶＳＳ＋Ｖｔｈ以下でできるだけ高い電位が好ましい。
つまり、ＮチャネルＭＯＳトランジスタ７のソースに与
える電位は、ＶＳＳ＋Ｖｔｈにするのが最良である。ま
た、トランジスタによるレベルシフトを利用してソース
電位を生成すれば、ＶＳＳ＋Ｖｔｈを容易に生成するこ
とができるので、ソース電位をＶＳＳ＋Ｖｔｈにするこ
とは電位生成の観点からも最良である。
に与える電位は、接地電位ＶＳＳよりも高いほどノイズ
除去効果は大きくなるが、ＶＳＳ＋Ｖｔｈよりも高くす
ると、バス配線Ｌｎに「Ｌ」レベルが与えられた状態で
定常電流が流れるので好ましくない。したがって、Ｎチ
ャネルＭＯＳトランジスタ７のソースに与える電位は、
ＶＳＳ＋Ｖｔｈ以下でできるだけ高い電位が好ましい。
つまり、ＮチャネルＭＯＳトランジスタ７のソースに与
える電位は、ＶＳＳ＋Ｖｔｈにするのが最良である。ま
た、トランジスタによるレベルシフトを利用してソース
電位を生成すれば、ＶＳＳ＋Ｖｔｈを容易に生成するこ
とができるので、ソース電位をＶＳＳ＋Ｖｔｈにするこ
とは電位生成の観点からも最良である。
【００４９】なお、この実施の形態２では、Ｐチャネル
ＭＯＳトランジスタ６およびＮチャネルＭＯＳトランジ
スタ７をレシーバ３４の入力ノードの近傍に接続した
が、これはカップリングノイズ１，２がレシーバ３４の
近傍で最も大きくなるため、レシーバ３４の近傍に接続
するのが最も効果が大きいためである。しかし、レシー
バ３４の近傍以外の位置にＭＯＳトランジスタ６，７を
接続しても、カップリングノイズ１，２に対する除去効
果は認められるので、ＭＯＳトランジスタ６，７をバス
配線Ｌｎの中央部やドライバ３３の出力ノードの近傍に
接続してもよい。
ＭＯＳトランジスタ６およびＮチャネルＭＯＳトランジ
スタ７をレシーバ３４の入力ノードの近傍に接続した
が、これはカップリングノイズ１，２がレシーバ３４の
近傍で最も大きくなるため、レシーバ３４の近傍に接続
するのが最も効果が大きいためである。しかし、レシー
バ３４の近傍以外の位置にＭＯＳトランジスタ６，７を
接続しても、カップリングノイズ１，２に対する除去効
果は認められるので、ＭＯＳトランジスタ６，７をバス
配線Ｌｎの中央部やドライバ３３の出力ノードの近傍に
接続してもよい。
【００５０】また、ドライバ３３の近傍、バス配線Ｌｎ
の中央部、レシーバ３４の近傍などの複数箇所の各々に
ＭＯＳトランジスタ６，７を接続する構成もカップリン
グノイズ１の低減化には有効である。
の中央部、レシーバ３４の近傍などの複数箇所の各々に
ＭＯＳトランジスタ６，７を接続する構成もカップリン
グノイズ１の低減化には有効である。
【００５１】以下、この実施の形態２の種々の変更例に
ついて説明する。図３のノイズリミッタ１０は、図２の
ノイズリミッタ５のダイオード接続されたＰチャネルＭ
ＯＳトランジスタ６を図１のダイオード接続されたＮチ
ャネルＭＯＳトランジスタ２で置換したものである。こ
の変更例では、ノイズリミッタ１０を同一導電形式のＮ
チャネルＭＯＳトランジスタ２，７のみで構成したの
で、半導体基板上にＮチャネルＭＯＳトランジスタ２，
７を隣接して配置することができ、レイアウト面積が小
さくてすむ。また、ＮチャネルＭＯＳトランジスタはＰ
チャネルＭＯＳトランジスタと比較して一般的に２倍の
駆動能力を有するので、同等のノイズ低減効果を得るた
めのゲート幅はＰチャネルＭＯＳトランジスタの半分で
すむ。このことから、さらなる面積削減効果も期待でき
る。また、トランジスタのゲート幅を小さくできるの
で、バス配線Ｌｎに接続されているＮチャネルＭＯＳト
ランジスタ２のゲートおよびドレイン容量とＮチャネル
ＭＯＳトランジスタ７のドレイン容量も小さくなる。し
たがって、バス配線Ｌｎに付加される容量が小さくなる
ので、バスの動作速度を低下させることなくカップリン
グノイズ１，２の低減効果が得られる。
ついて説明する。図３のノイズリミッタ１０は、図２の
ノイズリミッタ５のダイオード接続されたＰチャネルＭ
ＯＳトランジスタ６を図１のダイオード接続されたＮチ
ャネルＭＯＳトランジスタ２で置換したものである。こ
の変更例では、ノイズリミッタ１０を同一導電形式のＮ
チャネルＭＯＳトランジスタ２，７のみで構成したの
で、半導体基板上にＮチャネルＭＯＳトランジスタ２，
７を隣接して配置することができ、レイアウト面積が小
さくてすむ。また、ＮチャネルＭＯＳトランジスタはＰ
チャネルＭＯＳトランジスタと比較して一般的に２倍の
駆動能力を有するので、同等のノイズ低減効果を得るた
めのゲート幅はＰチャネルＭＯＳトランジスタの半分で
すむ。このことから、さらなる面積削減効果も期待でき
る。また、トランジスタのゲート幅を小さくできるの
で、バス配線Ｌｎに接続されているＮチャネルＭＯＳト
ランジスタ２のゲートおよびドレイン容量とＮチャネル
ＭＯＳトランジスタ７のドレイン容量も小さくなる。し
たがって、バス配線Ｌｎに付加される容量が小さくなる
ので、バスの動作速度を低下させることなくカップリン
グノイズ１，２の低減効果が得られる。
【００５２】図４のノイズリミッタ１１は、図２のノイ
ズリミッタ５のダイオード接続されたＮチャネルＭＯＳ
トランジスタ７を図１のダイオード接続されたＰチャネ
ルＭＯＳトランジスタ３で置換したものである。この変
更例では、ノイズリミッタ１１を同一導電形式のＰチャ
ネルＭＯＳトランジスタ３，６のみで構成したので、半
導体基板上にＰチャネルＭＯＳトランジスタ３，６を隣
接して配置することができ、レイアウト面積が小さくて
すむ。
ズリミッタ５のダイオード接続されたＮチャネルＭＯＳ
トランジスタ７を図１のダイオード接続されたＰチャネ
ルＭＯＳトランジスタ３で置換したものである。この変
更例では、ノイズリミッタ１１を同一導電形式のＰチャ
ネルＭＯＳトランジスタ３，６のみで構成したので、半
導体基板上にＰチャネルＭＯＳトランジスタ３，６を隣
接して配置することができ、レイアウト面積が小さくて
すむ。
【００５３】図５のノイズリミッタ１２は、図１のノイ
ズリミッタ１と図２のノイズリミッタ５とを組合せたも
のである。この変更例では、ダイオード接続されたＭＯ
Ｓトランジスタを４つ設けたので、より大きなノイズ低
減効果が得られる。
ズリミッタ１と図２のノイズリミッタ５とを組合せたも
のである。この変更例では、ダイオード接続されたＭＯ
Ｓトランジスタを４つ設けたので、より大きなノイズ低
減効果が得られる。
【００５４】図６の半導体集積回路装置では、ドライバ
３３のＰチャネルＭＯＳトランジスタのソースに昇圧電
位ＶＤＤ＋Ｖｔｈが与えられるとともに、ドライバ３３
のＮチャネルＭＯＳトランジスタのソースに降圧電位Ｖ
ＳＳ−Ｖｔｈが与えられる。また、ノイズリミッタ１
２′のＮチャネルＭＯＳトランジスタのソースおよびＰ
チャネルＭＯＳトランジスタのドレインに電源電位ＶＤ
Ｄが与えられるとともに、ＰチャネルＭＯＳトランジス
タ３のソースおよびＮチャネルＭＯＳトランジスタ７の
ドレインに接地電位ＶＳＳが与えられる。バス配線Ｌｎ
は、昇圧電位ＶＤＤ＋Ｖｔｈと降圧電位ＶＳＳ−Ｖｔｈ
の間で駆動される。
３３のＰチャネルＭＯＳトランジスタのソースに昇圧電
位ＶＤＤ＋Ｖｔｈが与えられるとともに、ドライバ３３
のＮチャネルＭＯＳトランジスタのソースに降圧電位Ｖ
ＳＳ−Ｖｔｈが与えられる。また、ノイズリミッタ１
２′のＮチャネルＭＯＳトランジスタのソースおよびＰ
チャネルＭＯＳトランジスタのドレインに電源電位ＶＤ
Ｄが与えられるとともに、ＰチャネルＭＯＳトランジス
タ３のソースおよびＮチャネルＭＯＳトランジスタ７の
ドレインに接地電位ＶＳＳが与えられる。バス配線Ｌｎ
は、昇圧電位ＶＤＤ＋Ｖｔｈと降圧電位ＶＳＳ−Ｖｔｈ
の間で駆動される。
【００５５】この変更例では、昇圧電位ＶＤＤ＋Ｖｔｈ
に対してオーバーシュートするカップリングノイズ１
と、降圧電位ＶＳＳ−Ｖｔｈに対してアンダーシュート
するカップリングノイズ２とは、ノイズリミッタ１２′
で低減化される。また、昇圧電位ＶＤＤ＋Ｖｔｈに対し
てアンダーシュートするカップリングノイズ３および降
圧電位ＶＳＳ−Ｖｔｈに対してオーバーシュートするカ
ップリングノイズ４が発生しても、バス配線Ｌｎを電源
電位ＶＤＤと接地電位ＶＳＳの間で駆動する場合に比
べ、レシーバ３０の基準電位に対するマージンがＶｔｈ
だけ大きくなる。したがって、この変更例によれば、す
べてのカップリングノイズ１〜４が低減化される。
に対してオーバーシュートするカップリングノイズ１
と、降圧電位ＶＳＳ−Ｖｔｈに対してアンダーシュート
するカップリングノイズ２とは、ノイズリミッタ１２′
で低減化される。また、昇圧電位ＶＤＤ＋Ｖｔｈに対し
てアンダーシュートするカップリングノイズ３および降
圧電位ＶＳＳ−Ｖｔｈに対してオーバーシュートするカ
ップリングノイズ４が発生しても、バス配線Ｌｎを電源
電位ＶＤＤと接地電位ＶＳＳの間で駆動する場合に比
べ、レシーバ３０の基準電位に対するマージンがＶｔｈ
だけ大きくなる。したがって、この変更例によれば、す
べてのカップリングノイズ１〜４が低減化される。
【００５６】図７の半導体集積回路装置は、図５のバス
配線Ｌｎの複数箇所にリピータ１５を介挿し、各リピー
タ１５の入力ノードの近傍にノイズリミッタ１２を設け
たものである。リピータ１５は、その入力ノードのレベ
ルがそのしきい値電位を超えたことに応じて電源電位Ｖ
ＤＤを出力し、その入力ノードのレベルがそのしきい値
電位よりも低下したことに応じて接地電位ＶＳＳを出力
する。
配線Ｌｎの複数箇所にリピータ１５を介挿し、各リピー
タ１５の入力ノードの近傍にノイズリミッタ１２を設け
たものである。リピータ１５は、その入力ノードのレベ
ルがそのしきい値電位を超えたことに応じて電源電位Ｖ
ＤＤを出力し、その入力ノードのレベルがそのしきい値
電位よりも低下したことに応じて接地電位ＶＳＳを出力
する。
【００５７】一般的にバス配線Ｌｎが長い場合、ドライ
バ３３の駆動能力を補助するためにバス配線Ｌｎの途中
に複数個のリピータ１５を設ける。リピータ１５によ
り、動作速度の向上、信号レベルの遷移時間短縮による
ノイズ耐力の増強、および貫通電流の削減による消費電
力の低減化が実現できる。この変更例ではレシーバ３４
の近傍以外に、リピータ１５の入力ノードの近傍にノイ
ズリミッタ１２を接続する。カップリングノイズ１，２
は配線が長くなるほど大きくなり、しかもリピータ１５
により増幅される。したがって、リピータ１５の入力ノ
ードの近傍にノイズリミッタ１２を接続することで、リ
ピータ１５によるカップリングノイズ１，２の増幅を低
減化させることができる。
バ３３の駆動能力を補助するためにバス配線Ｌｎの途中
に複数個のリピータ１５を設ける。リピータ１５によ
り、動作速度の向上、信号レベルの遷移時間短縮による
ノイズ耐力の増強、および貫通電流の削減による消費電
力の低減化が実現できる。この変更例ではレシーバ３４
の近傍以外に、リピータ１５の入力ノードの近傍にノイ
ズリミッタ１２を接続する。カップリングノイズ１，２
は配線が長くなるほど大きくなり、しかもリピータ１５
により増幅される。したがって、リピータ１５の入力ノ
ードの近傍にノイズリミッタ１２を接続することで、リ
ピータ１５によるカップリングノイズ１，２の増幅を低
減化させることができる。
【００５８】なお、ノイズリミッタ１２の代わりに、図
１〜図４で示したノイズリミッタ１，５，１０，１１の
うちのいずれかを設けてもよいことは言うまでもない。
１〜図４で示したノイズリミッタ１，５，１０，１１の
うちのいずれかを設けてもよいことは言うまでもない。
【００５９】また、図８の半導体集積回路装置は、図６
のバス配線Ｌｎの複数箇所にリピータ１５を介挿し、各
リピータ１５の入力ノード近傍にノイズリミッタ１２′
を設けたものである。リピータ１５は、その入力ノード
のレベルがそのしきい値電位を超えたことに応じて昇圧
電位ＶＤＤ−Ｖｔｈを出力し、その入力ノードのレベル
がそのしきい値電位よりも低下したことに応じて降圧電
位ＶＳＳ−Ｖｔｈを出力する。この変更例によれば、カ
ップリングノイズ１〜４を低減できる。
のバス配線Ｌｎの複数箇所にリピータ１５を介挿し、各
リピータ１５の入力ノード近傍にノイズリミッタ１２′
を設けたものである。リピータ１５は、その入力ノード
のレベルがそのしきい値電位を超えたことに応じて昇圧
電位ＶＤＤ−Ｖｔｈを出力し、その入力ノードのレベル
がそのしきい値電位よりも低下したことに応じて降圧電
位ＶＳＳ−Ｖｔｈを出力する。この変更例によれば、カ
ップリングノイズ１〜４を低減できる。
【００６０】［実施の形態３］図９は、この発明の実施
の形態３による半導体集積回路装置の要部を示す回路ブ
ロック図であって、図１２と対比される図である。
の形態３による半導体集積回路装置の要部を示す回路ブ
ロック図であって、図１２と対比される図である。
【００６１】図９を参照して、この半導体集積回路装置
が図１２の半導体集積回路装置と異なる点は、各レシー
バ３４の入力ノードの近傍にノイズリミッタ１２が設け
られている点と、隣接する２本のバス配線Ｌｎ−１とＬ
ｎ，Ｌｎ＋１とＬｎ＋２のうちの一方のバス配線Ｌｎ，
Ｌｎ＋２に遅延回路２１，２１が設けられている点であ
る。遅延回路２１，２１は、それぞれドライバ３３，３
３の出力ノードとバス配線Ｌｎ，Ｌｎ＋２の間に接続さ
れる。
が図１２の半導体集積回路装置と異なる点は、各レシー
バ３４の入力ノードの近傍にノイズリミッタ１２が設け
られている点と、隣接する２本のバス配線Ｌｎ−１とＬ
ｎ，Ｌｎ＋１とＬｎ＋２のうちの一方のバス配線Ｌｎ，
Ｌｎ＋２に遅延回路２１，２１が設けられている点であ
る。遅延回路２１，２１は、それぞれドライバ３３，３
３の出力ノードとバス配線Ｌｎ，Ｌｎ＋２の間に接続さ
れる。
【００６２】カップリングノイズ１，２は、信号レベル
が反転する際に信号の伝播を遅延させる問題がある。こ
の解決手段として、実施の形態１，２ではノイズリミッ
タによってカップリングノイズ１，２自体を低減化させ
た。この実施の形態３では、ノイズリミッタに加え、隣
接する２本のバス配線のうちの一方のバス配線のみに遅
延回路２１を接続して２本のバッファ配線の信号レベル
が変化するタイミングをずらし、カップリングノイズ
１，２の発生タイミングをずらせてノイズ１，２が信号
の伝播に与える影響を少なくしようとするものである。
が反転する際に信号の伝播を遅延させる問題がある。こ
の解決手段として、実施の形態１，２ではノイズリミッ
タによってカップリングノイズ１，２自体を低減化させ
た。この実施の形態３では、ノイズリミッタに加え、隣
接する２本のバス配線のうちの一方のバス配線のみに遅
延回路２１を接続して２本のバッファ配線の信号レベル
が変化するタイミングをずらし、カップリングノイズ
１，２の発生タイミングをずらせてノイズ１，２が信号
の伝播に与える影響を少なくしようとするものである。
【００６３】たとえばバス配線Ｌｎに着目すると、バス
配線Ｌｎがドライバ３３により駆動されるタイミング
は、隣接するバス配線Ｌｎ−１，Ｌｎ＋１が駆動されて
から遅延回路２１による遅延時間の経過後になる。カッ
プリングノイズ１，２がバス配線Ｌｎに発生するのは、
隣接するバス配線Ｌｎ−１，Ｌｎ＋１が駆動されるタイ
ミングであるので、バス配線Ｌｎが駆動されるのはカッ
プリングノイズ１，２が発生してから遅延回路２１によ
る遅延時間の経過後となる。この間にカップリングノイ
ズ１，２が消滅していれば、カップリングノイズ１，２
の影響を全く受けることなくバス配線Ｌｎが駆動され、
信号ＶＯｎの伝播への影響は全くないことになる。
配線Ｌｎがドライバ３３により駆動されるタイミング
は、隣接するバス配線Ｌｎ−１，Ｌｎ＋１が駆動されて
から遅延回路２１による遅延時間の経過後になる。カッ
プリングノイズ１，２がバス配線Ｌｎに発生するのは、
隣接するバス配線Ｌｎ−１，Ｌｎ＋１が駆動されるタイ
ミングであるので、バス配線Ｌｎが駆動されるのはカッ
プリングノイズ１，２が発生してから遅延回路２１によ
る遅延時間の経過後となる。この間にカップリングノイ
ズ１，２が消滅していれば、カップリングノイズ１，２
の影響を全く受けることなくバス配線Ｌｎが駆動され、
信号ＶＯｎの伝播への影響は全くないことになる。
【００６４】この場合は、遅延回路２１の遅延時間がバ
ス配線Ｌｎの信号ＶＯｎの伝播に大きな影響を与えるこ
とが懸念される。しかし、この実施の形態３では、遅延
回路２１によりバス配線Ｌｎと隣接するバス配線Ｌｎ−
１，Ｌｎ＋１の駆動タイミングを変えるとともに、ノイ
ズリミッタによりカップリングノイズ１，２を低減させ
る。したがって、バス配線Ｌｎ−１，Ｌｎ＋１が駆動さ
れることによってバス配線Ｌｎに発生したカップリング
ノイズ１，２を速やかに消滅させることができるので、
遅延回路２１の遅延時間を極めて短くすることができ、
遅延回路２１がバス配線Ｌｎの信号ＶＯｎの伝播に与え
る影響をほとんどなくすことができる。
ス配線Ｌｎの信号ＶＯｎの伝播に大きな影響を与えるこ
とが懸念される。しかし、この実施の形態３では、遅延
回路２１によりバス配線Ｌｎと隣接するバス配線Ｌｎ−
１，Ｌｎ＋１の駆動タイミングを変えるとともに、ノイ
ズリミッタによりカップリングノイズ１，２を低減させ
る。したがって、バス配線Ｌｎ−１，Ｌｎ＋１が駆動さ
れることによってバス配線Ｌｎに発生したカップリング
ノイズ１，２を速やかに消滅させることができるので、
遅延回路２１の遅延時間を極めて短くすることができ、
遅延回路２１がバス配線Ｌｎの信号ＶＯｎの伝播に与え
る影響をほとんどなくすことができる。
【００６５】なお、この実施の形態３では、各レシーバ
３４の近傍にノイズリミッタ１２を設けたが、ノイズリ
ミッタ１２の代わりにノイズリミッタ１，５，１０また
は１１を設けてもよいことは言うまでもない。
３４の近傍にノイズリミッタ１２を設けたが、ノイズリ
ミッタ１２の代わりにノイズリミッタ１，５，１０また
は１１を設けてもよいことは言うまでもない。
【００６６】また、図６で示したように、ドライバ３３
のＰチャネルＭＯＳトランジスタのソースに昇圧電位Ｖ
ＤＤ＋Ｖｔｈを与えるとともにＮチャネルＭＯＳトラン
ジスタのソースに降圧電位ＶＳＳ−Ｖｔｈを与え、ノイ
ズリミッタ１２をノイズリミッタ１２′で置換すれば、
カップリングノイズ３，４も低減化させることができ
る。
のＰチャネルＭＯＳトランジスタのソースに昇圧電位Ｖ
ＤＤ＋Ｖｔｈを与えるとともにＮチャネルＭＯＳトラン
ジスタのソースに降圧電位ＶＳＳ−Ｖｔｈを与え、ノイ
ズリミッタ１２をノイズリミッタ１２′で置換すれば、
カップリングノイズ３，４も低減化させることができ
る。
【００６７】また、図１０は、この実施の形態３の変更
例を示す回路ブロック図であって、図１２と対比される
図である。図１０を参照して、この半導体集積回路装置
が図１２の半導体集積回路装置と異なる点は、各レシー
バ３４の近傍にノイズリミッタ１２が設けられている点
と、遅延回路２２が設けられている点である。
例を示す回路ブロック図であって、図１２と対比される
図である。図１０を参照して、この半導体集積回路装置
が図１２の半導体集積回路装置と異なる点は、各レシー
バ３４の近傍にノイズリミッタ１２が設けられている点
と、遅延回路２２が設けられている点である。
【００６８】ドライバ制御信号／Ｅは、隣接する２本の
バス配線Ｌｎ−１とＬｎ，Ｌｎ＋１とＬｎ＋２のうちの
一方のバス配線Ｌｎ−１，Ｌｎ＋１に対応するドライバ
３３，３３の制御ノードに直接入力されるとともに、他
方のバス配線Ｌｎ，Ｌｎ＋２に対応するドライバ３３，
３３の制御のノードに遅延回路２２を介して入力され
る。したがって、バス配線Ｌｎ，Ｌｎ＋２の駆動タイミ
ングは、バス配線Ｌｎ−１，Ｌｎ＋１の駆動タイミング
から遅延回路２２の遅延時間だけ遅れる。よって、この
変更例では、実施の形態３と同じ効果が得られるほか、
遅延回路２２の数が少なくてすむ。
バス配線Ｌｎ−１とＬｎ，Ｌｎ＋１とＬｎ＋２のうちの
一方のバス配線Ｌｎ−１，Ｌｎ＋１に対応するドライバ
３３，３３の制御ノードに直接入力されるとともに、他
方のバス配線Ｌｎ，Ｌｎ＋２に対応するドライバ３３，
３３の制御のノードに遅延回路２２を介して入力され
る。したがって、バス配線Ｌｎ，Ｌｎ＋２の駆動タイミ
ングは、バス配線Ｌｎ−１，Ｌｎ＋１の駆動タイミング
から遅延回路２２の遅延時間だけ遅れる。よって、この
変更例では、実施の形態３と同じ効果が得られるほか、
遅延回路２２の数が少なくてすむ。
【００６９】今回開示された実施の形態はすべての点で
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
例示であって制限的なものではないと考えられるべきで
ある。本発明の範囲は上記した説明ではなくて特許請求
の範囲によって示され、特許請求の範囲と均等の意味お
よび範囲内でのすべての変更が含まれることが意図され
る。
【００７０】
【発明の効果】以上のように、この発明に係る半導体装
置では、その出力ノードが信号伝達線の一方端に接続さ
れ、第１の信号に応答して出力ノードを第１の電位に
し、第２の信号に応答して出力ノードを第１の電位と異
なる第２の電位にするドライバと、その第１の電極が第
１の電位を第２の電位側にそのしきい値電圧だけレベル
シフトさせた第３の電位を受け、その第２の電極が信号
伝達線に接続され、信号伝達線の電位が第１の電位を超
えたことに応じて導通する第１のダイオード素子を含む
ノイズリミッタとが設けられる。したがって、信号伝達
線にカップリングノイズ１または２が発生して信号伝達
線の電位が第１の電位を超えた場合は、第１のダイオー
ド素子が導通して信号伝達線の電位を第１の電位に戻す
ので、カップリングノイズ１または２のレベルの低減化
を図ることができる。また、信号伝達線間の間隔を広げ
る必要がないので、レイアウト面積が小さくてすむ。
置では、その出力ノードが信号伝達線の一方端に接続さ
れ、第１の信号に応答して出力ノードを第１の電位に
し、第２の信号に応答して出力ノードを第１の電位と異
なる第２の電位にするドライバと、その第１の電極が第
１の電位を第２の電位側にそのしきい値電圧だけレベル
シフトさせた第３の電位を受け、その第２の電極が信号
伝達線に接続され、信号伝達線の電位が第１の電位を超
えたことに応じて導通する第１のダイオード素子を含む
ノイズリミッタとが設けられる。したがって、信号伝達
線にカップリングノイズ１または２が発生して信号伝達
線の電位が第１の電位を超えた場合は、第１のダイオー
ド素子が導通して信号伝達線の電位を第１の電位に戻す
ので、カップリングノイズ１または２のレベルの低減化
を図ることができる。また、信号伝達線間の間隔を広げ
る必要がないので、レイアウト面積が小さくてすむ。
【００７１】好ましくは、ノイズリミッタは、さらに、
その第１の電極が第２の電位を第１の電位側にそのしき
い値電圧だけレベルシフトさせた第４の電位を受け、そ
の第２の電極が信号伝達線に接続され、信号伝達線の電
位が第２の電位を超えたことに応じて導通する第２のダ
イオード素子を含む。したがって、信号伝達線にカップ
リングノイズ２または１が発生して信号伝達線の電位が
第２の電位を超えた場合は、第２のダイオード素子が導
通して信号伝達線の電位を第２の電位に戻すので、カッ
プリングノイズ２または１の低減化を図ることができ
る。
その第１の電極が第２の電位を第１の電位側にそのしき
い値電圧だけレベルシフトさせた第４の電位を受け、そ
の第２の電極が信号伝達線に接続され、信号伝達線の電
位が第２の電位を超えたことに応じて導通する第２のダ
イオード素子を含む。したがって、信号伝達線にカップ
リングノイズ２または１が発生して信号伝達線の電位が
第２の電位を超えた場合は、第２のダイオード素子が導
通して信号伝達線の電位を第２の電位に戻すので、カッ
プリングノイズ２または１の低減化を図ることができ
る。
【００７２】また好ましくは、その入力ノードが信号伝
達線の他方端に接続され、入力ノードの電位を検出する
ことによって第１および第２の信号を受信するレシーバ
がさらに設けられ、ノイズリミッタは、ドライバの出力
ノードよりもレシーバの入力ノードに近い接続点で信号
伝達線と接続される。カップリングノイズ１，２はレシ
ーバの近くになるほど大きくなるので、ノイズリミッタ
をドライバの出力ノードよりもレシーバの入力ノードに
近い出力点で信号伝達線と接続することにより、カップ
リングノイズ１，２を効果的に低減化させることができ
る。
達線の他方端に接続され、入力ノードの電位を検出する
ことによって第１および第２の信号を受信するレシーバ
がさらに設けられ、ノイズリミッタは、ドライバの出力
ノードよりもレシーバの入力ノードに近い接続点で信号
伝達線と接続される。カップリングノイズ１，２はレシ
ーバの近くになるほど大きくなるので、ノイズリミッタ
をドライバの出力ノードよりもレシーバの入力ノードに
近い出力点で信号伝達線と接続することにより、カップ
リングノイズ１，２を効果的に低減化させることができ
る。
【００７３】また好ましくは、ノイズリミッタは、レシ
ーバの入力ノードの近傍に設けられている。カップリン
グノイズ１，２はレシーバの近傍で最も高レベルになる
ので、ノイズリミッタをレシーバの入力ノードの近傍に
設けることにより、カップリングノイズ１，２を効果的
に低減化させることができる。
ーバの入力ノードの近傍に設けられている。カップリン
グノイズ１，２はレシーバの近傍で最も高レベルになる
ので、ノイズリミッタをレシーバの入力ノードの近傍に
設けることにより、カップリングノイズ１，２を効果的
に低減化させることができる。
【００７４】また好ましくは、信号伝達線は複数の副信
号伝達線に分割され、複数の副信号伝達線の各間に設け
られ、その入力ノードが上流側副信号伝達線に接続さ
れ、その出力ノードが下流側副信号伝達線に接続され、
入力電位と同じレベルの電位を出力する信号伝達回路が
さらに設けられ、ノイズリミッタは、各信号伝達回路に
対応して設けられ、対応の信号伝達回路の入力ノードの
近傍に設けられる。この場合は、信号伝達線の配線長が
長い場合でもカップリングノイズ１，２を効果的に低減
化させることができる。
号伝達線に分割され、複数の副信号伝達線の各間に設け
られ、その入力ノードが上流側副信号伝達線に接続さ
れ、その出力ノードが下流側副信号伝達線に接続され、
入力電位と同じレベルの電位を出力する信号伝達回路が
さらに設けられ、ノイズリミッタは、各信号伝達回路に
対応して設けられ、対応の信号伝達回路の入力ノードの
近傍に設けられる。この場合は、信号伝達線の配線長が
長い場合でもカップリングノイズ１，２を効果的に低減
化させることができる。
【００７５】また好ましくは、信号伝達線は複数設けら
れて互いに平行に配置され、ドライバおよびノイズリミ
ッタは、各信号伝達線に対応して設けられ、半導体装置
は、さらに、各隣接する２本の信号伝達線のうちの一方
の信号伝達線に対応して設けられて対応のドライバの出
力ノードと対応の信号伝達線の一方端との間に接続さ
れ、電位変化を予め定められた時間だけ遅延させるため
の遅延回路が設けられる。この場合は、隣接する２本の
信号伝達線の駆動タイミングをずらすことができ、カッ
プリングノイズ１，２の影響を小さくすることができ
る。
れて互いに平行に配置され、ドライバおよびノイズリミ
ッタは、各信号伝達線に対応して設けられ、半導体装置
は、さらに、各隣接する２本の信号伝達線のうちの一方
の信号伝達線に対応して設けられて対応のドライバの出
力ノードと対応の信号伝達線の一方端との間に接続さ
れ、電位変化を予め定められた時間だけ遅延させるため
の遅延回路が設けられる。この場合は、隣接する２本の
信号伝達線の駆動タイミングをずらすことができ、カッ
プリングノイズ１，２の影響を小さくすることができ
る。
【００７６】また好ましくは、信号伝達線は、複数設け
られて互いに平行に配置され、ドライバおよびノイズリ
ミッタは、各信号伝達線に対応して設けられ、半導体装
置は、さらに、各隣接する２本の信号伝達線のうちの一
方の信号伝達線に対応するドライバを活性化させてから
予め定められた時間だけ経過した後に、他方の信号伝達
線に対応するドライバを活性化させる制御回路が設けら
れる。この場合は、隣接する２本の信号伝達線の駆動タ
イミングをずらすことができ、カップリングノイズ１，
２の影響を小さくすることができる。
られて互いに平行に配置され、ドライバおよびノイズリ
ミッタは、各信号伝達線に対応して設けられ、半導体装
置は、さらに、各隣接する２本の信号伝達線のうちの一
方の信号伝達線に対応するドライバを活性化させてから
予め定められた時間だけ経過した後に、他方の信号伝達
線に対応するドライバを活性化させる制御回路が設けら
れる。この場合は、隣接する２本の信号伝達線の駆動タ
イミングをずらすことができ、カップリングノイズ１，
２の影響を小さくすることができる。
【００７７】また好ましくは、第１の電位は電源電位で
あり、第２の電位は接地電位である。この場合は、信号
伝達線の電位を電源電位よりも高くしたり、接地電位よ
りも低くするカップリングノイズ１，２のレベルを低減
化することができる。
あり、第２の電位は接地電位である。この場合は、信号
伝達線の電位を電源電位よりも高くしたり、接地電位よ
りも低くするカップリングノイズ１，２のレベルを低減
化することができる。
【００７８】また好ましくは、第１の電位は電源電位よ
りもダイオード素子のしきい値電圧だけ高い電位であ
り、第２の電位は接地電位よりもダイオード素子のしき
い値電圧だけ低い電位である。この場合は、信号伝達線
の振幅電圧が大きくなるので、カップリングノイズ３，
４の影響を小さくすることができ、信号伝達線の信号レ
ベルを検出する際のマージンが大きくなる。
りもダイオード素子のしきい値電圧だけ高い電位であ
り、第２の電位は接地電位よりもダイオード素子のしき
い値電圧だけ低い電位である。この場合は、信号伝達線
の振幅電圧が大きくなるので、カップリングノイズ３，
４の影響を小さくすることができ、信号伝達線の信号レ
ベルを検出する際のマージンが大きくなる。
【図１】 この発明の実施の形態１による半導体集積回
路装置の要部を示す回路ブロック図である。
路装置の要部を示す回路ブロック図である。
【図２】 この発明の実施の形態２による半導体集積回
路装置の要部を示す回路ブロック図である。
路装置の要部を示す回路ブロック図である。
【図３】 実施の形態２の変更例を示す回路ブロック図
である。
である。
【図４】 実施の形態２の他の変更例を示す回路ブロッ
ク図である。
ク図である。
【図５】 実施の形態２のさらに他の変更例を示す回路
ブロック図である。
ブロック図である。
【図６】 実施の形態２のさらに他の変更例を示す回路
ブロック図である。
ブロック図である。
【図７】 実施の形態２のさらに他の変更例を示す回路
ブロック図である。
ブロック図である。
【図８】 実施の形態２のさらに他の変更例を示す回路
ブロック図である。
ブロック図である。
【図９】 この発明の実施の形態３による半導体集積回
路装置の要部を示す回路ブロック図である。
路装置の要部を示す回路ブロック図である。
【図１０】 実施の形態３の変更例を示す回路ブロック
図である。
図である。
【図１１】 従来の半導体集積回路装置の構成を示すブ
ロック図である。
ロック図である。
【図１２】 図１１に示した半導体集積回路装置の要部
を示す回路ブロック図である。
を示す回路ブロック図である。
【図１３】 図１１に示した半導体集積回路装置の問題
点を説明するための図である。
点を説明するための図である。
１，５，１０〜１２，１２′ ノイズリミッタ、２，７
ＮチャネルＭＯＳトランジスタ、３，６ Ｐチャネル
ＭＯＳトランジスタ、１５ リピータ、２１，２２ 遅
延回路、３０ バス、３１ 送信側回路、３２ 受信側
回路、３３ ドライバ、３４ レシーバ、Ｌ バス配
線、Ｃ 配線間容量、Ｒ 配線抵抗。
ＮチャネルＭＯＳトランジスタ、３，６ Ｐチャネル
ＭＯＳトランジスタ、１５ リピータ、２１，２２ 遅
延回路、３０ バス、３１ 送信側回路、３２ 受信側
回路、３３ ドライバ、３４ レシーバ、Ｌ バス配
線、Ｃ 配線間容量、Ｒ 配線抵抗。
Claims (9)
- 【請求項１】 信号伝達線を備えた半導体装置であっ
て、 その出力ノードが前記信号伝達線の一方端に接続され、
第１の信号に応答して前記出力ノードを第１の電位に
し、第２の信号に応答して前記出力ノードを前記第１の
電位と異なる第２の電位にするドライバ、およびその第
１の電極が前記第１の電位を前記第２の電位側にそのし
きい値電圧だけレベルシフトさせた第３の電位を受け、
その第２の電極が前記信号伝達線に接続され、前記信号
伝達線の電位が前記第１の電位を超えたことに応じて導
通する第１のダイオード素子を含むノイズリミッタを備
える、半導体装置。 - 【請求項２】 前記ノイズリミッタは、さらに、その第
１の電極が前記第２の電位を前記第１の電位側にそのし
きい値電圧だけレベルシフトさせた第４の電位を受け、
その第２の電極が前記信号伝達線に接続され、前記信号
伝達線の電位が前記第２の電位を超えたことに応じて導
通する第２のダイオード素子を含む、請求項１に記載の
半導体装置。 - 【請求項３】 前記半導体装置は、さらに、その入力ノ
ードが前記信号伝達線の他方端に接続され、前記入力ノ
ードの電位を検出することによって前記第１および第２
の信号を受信するレシーバを備え、 前記ノイズリミッタは、前記ドライバの出力ノードより
も前記レシーバの入力ノードに近い接続点で前記信号伝
達線と接続される、請求項１または請求項２に記載の半
導体装置。 - 【請求項４】 前記ノイズリミッタは、前記レシーバの
入力ノードの近傍に設けられている、請求項３に記載の
半導体装置。 - 【請求項５】 前記信号伝達線は、複数の副信号伝達線
に分割され、 前記半導体装置は、さらに、前記複数の副信号伝達線の
各間に設けられ、その入力ノードが上流側副信号伝達線
に接続され、その出力ノードが下流側副信号伝達線に接
続され、入力電位と同じレベルの電位を出力する信号伝
達回路を備え、 前記ノイズリミッタは、各信号伝達回路に対応して設け
られ、対応の信号伝達回路の入力ノードの近傍に設けら
れている、請求項１から請求項４のいずれかに記載の半
導体装置。 - 【請求項６】 前記信号伝達線は、複数設けられて互い
に平行に配置され、 前記ドライバおよび前記ノイズリミッタは、各信号伝達
線に対応して設けられ、 前記半導体装置は、さらに、各隣接する２本の信号伝達
線のうちの一方の信号伝達線に対応して設けられて対応
のドライバの出力ノードと対応の信号伝達線の一方端と
の間に接続され、電位変化を予め定められた時間だけ遅
延させるための遅延回路を備える、請求項１から請求項
４のいずれかに記載の半導体装置。 - 【請求項７】 前記信号伝達線は、複数設けられて互い
に平行に配置され、 前記ドライバおよび前記ノイズリミッタは、各信号伝達
線に対応して設けられ、 前記半導体装置は、さらに、各隣接する２本の信号伝達
線のうちの一方の信号伝達線に対応するドライバを活性
化させてから予め定められた時間だけ経過した後に、他
方の信号伝達線に対応するドライバを活性化させる制御
回路を備える、請求項１から請求項４のいずれかに記載
の半導体装置。 - 【請求項８】 前記第１の電位は電源電位であり、 前記第２の電位は接地電位である、請求項１から請求項
７のいずれかに記載の半導体装置。 - 【請求項９】 前記第１の電位は、電源電位よりもダイ
オード素子のしきい値電圧だけ高い電位であり、 前記第２の電位は、接地電位よりもダイオード素子のし
きい値電圧だけ低い電位である、請求項１から請求項７
のいずれかに記載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000209754A JP2002023902A (ja) | 2000-07-11 | 2000-07-11 | 半導体装置 |
| US09/804,379 US6501319B2 (en) | 2000-07-11 | 2001-03-13 | Semiconductor device with signal transfer line |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000209754A JP2002023902A (ja) | 2000-07-11 | 2000-07-11 | 半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002023902A true JP2002023902A (ja) | 2002-01-25 |
Family
ID=18706113
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000209754A Withdrawn JP2002023902A (ja) | 2000-07-11 | 2000-07-11 | 半導体装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6501319B2 (ja) |
| JP (1) | JP2002023902A (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004319069A (ja) * | 2003-04-14 | 2004-11-11 | Samsung Electronics Co Ltd | 遅延同期ループ |
Families Citing this family (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7057450B2 (en) * | 2003-07-30 | 2006-06-06 | Winbond Electronics Corp. | Noise filter for an integrated circuit |
| TW200509533A (en) * | 2003-08-25 | 2005-03-01 | Holtek Semiconductor Inc | Inhibition device for high-frequency signal |
| EP2217377B1 (en) * | 2007-11-20 | 2013-09-18 | 3M Innovative Properties Company | Sample preparation for environmental sampling |
| US8569072B2 (en) * | 2007-11-20 | 2013-10-29 | 3M Innovative Properties Company | Sample preparation container and method |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4061380A (en) * | 1976-12-27 | 1977-12-06 | Recognition Equipment Incorporated | Rotational strain relief with inline plug |
| JPH0728214B2 (ja) * | 1987-02-06 | 1995-03-29 | 株式会社日立製作所 | 半導体集積回路装置 |
| JPH0748652B2 (ja) * | 1987-07-23 | 1995-05-24 | 三菱電機株式会社 | 半導体回路装置の入力保護装置 |
| JPH04129318A (ja) | 1990-09-20 | 1992-04-30 | Ricoh Co Ltd | ノイズリミット回路 |
| US5289054A (en) * | 1992-03-24 | 1994-02-22 | Intel Corporation | Fast electronic comparator |
| JP3063580B2 (ja) * | 1995-08-24 | 2000-07-12 | 松下電器産業株式会社 | イメージセンサー内蔵携帯端末装置 |
| US6525715B2 (en) * | 1997-03-24 | 2003-02-25 | Seiko Epson Corporation | Portable information acquisition device |
| EP0873003B1 (en) * | 1997-04-14 | 2007-03-21 | Hewlett-Packard Company, A Delaware Corporation | Image scanning device and method |
| SG103868A1 (en) * | 1998-04-20 | 2004-05-26 | Samsung Electronics Co Ltd | Defect management method and method of recording data |
| JP4057716B2 (ja) * | 1998-09-25 | 2008-03-05 | 東芝松下ディスプレイテクノロジー株式会社 | 保護回路を具えた絶縁ゲート型トランジスタ回路装置 |
-
2000
- 2000-07-11 JP JP2000209754A patent/JP2002023902A/ja not_active Withdrawn
-
2001
- 2001-03-13 US US09/804,379 patent/US6501319B2/en not_active Expired - Fee Related
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2004319069A (ja) * | 2003-04-14 | 2004-11-11 | Samsung Electronics Co Ltd | 遅延同期ループ |
Also Published As
| Publication number | Publication date |
|---|---|
| US6501319B2 (en) | 2002-12-31 |
| US20020005747A1 (en) | 2002-01-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6052019A (en) | Undershoot-isolating MOS bus switch | |
| US20050212557A1 (en) | Level-conversion circuit | |
| US7629830B1 (en) | Voltage level shifter | |
| JPH05243940A (ja) | 出力バッファ装置 | |
| KR100474755B1 (ko) | 출력 회로 | |
| US5594369A (en) | Open-drain fet output circuit | |
| KR0163775B1 (ko) | 출력 트랜지스터에 연결된 게이트 전류제어 트랜지스터의 게이트 전압 제어 회로를 갖는 출력 버퍼 회로 | |
| JP3657243B2 (ja) | レベルシフタ、半導体集積回路及び情報処理システム | |
| US4963774A (en) | Intermediate potential setting circuit | |
| US5933043A (en) | High speed level shift circuit | |
| JP2002023902A (ja) | 半導体装置 | |
| US6346835B1 (en) | Power-on reset signal preparing circuit | |
| US6489815B2 (en) | Low-noise buffer circuit that suppresses current variation | |
| US6710638B2 (en) | Voltage conversion circuit and semiconductor device | |
| US20050207504A1 (en) | Signal transmission circuit | |
| US6693842B2 (en) | Semiconductor device having a plurality of output signals | |
| JP2000076868A (ja) | 信号線駆動回路 | |
| JPH0818358A (ja) | 単一源差分回路 | |
| JPH097381A (ja) | 半導体装置 | |
| US20060097760A1 (en) | Differential signal generating circuit, differential signal transmitting circuit and differential signal transceiver system | |
| US6392441B1 (en) | Fast response circuit | |
| JP2001332968A (ja) | ドライバ回路、レシーバ回路および半導体集積回路装置 | |
| JP2003224460A (ja) | 受信回路 | |
| JP2567152B2 (ja) | Ｃｍｏｓ論理回路 | |
| JPH11214972A (ja) | 半導体回路装置及びレシーバ回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Application deemed to be withdrawn because no request for examination was validly filed |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20071002 |