JPH0818358A

JPH0818358A - 単一源差分回路

Info

Publication number: JPH0818358A
Application number: JP7136287A
Authority: JP
Inventors: Tai A Cao; タイ・アイン・カオ; Satyajit Dutta; サトヤジット・ドゥッタ
Original assignee: International Business Machines Corp
Current assignee: International Business Machines Corp
Priority date: 1994-06-22
Filing date: 1995-06-02
Publication date: 1996-01-19
Also published as: US5530401A; KR0153067B1; KR960003101A; TW431067B

Abstract

(57)【要約】【目的】遅延回路をソース・フォロア回路と共に使用
して、個別の基準電圧を差分回路に提供する、単一のデ
ータ入力電圧源から基準電圧を供給する回路を提供す
る。【構成】データ入力信号は、ソース・フォロア回路と
遅延回路に並行的に与えられる。ソース・フォロア回路
は、ソースが「Ｐ」型トランジスタのソースに接続され
た「Ｎ」型トランジスタを含む。遅延回路は、データ入
力信号がソース・フォロア回路を通過して、差分回路へ
の入力のための準備を整えるまで、信号を遅延させ、す
なわち「保持」するために提供される。遅延回路を使用
することによって、データ入力信号と基準信号（ソース
・フォロアからの出力）は同時に差分回路に入力され
る。ソース・フォロア回路中のトランジスタのゲートと
ソースを横切るしきい値電圧降下によって、データ入力
電圧に従う基準電圧が与えられる。このように、ソース
・フォロア回路によって誘発されるヒステリシスは、差
分回路によって使用できる基準電圧を提供し、２つの別
々で異なる電源の必要をなくす。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、基準電圧を生成するた
めのヒステリシスを含む集積回路に関する。詳細には、
入力信号を使用して、ドライバ回路や受信機回路などの
回路に第１の電圧が与えられる。また、第１の電圧は、
回路によって基準として使用される第２の電圧を生成す
るように処理される。

【０００２】

【従来の技術および発明が解決しようとする課題】正し
く動作するために複数の入力を必要とする多数の回路が
存在する。たとえば、差分増幅器が周知であり、集積回
路（ＩＣ）技法を使用するコンピュータ・システムにお
けるドライバ回路または受信機回路として広く使用され
ている。

【０００３】差分増幅器は、その性質上、時間の経過と
共に変動する信号の「差分」が存在することを必要とす
る基本回路である。この差分は次いで、差分に比例する
出力信号を与えるための基準を提供するために使用され
る。

【０００４】通常、入力ディジタル信号、すなわち、特
定の電圧または電圧なしとみなされる（電圧が存在する
ことは論理「１」を示し、電圧なしは論理「０」を示
す）第１の電圧入力が差分増幅器によって受け取られ
る。電圧なしは、特定の基準電圧を意味することがで
き、接続がなく、あるいは、入力がないときに発生する
可能性がある浮動電圧を意味するものではない。第２の
電圧入力も基準として必要である。従来型の回路は、独
立の異なる電源によって提供される個別の電圧源を使用
する。

【０００５】通常のＣＭＯＳ差分回路は、電圧がＶｄｄ
／２に等しい点の周りの約２００ｍＶの非常に小さなヒ
ステリシス帯域幅を有する。これには、２つの主な理由
がある。第１に、基準電圧が一定（通常、Ｖｄｄ／２）
のままであり、第２に、入力の基準電圧の両側の数百ミ
リボルトだけで回路が切り替えられる。さらに、従来型
の差分回路は、基準として使用すべき差分電位で、個別
の回線またはレールを必要とする。たとえば、１００Ｍ
Ｈｚを超える非常に高速の動作では、雑音（漏話、反射
など）が増大する。ある種のオフチップ・ネットワー
ク、具体的には、マルチドロップ・ネットの場合、２０
０ｍＶの比較的小さなヒステリシス帯域幅は十分な大き
さではない。差分回路を非終端遠端送信線における受信
機として使用するとき、送信線の近端にある受信機で障
害スイッチングが発生する恐れがある。さらに、マルチ
チップ・モジュール（ＭＣＭ）の高配線密度のために、
モジュールのフートプリントを最小限に抑える必要があ
るので、異なる電位を有する他の回線またはレールをＭ
ＣＭ中に製造することは困難である。

【０００６】図１は、全体的に参照符号１で示した典型
的な従来技術の差分増幅器である。第１の電圧ｖ₁が電
源３によって提供され、第２の電圧ｖ₂が第２の電源５
によって提供されることが分かる。その場合、電圧差分
はｖ₀₁およびｖ₀₂を介して出力される。差分増幅器の実
際の動作は、当技術分野で周知であり、詳細には説明し
ない。「Electronic Circuits; Discrete and Integrat
ed」（第２版、D.L.SchillingおよびC.Belove、マグロ
ーヒル社（McGraw-Hill）、1979年、pp.304ないし324）
を参照されたい。当業者には、従来技術のシステムによ
って開示されているように、別々の異なる電源の必要な
しに、入力電圧と基準電圧を単一の源から提供できる回
路を有することがなぜ有利であるかが容易に理解されよ
う。

【０００７】

【課題を解決するための手段】従来技術に対して、本発
明は、単一のデータ入力電圧源から基準電圧を供給する
ための回路を提供する。

【０００８】大ざっぱに言うと、本発明は、遅延回路を
ソース・フォロア回路と共に使用して、個別の基準電圧
を差分回路に提供するものである。データ入力信号は、
ソース・フォロア回路と遅延回路に並行的に与えられ
る。ソース・フォロア回路は、ソースがＰ型トランジス
タのソースに接続されたＮ型トランジスタを含む。遅延
回路は、データ入力信号がソース・フォロア回路を通過
して、差分回路への入力のための準備を整えるまで、信
号を遅延させ、すなわち「保持」するために提供され
る。遅延回路を使用することによって、データ入力信号
と基準信号（ソース・フォロアからの出力）は同時に差
分回路に入力される。ソース・フォロア回路中のトラン
ジスタのゲートとソースを介したしきい値電圧降下によ
って、データ入力電圧に従う基準電圧が与えられる。こ
のように、ソース・フォロア回路によって誘導されるヒ
ステリシスは、差分回路によって使用できる基準電圧を
提供し、２つの別々で異なる電源の必要をなくす。

【０００９】データ入力と基準は、差分回路に入力され
た後、比較される。次いで、差分回路の出力が反転さ
れ、（入力と基準信号の間の差分に基づく）情報を他の
回路に提供し、あるいは増幅することができる。

【００１０】したがって、前述の要約に従えば、当業者
なら、以下の説明および添付の特許請求の範囲を添付の
図面に関して検討すれば、本発明の目的、特徴、および
利点が明らかになろう。

【００１１】

【実施例】前述のように、差分回路は、コンピュータ・
システムを構成する集積回路中のドライバおよび受信機
として広く使用されている。具体的には、差分回路は、
同じまたは異なるコンピュータ・チップ上の他の回路か
らの信号をデータ入力電圧として受け取る。差分回路
は、同じまたは他のチップ上の他の回路（受信機）に信
号を出力するドライバ回路とみなすこともできる。した
がって、特定の応用例に応じて、同じ差分回路をドライ
バとして使用することも、あるいは、受信機として使用
することもできる。したがって、この種の回路が重要で
あることが分かる。さらに、当業者には、別々の異なる
電源を提供するには、集積回路上にどれだけ大量の追加
回路を提供する必要があるかが理解されよう。たとえ
ば、第２の個別の電圧を差分回路に提供するには、少な
くとも１つの追加ライン・インまたはレールが必要であ
る。

【００１２】入力信号に対して同じ方向で基準電圧を変
動させることは、ヒステリシス曲線の帯域幅を増加させ
る１つの方法である。この種の基準電圧変動を達成する
には、非反転スイング・バッファを使用する。このバッ
ファは、図２ではトランジスタＴ６およびＴ７として示
されている。このバッファは、ドレーンがＶｄｄに接続
されたＮＦＥＴデバイス（Ｔ６）と、ドレーンが接地に
接続されたＰＦＥＴデバイス（Ｔ７）とから成る。Ｔ６
が論理「１」をうまく伝導させることができず、Ｔ７が
論理「０」をうまく伝導させることができないので、バ
ッファ出力は、Ｖｄｄにも接地電位にも到達しない。出
力は、Ｖｄｄと接地の間のどこかでスイングする。この
減圧スイングによって、入力が立上り遷移または立下り
遷移で基準電圧（絶対値）を超えたときに受信機回路が
切り替わるようになる。

【００１３】ヒステリシス曲線は、電圧スイングの準位
を変化させることによって制御することができる。非反
転バッファのデバイスＴ６およびＴ７の寸法によってス
イングが決定される。電圧スイングの準位の変化によっ
て、ヒステリシス曲線が入力信号の電圧に対して右また
は左に移動できるようにスイングの図上の中心が決定さ
れる。好ましい実施例は、非反転バッファ（Ｔ６とＴ７
とを含む回路）によって出力される基準電位に、立上り
遷移で高くなり、立下り遷移で低くなるための追加時間
を許容する遅延回路も含む。この場合、入力電圧は、よ
り強い基準電圧に対して作用し、ヒステリシス曲線は幅
が広くなる。要するに、信号が立上り遷移を含むとき、
基準電位は最初、遅延させた入力よりも高く、受信機の
出力はロー・レベルである。入力が立ち上がると、非反
転バッファ出力も立ち上がる。遅延させた入力が、ある
レベルにあるバッファ、すなわち、基準電圧を超えたと
き、受信機はローからハイに切り替わる。回路が切り替
わるある電圧は、回路中のデバイスの寸法によって決定
される。同様に、立下りスイッチングしきい値は、適当
な量のヒステリシスが生成されるように、立ち上がりス
イッチングしきい値よりも低いものであるべきである。

【００１４】次に、本発明を図２に関して詳細に説明す
る。参照番号１００は、定電流回路を提供するトランジ
スタＴ１、Ｔ２、Ｔ５を有する差分回路を表す。トラン
ジスタＴ３およびＴ４は、差分回路１００への入力を形
成する。トランジスタＴ３、Ｔ４、Ｔ５はそれぞれ、電
圧が発生したときにオンになるＮチャネル・トランジス
タである。Ｔ５の場合、Ｔ５が、常にオンになり、トラ
ンジスタＴ３およびＴ４のソース接続部に定電流源を提
供するように、常にゲート上で電圧が与えられる。これ
らのトランジスタでは、差分回路１００によって入力電
圧が受け取られる。データ入力回線１０１は、電圧の有
無に応じて論理１または論理０を表す電圧信号を与え
る。データ入力信号は、遅延回路１０３に与えられ、並
行的に、Ｎチャネル・トランジスタＴ６およびＰチャネ
ル・トランジスタＴ７に与えられる。好ましい実施例に
おいて、遅延回路１０３は、直列接続された偶数のイン
バータ回路である。したがって、入力は出力と等価であ
るが、データ信号が遅延回路１０３に入力された時点
（点Ａ）から、信号が抜けだし（点Ｂ）、Ｔ４に入力さ
れる時点まで遅延が存在する。この時間遅延は、トラン
ジスタＴ６とＴ７とから成るソース・フォロア回路によ
ってデータ入力信号を基準電圧に変換するのに必要とさ
れる時間以上であってよい。トランジスタＴ６は、入力
信号がそのゲートで受け取られ、デバイス電圧Ｖｄｄが
そのドレーンに接続された、Ｎチャネル・トランジスタ
である。トランジスタＴ７は、そのドレーンが接地に接
続され、データ入力がそのゲートで受け取られる、Ｐチ
ャネル・トランジスタである。Ｔ６とＴ７の両方のソー
ス接続部は、結合され、トランジスタＴ３のゲートに接
続されている。

【００１５】Ｐチャネル・ロード・デバイスＴ１および
Ｔ２は、Ｔ１がダイオード接続デバイスである電流バイ
アス構成を形成する。ミラー・ノード「Ｅ」は、電流ソ
ース・デバイスＴ５のバイアスを行う。点「Ｅ」に現れ
る信号は、差分回路１００の出力の利得を増大させるた
めにロード・デバイスＴ２と電流ソース・デバイスＴ５
を共にドライブするものである。トランジスタＴ１およ
びＴ２は共に、Ｐチャネル型デバイスであり、Ｎチャネ
ル・デバイスであるＴ５と共に、電流ミラー回路として
接続されている。これらのトランジスタは、そのゲート
に電圧が存在しないときはオンであり、電圧が存在する
ときはオフである。図２に示した回路では、トランジス
タＴ１およびＴ２のゲートは、回線１１３を介して相互
に接続されている。さらに、Ｔ１のゲート接続部とソー
ス接続部は回線１１１によって結合されている。したが
って、Ｔ１は、電流が１方向のみ、すなわち、Ｔ５から
回線１０５を通って流れるようにするダイオードとして
接続されている。デバイス電圧Ｖｄｄは、トランジスタ
Ｔ１およびＴ２のソースで接続されている。このよう
に、トランジスタがオフになると、同じ電流が、回線１
０５および１０７を介して、Ｔ５からＴ３およびＴ４
（これらがオンになっているとき）を通過し、かつトラ
ンジスタＴ１およびＴ２のドレーンとソースの間で流れ
るように、同じインピーダンスがＶｄｄに与えられる。

【００１６】トランジスタＴ１、Ｔ２、Ｔ５をこのよう
に接続することによって、（以下で論じるように）常に
電圧が存在するＴ５のゲートが回線１１１によって回線
１０５に接続されるので、定電流源が成立する。Ｔ５
は、「Ｎ」デバイスなので、ゲートに電圧が発生し、し
たがって、電流がＴ５のソースからドレーンに流れるこ
とができるようになるとオンになる。

【００１７】次に、本発明の動作を図２および３に関し
て説明する。基本的に、デバイス電圧Ｖｄｄに等しい振
幅を有する方形波であるデータ信号が、点「Ａ」で入力
される。好ましい実施例では、Ｖｄｄは＋２．２５Ｖに
等しいが、本発明によって＋５Ｖなど他の多数の電圧が
構想される。方形波入力は、０Ｖから＋２．２５Ｖまで
変動し、ここで、０Ｖ（電力なし）は論理「０」を示
し、＋２．２５Ｖ（電圧が存在する）は論理「１」を示
す。「Ａ」でのデータ入力信号は、図３に示され、「Ｄ
ａｔａＩｎ」とラベル付けされている。このデータ入
力は、回線１０９を介して遅延回路１０３ならびにトラ
ンジスタＴ６およびＴ７に同時に提供される。上記のよ
うに、遅延回路１０３は、入力信号の変動に応じて時間
遅延を発生させる偶数のインバータである。波形「遅延
の出力」を、点「Ｂ」で遅延回路１０３から現れる信号
として図３に示す。

【００１８】次に、トランジスタＴ６およびＴ７の動作
について説明する。回線１０９上で提供されるデータ入
力信号が正であり、たとえば、＋２．２５Ｖに等しいと
き、Ｔ６は「Ｎ」型トランジスタであるためにオンにな
る。これによって、ゲートとソースを横切ってしきい値
電圧（Ｖｇｓ）が発生する。このしきい値電圧降下は、
図２の点「Ｃ」に存在する電圧がＶｄｄ（この例では＋
２．２５Ｖ）よりも低くなるように、Ｔ６のゲートとソ
ースを横切って存在する。ＣＭＯＳ回路がＶｄｄ／２に
等しい電圧レベルで切り替わることに留意されたい。好
ましい実施例では、トランジスタＴ３、Ｔ６、Ｔ７は、
（Ｖｄｄ＝２．２５Ｖであるとき）Ｔ３が＋１．４Ｖに
ほぼ等しいしきい値電圧（Ｖｇｓ）によってオンになる
ような寸法である。このＴ６立上りしきい値電圧Ｖｇｓ
は、本発明によって差分回路１００への入力として使用
される基準電圧である。図３は、基準電圧および図２の
点「Ｃ」の波形の形状を示す。

【００１９】この正の電圧（Ｔ６のＶｇｓ）は次いで、
やはり「Ｎ」型トランジスタであるトランジスタＴ３の
ゲート上に置かれる。並行的に、正の電圧Ｖｄｄが、や
はり「Ｎ」デバイスであるＴ４のゲート上に置かれ、Ｔ
４がオンになる。Ｔ４のゲート電圧がＴ３のゲート電圧
よりも高いので、電流は、Ｔ１とＴ３とを含む回路レグ
ではなく、トランジスタＴ２とＴ４から成る回路レグを
通って流れる。したがって、電気的にｓｐｅａｋｉｎｇ
のトランジスタＴ４がオンになり、トランジスタＴ３は
オフになる。トランジスタＴ３は、ある正の電圧でトラ
ンジスタＴ５をオンにする点「Ｅ」に電気的に接続され
ている。

【００２０】データ入力信号は、正の電圧に続いて、方
形波の立下りエッジのためにゼロ電圧になる。この時点
で、信号は、（前述のように）遅延回路１０３に提供さ
れ、同時に、「Ｐ」型デバイスであるＴ７が、ゲート上
にゼロ電圧が発生したときにオンになるように、回線１
０９を介してＴ７に提供される。これによって、Ｔ７の
ゲートとソースを横切って立下りしきい値電圧（Ｔ７の
Ｖｇｓ）が発生する。このトランジスタは、約＋０．６
Ｖの電位差が存在するような寸法である。さらに、
「Ｎ」型デバイスであるトランジスタＴ３は、そのゲー
ト上に＋０．６Ｖが発生したときにオンになるような寸
法である。したがって、電流は、Ｔ５からＴ３および回
線１０５を通って点「Ｅ」に流れることができる。同時
に、トランジスタＴ４がオフになる。これは、トランジ
スタＴ４が「Ｎ」デバイスであり、そのゲート上に０Ｖ
が置かれており、トランジスタＴ３のゲート電圧がトラ
ンジスタＴ４のゲート電圧よりも高いからである。

【００２１】さらに、図２は、トランジスタＴ８とＴ９
とを含むインバータ回路１２０を含む。点「Ｄ」に電圧
が存在するとき、Ｔ９はオンであり、Ｎチャネルは電流
を伝導させる。しかし、ソースが接地に接続されている
ので、出力回線１２２上には電圧が存在しない。逆に、
点「Ｄ」に０Ｖが存在するとき、Ｔ８はオンであり、そ
のＰチャネルは電流を伝導させ、出力回線１２２上にＶ
ｄｄ（Ｔ８のソースとドレーンを横切る電圧降下よりも
低い）を置く。ドライバ回路では、対応する受信機回路
が、回路が切り替わったことを検出できるようにするた
めに、インバータが使用される。

【００２２】したがって、本発明の例示によって、単一
のデータ入力信号を使用して、コンピュータ・システム
でドライバまたは受信機として使用される差分回路で使
用できる基準信号を提供することができることが分か
る。トランジスタＴ６およびＴ７は、Ｖｄｄが存在する
ときにＴ６をオンにさせて、０ＶでＴ７をオンにさせる
ことによってヒステリシスを発生させる。

【００２３】ある好ましい実施例を図示して説明した
が、添付の特許請求の範囲から逸脱せずに多数の変更お
よび修正を加えられることが理解されよう。

【００２４】まとめとして、本発明の構成に関して以下
の事項を開示する。

【００２５】（１）データ信号から基準信号を生成する
電子装置において、前記データ信号を第１の入力として
受け取る第１の回路と、前記データ信号を第２の回路に
提供する手段と、前記第２の回路内で、前記データ信号
に基づいて前記基準信号を生成する手段とを備えること
を特徴とする装置。（２）前記データ信号が、ハイ・レベルとロー・レベル
とから成ることを特徴とする上記（１）に記載の装置。（３）前記第２の回路が、前記データ信号の前記ハイ・
レベルよりも低いレベルで前記基準信号のハイ部分を出
力する第１の手段と、前記データ信号の前記ロー・レベ
ルよりも高いレベルで前記基準信号のロー部分を出力す
る第２の手段とを備えることを特徴とする上記（２）に
記載の装置。（４）前記第１の手段が、前記データ信号の前記ハイ・
レベルが入力であるときに前記基準信号の前記ハイ部分
を出力するＮチャネル・デバイスから成ることを特徴と
する上記（３）に記載の装置。（５）前記第２の手段が、前記データ信号の前記ロー・
レベルが入力であるときに前記基準信号の前記ロー部分
を出力するＰチャネル・デバイスから成ることを特徴と
する上記（３）に記載の装置。（６）前記第２の回路が、ヒステリシスを誘導すること
によって前記基準信号を生成することを特徴とする上記
（５）に記載の装置。（７）前記第１の回路が、前記データ信号と前記基準信
号を共に受け取り、前記データ信号と前記基準信号の間
の比較に基づいて出力信号を提供する、差分回路である
ことを特徴とする上記（６）に記載の装置。（８）さらに、前記データ信号と前記基準信号が、前記
第１の回路に同時に入力されるようにする遅延回路手段
を備えることを特徴とする上記（７）に記載の装置。（９）前記遅延回路が、相互接続された偶数のインバー
タ回路であることを特徴とする上記（８）に記載の装
置。

【図面の簡単な説明】

【図１】入力電圧と基準電圧に別々の源を提供する従来
の慣習を示す従来技術の回路を示す図である。

【図２】誘導されたヒステリシスによって、基準電圧を
ドライブするために入力電圧を使用することもできる本
発明の回路を示す図である。

【図３】図２の回路中の様々な点での電圧波形を示すグ
ラフである。

【符号の説明】

Ｔトランジスタ１００差分回路１０１データ入力回線１０３遅延回路１０５回線１２０インバータ回路１２２出力回線

───────────────────────────────────────────────────── フロントページの続き (72)発明者サトヤジット・ドゥッタアメリカ合衆国78759 テキサス州オースチンブリュアグラス・ドライブ 8703

Claims

【特許請求の範囲】

【請求項１】データ信号から基準信号を生成する電子装
置において、前記データ信号を第１の入力として受け取る第１の回路
と、前記データ信号を第２の回路に提供する手段と、前記第２の回路内で、前記データ信号に基づいて前記基
準信号を生成する手段とを備えることを特徴とする装
置。
【請求項２】前記データ信号が、ハイ・レベルとロー・
レベルとから成ることを特徴とする請求項１に記載の装
置。
【請求項３】前記第２の回路が、前記データ信号の前記ハイ・レベルよりも低いレベルで
前記基準信号のハイ部分を出力する第１の手段と、前記データ信号の前記ロー・レベルよりも高いレベルで
前記基準信号のロー部分を出力する第２の手段とを備え
ることを特徴とする請求項２に記載の装置。
【請求項４】前記第１の手段が、前記データ信号の前記
ハイ・レベルが入力であるときに前記基準信号の前記ハ
イ部分を出力するＮチャネル・デバイスから成ることを
特徴とする請求項３に記載の装置。
【請求項５】前記第２の手段が、前記データ信号の前記
ロー・レベルが入力であるときに前記基準信号の前記ロ
ー部分を出力するＰチャネル・デバイスから成ることを
特徴とする請求項３に記載の装置。
【請求項６】前記第２の回路が、ヒステリシスを誘導す
ることによって前記基準信号を生成することを特徴とす
る請求項５に記載の装置。
【請求項７】前記第１の回路が、前記データ信号と前記
基準信号を共に受け取り、前記データ信号と前記基準信
号の間の比較に基づいて出力信号を提供する、差分回路
であることを特徴とする請求項６に記載の装置。
【請求項８】さらに、前記データ信号と前記基準信号
が、前記第１の回路に同時に入力されるようにする遅延
回路手段を備えることを特徴とする請求項７に記載の装
置。
【請求項９】前記遅延回路が、相互接続された偶数のイ
ンバータ回路であることを特徴とする請求項８に記載の
装置。