DE102004037160B3

DE102004037160B3 - Verfahren und Vorrichtung zum Erzeugen eines Ausgangstaktsignals mit einer einstellbaren Phasenlage aus mehreren Eingangstaktsignalen

Info

Publication number: DE102004037160B3
Application number: DE102004037160A
Authority: DE
Inventors: Edoardo Prete; Anthony Sanders; Claudio Andreotti
Original assignee: Infineon Technologies AG
Current assignee: Polaris Innovations Ltd
Priority date: 2004-07-30
Filing date: 2004-07-30
Publication date: 2006-03-16
Anticipated expiration: 2024-07-31
Also published as: US20060029172A1; US7420430B2

Abstract

Es wird ein Verfahren und eine Vorrichtung zur Erzeugung eines Ausgangstaktsignals (o) bereitgestellt, wobei eine Mehrzahl von Eingangstaktsignalen (s, c), welche zueinander eine vorgegebene Phasenbeziehung aufweisen, mit jeweiligen Gewichtungsfaktoren (A, 1-A) gewichtet wird und wobei die gewichteten Eingangstaktsignale (s', c') addiert werden, um ein Summentaktsignal (i) zu erzeugen. Das Summentaktsignal (i) wird in einem Integrator (8) integriert und gegebenenfalls verstärkt, um das Ausgangstaktsignal (o) zu erzeugen. Mit einem derartigen Verfahren und einer derartigen Vorrichtung lässt sich ein Ausgangstaktsignal (o) mit einer einstellbaren Phasenlage erzeugen, wobei die Anforderungen an die Eingangstaktsignale gering sind.

Description

Die vorliegende Erfindung betrifft ein Verfahren und eine Vorrichtung zur Erzeugung eines Ausgangstaktsignals, welches eine einstellbare Phasenlage aufweist. Insbesondere betrifft sie ein Verfahren und eine Vorrichtung zur Erzeugung eines derartigen Signals mit Hilfe eines Phaseninterpolators.

Phaseninterpolatoren werden dazu benutzt, Taktsignale mit einer einstellbaren Phase zu erzeugen, welche beispielsweise im Rahmen der Takt- und Datenrückgewinnung (Clock and Data Recovery, CDR) in Kommunikationseinrichtungen benutzt werden. Derartige Phaseninterpolatoren sind beispielsweise aus der US 2003/0002607 A1 oder aus der EP 0 909 035 A2 bekannt.

Die Funktionsweise derartiger Phaseninterpolatoren soll im Folgenden anhand der 5–8 erläutert werden.

5 zeigt dabei ein Blockdiagramm eines Phaseninterpolators 21. Dem Phaseninterpolator 21 werden dabei zwei Eingangstaktsignale s und c zugeführt. Die Eingangstaktsignale weisen gleiche Frequenz und Amplitude sowie eine Phasendifferenz von 90° bzw. π/2 auf. Des Weiteren wird dem Phaseninterpolator 21 ein Steuersignal cnt zugeführt. Abhängig von dem Steuersignal cnt erzeugt der Phaseninterpolator 21 aus den Eingangstaktsignalen s und c ein Ausgangstaktsignal o, dessen Phase zwischen den Phasen der Eingangstaktsignale s und c liegt. Es sind auch Phaseninterpolatoren bekannt, bei welchen die Phasendifferenz zwischen den Eingangstaktsignalen s und c von 90° abweicht, oder bei denen mehr als 2, insbesondere 4, Eingangstaktsignale verwendet werden, um ein Ausgangstaktsignal o erzeugen zu können, welches eine beliebige Phase zwischen 0° und 360° aufweist.

Die Wirkung des Phaseninterpolators 21 in Zeitdarstellung ist in 6 dargestellt. Die Eingangstaktsignale c und s weisen eine Phasendifferenz 22 von beispielsweise 90° auf, das Ausgangstaktsignal o weist bezüglich des Eingangstaktsignals c eine Phasendifferenz 23 auf, welche abhängig von dem Steuersignal cnt eingestellt wird.

Dieser Sachverhalt ist in 7 in Phasendarstellung nochmals dargestellt. Die Pfeile stellen dabei so genannte Phasoren dar, die Richtung des Pfeils entspricht der Phase des entsprechenden Signals. Die Pfeile sind mit P(s), P(o) und P(c) für die Phasoren der entsprechenden Signal s, o bzw. c gekennzeichnet. P(o) ist dabei eine Funktion f des Steuersignals cnt.

Eine schaltungstechnische Realisierung eines derartigen Phaseninterpolators ist schematisch in 8 dargestellt. Dieser Phaseninterpolator 21 ist differenziell ausgestaltet, das heißt die Eingangstaktsignale sind differenzielle Signale mit den Komponenten s, s bzw. c, c, während das Ausgangstaktsignal ein differenzielles Signal mit Komponenten o, o ist.

Die Eingangstaktsignale werden jeweils einem Differenzverstärker zugeführt, wobei der Differenzverstärker für das Eingangstaktsignal s, s Transistoren T5 und T6 und eine Stromquelle 10 umfasst, während der Differenzverstärker für das Eingangstaktsignal c, c Transistoren T7 und T8 sowie eine Stromquelle 11 umfasst. Die Differenzverstärker weisen gemeinsame Ausgangslastwiderstände L1, L2 auf, was zu einer Summation der Ausgänge der Differenzverstärker führt. In 8 bezeichnet weiterhin 17 ein Massepotenzial und 18 ein weiteres definiertes Potenzial, beispielsweise eine positive Versorgungsspannung.

Das Steuersignal cnt steuert die Stromquelle 10 und 11 an, um die von ihnen erzeugten Ströme Is bzw. Ic zu variieren. Dies kann insbesondere derart erfolgen, dass die Summe der Ströme Is und Ic konstant bleibt. Durch das Variieren der Ströme Is und Ic wird eine Gewichtung der Eingangstaktsignale s, s und c, c vorgenommen, wodurch die Phase des Ausgangstaktsignals o, o verändert wird.

Derartige bekannte Phaseninterpolatoren basieren auf folgender Gleichung:

Die Formel (1) besagt, dass bei zwei sinusförmigen Eingangstaktsignalen mit 90° Phasendifferenz (sin(2πft) und cos(2πft)) der Frequenz f, welche mit Gewichtungsfaktoren A bzw. 1-A gewichtet und addiert werden, ein Ausgangstaktsignal entsteht, welches eine Phasendifferenz von arctan(A/1-A) gegenüber dem cos-Eingangstaktsignal aufweist, arctan ist dabei der Arcus Tangens. Ähnliche Formeln können für sinusförmige Eingangstaktsignale, welche eine Phasendifferenz ungleich 90° aufweisen, aufgestellt werden. Der Wert des Gewichtungsfaktors A wird in 8 durch das Steuersignal cnt eingestellt, wobei das Steuersignal cnt ein digitales oder analoges Signal sein kann.

Gleichung (1) gilt jedoch nur für sinusförmige Signale. Wenn die Eingangstaktsignale keine Sinusform aufweisen, ist die Abhängigkeit der eingestellten Phase von dem Steuersignal cnt bzw. dem Gewichtungsfaktor A kaum zu berechnen. Zudem wird in diesem Fall das Ausgangstaktsignal o eine verzerrte Wellenform aufweisen. Dies gilt umso mehr, je höher die Energie der Eingangstaktsignale in höheren Harmonischen (beispielsweise bei Betrachtung der Fourier-Zerlegung) ist.

Herkömmliche Phasendetektoren müssen daher zwei Bedingungen erfüllen: Zum einen müssen die Differenzpaare von Transistoren T5, T6 und T7, T8 in einem möglichst linearen Bereich be trieben werden, was die nötige Vorspannung und die erforderliche Eingangsamplitude der Eingangstaktsignale s, c beeinflusst. Zum anderen dürfen die Eingangstaktsignale keine wesentliche Energie in Harmonischen höherer Ordnung aufweisen, das heißt, sie müssen sinusförmig oder annähernd sinusförmig sein.

Ein weiteres Erfordernis für vielseitig einsetzbare Phaseninterpolatoren ist es, dass sie Eingangstaktsignale mit verschiedenen Taktfrequenzen verarbeiten können.

Ein herkömmlicher Phaseninterpolator, mit welchem diese Anforderungen erfüllt werden können, ist schematisch in 9 dargestellt. Dabei werden die Eingangstaktsignale s und c zunächst einer Signalformeinrichtung 24 zugeführt, welche ein erstes Filter 25 für das Eingangstaktsignal c und ein zweites Filter 26 für das Eingangstaktsignal s umfasst. Diese Filter sind derart ausgestaltet, höhere harmonische Komponenten in den Eingangstaktsignalen s und c zu dämpfen sowie die Amplituden der Eingangstaktsignale s und c derart anzupassen, dass beispielsweise die Differenzpaare von Transistoren aus 8 in einem zumindest näherungsweise linearen Bereich betrieben werden können. Die so erzeugten gefilterten Eingangstaktsignale s bzw. c werden dem eigentlichen Phaseninterpolator 27 zugeführt, welcher hier nur schematisch dargestellt ist. Er kann beispielsweise im Wesentlichen wie der Phaseninterpolator 21 aus 8 realisiert sein. Wie in 9 dargestellt, werden die gefilterten Eingangstaktsignale s und c in Multiplizierern 28 bzw. 29 mit Gewichtungsfaktoren A bzw. 1-A multipliziert und in einem Addierer 30 addiert, wobei der Wert A durch das Steuersignal cnt eingestellt wird. Das so entstehende Zwischentaktsignal o wird dann bevorzugt einem dritten Filter 31 zugeführt, in welchem verbleibende Verzerrungen beispielsweise der Wellenform gedämpft werden, um das Ausgangstaktsignal o zu erzeugen.

Die Filter 25, 26 und 31 sind dabei relativ aufwändig in der Realisierung und daher kostspielig. Zudem müssen sie, falls Eingangstaktsignale mit verschiedenen Frequenzen verarbeitet werden sollen, programmierbar sein. Auch müssen der erste Filter 25 und der zweite Filter 26 aufeinander abgestimmt sein, um gefilterte Eingangstaktsignale s und c zu erzeugen, welche den Anforderungen der Formel (1) möglichst gut entsprechen.

Außer der EP 1 351 429 A1 sind Phaseninterpolatoren bekannt, bei welchen eine Mehrzahl von phasenverschobenen Eingangssignalen gewichtet werden und an Lastwiderständen addiert werden. Am Ausgang der Phaseninterpolatoren ist ein durch Kapazitäten gebildeter Integrator sowie ein Differenzverstärker angeordnet.

Bei dem eingangs erwähnten Phaseninterpolator der EP 0 909 035 A2 sind Kapazitäten am Ausgang als Tiefpassfilter ausgestaltet, um höhere Harmonische herauszufiltern. Hierdurch ist prinzipiell eine Verwendung von Rechtecksignalen möglich.

Verfahren und eine Vorrichtung zur Erzeugung eines Ausgangstaktsignals mittels Phaseninterpolation bereitzustellen, wobei die Anforderungen an die Eingangstaktsignale weniger streng sind und beispielsweise auch Rechtecksignale oder beliebige andere Eingangssignale verarbeitet werden können, wobei keine aufwändigen Filter nötig sind, und wobei ein Betrieb bei variablen Frequenzen mit guten linearen Eigenschaften möglich ist.

Diese Aufgabe wird gelöst durch ein Verfahren nach Anspruch 1 bzw. eine Vorrichtung nach Anspruch 14. Die abhängigen Ansprüche definieren vorteilhafte oder bevorzugte Ausführungsbeispiele des Verfahrens bzw. der Vorrichtung.

Erfindungsgemäß wird zur Erzeugung eines Ausgangstaktsignals mit einstellbarer Phasenlage vorgeschlagen, eine Mehrzahl von Eingangstaktsignalen im Allgemeinen gleicher Frequenz, welche zueinander eine vorgegebene Phasenbeziehung aufweisen, mit jeweiligen Gewichtungsfaktoren zur Einstellung der Phasenlage zu gewichten, die gewichteten Eingangstaktsignale zu addieren, um ein Summentaktsignal zu erzeugen, das Summentaktsignal zu integrieren, und das Ausgangstaktsignal abhängig von dem integrierten Summentaktsignal zu erzeugen.

In diesem Fall kann gezeigt werden, dass das integrierte Summentaktsignal eine Phase in Bezug auf die Eingangstaktsignale aufweist, welche abgesehen von einer Konstanten im Wesentlichen direkt proportional zu den jeweiligen Gewichtungsfaktoren ist. Dabei können als Eingangstaktsignale insbesondere auch Rechtecksignale verwendet werden, was bei herkömmlichen Phaseninterpolatoren nicht möglich ist. Somit kann mit dem erfindungsgemäßen Verfahren auf einfache Weise ein Ausgangstaktsignal mit einstellbarer Phase erzeugt werden.

Zur Erzeugung des Ausgangstaktsignals kann das integrierte Summentaktsignal verstärkt werden. Wird ein Ausgangstaktsignal mit annähernder Rechteckwellenform benötigt, erfolgt diese Verstärkung bevorzugt so, dass das Ausgangstaktsignal schon bei einem integrierten Summentaktsignal, dessen Wert wesentlich unterhalb einem Maximalwert liegt, einen Sättigungswert annimmt.

Es können insbesondere zwei Eingangstaktsignale oder vier Eingangstaktsignale verwendet werden, welche zueinander jeweils eine Phasenverschiebung von 90° aufweisen. Im Fall von zwei Eingangstaktsignalen kann dann im Wesentlichen ein Ausgangstaktsignal mit einer beliebigen Phasenlage zwischen den Phasenlagen der zwei Eingangstaktsignale erzeugt werden, bei vier Eingangstaktsignalen kann ein Ausgangstaktsignal mit einer beliebigen Phasenlage erzeugt werden.

Die Eingangstaktsignale werden aus entsprechenden Ursprungseingangstaktsignalen bevorzugt mit gleicher Frequenz und der vorgegebenen Phasenbeziehung gebildet um Eingangstaktsignale mit einer näherungsweisen Rechteckwellenform zu erzeugen, beispielsweise indem das Vorzeichen der Ursprungseingangstaktsignale gebildet wird oder indem die Ursprungseingangstaktsignale – gegebenenfalls mit niedriger Sättigung – verstärkt werden.

Dies kann beispielsweise durch den jeweiligen Eingangstaktsignalen zugeordnete Differenzverstärker erfolgen, welche ein Differenzpaar von Transistoren umfassen, deren Schaltpunkt entsprechend den Anforderungen gewählt ist. Insbesondere können die Schaltpunkte derart gewählt sein, dass ein Strom durch den jeweiligen Differenzverstärker entweder über einen ersten Transistor des Differenzpaares oder über einen zweiten Transistor des Differenzpaares fließt, d.h. die Transistoren wirken als Schalter. Die Transistoren können dabei MOS-Transistoren oder Bipolartransistoren sein. Die Einstellung der jeweiligen Gewichtungsfaktoren erfolgt dann durch die Steuerung von den jeweiligen Differenzverstärkern zugeordneten Stromquellen.

Die von den Differenzverstärkern erzeugten Ströme werden dann addiert und können insbesondere zur Integration des Summentaktsignals an einem Kondensator integriert werden.

Des Weiteren kann ein Stromspiegel zur Verstärkung der von den Differenzverstärkern ausgegebenen Ströme vorgesehen sein.

Bevorzugt ist eine Steuereinheit vorgesehen, welche die Ströme derart regelt, dass ein Integrator, beispielsweise der Kondensator, zum Integrieren des Summentaktsignals nicht in Sättigung geht.

Mit dem erfindungsgemäßen Verfahren bzw. der erfindungsgemäßen Vorrichtung können Aungangstaktsignale mit einstellbarer Phasenlage erzeugt werden, wobei die Anforderungen bezüglich Wellenform und Amplitude an die Eingangstaktsignale gering sind. Zudem hängt bei der vorliegenden Erfindung die Phasenlage des Ausgangstaktsignals linear von den jeweiligen Gewichtungsfaktoren ab, was eine einfachere Steuerung der Phasenlage als die Arcustangensfunktion aus Gleichung (1) ermöglicht. Schließlich kann die Frequenz der Eingangstaktsignale über weite Bereiche variieren, ohne die Funktionsfähigkeit zu beeinträchtigen.

Die Erfindung wird nachfolgend unter Bezugnahme auf die beigefügte Zeichnung anhand bevorzugter Ausführungsbeispiele näher erläutert. Es zeigen:
1 ein Blockschaltbild eines Ausführungsbeispiels der vorliegenden Erfindung,
2 beispielhafte Signalverläufe in dem Ausführungsbeispiel von 1,
3 eine erste schaltungstechnische Realisierung der vorliegenden Erfindung,
4 eine zweite schaltungstechnische Realisierung der vorliegenden Erfindung,
5 ein Blockdiagramm eines Phaseninterpolators,
6 Signalverläufe in dem Phaseninterpolator aus 5,
7 eine Phasenraumdarstellung der Signale aus 5,
8 eine schaltungstechnische Realisierung eines herkömmlichen Phaseninterpolators, und
9 ein Blockdiagramm eines herkömmlichen Phaseninterpolators mit Filtern zur Signalformung.
1 zeigt ein Blockdiagramm einer erfindungsgemäßen Vorrichtung zur Erzeugung eines Ausgangstaktsignals o. Hierfür werden der Vorrichtung ein erstes Eingangstaktsignal s und ein zweites Eingangstaktsignal c, welches dieselbe Frequenz wie das erste Eingangstaktsignal s aufweist, zugeführt. Das erste Eingangstaktsignal s und das zweite Eingangstaktsignal c weisen zueinander bevorzugt eine Phasenverschiebung von 90° bzw. π/2 auf. Prinzipiell ist jedoch eine andere Phasenverschiebung zwischen dem ersten Eingangstaktsignal s und dem zweiten Eingangstaktsignal c denkbar, wodurch der Bereich der möglichen Phasenlagen des Ausgangstaktsignals o verändert wird. Es können auch mehr als zwei Eingangstaktsignale verwendet werden, um einen größeren Bereich abzudecken. Weiter hin wird angenommen, dass das erste Eingangstaktsignal s und das zweite Eingangstaktsignal c um einen Wert 0 oszillieren.
Die Eingangstaktsignale s, c mit einer vorgegebenen Phasendifferenz können beispielsweise in bekannter Weise mit einer Verzögerungsregelschleife (Delay Locked Loop, DLL) einer Polyphasenfilteranordnung oder mit einem Quadraturoszillator erzeugt werden.
Das erste Eingangstaktsignal s wird einem ersten Vorzeichenblock 1 zugeführt, welcher bei einem positiven Wert des ersten Eingangstaktsignals s einen Wert von +1 und bei einem negativen Wert des ersten Eingangstaktsignals s einen Wert –1 ausgibt. Entsprechend wird das zweite Eingangstaktsignal c einem zweiten Vorzeichenblock 2 zugeführt, welcher dieselbe Funktionalität wie der erste Vorzeichenblock 1 aufweist. Durch den ersten Vorzeichenblock 1 und den zweiten Vorzeichenblock 2 werden also zwei Rechtecksignale mit einer Phasendifferenz von 90° erzeugt, welche Multiplizierern 5 bzw. 6 zugeführt werden. In diesen Multiplizierern 5 bzw. 6 werden die so erzeugten Rechtecksignale mit Gewichtungsfaktoren multipliziert. Dabei wird das von dem ersten Eingangstaktsignal s abgeleitete Rechtecksignal in dem Multiplizierer 5 mit einem Gewichtungsfaktor A multipliziert, welcher in einem Block 4 in Abhängigkeit von einem Steuersignal cnt festgelegt wird und zwischen 0 und 1 liegt. Das so entstehende gewichtete Eingangstaktsignal ist mit s' bezeichnet.
In entsprechender Weise wird in einem Block 3 in Abhängigkeit von dem Steuersignal cnt ein Gewichtungsfaktor 1-A erzeugt, mit welchem das von dem Vorzeichenblock 2 ausgegebene Signal in dem Multiplizierer 6 multipliziert wird, um ein gewichtetes Eingangstaktsignal c' zu erzeugen. Der zeitliche Verlauf der Signale s' und c' ist in den obersten zwei Zeilen von 2 beispielhaft dargestellt. In dem dargestellten Beispiel eilt die Phase des zweiten Eingangstaktsignals c der Phase des ersten Eingangstaktsignals s um 90° voraus, was ei ne entsprechende Phasenlage der Signale c' und s' bewirkt. Des Weiteren ist in dem dargestellten Beispiel der Gewichtungsfaktor A < 0,5, so dass das Rechtecksignal c' eine größere Amplitude aufweist als das Rechtecksignal s'. Die Signale s' und c' werden wie in 1 gezeigt einem Addierer 7 zugeführt, um ein Summentaktsignal i zu erzeugen. Dieses Summentaktsignal i ist beispielhaft in der dritten Zeile von 2 dargestellt. Es ist deutlich zu erkennen, dass das Summentaktsignal i eine Wellenform aufweist, welche seine Tauglichkeit als Taktsignal einschränkt. Insbesondere entsprechen ansteigende Flanken des Summentaktsignals i entweder ansteigenden Flanken des Signals s' oder des Signals c', so dass hier kaum eine definierte Phasenlage des Signals i abhängig von den Phasenlagen der Signale s' und c' festgelegt werden kann.
Das Summentaktsignal i wird wie in 1 dargestellt einem Integrator 8 zugeführt, um ein integriertes Summentaktsignal ot zu erzeugen. Ein für das Beispiel des Summentaktsignals i aus 2 erzeugtes integriertes Summentaktsignal ot ist ebenfalls in 2 dargestellt. Es kann gezeigt werden, dass die Nulldurchgänge des integrierten Summentaktsignals ot, welche als Maß für die Phasenlage des Summentaktsignals ot dienen können, zu den Nulldurchgängen des Signals c' um eine feste Phasenverschiebung plus eine Phasenverschiebung, welche direkt zum Gewichtungsfaktor A proportional ist, verschoben sind, das heißt P(ot) = P(c) + D + B·A (2)
Dabei bezeichnet P(ot) die Phasenlage des integrierten Summentaktsignals ot, P(c) die Phasenlage des zweiten Eingangstaktsignals c, welche derjenigen des Signals c' entspricht, D einem konstanten Offset und B einer Proportionalitätskonstanten.
Falls eine entsprechende Anwendung keine strengen Anforderungen an die Wellenform des Ausgangstaktsignals stellt, kann das integrierte Summentaktsignal ot direkt als Ausgangstaktsignal verwendet werden. Bevorzugt wird das integrierte Summentaktsignal ot jedoch einem Verstärker 9 zugeführt, welcher derart ausgelegt ist, dass er schon bei geringen positiven bzw. negativen Werten des integrierten Summentaktsignals ot, beispielsweise bei Werten, deren Absolutwert 10% der maximalen absoluten Amplitude des integrierten Summentaktsignals ot übersteigen, in Sättigung geht. Hierdurch wird ein Ausgangstaktsignal o erzeugt, welches annähernd eine rechteckige Wellenform aufweist, wie in der untersten Zeile von 2 dargestellt.
Mit der in 1 dargestellten Anordnung können Eingangstaktsignale s, c mit im Wesentlichen beliebiger Wellenform verarbeitet werden. Weisen die Eingangstaktsignale s, c eine Rechteckwellenform oder eine andere geeignete Wellenform auf, können die Vorzeichenblöcke 1, 2 weggelassen werden. In den meisten übrigen Fällen müssen die Vorzeichenblöcke 1 und 2 nicht ideal sein. Vielmehr ist hier häufig ein Verstärker, welcher schnell in Sättigung geht, oder sogar ein linearer Verstärker ausreichend. Die Vorzeichenblöcke 1, 2 können aber auch so nichtlinear wie im idealen Fall ausgestaltet sein, das heißt eine stufenförmige Übertragungsfunktion aufweisen. Dies bedeutet eine große Freiheit im Design dieser Blöcke, was die vorliegende Erfindung wesentlich von den Designanforderungen des in der Beschreibungseinleitung dargestellten herkömmlichen Phaseninterpolators unterscheidet.
Falls die Eingangstaktsignale s und c nicht um 0 oszillieren, d.h. keinen durchschnittlichen Wert von 0 aufweisen, kann dies in den Vorzeichenblöcken 1, 2 durch Vergleichen mit einem entsprechenden Schwellenwert berücksichtigt werden. Die Anordnung kann aber auch direkt mit derartigen mit einem Offset versehenen Eingangstaktsignalen betrieben werden, wenn es gewünscht ist, ein Ausgangstaktsignal zu erzeugen, welches ebenfalls einen entsprechenden Offset aufweist. Ein gewünschter Offset des Ausgangstaktsignals o kann jedoch auch durch einfache Addition bzw. Subtraktion einer entsprechenden Spannung eingestellt werden.
In den obigen Erläuterungen sind die Signale s, c so genannte Single-Ended-Signale. Wie im Folgenden anhand konkreterer schaltungstechnischer Realisierungen gezeigt, können diese Signale jedoch auch differenzielle Signale sein.
In 3 ist eine erste derartige schaltungstechnische Realisierung der Erfindung dargestellt. Die in 3 dargestellte Vorrichtung dient ebenso wie die Vorrichtung von 1 dazu, ein Ausgangstaktsignal o mit einstellbarer Phasenlage aus zwei Eingangstaktsignalen zu erzeugen. Im Gegensatz zu 1 sind die Eingangstaktsignale hier differenzielle Signale, wobei das erste Eingangstaktsignal Komponenten s, s^* und das zweite Eingangstaktsignal Komponenten c, c^* aufweist. Ähnlich wie im Fall des herkömmlichen Phaseninterpolators aus 8 werden die Eingangstaktsignale s, s^* bzw. c, c^* Differenzpaaren von Transistoren T1, T2 bzw. T3, T4 zugeführt. Diese Differenzpaare werden von Stromquellen 10 bzw. 11 mit Strom versorgt, wobei die Größe eines Stroms Is der Stromquelle 10 bzw. Ic der Stromquelle 11 durch ein Steuersignal cnt eingstellt wird, wodurch eine Gewichtung der Eingangstaktsignale vorgenommen wird. Bevorzugt findet diese Einstellung zur Regelung bzw. Steuerung der Phasenlage des Ausgangssignals o so statt, dass die Summe der Ströme Is und Ic konstant bleibt.
Die Funktion der Stromquellen 10, 11 entspricht somit der Funktion der Blöcke 3, 4 aus 1, während die Funktion der Multiplizierer 5, 6 aus 1 durch die Zusammenschaltung der Stromquellen, 10, 11 mit den Differenzpaaren T1, T2 bzw. T3, T4 entsprechend einem Differenzverstärker erfolgt. Im Gegensatz zu den in der Beschreibungseinleitung diskutierten Transistoren T5-T8 des herkömmlichen Phaseninterpolators aus 8 sind die Transistoren T1-T4 derart ausgelegt, dass je nach den Spannungswerten der Signale s, s^* bzw. c, c^* der Strom Is entweder über den Transistor T1 oder über den Transistor T2 und der Strom Ic entweder über den Transistor T3 oder über den Transistor T4 fließt. Durch diese Dimensionierung der Transistoren wird die Funktion der Vorzeichenblöcke 1, 2 aus 1 realisiert.
Wie in 3 dargestellt, sind Ausgangsanschlüsse der Transistoren T1 und T3 bzw. T2 und T4 miteinander verschaltet, um entsprechende Ausgangsströme zu summieren. Diese Ausgangsströme werden Eingängen A1 bzw. A2 eines Stromspiegels 12 zugeführt. Der Stromspiegel 12 ist zudem mit einer Versorgungsspannung 18, beispielsweise einer positiven Versorgungsspannung verbunden. 17 gibt ein Massepotenzial an.
In dem Stromspiegel 12 werden die dem Summentaktsignal i aus 1 entsprechende Ströme i, i^* um einen Faktor K verstärkt, welcher abhängig von Erfordernissen der im Folgenden beschriebenen Schaltung bezüglich der Amplituden der Ströme gewählt wird. Die entsprechend verstärkten Ströme werden an Ausgängen A3, A4 des Stromspiegels ausgegeben, wobei am Ausgang A3 der verstärkte Strom i und am Ausgang A4 der verstärkte Strom i ausgegeben wird. Diese verstärkten Ströme werden an dem Kondensator Cint, welcher zwischen die Ausgänge A3 und A4 geschaltet ist, integriert. Der Kondensator Cint übernimmt demnach die Funktion des Integrators 8 aus 1. An den Anschlüssen des Kondensators Cint kann dann ein integriertes Summentaktsignal ot, ot^* als Spannungssignal abgegriffen werden. Dieses differenzielle integrierte Summentaktsignal ot, ot^* wird einem Ausgangsverstärker 16 entsprechend dem Verstärker 9 aus 1 zugeführt, um das Ausgangstaktsignal o zu erzeugen. Selbstverständlich kann der Ausgangsverstärker 16 auch derart ausgelegt sein, dass er statt – wie dargestellt – ein Single-Ended-Ausgangstaktsignal o erzeugt, ein differenzielles Ausgangstaktsignal erzeugt. Auch ist es möglich, den Ausgangsverstärker 16 nur mit dem Teilsignal ot zu betreiben und dieses entsprechend zu verstärken.
Zudem ist eine Steuereinheit 15 vorgesehen, welche das differenzielle integrierte Summentaktsignal ot, ot auswertet und abhängig von dem Signal ot, ot^* Stromquellen 13, 14, welche zwischen Masse 17 und die Anschlüsse des Kondensators Cint geschaltet sind, ansteuert. Hierdurch kann ein Durchschnittswert des Signals ot, ot^* auf einen gewünschten Wert, beispielsweise auf 0, eingestellt werden. Um zu verhindern, dass der durch den Kondensator Cint gebildete Integrator nicht in Sättigung geht, und um ggf. den Pegel des Signals ot, ot^* den Erfordernissen des Ausgangsverstärkers 16 anzupassen, können durch Veränderung der Summe der Ströme Is und Ic durch eine entsprechende Ansteuerung der Stromquellen 10, 11 die Amplituden der von dem Stromspiegel ausgegebenen Ströme eingestellt werden. Dabei bleibt das Verhältnis der Ströme Is und Ic konstant, um die Phasenlage des Ausgangssignals o dabei nicht zu verändern. Selbstverständlich kann diese Summe auch von vornherein auf einen auf die Erfordernisse der Schaltung abgestimmten Wert festgelegt sein.
Wird die Verstärkung des Stromspiegels 12 nicht benötigt (das heißt, K = 1), kann die vereinfachte schaltungstechnische Realisierung aus 4 verwendet werden. In wesentlichen Teilen entspricht die schaltungstechnische Realisierung von 4 derjenigen von 3, und entsprechende Elemente tragen dieselben Bezugszeichen. Diese Elemente werden daher nicht nochmals erläutert.
Im Unterschied zu 3 werden die addierten Ausgangsströme der Differenzpaare von Transistoren T1, T2 bzw. T3, T4 direkt an dem Kondensator Cint integriert. Die Steuereinheit 15 regelt diese Ströme über Stromquellen 19, 20, welche zwischen die Differenzpaare und die Versorgungsspannung 18 wie in 4 dargestellt geschaltet sind. Dies entspricht vom Prinzip her der Regelung der von den Ausgängen A3, A4 des Stromspie gels 12 ausgegebenen Ströme durch die Stromquellen 13, 14 aus 3.
Selbstverständlich sind auch andere Realisierungen als die in 3 und 4 dargestellten denkbar, insbesondere kann auch ein anderer Integrator als der Kondensator Cint vorgesehen sein. Zudem ist auch eine Ausgestaltung für Single-Ended-Eingangstaktsignale s, c denkbar. In diesem Fall könnten – bei ansonsten gleicher Realisierung – die Signale s, c beispielsweise durch Invertieren der Signale s, c gebildet werden.
Zu bemerken ist, dass die als NMOS-Transistoren dargestellten Transistoren T1-T4 in 3 und 4 prinzipiell auch durch PMOS-Transistoren, oder Bipolartransistoren gebildet werden können oder durch andere Schaltmittel ersetzt werden können.

Claims

Verfahren zur Erzeugung eines Ausgangstaktsignals (o) mit einstellbarer Phasenlage, wobei eine Mehrzahl von Eingangstaktsignalen (s, c), welche zueinander eine vorgegebene Phasenbeziehung aufweisen, mit jeweiligen Gewichtungsfaktoren (A, 1-A) zum Erstellen der Phasenlage gewichtet werden, wobei die gewichteten Eingangstaktsignale (s', c') addiert werden, um ein Summentaktsignal (i) zu erzeugen, wobei das Summentaktsignal (i) integriert wird, und wobei das Ausgangstaktsignal (o) abhängig von dem integrierten Summentaktsignal (ot) erzeugt wird, dadurch gekennzeichnet, dass die Mehrzahl von Eingangstaktsignalen aus einer Mehrzahl von Ursprungseingangstaktsignalen derart erzeugt wird, dass die erzeugten Eingangstaktsignale näherungsweise Rechtecksignale sind.
Verfahren nach Anspruch 1, dadurch gekennzeichnet, dass das integrierte Summentaktsignal (ot) zur Erzeugung des Ausgangstaktsignals (o) verstärkt wird.
Verfahren nach Anspruch 2, dadurch gekennzeichnet, dass die Verstärkung des integrierten Summentaktsignals (i) derart erfolgt, dass das Ausgangstaktsignal (o) bei absoluten Werten des integrierten Summentaktsignals (ot), welche höchstens um einen bestimmten Betrag kleiner sind als ein Absolutwert eines Maximalwerts des integrierten Summentaktsignals (ot), einen Sättigungswert annimmt.
Verfahren nach Anspruch 3, dadurch gekennzeichnet, dass der bestimmte Betrag größer oder gleich 90% des Absolutwerts des Maximalwerts des integrierten Summentaktsignals (ot) ist.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Mehrzahl von Eingangstaktsignalen aus zwei Eingangstaktsignalen (s, c) besteht.
Verfahren nach einem der Ansprüche 1 bis 4, dadurch gekennzeichnet, dass die Mehrzahl von Eingangstaktsignalen aus vier Eingangstaktsignalen besteht.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Eingangstaktsignale sukzessive zueinander um 90° phasenverschoben sind.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Eingangstaktsignale Rechtecksignale sind.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass die Eingangstaktsignale differenzielle Signale (s, s^*, c, c^*) sind.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass jedes der Mehrzahl von Eingangstaktsignalen durch Verstärkung eines zugeordneten Ursprungseingangstaktsignals der Mehrzahl von Ursprungseingangstaktsignalen, welche zueinander die vorgegebene Phasenbeziehung aufweisen, gebildet wird.
Verfahren nach Anspruch 10, dadurch gekennzeichnet, dass die Verstärkung der Ursprungseingangstaktsignale derart erfolgt, dass die Eingangstaktsignale im Wesentlichen Rechtecksignale sind.
Verfahren nach einem der Ansprüche 1 bis 9, dadurch gekennzeichnet, dass jedes der Mehrzahl von Eingangstaktsignalen derart gebildet wird, dass es ein Vorzeichen einer Amplitude eines zugeordneten Ursprungseingangstaktsignals der Mehrzahl von Ursprungseingangstaktsignalen angibt.
Verfahren nach einem der vorhergehenden Ansprüche, dadurch gekennzeichnet, dass das Ausgangstaktsignal (o) auf einen vorgegebenen Mittelwert verschoben wird.
Vorrichtung zur Erzeugung eines Ausgangstaktsignals (o) mit einstellbarer Phasenlage aus einer Mehrzahl von Eingangstaktsignalen (s, c), welche zueinander eine vorgegebene Phasenbeziehung aufweisen, umfassend: Gewichtungsmittel (10, 11, 3, 4, 5, 6, T1-T4) zur Gewichtung der Eingangstaktsignale mit jeweiligen Gewichtungsfaktoren zur Einstellung der Phasenlage (A, 1-A), Additionsmittel (7) zum Addieren der gewichteten Eingangssignale (s', c'), um ein Summentaktsignal (i) zu erzeugen, mit Integrationsmitteln (8, Cint) zum Integrieren des Summentaktsignals (i), um ein integriertes Summentaktsignal (ot) zu erzeugen, und mit Erzeugungsmitteln (9, 16) zum Erzeugen des Ausgangstaktsignals (o) in Abhängigkeit von dem integrierten Summentaktsignal (ot), dadurch gekennzeichnet, dass die Vorrichtung weiterhin Mittel (1, 2) zur Erzeugung der Mehrzahl von Eingangstaktsignalen aus einer Mehrzahl von Ursprungseingangstaktsignalen umfasst, wobei die Mittel (1, 2) derart ausgestaltet sind, dass die erzeugten Eingangstaktsignale näherungsweise Rechtecksignale sind.
Vorrichtung nach Anspruch 14, dadurch gekennzeichnet, dass die Gewichtungsmittel für jedes der Eingangstaktsignale ein Differenzpaar von Schaltmitteln (T1, T2, T3, T4) umfassen, wobei Steuereingängen der Schaltmittel (T1, T2, T3, T4) von den Eingangstaktsignalen (s, s^*, c, c^*) abgeleitete Signale zuführbar sind, wobei erste Anschlüsse der Schaltmittel (T1, T2, T3, T4) mit den jeweiligen Differenzpaaren zugeordneten und zur Einstellung der Gewichtungsfaktoren steuerbaren Stromquellen (10, 11) verschaltet sind, und dass zweite Anschlüsse der Schaltmittel derart miteinander verschaltet sind, dass die durch die Kombination der Schaltmittel (T1, T2, T3, T4) und der Stromquellen (10, 11) erzeugten gewichteten Eingangstaktsignale addiert werden.
Vorrichtung nach Anspruch 15, dadurch gekennzeichnet, dass die Schaltmittel MOS-Transistoren umfassen.
Vorrichtung nach Anspruch 15 oder 16, dadurch gekennzeichnet, dass die Schaltmittel Bipolartransistoren umfassen.
Vorrichtung nach einem der Ansprüche 14 bis 17, dadurch gekennzeichnet, dass das Summentaktsignal (i) ein Stromsignal ist, und dass die Vorrichtung einen Stromspiegel (12) zur Verstärkung des Summentaktsignals (i) umfasst.
Vorrichtung nach einem der Ansprüche 14 bis 18, dadurch gekennzeichnet, dass die Integrationsmittel eine Kapazität (Cint) umfassen, welche mit dem Summentaktsignal (i) beaufschlagt wird, wobei das integrierte Summentaktsignal (ot) an der Kapazität (Cint) abgreifbar ist.
Vorrichtung nach einem der Ansprüche 14 bis 19, dadurch gekennzeichnet, dass die Erzeugungsmittel Verstärkermittel (16) zum Verstärken des integrierten Summentaktsignals (ot) umfassen, um das Ausgangstaktsignal (o) zu erzeugen.
Vorrichtung nach einem der Ansprüche 14 bis 20, dadurch gekennzeichnet, dass die Vorrichtung weiterhin Steuermittel (15) zum Einstellen einer mittleren Amplitude des Ausgangstaktsignals (o) umfasst.
Vorrichtung nach einem der Ansprüche 14 bis 21, dadurch gekennzeichnet, dass die Vorrichtung zur Durchführung des Verfahrens nach einem der Ansprüche 1 bis 12 ausgestaltet ist.
Vorrichtung zur Takt- und Datenrückgewinnung aus einem Datensignal, dadurch gekennzeichnet, dass die Vorrichtung eine Vorrichtung zur Erzeugung eines Ausgangstaktsignals (o) nach einem der Ansprüche 14 bis 22 umfasst, und dass die Vorrichtung derart ausgestaltet ist, dass das Datensignal mit dem Ausgangstaktsignal (o) abgetastet wird.