DE102006023695A1 - Verfahren und Schaltungsanordnung zur Erzeugung eines periodischen elektrischen Signals mit steuerbarer Phase - Google Patents

Verfahren und Schaltungsanordnung zur Erzeugung eines periodischen elektrischen Signals mit steuerbarer Phase Download PDF

Info

Publication number
DE102006023695A1
DE102006023695A1 DE102006023695A DE102006023695A DE102006023695A1 DE 102006023695 A1 DE102006023695 A1 DE 102006023695A1 DE 102006023695 A DE102006023695 A DE 102006023695A DE 102006023695 A DE102006023695 A DE 102006023695A DE 102006023695 A1 DE102006023695 A1 DE 102006023695A1
Authority
DE
Germany
Prior art keywords
phase
input signals
signal
input
input signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
DE102006023695A
Other languages
English (en)
Other versions
DE102006023695B4 (de
Inventor
Christian Ebner
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Semiconductor Germany AG
Original Assignee
Xignal Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Xignal Technologies AG filed Critical Xignal Technologies AG
Priority to DE102006023695A priority Critical patent/DE102006023695B4/de
Priority to US11/745,790 priority patent/US7579891B2/en
Priority to US11/746,239 priority patent/US7538617B2/en
Priority to TW096117347A priority patent/TWI343187B/zh
Priority to JP2007131469A priority patent/JP4718514B2/ja
Priority to KR1020070048820A priority patent/KR100877364B1/ko
Publication of DE102006023695A1 publication Critical patent/DE102006023695A1/de
Application granted granted Critical
Publication of DE102006023695B4 publication Critical patent/DE102006023695B4/de
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter
    • H04L7/0008Synchronisation information channels, e.g. clock distribution lines
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03DDEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/02Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03BGENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B28/00Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085Long tailed pairs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F3/00Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45Differential amplifiers
    • H03F3/45071Differential amplifiers with semiconductor devices only
    • H03F3/45076Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183Long tailed pairs
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45361Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their drains only, e.g. in a cascode dif amp, only those forming the composite common source transistor
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45504Indexing scheme relating to differential amplifiers the CSC comprising more than one switch
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03FAMPLIFIERS
    • H03F2203/00Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45Indexing scheme relating to differential amplifiers
    • H03F2203/45702Indexing scheme relating to differential amplifiers the LC comprising two resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Networks Using Active Elements (AREA)

Abstract

Die Erfindung betrifft die Erzeugung eines elektrischen Ausgangssignals mit einer vorgegebenen Frequenz und einer von einem Steuersignal abhängigen Phase mittels einer gewichteten Überlagerung von mehreren Eingangssignalen (s1, s2), welche die vorgegebene Frequenz, jedoch voneinander verschiedene Eingangssignalphasen (z. B. 0° und 120°) besitzen, wobei die gewichtete Überlagerung an einer Parallelschaltung von einstellbaren Transkonduktanzstufen erfolgt, die jeweils von dem Steuersignal eingestellt werden und denen jeweils eines der Eingangssignale (s1, s2) zugeführt wird. Um mit dieser so genannten Phaseninterpolation höhere Linearitätsanforderungen erfüllen zu können, ist erfindungsgemäß vorgesehen, dass bei der Erzeugung des Ausgangssignals mit einer Phase, die zwischen einer ersten Eingangssignalphase (0°) eines ersten Eingangssignals (s1) und einer zweiten, um eine Phasendifferenz (120°) größeren Eingangssignalphase (120°) eines zweiten Eingangssignals (s2) liegt, das erste Eingangssignal (s1) und das zweite Eingangssignal (s2) und zwei weitere Eingangssignale (s1*<SUB>1</SUB>, s2*<SUB>1</SUB> bzw. s1*<SUB>2</SUB>, s2*<SUB>2</SUB>) gewichtet überlagert werden, wobei die beiden weiteren Eingangssignale (s1*<SUB>1</SUB>, s2*<SUB>1</SUB> bzw. s1*<SUB>2</SUB>, s2*<SUB>2</SUB>) um die Phasendifferenz (120°) verschiedene Phasen besitzen und bezüglich der ersten und zweiten Eingangssignale (s1, s2) um die Hälfte (60°) der Phasendifferenz phasenverschoben sind.

Description

  • Die vorliegende Erfindung betrifft ein Verfahren sowie eine Schaltungsanordnung zur Erzeugung eines periodischen elektrischen Signals mit steuerbarer Phase nach dem Oberbegriff des Anspruchs 1 bzw. 6. Eine derartige Signalerzeugung ist im Bereich der Mikroelektronik beispielsweise für die so genannte Wiedergewinnung von Taktsignalen einsetzbar.
  • Ein derartiges Verfahren sowie eine derartige Schaltungsanordnung sind z. B. aus dem Artikel von Yueming Jiang und Alessandro Piovaccari, "A compact phase interpolator for 3.125G Serdes Application", SSMSD 2003, IEEE, Seiten 249 bis 252, 2003, bekannt.
  • Wie es 3 dieser Veröffentlichung zeigt, werden bei dem bekannten Verfahren zunächst 12 Eingangssignale mit einer fest vorgegebenen Frequenz, jedoch mit äquidistant über den 360°-Bereich verteilten Eingangsphasen erzeugt. Sodann werden aus dieser Eingangssignalmehrzahl zwei phasenmäßig benachbarte Eingangssignale ausgewählt und einer "Fein-Interpolation" unterzogen, um das gewünschte Ausgangssignal mit der vorgegebenen Frequenz und einer zwischen den Eingangsphasen der beiden ausgewählten Eingangssignale liegenden Phase zu erzeugen.
  • Die für diese Phaseninterpolation verwendete Schaltungsanordnung ist in 5 der Veröffentlichung dargestellt und umfasst eine Parallelschaltung von einstellbaren Transkonduktanzstufen (Transistorpaare) zum Erzeugen des Ausgangssignals mittels einer gewichteten Überlagerung der beiden ausgewählten Eingangssignale, wobei den Transkonduktanzstufen jeweils ein von einem Digital-Analog-Wandler ausgegebener Einstellstrom zugeführt wird und den Transkonduktanzstufen ferner jeweils eines der beiden Eingangssignale (als Transkonduktanzeingangsspannung) zugeführt wird. Der Digital-Analog-Wandler liefert hierbei gewissermaßen die Gewichtungsfaktoren für die von den Transkonduktanzstufen durchgeführte gewichtete Überlagerung der beiden Eingangssignale. Die von den Transkonduktanzstufen gelieferten Ströme werden zusammengeführt (überlagert) und gemeinsam über eine Widerstandslast geführt, so dass das gewünschte Ausgangssignal schließlich als Spannungsabfall an der Widerstandslast bereitgestellt wird. Ein dem Digital-Analog-Wandler in einer Thermometerkodierung mit 8 Bit zugeführtes Steuersignal bewirkt die Aufteilung eines Gesamtvorstroms auf die beiden Transkonduktanzstufen in einem Verhältnis von 8:0, 7:1, 6:2, 5:3, 4:4, 3:5, 2:6, 1:7 oder 0:8 (je nach Zustand des Steuersignals).
  • Die bekannte Phaseninterpolation besitzt eine Reihe von Nachteilen.
  • Ein erster Nachteil besteht darin, dass der Zusammenhang zwischen der Phase des Ausgangssignals und der Einstellung der Transkonduktanz-Vorströme (Einstellströme) nichtlinear ist. Diese Nichtlinearität ist umso größer, je größer die Phasendifferenz zwischen den beiden zur Interpolation herangezogenen Eingangssignalen ist. Dies ist beispielsweise anschaulich dadurch zu verstehen, dass durch den Mittelpunkt eines Kreises und durch äquidistant an einer Sekante des Kreises angeordnete Unterteilungspunkte verlaufende Geraden den Kreisbogen an Punkten schneiden, die hinsichtlich des Winkels nur näherungsweise äquidistant sind (Diese Problematik wird unten nochmals mit Bezug auf 2 erläutert).
  • Die Linearität der Phaseninterpolation lässt sich zwar in einfacher Weise dadurch verbessern, dass eine größere Anzahl von Eingangssignalen der Eingangssignalmehrzahl vorgesehen wird. Dies ist jedoch in der Praxis auf Grund des damit verbundenen schaltungstechnischen Aufwands zumeist nur bedingt möglich.
  • Ein in der Praxis oftmals gravierenderes Problem ergibt sich ferner daraus, dass parallelgeschaltete Transkonduktanzstufen sich mehr oder weniger gegenseitig beeinflussen, so dass eine erhebliche Verfälschung der Ausgangsphase resultiert. Besonders problematisch ist hierbei, dass das Ausmaß dieser Verfälschung vom "Gewichtungsverhältnis" der beiden beteiligten Eingangssignale abhängt. Insbesondere ist dieses Ausmaß für "extreme Gewichtungen" (wie z. B. 8:0 und 0:8) ein anderes als bei "mittleren Gewichtungen" (wie z. B. 4:4). Bei der in 5 der oben erwähnten Veröffentlichung dargestellten Schaltungstopologie tragen z. B. parasitäre Kapazitäten zwischen den Gate- und Drain-Anschlüssen der Transkonduktanztransistoren zu diesem nachteiligen Effekt bei. Das Drain-Potential wird über diese kapazitive Kopplung mehr oder weniger vom Gate-Potential beeinflusst, wobei das Ausmaß der Beeinflussung von der Phasendifferenz zwischen Gate-Potential und Drain-Potential abhängt.
  • Es ist eine Aufgabe der vorliegenden Erfindung, einen Weg zur Erzeugung eines elektrischen Ausgangssigals der eingangs genannten Art anzugeben, mittels welchem höhere Linearitätsanforderungen erfüllt werden können.
  • Diese Aufgabe wird gelöst durch ein Verfahren durch Anspruch 1 bzw. eine Schaltungsanordnung nach Anspruch 6. Die abhängigen Ansprüche betreffen vorteilhafte Weiterbildungen der Erfindung.
  • Für die Erfindung ist wesentlich, dass bei der Erzeugung des Ausgangssignals mit einer Phase, die zwischen einer ersten Eingangssignalphase eines ersten Eingangssignals und einer zweiten, um eine Phasendifferenz größeren Eingangssignalphase eines zweiten Eingangssignal liegt, das erste Eingangssignal und das zweite Eingangssignal und zusätzlich zwei weitere Eingangssignale gewichtet überlagert werden, wobei die beiden weiteren Eingangssignale um die Phasendifferenz verschiedene Phasen besitzen und bezüglich der ersten und zweiten Eingangssignale um die Hälfte der Phasendifferenz phasenverschoben sind.
  • Bei der Erfindung werden gewissermaßen zwei Phaseninterpolatoren parallel geschaltet, wobei die Phasenlage der Eingangssignale des einen Interpolators in der Mitte zwischen den Phasen der Eingangssignale des anderen Interpolators liegen, so dass sich die Nichtlinearitäten der beiden Interpolatoren gegenseitig zumindest teilweise gegenseitig kompensieren. Wenn nämlich bei der Interpolation zwischen dem ersten Eingangssignal und dem zweiten Eingangssignal eine "extreme Gewichtung" vorgenommen wird, so ergibt sich für die Interpolation zwischen den beiden weiteren Eingangssignalen eine "mittlere Gewichtung" und umgekehrt.
  • Im Ergebnis gestattet die Erfindung somit die Erzeugung eines elektrischen Ausgangssignals, bei welcher insbesondere auch für eine vergleichsweise große Phasendifferenz zwischen den ersten und zweiten Eingangssignalen eine Ausgangsphase des Ausgangssignals mit hoher Linearität erzielt werden kann.
  • Die Erfindung wird nachfolgend anhand von Ausführungsbeispielen mit Bezug auf die beigefügten Zeichnungen näher erläutert. Es stellen dar:
  • 1 ein Zeitverlaufsdiagramm für zwei Eingangssignale mit einer identischen Frequenz, jedoch unterschiedlicher Phase,
  • 2 ein Zeigerdiagramm für die beiden Eingangssignale von 1,
  • 3 ein Blockschaltbild eines Phaseninterpolators zur Erzeugung eines Ausgangssignals mittels einer Interpolation zwischen den beiden Eingangssignalen, wobei die Phase des Ausgangssignals durch ein Steuersignal vorgegeben wird,
  • 4 eine aus dem Stand der Technik bekannte schaltungstechnische Realisierung eines Phaseninterpolators,
  • 5 ein Zeigerdiagramm zur Veranschaulichung der Erfindung gemäß eines ersten Ausführungsbeispiels,
  • 6 eine Darstellung zur Veranschaulichung des Zusammenhangs zwischen der Phase eines Ausgangssignals und einem Steuersignal bei dem ersten Ausführungsbeispiel,
  • 7 ein Blockschaltbild zur Veranschaulichung der Funktionsweise des ersten Ausführungsbeispiels,
  • 8 eine schaltungstechnische Realisierung eines Phaseninterpolators gemäß eines zweiten Ausführungsbeispiels der Erfindung.
  • 1 zeigt den Verlauf von zwei hier beispielhaft sinusförmig dargestellten Signalen s1, s2 im Verlauf der Zeit t. Der Signalwert s der beiden Signale s1, s2 pendelt hierbei zwischen den Werten –1 und +1.
  • 2 zeigt die beiden, dieselbe Frequenz besitzenden Signale s1, s2 nochmals in einem für derartige Signalverläufe üblicherweise verwendeten Zeigerdiagramm. In diesem Diagramm ist jedes der Signale s1, s2 durch einen Zeiger in einem Einheitskreis symbolisiert. Im Zeitverlauf drehen sich diese Zeiger gemeinsam im Uhrzeigersinn. Die Phasendifferenz zwischen den Signalen s1, s2 entspricht in diesem Diagramm dem Winkel zwischen den beiden Zeigern (hier: 90°).
  • 3 veranschaulicht die Erzeugung eines Signals s12(x), welches die gleiche Frequenz wie die nachfolgend auch als Eingangssignale bezeichneten Signale s1, s2 besitzen soll, jedoch eine durch ein Steuersignal x vorgegebene Phase besitzen soll, die zwischen den beiden Phasen der Eingangssignale s1, s2 liegt.
  • Eine solche "Phaseninterpolation", die auf einer gewichteten Addition der Eingangssignale s1, s2, beruht, ist in dem Zeigerdiagramm von 2 veranschaulicht. Es ist klar, dass am Ausgang des Phaseninterpolators jedes der Eingangssignale s1, s2 dadurch erhalten werden kann, dass das betreffende bereits als Eingangssignal vorliegende Signal mit einem Gewicht von 100 % bei der gewichteten Addition berücksichtigt wird. Für andere Gewichtungen (bzw. Zustände des Steuersignals x) ergeben sich Ausgangssignale s12(x), deren Zeiger im Zeigerdiagramm von 2 auf einer Sekante zwischen den Zeigerenden der Eingangssignale s1, s2 liegen. In 2 sind beispielhaft 3 solche Ausgangssignale durch entsprechende Punkte auf einer Sekante symbolisiert, die sich für Gewichtungsverhältnisse von 3:1, 2:2 und 1:3 ergeben. Aus dieser Darstellung ist auch ersichtlich, dass der Zusammenhang zwischen "auf der Sekante äquidistanten Gewichtungsschritten" und den sich ergebenden Phasenschritten des Ausgangssignals nicht linear ist. Die Winkelschritte sind nicht gleich groß.
  • 4 zeigt eine aus dem eingangs erwähnten Artikel von Yueming Jiang und Alessandro Piovaccari (vgl. dortige 5) bekannte schaltungstechnische Realisierung eines Phaseninterpolators.
  • Wenngleich die Funktionsweise dieser aus einem Digital-Analog-Wandler, zwei parallel geschalteten Transkonduktanzstufen und einer von diesen Transkonduktanzstufen getriebenen Widerstandslast R gebildeten Schaltungsanordnung bereits oben erläutert wurde, so sei an dieser Stelle noch folgendes ergänzt: Die im unteren Teil von 4 dargestellten 8 Feldeffekttransistoren sind identisch ausgeführt und bilden Konstantstromquellen, deren Stromstärke von einem Einstellpotential Vbias fest vorgegeben wird, welches sämtlichen Steueranschlüssen (hier: Gate-Anschlüsse) dieser Stromquellentransistoren zugeführt wird. Das Steuersignal x ist ein thermometerkodiertes Digitalsignal mit 8 Bit zur Ansteuerung der 8 Wechselschalter, die jeweils den von einer Stromquelle gelieferten Strom als Einstellstrom entweder zu der in der Figur linken oder zu der in der Figur rechten Transkonduktanzstufe (Transistorpaar) leiten. Die als Wechselschalter eingezeichneten Elemente sind in der Praxis durch entsprechende Transistoranordnungen zu realisieren. Ferner wird den Transkonduktanzstufen als eigentliches Eingangssignal noch jeweils eines der beiden Signale s1, s2 zugeführt. Diese Signale s1, s2 sind hier differentiell vorgesehen. Bei der dargestellten Realisierung der Transkonduktanzstufen jeweils durch ein an einem Kanalanschluss zusammengeschlossenes Paar von Feldeffekttransistoren werden zwei Signalpotentiale s1+, s1- (für das Signal s1) und zwei Signale s2+, s2- (für das Signal s2) an den Gate-Anschlüssen angelegt. Die Drain-Anschlüsse der mit den Signalpotentialen s1+, s2+ beaufschlagten Transistoren sind miteinander verbunden und bilden einen ersten Ausgangsanschluss zur Bereitstellung eines ersten Ausgangspotentials s12+. Die Drain-Anschlüsse der mit den Signalen s1-, s2- beaufschlagten Transistoren sind miteinander verbunden und bilden einen zweiten Ausgangsanschluss zur Bereitstellung eines zweiten Ausgangssignals s12-. Das vom Zustand des Steuersignals x abhängige Ausgangssignal s12(x) ist ebenfalls differentiell und entspricht der Differenz der Potentiale s12+ und s12-.
  • Abweichend von dem in 2 veranschaulichten Interpolationsbeispiel können mit dem Phaseninterpolator von 4 insgesamt 9 Interpolationszustände (Ausgangsphasen) angesteuert werden. So können beispielsweise extreme Gewichtungen vorgenommen werden, bei welchen fast oder alle von den Stromquellen gelieferten Einzelströme auf eine der beiden Transkonduktanzstufen geschaltet werden, oder auch mittlere Gewichtungen vorgenommen werden, bei denen die Ströme eher gleichmäßig auf beide Transkonduktanzstufen verteilt werden.
  • Wie es eingangs bereits erläutert wurde, ergeben sich bei dieser Schaltungsanordnung schwer handhabbare Nichtlinearitäten der Phasenabhängigkeit insbesondere dadurch, dass das Verhältnis von Transkonduktanz zu wirksamer parasitärer Kapazität mit dem durch das Steuersignal x eingestellten Gewichtungsfaktoren variiert. Diese Problematik ist nochmals aus den nachfolgend beschriebenen 5 und 6 detaillierter ersichtlich, welche sodann auch zur Erläuterung der erfindungsgemäßen Beseitigung dieser Problematik herangezogen werden.
  • 5 ist ein der 2 entsprechendes Zeigerdiagramm, in welchem der Einfachheit halber von den Zeigern lediglich deren Endpunkte dargestellt sind.
  • Abweichend von dem Beispiel gemäß 2 besitzen zwei Eingangssignale s1, s2 hier eine Phasendifferenz von 120°. Die Erzeugung des gewünschten Ausgangssignals beginnt hier mit der Bereitstellung einer Eingangssignalmehrzahl von insgesamt 6 Eingangssignalen, deren Phasen bei 0°, 60°, 120°, 180°, 240° und 300° liegen. Nachfolgend wird der Einfachheit halber lediglich die Erzeugung eines Ausgangssignals sout(x) in Abhängigkeit von einem Steuersignal x mit einer Phase im Bereich von 0° bis 120° erläutert. Die Erzeugung von Ausgangssignalen mit anderen Phasen erfolgt in ähnlicher Weise nach erfolgter Auswahl von anderen Eingangssignalen als Basis der nachfolgend beschriebenen Interpolation. Die in 5 vorgenommene Winkelzuordnung von s1 (bei 0°) und s2 (bei 120°) entspricht insofern einer der eigentlichen Interpolation vorausgehenden "Grob-Interpolation". Im dargestellten Beispiel bedeutetet dies zum Beispiel, dass für eine Erzeugung einer Ausgangsphase im Bereich von 120° bis 240° die Signale s1 und s2 bei 120° bzw. 240° liegen würden.
  • Die aus dem Stand der Technik bekannte Interpolationsmethode ist in 5 durch die vollen Punkte mit insgesamt 9 Interpolationszuständen auf der Sekante zwischen s1 und s2 dargestellt.
  • In 6 ist der in 5 dargestellte Fall einer Interpolation zwischen den Eingangssignalen s1, s2 anhand einer Auftragung der Ausgangsphase P in Abhängigkeit von dem Steuersignal x dargestellt. Wenn die Interpolation mit einer Schaltungsanordnung gemäß 4 durchgeführt wird, so entspricht der Wert des Steuersignals x der Anzahl von Stromquellen, deren Strom zu der in 4 rechten Transkonduktanzstufe geleitet wird.
  • Wenn im dargestellten Beispiel der Wert x sukzessive von 0 bis 8 verändert wird, so entspricht dies im Zeigerdiagramm von 5 einem Durchlaufen der vollen Punkte von s1 in Richtung eines Pfeils a bis hin zu s2.
  • In 6 ist mit den vollen Punkten veranschaulicht, dass die so erzeugte Ausgangsphase eine systematische Abweichung von einer gestrichelt eingezeichneten "idealen (linearen) Phase" besitzt. Der konkrete Wert der Phase hängt hierbei von der Art der verwendeten Transkonduktanzstufen ab und ist hier beispielhaft eingezeichnet. Das Ausmaß der Abweichung ist jedoch, wie oben erläutert, für extreme Steuersignale wie 0 oder 8 stets ein ganz anderes als für mittlere Steuersignale wie z. B. 4.
  • Die erfindungsgemäße Lösung zur Linearisierung der Phasencharakeristik besteht darin, dass bei der gewichteten Überlagerung der Eingangssignale s1, s2 zusätzlich zwei weitere Eingangssignale einbezogen werden, indem simultan zwischen diesen beiden weiteren Eingangssignalen interpoliert wird und das Interpolationsergebnis zu dem Ergebnis der ersteren Interpolation addiert wird. Anders ausgedrückt werden bei der erfindungsgemäßen Interpolation zwei Eingangssignalpaare berücksichtigt. Im Beispiel gemäß 5 handelt es sich bei den beiden zusätzlichen Eingangssignalen für Steuersignalwerte x im Bereich von 0 bis 4 um die in 5 eingezeichneten Signale s1*1 und s2*1, wohingegen für Steuersignalwerte x in einem Bereich von 4 bis 8 die zusätzlichen Eingangssignale s1*2 und s2*2 verwendet werden. Es sind dies Eingangssignale aus der bereitgestellten Eingangssignalmehrzahl. Sie liegen bei den Phasen 300°, 60° und 180°.
  • Für die weitere Interpolation zwischen den weiteren Eingangssignalen s1*1, s2*1 bzw. den weiteren Eingangssignalen s1*2, s2*2 sind ebenfalls jeweils insgesamt 9 Interpolationszustände vorgesehen, die dementsprechend ebenfalls mit einer Schaltungsanordnung gemäß 4 erzielt werden können. Die für die weitere Interpolation verwendeten Zustände sind in 5 durch ausgesparte Punkte dargestellt, die bei einer Veränderung des Steuersignalwerts x von 0 bis 8 in Richtung eines Pfeils a' durchlaufen werden.
  • Beim Steuersignalwert x = 4 ist es im dargestellten Beispiel gleichgültig, ob das weitere Paar von Eingangssignalen s1*1, s2*1 oder s1*2, s2*2 verwendet wird, da in beiden Fällen durch die weitere Interpolation der entsprechende Wert der Phase von 60° erzielt werden kann (In dieser Situation besitzt nur das bei 60° liegende weitere Eingangssignal ein Gewicht, nicht jedoch das bei 300° bzw. 180° liegende Eingangssignal).
  • In 6 sind mit den ausgesparten Punkten auch die Interpolationsergebnisse der weiteren Interpolation dargestellt. Daraus ist ersichtlich, dass (bedingt durch die Phasenlage der weiteren Eingangssignale zur den ersteren Eingangssignalen) das Ausmaß der Abweichung der Phase P von der gestrichelt eingezeichneten Idealphase den entsprechenden Ausmaßen der ersteren Interpolation gerade entgegengesetzt ist. Die additive Überlagerung der beiden parallel durchgeführten Interpolationen führt somit zu einer Kompensation der einzelnen Nichtlinearitäten (und somit zu einer Ausgangsphase P, die etwa auf der gestrichelt eingezeichneten Linie liegt).
  • Eine zur Implementierung dieses linearisierten Verfahrens geeignete Schaltungsanordnung ist als Blockschaltbild in 7 dargestellt. Zusätzlich zu der Interpolation zwischen den Eingangssignalen s1, s2 (gesteuert durch ein Signal x) wird eine weitere Interpolation zwischen zwei Signalen s1 *, s2* (gesteuert durch ein Signal x*) durchgeführt. Daraus ergeben sich Interpolationssignale s12(x) und s12*(x*), die nachfolgend addiert werden, um ein Ausgangssignal sout(x) zu erhalten, in welchem die gewichtungsabhängigen Verfälschungen der einzelnen Interpolationen kompensiert sind.
  • Das für die weitere Interpolation benötigte Steuersignal x* (Gewichtungsparameter) kann in einfacher Weise aus dem Steuersignal x erhalten werden. Für das in 5 dargestellte Beispiel und im Falle der Erzeugung eines Ausgangssignals mit einer Phase P im Bereich von 0° bis 120° können zusammengefasst z. B. folgende Werte für die Phasen der zu verwendenden Eingangssignale, der Steuersignale x und x*, und der Ausgangsphase P vorgesehen sein:
    Figure 00090001
  • Die in der Tabelle angegebenen Werte sind selbstverständlich nur beispielhaft zu verstehen. Insbesondere können die Anzahl und Phasenlage der Eingangssignalmehrzahl sowie die Anzahl möglicher Interpolationsschritte auch anders vorgesehen werden.
  • Die beschriebene verbesserte Interpolationsmethode kann schaltungstechnisch durch Parallelschaltung von zwei Phaseninterpolatoren der in 4 gezeigten Art realisiert werden.
  • In einer Weiterbildung ist vorgesehen, dass die im Hinblick auf die Verwendung von Transkonduktanzstufen besonders problematischen Interpolationszustände "in den Ecken" der im Zeigerdiagramm (vgl. 5) durch die Eingangssignalmehrzahl definierten Polygone (in 5 Dreiecke) vermieden werden. Hierfür kann z. B. vorgesehen sein, dass bei der gewichteten Überlagerung stets von Null verschiedene Gewichte der ersten und zweiten Eingangssignale und der beiden weiteren Eingangssignale vorgesehen sind. Zusätzlich oder alternativ kann vorgesehen sein, dass bei der gewichteten Überlagerung unabhängig vom eingegebenen Steuersignal ein gewisses "Mindestgewicht" der beiden Eingangssignale und/oder der beiden weiteren Eingangssignale vorgesehen ist. Diese Maßnahme kann in 5 z. B. einer Verschiebung der eingezeichneten Interpolationspunkte entlang der Polygonlinien entsprechen, beispielsweise um die Hälfte ihres gegenseitigen Abstands. Die im Bereich der Polygonecken besonders großen Verfälschungen würden somit von vornherein vermieden.
  • Eine schaltungstechnische Realisierung dieser Weiterbildung ist in 8 dargestellt. Die Schaltungsanordnung entspricht im Wesentlichen einer Parallelschaltung von zwei Phaseninterpolatoren der in 4 dargestellten Art. Abweichend von der bloßen Parallelschaltung besteht ein wesentlicher Unterschied jedoch darin, dass jeder Digital-Analog-Wandler der beiden Phaseninterpolatoren zwei Stromquellen (in 8 jeweils ganz rechts) besitzt, die nur die Hälfte des Stroms im Vergleich zu den übrigen Stromquellen liefern, und zwar zum einen permanent auf die eine der beiden Transkonduktanzstufen und zum anderen permanent auf die andere der beiden Transkonduktanzstufen. Die durch das Steuersignal x bzw. x* bewirkte Umstellung der Stromlieferung betrifft lediglich die übrigen (hier nur 7) Stromquellen.

Claims (6)

  1. Verfahren zur Erzeugung eines elektrischen Ausgangssignals (sout) mit einer vorgegebenen Frequenz und einer von einem Steuersignal (x) abhängigen Phase (P) mittels einer gewichteten Überlagerung von mehreren Eingangssignalen (s1, s2, s1*, s2*), welche die vorgegebene Frequenz, jedoch voneinander verschiedene Eingangssignalphasen besitzen, wobei die gewichtete Überlagerung an einer Parallelschaltung von einstellbaren Transkonduktanzstufen erfolgt, die jeweils von dem Steuersignal (x) eingestellt werden und denen jeweils eines der Eingangssignale (s1, s2, s1*, s2*) zugeführt wird, dadurch gekennzeichnet, dass bei der Erzeugung des Ausgangssignals (sout) mit einer Phase (P), die zwischen einer ersten Eingangssignalphase eines ersten Eingangssignals (s1) und einer zweiten, um eine Phasendifferenz größeren Eingangssignalphase eines zweiten Eingangssignal (s2) liegt, das erste Eingangssignal (s1) und das zweite Eingangssignal (s2) und zwei weitere Eingangssignale (s1*, s2*) gewichtet überlagert werden, wobei die beiden weiteren Eingangssignale (s1*, s2*) um die Phasendifferenz verschiedene Phasen besitzen und bezüglich der ersten und zweiten Eingangssignale (s1, s2) um die Hälfte der Phasendifferenz phasenverschoben sind.
  2. Verfahren nach Anspruch 1, wobei eine Eingangssignalmehrzahl mit fest vorgegebenen, äquidistant über den 360°-Bereich verteilten Eingangsphasen bereitgestellt wird und abhängig vom Steuersignal (x) ein Teil (s1, s2, s1*, s2*) dieser Eingangssignalmehrzahl ausgewählt und zur gewichteten Überlagerung herangezogen wird.
  3. Verfahren nach einem der vorangehenden Ansprüche, wobei die Phasendifferenz 120° beträgt.
  4. Verfahren nach einem der vorangehenden Ansprüche, wobei das Steuersignal (x) ein Digitalsignal ist und die Phase (P) des Ausgangssignals (sout) dementsprechend in diskreten Phasenstufen erzeugt wird.
  5. Verfahren nach einem der vorangehenden Ansprüche, wobei bei der gewichteten Überlagerung stets von Null verschiedene Gewichte der ersten und zweiten Eingangssignale (s1, s2) und der beiden weiteren Eingangssignale (s1*, s2*) vorgesehen sind.
  6. Schaltungsanordnung zur Erzeugung eines elektrischen Ausgangssignals mit einer vorgegebenen Frequenz und einer von einem Steuersignal abhängigen Phase, umfassend – einen Steuersignaleingang zum Eingeben des Steuersignals, – einen Eingangssignaleingang zum Eingeben von mehreren Eingangssignalen, welche die vorgegebene Frequenz, jedoch voneinander verschiedene Eingangssignalphasen besitzen, und – eine Parallelschaltung von einstellbaren Transkonduktanzstufen zum Erzeugen des Ausgangssignals mittels einer gewichteten Überlagerung der Eingangssignale, wobei die Transkonduktanzstufen jeweils von dem Steuersignal eingestellt werden und den Transkonduktanzstufen jeweils eines der Eingangssignale zugeführt wird, dadurch gekennzeichnet, dass bei der Erzeugung des Ausgangssignals (sout) mit einer Phase (P), die zwischen einer ersten Eingangssignalphase eines ersten Eingangssignals (s1) und einer zweiten, um eine Phasendifferenz größeren Eingangssignalphase eines zweiten Eingangssignal (s2) liegt, das erste Eingangssignal (s1) und das zweite Eingangssignal (s2) und zwei weitere Eingangssignale (s1*, s2*) gewichtet überlagert werden, wobei die beiden weiteren Eingangssignale (s1*, s2*) um die Phasendifferenz verschiedene Phasen besitzen und bezüglich der ersten und zweiten Eingangssignale (s1, s2) um die Hälfte der Phasendifferenz phasenverschoben sind.
DE102006023695A 2006-05-19 2006-05-19 Verfahren und Schaltungsanordnung zur Erzeugung eines periodischen elektrischen Signals mit steuerbarer Phase Expired - Fee Related DE102006023695B4 (de)

Priority Applications (6)

Application Number Priority Date Filing Date Title
DE102006023695A DE102006023695B4 (de) 2006-05-19 2006-05-19 Verfahren und Schaltungsanordnung zur Erzeugung eines periodischen elektrischen Signals mit steuerbarer Phase
US11/745,790 US7579891B2 (en) 2006-05-19 2007-05-08 Method and circuit arrangement for generating a periodic electric signal with controllable phase
US11/746,239 US7538617B2 (en) 2006-05-19 2007-05-09 Class AB amplifier circuit with combined quiescent current and common mode control
TW096117347A TWI343187B (en) 2006-05-19 2007-05-16 Method and circuit arrangement for generating a periodic electric signal with controllable phase
JP2007131469A JP4718514B2 (ja) 2006-05-19 2007-05-17 制御可能な位相を具備する周期的電気信号を発生する方法及び回路装置
KR1020070048820A KR100877364B1 (ko) 2006-05-19 2007-05-18 제어 가능한 위상을 가지는 주기성 전기 신호를 발생하는방법 및 회로 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
DE102006023695A DE102006023695B4 (de) 2006-05-19 2006-05-19 Verfahren und Schaltungsanordnung zur Erzeugung eines periodischen elektrischen Signals mit steuerbarer Phase

Publications (2)

Publication Number Publication Date
DE102006023695A1 true DE102006023695A1 (de) 2007-11-22
DE102006023695B4 DE102006023695B4 (de) 2010-04-08

Family

ID=38608048

Family Applications (1)

Application Number Title Priority Date Filing Date
DE102006023695A Expired - Fee Related DE102006023695B4 (de) 2006-05-19 2006-05-19 Verfahren und Schaltungsanordnung zur Erzeugung eines periodischen elektrischen Signals mit steuerbarer Phase

Country Status (5)

Country Link
US (1) US7579891B2 (de)
JP (1) JP4718514B2 (de)
KR (1) KR100877364B1 (de)
DE (1) DE102006023695B4 (de)
TW (1) TWI343187B (de)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750707B2 (en) * 2008-03-17 2010-07-06 Broadcom Corporation High-resolution low-interconnect phase rotator
US7764091B2 (en) * 2008-07-31 2010-07-27 Freescale Semiconductor, Inc. Square to pseudo-sinusoidal clock conversion circuit and method
US7928788B2 (en) * 2008-07-31 2011-04-19 Freescale Semiconductor, Inc. Double-balanced sinusoidal mixing phase interpolator circuit and method
US7994837B1 (en) * 2009-08-07 2011-08-09 Altera Corporation Techniques for phase interpolation
JP6372166B2 (ja) * 2014-05-27 2018-08-15 富士通株式会社 位相補間器
US9356588B2 (en) * 2014-06-09 2016-05-31 Qualcomm Incorporated Linearity of phase interpolators using capacitive elements
US9485084B2 (en) * 2014-06-09 2016-11-01 Qualcomm Incorporated Linearity of phase interpolators by combining current coding and size coding
US9160345B1 (en) * 2014-09-04 2015-10-13 Inphi Corporation Phase interpolator
EP3244532A1 (de) * 2016-05-10 2017-11-15 Université de Strasbourg Magnetische operationsverstärker

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0909035A2 (de) * 1997-10-08 1999-04-14 Phoenix VLSI Consultants Ltd. Phasensynchronisierungseinrichtung und Vorrichtung zum Erzeugen von in Quadraturphasenbeziehung stehenden Signalen

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6943606B2 (en) * 2001-06-27 2005-09-13 Intel Corporation Phase interpolator to interpolate between a plurality of clock phases
US7180352B2 (en) * 2001-06-28 2007-02-20 Intel Corporation Clock recovery using clock phase interpolator
KR100630343B1 (ko) * 2004-07-14 2006-09-29 삼성전자주식회사 아날로그 위상 보간 기술을 이용한 클록 데이터 복원 회로및 그 동작 방법
US7298195B2 (en) * 2005-03-31 2007-11-20 Agere Systems Inc. Methods and apparatus for improved phase switching and linearity in an analog phase interpolator

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0909035A2 (de) * 1997-10-08 1999-04-14 Phoenix VLSI Consultants Ltd. Phasensynchronisierungseinrichtung und Vorrichtung zum Erzeugen von in Quadraturphasenbeziehung stehenden Signalen

Non-Patent Citations (1)

* Cited by examiner, † Cited by third party
Title
JIANG,Yneming, PIOVACCARI,Alessandro: A compact Phase Interpolator for 3.125 G Serdes Application. In: SSMCD 2003, IEEE, 2003, S.249-252 *

Also Published As

Publication number Publication date
TWI343187B (en) 2011-06-01
US20070268060A1 (en) 2007-11-22
JP4718514B2 (ja) 2011-07-06
KR20070112064A (ko) 2007-11-22
US7579891B2 (en) 2009-08-25
KR100877364B1 (ko) 2009-01-09
DE102006023695B4 (de) 2010-04-08
JP2007312394A (ja) 2007-11-29
TW200746643A (en) 2007-12-16

Similar Documents

Publication Publication Date Title
DE102006023695B4 (de) Verfahren und Schaltungsanordnung zur Erzeugung eines periodischen elektrischen Signals mit steuerbarer Phase
EP0793075B1 (de) Monolithisch integrierte Sensorschaltung
DE102012212349A1 (de) Einstellbarer verzögerer, verfahren für das verzögern eines eingangssignals und polar-sender
DE3104904A1 (de) Hochgenauer digital/analog-umsetzer und einschwingvorgangs-beseitigungssystem dafuer
DE10134874A1 (de) Leitungstreiber
DE4320691C2 (de) D/A-Wandler
DE102014106336B4 (de) Phaseninterpolator
DE102013013521A1 (de) Leistungsverstärkerschaltung
DE4223000C2 (de) Digital-Analog-Wandler mit gewichtetem kapazitiven Wandlernetzwerk
DE10344876B3 (de) Signalverarbeitungseinrichtung, insbesondere für den Mobilfunk
DE10233243B4 (de) Schaltungsanordnung zur Regeneration von Taktsignalen
DE3026551C2 (de)
DE102007019745A1 (de) Kaskadierter Phasenschieber
DE10054540A1 (de) Leistungseffiziente Verstärkerschaltung und Verfahren zur leistungseffizienten Verstärkung eines Signals
EP0133618A1 (de) Monolithisch integrierte Transistor-Hochfreqzenz-Quarzoszillatorschaltung
EP0480145B1 (de) Modulator- und Mischstufe
EP3476035B1 (de) Regelung von phasenströmen eines wechselrichters
DE102004037160B3 (de) Verfahren und Vorrichtung zum Erzeugen eines Ausgangstaktsignals mit einer einstellbaren Phasenlage aus mehreren Eingangstaktsignalen
DE102008026019B4 (de) Digital-Analog-Wandler-Schaltungsanordnung
WO2003013084A2 (de) Leitungstreiber zur datenübertragung
DE102004019518A1 (de) Verfahren und Vorrichtung zur optimierten Regelung von Oberschwingungen
DE10207676A1 (de) Schaltungsanordnung für einen stromgesteuerten Widerstand mit erweitertem Linearitätsbereich
DE19742576C1 (de) Komparatoranordnung mit Schalthysterese
EP0116669A1 (de) Integrierte Isolierschicht-Feldeffekttransistor-Verzögerungsschaltung für Digitalsignale
EP0822656B1 (de) Schaltungsanordnung mit einem Operationsverstärker

Legal Events

Date Code Title Description
OP8 Request for examination as to paragraph 44 patent law
8364 No opposition during term of opposition
R082 Change of representative

Representative=s name: ZELLER, ANDREAS, DE

R082 Change of representative

Representative=s name: ZELLER, ANDREAS, DE

R119 Application deemed withdrawn, or ip right lapsed, due to non-payment of renewal fee