WO2003013084A2

WO2003013084A2 - Leitungstreiber zur datenübertragung

Info

Publication number: WO2003013084A2
Application number: PCT/EP2002/008292
Authority: WO
Inventors: Peter Gregorius; Armin Hanneberg; Peter Laaser
Original assignee: Infineon Technologies Ag
Priority date: 2001-07-30
Filing date: 2002-07-25
Publication date: 2003-02-13
Also published as: US20050017762A1; CN1543735A; DE10137150B4; DE10137150A1; US7212038B2; CN100583848C; JP3766671B2; JP2004537923A; WO2003013084A3

Abstract

Ein Leitungstreiber (3) für Datenübertragungen mit hohen Bitraten, insbesondere für drahtgebundene Datenübertragungen im Voll-Duplex-Verfahren, umfasst ein Differenzpaar mit Differenzpaar-Transistoren (14, 15) zur Erzeugung von Sendeimpulsen in Abhängigkeit von den zu übertragenden Daten, wobei die Sendeimpulse vorzugsweise über Kaskodentransistoren (16, 17), welche mit den Differenzpaar-Transistoren (14, 15) jeweils eine Kaskode-Schaltung bilden, an die an den Leitungstreiber (3) angeschlossene Datenübertragungsleitung (8, 9) ausgegeben werden. Zur Nachbildung des Verhaltens des Differenzpaars ist ein Replikdifferenzpaar mit Replikdifferenzpaar-Transistoren (18, 19) vorgesehen, welche den Sendeimpulsen entsprechende Replikimpulse erzeugen, die über Replikkaskodentransistoren (20, 21) einer Hybridschaltung (6) zur Durchführung einer Echokompensation in Bezug auf über die Datenübertragungsleitung (8, 9) empfangene Impulse zugeführt werden können.

Description

Beschreibung

Leitungstreiber zur Datenübertragung

Die vorliegende Erfindung betrifft einen Leitungstreiber zur Datenübertragung, insbesondere einen Leitungstreiber zur drahtgebundenen Datenübertragung im Voll-Duplex-Verfahren mit hohen Bitraten.

Bei Datenübertragungen im Voll-Duplex-Verfahren, bei dem Daten über die Übertragungsleitung sowohl gesendet als auch empfangen werden, tritt in einem entsprechenden Transceiver grundsätzlich das Problem auf, dass jeder von dem Transceiver erzeugte Sendeimpuls, welcher über die Datenübertragungslei- tung gesendet werden soll, ein von dem Transceiver über dieselbe Datenübertragungsleitung empfangenes Signal durch auch als "Echo" bezeichnetes Übersprechen überlagert und somit verfälscht. Es ist daher Stand der Technik, in dem Transceiver eine möglichst genaue und als "Replikimpuls" bezeichnete Nachbildung jedes Sendeimpulses zu erzeugen, wobei die Replikimpulse dann zur Echo- bzw. Sendeimpuls-Kompensation am Empfängerteil des Transceivers eingespeist werden können, so dass durch Subtraktion dieses Repliksignals von dem Empfangssignal ein von dem Echo bereinigtes Empfangssignal erhalten werden kann.

In Figur 9 ist beispielhaft eine Schaltungsanordnung des Sendepfads eines derartigen Transceivers gemäß dem Stand der Technik dargestellt, wobei ein über Steuerbits angesteuerter Digital/Analog- andler 1 dargestellt ist, welcher wiederum einen Leitungstreiber 3 ansteuert. Der Digital/Analog-Wandler 1 und der Leitungstreiber 3 sind Bestandteil des Senders einer kombinierten Sende- und Empfangsvorrichtung bzw. eines Transceivers, wobei das an den Ausgängen des Leitungstreibers 3 abgegriffene Sendesignal über einen Übertrager 4 in eine Datenübertragungsleitung eingespeist wird, welche in Figur 9 vereinfacht mit Hilfe eines Lastwiderstandes 5 dargestellt ist. Um eine genaue Nachbildung bzw. Replik der Sendeimpulse des Leitungstreibers 3 zu erzeugen, wurde oftmals das Sendesignal am Ausgang des Senders bzw. Leitungstreibers 3 extern abgegriffen und über eine externe Hybridschaltung am Eingang des Empfängers des entsprechenden Transceivers zur Echokompensation eingespeist. Bei modernen Schaltungsanordnungen wird jedoch diese externe Hybridschaltung zur Impedanzanpassung bzw. Impedanzkorrektur on-Chip integriert, so dass - wie in Figur 9 gezeigt ist - beispielsweise eine Replik 2 des Di- gital/Analog-Wandlers 1 vorgesehen ist, deren Ausgang mit einer (in Figur 9' nicht gezeigten) internen Hybridschaltung zur Echokompensation verbunden ist, wobei sich diese interne Hybridschaltung mit dem Leitungstreiber 3 auf ein und demselben Chip befindet. Die Grenze zwischen den internen Bestandteilen des Transceivers und der externen Beschaltung ist in Figur 1 gestrichelt angedeutet. Vorteil dieser Technik ist neben der Hochintegration die Reduzierung der Anforderungen an die analogen Komponenten im Empfangspfad des Transceivers, wie z. B. hinsichtlich des Dynamikbereichs oder hinsichtlich der Auflö- sung des dort vorgesehenen Analog/Digital-Wandlers .

Bei niederfrequenten Anwendungen, wie z. B. bei ISDN/xSDL- Datenübertragungen, kann dieser Replikimpuls auch mit Hilfe eines parallelen, zusätzlichen internen Leitungstreibers 3' mit niedrigerer Leistungsaufnahme bereit gestellt werden, der somit das Verhalten des eigentlichen Leitungstreibers 3 nachbildet und ausgangsseitig mit einer entsprechenden internen Hybridschaltung gekoppelt ist. Ein Beispiel für eine derartige Schaltungsanordnung ist in Figur 10 dargestellt.

Ein wesentliches Problem ist jedoch hierbei die auch als "Matching" bezeichnete Anpassung des Replikpfads. Hier sind nicht nur Gleichanteil- oder DC-Fehler (betreffend Offset und Amplitude) , sondern auch transiente Fehlerkomponenten (para- sitäre Effekte und Bandbegrenzungseffekte) von Bedeutung. Die bei derartigen Schaltungsanordnungen verwendete Schaltungstechnik basiert oftmals auf so genannten OPA-Strukturen oder allgemein auf Schaltungskonfigurationen mit Rückkopplung, z. B. so genannten "Shunt-Series"- oder "Shunt-Shunt"- Rückkopplungsanordnungen. Damit kann zwar grundsätzlich in Folge der Rückkopplung eine verbesserte lineare Sicherung er- zielt werden, wobei jedoch gleichzeitig ein Bandbreiteverlust oder eine höhere Stromaufnahme zur Echokompensation die Folge ist. Zudem ist ein relativ hoher Aufwand zur Erzeugung der Replikimpulse erforderlich, wobei darüber hinaus insbesondere bei hochfrequenten Systemen durch Übersprechen bei ungünsti- ger Schaltungsauslegung oftmals hochfrequente Schwingungen auftreten können, welche dann eventuell die Funktionalität der Gesamtschaltung einschränken.

Der vorliegenden Erfindung liegt daher die Aufgabe zu Grunde, einen Leitungstreiber zur Datenübertragung bereitzustellen, bei dem die zuvor beschriebenen Probleme nicht auftreten und eine möglichst genaue Nachbildung bzw. Replik des Sendesignals des Leitungstreibers mit geringem schaltungstechnischem Aufwand erzeugt werden kann.

Diese Aufgabe wird erfindungsgemäß durch einen Leitungstreiber mit den Merkmalen des Anspruchs 1 gelöst. Die Unteransprüche definieren jeweils bevorzugte und vorteilhafte Ausführungsformen der vorliegenden Erfindung.

Erfindungsgemäß umfasst der Leitungstreiber mindestens eine Treiberstufe bzw. Treiberzelle, wobei mit Hilfe eines in Abhängigkeit von einem Sendesignal differenziell angesteuerten ersten Transistorpaars das Sendesignal und mit Hilfe eines in Übereinstimmung mit dem ersten Transistorpaar differenziell angesteuerten zweiten Transistorpaars die Replik bzw. Nachbildung des Sendesignals erzeugt wird. Somit wird das Repliksignal zusammen mit dem Sendesignal innerhalb ein und derselben Treiberstufe bzw. Treiberzelle identisch erzeugt.

Der Leitungstreiber weist vorzugsweise eine Vielzahl von derartigen Treiberstufen mit jeweils separaten ersten und zwei- ten Transistorpaaren auf, wobei darüber hinaus jedem ersten und zweiten Transistorpaar ein separates Kaskodentransistor- paar derart zugeordnet sein kann, dass die einzelnen Treiberstufen über die einzelnen Kaskodentransistorpaare an den Lastausgängen des Leitungstreibers parallel geschaltet bzw. gemeinsam mit einer vorzugsweise intern bzw. on-Chip mit dem Leitungstreiber ausgestalteten Hybridschaltung verbunden sind. Die Anzahl dieser parallel geschalteten Treiberstufen bestimmt maßgeblich die Amplitude der von dem Leitungstreiber erzeugten und über die mit dem Leitungstreiber gekoppelten

Datenübertragungsleitung zu übertragenden Sendeimpulse sowie der entsprechenden Replikimpulse.

Das erste Transistorpaar jeder Treiberstufe, welches auch als Differenzpaar bezeichnet werden kann, wird vorzugsweise mit einer separaten Steuerschaltung bzw. Vorstufe differenziell derart angesteuert, dass im ausgelenkten Zustand durch den einen Pfad bzw. Zweig dieses Transistorpaars stets ein bestimmter maximaler Strom und durch den anderen Pfad bzw. Zweig stets ein bestimmter minimaler Strom fließt, so dass der von dem jeweiligen ersten T ansistorpaar aus gesehene Lastwiderstand in differenzieller Betrachtungsweise von der Signalamplitude unabhängig ist, wodurch wiederum Nichtlinea- ritäten signifikant reduziert werden können.

Die Kaskodentransistoren jeder Treiberstufe können an ihren Gateanschlüssen sowohl mit Hilfe einer gemeinsamen Vor- oder Biasspannung als auch mit Hilfe separater Biasspannungen vorgespannt sein. Ebenso ist es möglich, dass der Sende- und Replikpfad jeder Treiberstufe am Fuß- oder Tailpunkt des entsprechenden Transistorpaars mit separaten Tailströmen versorgt werden. Diese Variante kann insbesondere im Zusammenhang mit Eigenmischung durch transiente Pulse von wesentlichem Vorteil sein.

Durch die Verwendung zusätzlicher Kapazitäten, welche parallel zu den Drain-Source-Strecken bzw. dem Ausgangsleitwert der Transistoren des ersten und zweiten Transistorpaars geschaltet werden, kann auf Grund der somit realisierten Tiefpassfilterung dieser Kapazitäten die Flankensteilheit begrenzt werden.

Gemäß einem weiteren Ausführungsbeispiel der vorliegenden Erfindung kann die Biasspannung der Kaskodentransistoren auch aus der Vorstufe bzw. Steuerschaltung der entsprechenden Treiberstufe abgeleitet werden. Dies erfolgt insbesondere derart, dass sich die Drain-Source-Spannung des entsprechenden ersten und zweiten Transistorpaars direkt aus der Gleichtakt- oder "Common Mode"-Spannung der jeweiligen Steuerschaltung ableitet, so dass bei geeigneter Dimensionierung sowohl der Temperaturgang der einzelnen Spannungen als auch der Gleichlauf optimiert werden kann.

Die relative Genauigkeit des von dem zweiten Transistorpaar bzw. Differenzpaar jeder Treiberstufe erzeugten Replikimpulses wird durch die Verwendung der bereits zuvor erwähnten speziellen Steuerschaltung bzw. Vorstufe erhöht. Darüber hinaus wird die relative Genauigkeit des Replikimpulses durch die symmetrische Anordnung der entsprechenden Transistoren, welche vorzugsweise ein und desselben Leitungstyps sind, sowie durch ein gutes Matching dieser Transistoren zueinander erhöht. Die im Rahmen der vorliegenden Erfindung beschriebene Implementierung des Leitungstreibers gewährleistet darüber hinaus gleiche Anstiegszeiten und damit symmetrische Flankensteilheit sowohl der Sendeimpulse als auch der Replikimpulse.

Die vorliegende Erfindung eignet sich bevorzugt für drahtgebundene Datenübertragungen im so genannten Voll-Duplex- Verfahren mit hohen Bitraten. Neben der zuvor beschriebenen hohen Linearität wird der erfindungsgemäße Leitungstreiber darüber hinaus auch den üblichen Anforderungen, wie z. B. betreffend eine niedrige Versorgungsspannung und einen geringen Leistungs- und Flächenverbrauch, gerecht. Die zur Echokompensation erforderliche Replik des Sendesignals wird - wie bereits erwähnt worden ist - vorzugsweise intern auf dem Chip des Leitungstreibers erzeugt. Die im Rahmen der vorliegenden Erfindung hierzu vorgeschlagenen Maßnahmen gewährleisten eine getreue Abbildung des Sendesignals bzw. der Sendeimpulse so- wohl hinsichtlich der Linearität als auch hinsichtlich der reaktiven Genauigkeit von Sendeimpuls zu Replikimpuls.

Selbstverständlich ist die vorliegende Erfindung jedoch nicht auf den bevorzugten Anwendungsbereich einer drahtgebundenen Datenübertragung beschränkt, sondern kann allgemein überall dort eingesetzt werden, wo eine hochgenaue Nachbildung des Sendesignals bzw. der Sendeimpulse des Leitungstreibers mit möglichst einfachen Mitteln wünschenswert ist. Insbesondere kann die Erfindung somit auch im Prinzip für drahtlose Daten- Übertragungen eingesetzt werden.

Die vorliegende Erfindung wird nachfolgend näher unter Bezugnahme auf die beigefügte Zeichnung anhand bevorzugter Ausführungsbeispiele erläutert.

Figur 1 zeigt einen Leitungstreiber gemäß einem ersten Ausführungsbeispiel der vorliegenden Erfindung,

Figur 2 zeigt einen Leitungstreiber gemäß einem zweiten Aus- führungsbeispiel der vorliegenden Erfindung,

Figur 3 zeigt einen Leitungstreiber gemäß einem dritten Ausführungsbeispiel der vorliegenden Erfindung,

Figur 4 zeigt einen Leitungstreiber gemäß einem vierten Ausführungsbeispiel der vorliegenden Erfindung,

Figur 5 zeigt einen Leitungstreiber gemäß einem fünften Ausführungsbeispiel der vorliegenden Erfindung,

Figur 6 zeigt einen Leitungstreiber gemäß einem sechsten Ausführungsbeispiel der vorliegenden Erfindung, Figur 7 zeigt einen Leitungstreiber gemäß einem siebten Ausführungsbeispiel der vorliegenden Erfindung,

Figur 8 zeigt eine analoge Leitungsschnittstelle für Fast- Ethernet-Anwendungen mit einem erfindungsgemäßen Leitungstreiber,

Figur 9 und Figur 10 zeigen Leitungstreiber mit der Erzeugung von Replikimpulsen gemäß dem Stand der Technik, und

Figur 11 zeigt den Aufbau eines Senders für Fast-Ethernet- Anwendungen mit einem erfindungsgemäßen Leitungstreiber.

In Figur 1 ist eine Grundzelle bzw. eine Treiberstufe eines Leitungstreibers gemäß einem Ausführungsbeispiel der vorliegenden Erfindung dargestellt. In der Regel werden mehrere dieser in Figur 1 dargestellten Treiberstufen parallel betrieben, wobei die einzelnen Treiberstufen an den Ausgängen des Leitungstreibers parallel mit der entsprechenden Datenübertragungsleitung, welche in Figur 1 in Form von externen Lastwiderständen 8, 9 angedeutet ist, betrieben werden.

Wie in Figur 1 gezeigt ist, umfasst die Treiberstufe ein nachfolgend auch als Differenzpaar bezeichnetes Paar von Transistoren 14, 15, welche über ihre Gateanschlüsse über differenzielle Steuersignale einer Steuerschaltung 7 derart angesteuert werden, dass stets ein bestimmter maximaler Strom über den einen Transistor dieses Differenzpaars fließt, wäh- rend ein bestimmter minimaler Ruhestrom über den anderen

Transistor dieses Differenzpaars fließt, das heißt der so genannte Tailstrom des Differenzpaars wird je nach Aussteuerung durch die Steuerschaltung 7 in den einen bzw. anderen Pfad dieses Differenzpaars umgelenkt, so dass an den mit der Über- tragungsleitung verbundenen Ausgängen des Leitungstreibers ein entsprechender Sendeimpuls erzeugt werden kann. Die externe Anordnung der die Datenübertragungsleitung repräsentie- renden Lastwiderstände 8, 9 ist in Figur 1 durch eine gestrichelte Linie angedeutet. Die Pulsamplitude hängt im Wesentlichen von der Anzahl der an den Lastwiderständen 8, 9 parallel betriebenen Treiberstufen mit dem in Figur 1 gezeigten Aufbau ab. Ein Vorteil dieser Anordnung ist, dass die Pulsform je nach gefordertem Standard (z. B. IEEE-Standard 802.3ab - 1999 für eine IG-Ethernet-Datenübertragung) durch die entsprechende digitale Ansteuerung der Steuerschaltung 7 erzeugt werden kann. Zusätzliche analoge Funktionen, z. B. zur Vorfilterung, sind nicht notwendig. Ebenso ist keine aufwendige analoge Schaltungstechnik erforderlich. Die Ansteuerung der beiden Transistoren 14, 15 des Differenzpaars, welche nachfolgend auch als Differenzpaar-Transistoren bezeichnet werden, kann zur Einhaltung der Flankensteilheit entsprechend ausgelegt bzw. durch zusätzliche Anordnung von Kapazitäten parallel zu den Differenzpaar-Transistoren angepasst werden.

Zur Nachbildung des Verhaltens der Differenzpaar-Transistoren 14, 15, welche - wie zuvor beschrieben worden ist - differen- ziell durch die Steuerschaltung 7 in Abhängigkeit von den zu übertragenden Daten angesteuert werden, um an den Lastausgängen des Leitungstreibers einen entsprechenden Sendeimpulse zu erzeugen, ist ein weiteres Differenzpaar mit Differenzpaar- Transistoren 18, 19 vorgesehen, wobei diese Differenzpaar- Transistoren 18, 19 analog bzw. in Übereinstimmung zu den

Differenzpaar-Transistoren 14, 15 in Abhängigkeit von den zu übertragenden Daten angesteuert werden, was bei dem in Figur 1 gezeigten Ausführungsbeispiel dadurch realisiert ist, dass an die Gateanschlüsse der Differenzpaar-Transistoren 14, 18 einerseits und an die Gateanschlüsse der Differenzpaar- Transistoren 15, 19 andererseits jeweils dasselbe Steuersignal der Steuerschaltung 7 angelegt ist. Da das Differenzpaar mit den Differenzpaar-Transistoren 18, 19 zur Nachbildung des Verhaltens des Differenzpaars mit den Differenzpaar- Transistoren 14, 15 vorgesehen ist, wird dieses Differenzpaar nachfolgend auch als Replikdifferenzpaar bezeichnet. Auf Grund der gemeinsamen Ansteuerung durch die Steuerschaltung 7 weisen das Differenzpaar mit den Differenzpaar-Transistoren 14, 15 und das Replikdifferenzpaar mit den Replikdifferenzpaar-Transistoren 18, 19 die gleichen Flankensteilheiten sowie den gleichen zeitlichen Verlauf auf. Dies stellt einen wesentlichen Vorteil dar, da es nicht zu zusätzlichen Verzögerungen ("Skew") zwischen dem von den Differenzpaar- Transistoren 14, 15 erzeugten Sendeimpuls und dem von den Replikdifferenzpaar-Transistoren 18, 19 erzeugten Replikimpuls kommt.

Wie in Figur 1 gezeigt ist, sind in Serie mit den Differenzpaar-Transistoren 14, 15 weitere Transistoren 16, 17 geschaltet, welche mit den Differenzpaar-Transistoren 14, 15 eine Kaskode-Schaltung bilden und somit nachfolgend auch als Kaskodentransistoren bezeichnet werden. Wie bereits erläutert worden ist, wird im Sendefall ein Spannungshub über den externen Lastwiderständen 8, 9 erzeugt. Der Spannungsabfall würde ohne die zusätzlichen Kaskodentransistoren 16, 17 die Drain-Source-Strecke der Differenzpaar-Transistoren 14, 15 wesentlich modellieren. Dies kann auf Grund der geringen Ausgangssteilheit der Transistoren einen zusätzlichen Fehler in der Amplitude bzw. in der Linearität verursachen. Daher werden zur Erhöhung der Ausgangssteilheit die Kaskodentransistoren 16, 17 verwendet.

Um den Gleichlauf bei unterschiedlichen Lastverhältnissen zwischen dem Sendepfad und dem Replikpfad sicherzustellen, sind auch für die Replikdifferenzpaar-Transistoren 18, 19 entsprechende Kaskodentransistoren 20, 21 vorgesehen, welche in Bezug auf die Replikdifferenzpaar-Transistoren 18, 19 analog zu den Kaskodentransistoren 16, 17 verschaltet sind.

Bei sämtlichen in Figur 1 dargestellten Transistoren handelt es sich um NMOS-Transistoren, welche gemäß Figur 1 miteinan- der verschaltet sind. Die Gateanschlüsse der Kaskodentransistoren 16,_.17 bzw. Replikkaskodentransistoren 20, 21 sind jeweils mit der von einer Spannungsquelle 12 bereitgestellten Vor- oder Biasspannung vorgespannt. Die Sourceanschlüsse der einzelnen Differenzpaar-Transistoren 14, 15 bzw. Replikdifferenzpaar-Transistoren 18, 19 sind gemeinsam mit einer Stromquelle 10 verbunden. Während an den mit den Lastausgängen des Leitungstreibers verbundenen Drainanschlüssen der Kaskodentransistoren 16, 17 der jeweilige Sendeimpuls abgegriffen werden kann, kann an den Drainanschlüssen der Replikkaskodentransistoren 20, 21 der entsprechende Replikimpuls abgegriffen werden. Aus diesem Grund sind die Drainanschlüsse der Replikkaskodentransistoren 20, 21 mit einer internen Hybridschaltung 6 verbunden, welche - wie bereits zuvor erläutert worden ist - das Repliksignal zur Echokompensation von einem über die entsprechende Datenübertragungsleitung empfangenen Signal subtrahiert, um ein echokompensiertes Empfangssignal zu erhalten. Der Aufbau der Hybridschaltung 6 sowie die Echokompensation entsprechen dem bekannten Stand der Technik, so dass an dieser Stelle nicht weiter darauf eingegangen werden muss. Von Bedeutung im Zusammenhang mit der vorliegenden Erfindung ist hingegen, dass es sich bei der Hybridschaltung 6 um eine interne Hybridschaltung handelt, welche zusammen mit der durch die Steuerschaltung 7 realisierten Vorstufe und der durch die übrigen in Figur 1 gezeigten Komponenten realisierten Ausgangsstufe des Leitungstreibers auf ein und demselben Chip integriert ist.

Ein weiterer Vorteil der in Figur 1 gezeigten Schaltungsanordnung ist die gute Anpassung bzw. das gute Matching des Replikpfades zum Sendepfad. Die Replikdifferenzpaar- Transistoren 18, 19 können im Schaltungslayout in geeigneter Anordnung optimal abgestimmt auf die Differenzpaar- Transistoren 14, 15 platziert werden. Das Über- bzw. Untersetzungsverhältnis von dem Sendepfad zu dem Replikpfad kann nahezu beliebig gewählt werden, wobei jedoch sehr große Übersetzungsverhältnisse auf Grund einer zunehmenden Fehlanpas- sung zwischen dem Sendepfad und dem Replikpfad unter Umständen nicht wünschenswert sein können. In Figur 1 ist eine Treiberstufe eines Leitungstreibers dargestellt, wobei die Treiberstufe mit dem Bezugszeichen 44 versehen ist. Wie bereits erwähnt worden ist, werden in der Regel mehrere derartige Treiberstufen 44 an den Lastausgängen des Leitungstreibers parallel betrieben. In Figur 8 ist diesbezüglich der Aufbau einer analogen Leitungsschnittstelle eines beispielsweise für Fast-Ethernet-Datenübertragung ausgelegten Transceivers mit einem derartigen Leitungstreiber 3 dargestellt. Aus Figur 8 ist ersichtlich, dass an den Last- ausgängen des Leitungstreibers 3 mehrere Treiberstufen 44 der beispielsweise in Figur 1 gezeigten Art parallel betrieben werden. Jeder Treiberstufe 44 ist eine separate Steuerschaltung 7 zugeordnet, welche die zum Schalten der entsprechenden Differenzpaar-Transistoren bzw. Replikdifferenzpaar- Transistoren vorgesehenen differenziellen Steuersignale in Abhängigkeit von den jeweils zu übertragenden Daten generiert. In dem Sendepfad ist zudem ein Pulsformer 43 in Form eines digitalen Filters vorgesehen, welcher eine Pulsvorverzerrung vornimmt und in Abhängigkeit von den jeweils zu über- tragenden Daten komplementäre Steuersignale für die Steuerschaltungen 7 erzeugt, so dass in Abhängigkeit davon die dif- ^' ferenziellen Steuersignale für die einzelnen Treiberstufen 44 generiert werden können. Die Treiberstufen 44 weisen jeweils einen Sendepfad mit Differenzpaar-Transistoren 14, 15 und Kaskodentransistoren 16, 17 sowie einen Replikpfad mit Replikdifferenzpaar-Transistoren 18, 19 und Replikkaskodentransistoren 20, 21 auf (vgl. Figur 1) . Die auf diese Weise in den einzelnen Vorstufen 44 generierten Replikimpulse werden der internen Hybridschaltung 6 zugeführt, welche zur Echokom- pensation die Replikimpulse von über die Datenübertragungsleitung empfangenen Impulsen subtrahiert. Die auf diese Weise echokompensierten Empfangsimpulse werden von der (internen) Hybridschaltung 6 einem Empfänger 45 des entsprechenden Transceivers zur weiteren Signalverarbeitung zugeführt.

Bei dem in Figur 1 gezeigten Ausführungsbeispiel sind die Sourceanschlüsse der Differenzpaar-Transistoren 14, 15 und der Replikdifferenzpaar-Transistoren 18, 19 gemeinsam mit der bereits erwähnten Stromquelle 10 verbunden. Wird der über einen Zweig des Differenzpaars fließende Strom mit I_n und der ^• über einen Zweig des Replikdifferenzpaars fließende Strom mit I_m bezeichnet, muss die Stromquelle 10 derart dimensioniert sein, dass sie einen Strom 2 ^■ I_n + 2 ^■ I_m liefert.

Der Sendepfad und der Replikpfad können jedoch auch mit getrennten Tailströmen versorgt werden. Ein entsprechendes Aus- führungsbeispiel ist in Figur 1 dargestellt. Das in Figur 2 gezeigte Ausführungsbeispiel unterscheidet sich von dem in Figur 1 gezeigten Ausführungsbeispiel lediglich dadurch, dass die Sourceanschlüsse der Replikdifferenzpaar-Transistoren 18, 19 mit einer ersten Stromquelle 10 und die Sourceanschlüsse der Differenzpaar-Transistoren 14, 15 mit einer zweiten

Stromquelle 11 verbunden sind. Die Stromquelle 10 ist somit ausschließlich zur Versorgung des Replikpfads vorgesehen, während die Stromquelle 11 ausschließlich zur Versorgung des Sendepfads dient. Die in Figur 2 gezeigte Versorgung des Sen- de- und Replikpfads mit getrennten Tailströmen kann insbesondere im Zusammenhang mit Eigenmischung durch transiente Pulse an^' dem Fuß- bzw. Tailpunkt des Sende- und Replikpfads vorteilhaft sein.

In Figur 3 ist ein weiteres Ausführungsbeispiel eines erfindungsgemäßen Leitungstreibers dargestellt, wobei als Fortbildung zu dem in Figur 2 gezeigten Ausführungsbeispiel die Kaskodentransistoren 16, 17 und Replikkaskodentransistoren 20, 21 nicht mit einer gemeinsamen Spannungsversorgung ver- bunden sind, sondern für den linken Kaskodentransistor 17 und den linken Replikkaskodentransistor 21 ist eine erste Spannungsquelle 12 und für den rechten Kaskodentransistor 16 und den rechten Replikkaskodentransistor 20 eine zweite Spannungsquelle 13 vorgesehen. Die in Figur 3 gezeigte getrennte Spannungsversorgung der Kaskodentransistoren bzw. Replikkaskodentransistoren ermöglicht die Vermeidung transienter Störeinflüsse durch Übersprechen der einzelnen Pfade zueinan- der über die Gate-Source-Strecken der Kaskoden- bzw. Replikkaskodentransistoren. Auch bei dem in Figur 3 gezeigten Ausführungsbeispiel sind separate Stromquellen 10, 11 für den Replikpfad bzw. Sendepfad vorgesehen.

Wie bereits zuvor angedeutet worden ist, kann die Flankensteilheit durch die Parallelschaltung von Kapazitäten zu den Differenzpaar-Transistoren 14, 15 bzw. Kaskodendifferenzpaar- Transistoren 18, 19 begrenzt werden. Ein entsprechendes Aus- führungsbeispiel ist in Figur 4 dargestellt, wobei die jeweils zu dem Ausgangsleitwert der Differenzpaar-Transistoren 14, 15 bzw. Kaskodendifferenzpaar-Transistoren 18, 19 parallel geschalteten -Kapazitäten mit dem Bezugszeichen 46 versehen sind. Ansonsten entspricht das in Figur 4 gezeigte Aus- führungsbeispiel dem in Figur 2 dargestellten Ausführungsbeispiel.

In Figur 5 ist ein weiteres Ausführungsbeispiel des erfindungsgemäßen Leitungstreibers dargestellt, wobei das in Figur 5 gezeigte Ausführungsbeispiel einer Variante zur Erzeugung der Biasspannung für die Kaskodentransistoren 16, 17 bzw. Replikkaskodentransistoren 20, 21 entspricht. Bei dem in Figur 5 gezeigten Ausführungsbeispiel ist ein zusätzlicher Transistor 22 vorgesehen, welcher mit dem Strom Ij-, einer zu- sätzlichen Stromquelle 24 betrieben wird. Dieser zusätzliche Transistor 22 bildet gemeinsam mit den Transistoren 17 und 21 bzw. 16 und 20 einen Stromspiegel. Zur Einstellung des idealen Arbeitspunkts, d. h. der idealen Drain-Source-Spannung, der Differenzpaar-Transistoren 14, 15 bzw. der Replikdiffe- renzpaar-Transistoren 18, 19 ist der Transistor 22 gegenüber dem Tail- bzw. Fußpunkt der Differenzpaar-Transistoren 14, 15 und Replikdifferenzpaar-Transistoren 18, 19 degeneriert, wobei zu diesem Zweck zwischen dem Sourceanschluss des Transistors 22 und dem gemeinsamen Tailpunkt der Differenzpaar- Transistoren 14, 15 und der Replikdifferenzpaar-Transistoren 18, 19 ein Widerstand 26 bzw. ein Schaltungselement mit einer linearen Spannung/Strom-Kennlinie geschaltet ist. Die an dem Widerstand 26 abfallende Spannung entspricht im Gleichlauf der Gate-Source-Spannung der Differenzpaar-Transistoren 14, 15 und der Replikdifferenzpaar-Transistoren 18, 19. Da das Potenzial zur Versorgung der Kaskodentransistoren 16, 17 bzw. der Replikkaskodentransistoren 20, 21 über die sich im Betrieb am mit der Spannungsquelle 10 verbundenen Tailpunkt des Differenzpaars bzw. Replikdifferenzpaars abgeleitet wird, ist bei korrekter Schaltungsdimensionierung ein Gleichlauf auch im dynamischen Betriebsfall gegeben. Ansonsten entspricht das in Figur 5 gezeigte Ausführungsbeispiel dem in Figur 1 gezeigten Ausführungsbeispiel, wobei dieses Ausführungsbeispiel - wie auch jedes andere hierin beschriebene Ausführungsbeispiel - sowohl mit lediglich einer gemeinsamen Stromquelle 10 als auch mit zwei separaten Stromquellen 10, 11 für den Sen- de- bzw. Replikpfad betrieben werden kann.

Ein weiteres in Figur 6 gezeigtes Ausführungsbeispiel entspricht im Grundsatz dem in Figur 5 gezeigten Ausführungsbeispiel, wobei jedoch die Kaskodenversorgungen für den Replik- pfad und den Sendepfad zur besseren Isolation und somit zur Vermeidung von Übersprechen von dem Sendepfad auf den Replikpfad getrennt vorgesehen sind. Demzufolge ist für die Replikkaskodentransistoren 20 und 21 ein mit einer Stromquelle 24 betriebener und in Serie geschalteter Transistor 22 vorgese- hen, dessen Sourceanschluss in Reihe mit einem Widerstand 26 geschaltet ist, der wiederum mit dem Tail- bzw. Fußpunkt der Replikdifferenzpaar-Transistoren 18, 19 verbunden ist. Für die Kaskodentransistoren 16 und 17 ist hingegen eine separate Stromquelle 25, ein separater Transistor 23 und ein separater Widerstand 27 vorgesehen, welche in dem Sendepfad analog zu der Stromquelle 24, dem Transistor 22 und dem Widerstand 26 in dem Replikpfad verschaltet sind. Der Transistor 23 ist somit mit seinem Drainanschluss mit der Stromquelle 25 und mit seinem Sourceanschluss mit dem Widerstand 27 verbunden. Der Widerstand 27 ist mit seinem anderen Anschluss mit den Sour- ceanschlüssen der Differenzpaar-Transistoren 14, 15 und der Stromquelle 11 verbunden. Die Gate-Drain-Strecke der Transis- toren 22, 23 ist jeweils wie bei dem in Figur 5 gezeigten Transistor 22 kurzgeschlossen. Das in Figur 6 gezeigte Ausführungsbeispiel entspricht somit im Prinzip einer Kombination der in Figur 2 und Figur 5 gezeigten Ausführungsbeispiele, da für den Sende- und Replikpfad einerseits separate Stromquellen 11 und 10 und andererseits separate Kaskodenversor- gungen mit einer Stromquelle 25 bzw. 24, welche einen Strom 1)₃2 bzw. Ij-,_. liefert, einem zusätzlichen Transistor 23 bzw. 22 und einem zusätzlichen Widerstand 27 bzw. 26 vorgesehen sind.

In Figur 7 ist schließlich ein weiteres Ausführungsbeispiel für einen erfindungsgemäßen Leitungstreiber bzw. eine Treiberstufe 44 desselben dargestellt, wobei die Versorgungsspan- nung bzw. Biasspannung der Kaskodentransistoren und Replikkaskodentransistoren aus der Steuerschaltung 7 der entsprechenden Treiberstufe 44 abgeleitet ist.

Wie in Figur 7 gezeigt ist, kann die Steuerschaltung 7 jeder Treiberstufe zwei von einer Stromquelle 28 versorgte steuerbare Schaltelemente 29, 30, vorzugsweise in Form von Transfergattern, umfassen, welche in Abhängigkeit von den jeweils zu übertragenden Daten durch komplementäre Steuersignale X und X angesteuert und somit alternierend geschlossen und geöffnet werden. Die Steuersignale X und X können beispielsweise von dem in Figur 8 gezeigten Pulsformer 43 stammen. Die Schaltelemente 29, 30 sind jeweils mit Spannungsteilern verbunden, welche Widerstände 35, 36 bzw. 37, 38 umfassen, die mit einer Stromquelle 33 bzw. 34 betrieben werden. Zwischen den Widerständen 35 und 36 bzw. 37 und 38 wird an einem Knotenpunkt XI bzw. X2 das Steuersignal für den rechten Differenzpaar-Transistor 14 und den rechten Replikdifferenzpaar-Transistor 18 bzw. für den linken Differenzpaar- Transistor 15 und den linken Replikdifferenzpaar-Transistor 19 abgegriffen. Die Knotenpunkte XI und X2 sind zudem mit Kapazitäten 31 bzw. 32 gekoppelt, um eine Tiefpassfilterwirkung bezüglich dieser Steuersignale zu erzielen. Der zuvor be- schriebene Aufbau der Steuerschaltung 7 ist nicht auf das in Figur 7 dargestellte Ausführungsbeispiel beschränkt, sondern kann gleichermaßen auch auf die zuvor beschriebenen Ausfüh- rungsbeispiele übertragen bzw. angewendet werden.

Zur Ableitung der Biasspannung für die Kaskodentransistoren 16, 17 und Replikkaskodentransistoren 20 und 21 wird eine Schaltung verwendet, welche Transistoren 40-42 und eine Stromquelle 39 umfasst. Bei dem Transistor 42 kann es sich wie bei den zuvor beschriebenen Transistoren 14-23 um einen

NMOS-Transistor handeln, während es sich bei den Transistoren 40 und 41 vorzugsweise um PMOS-Transistoren handelt. Über die Transistoren 40 und 41 wird die an den Knotenpunkten X2 bzw. XI anliegende Spannung abgegriffen, wobei auf Grund der in Figur 7 gezeigten Verschaltung der Transistoren 40 und 41 an einem Knotenpunkt X3 zwischen den Sourceanschlüssen der Transistoren 40 und 41 ein Mittelwert der an den Knotenpunkten XI und X2 abgegriffenen Spannungen bereitgestellt wird, welche über den Transistor 42 an die Gateanschlüsse der Kasko- dentransistoren 16, 17 und der Replikkaskodentransistoren 20, 21 angelegt wird. Der Drainanschluss des Transistors 42 ist mit der Stromquelle 39 verbunden, und die Gate-Drain-Strecke des Transistors 42 ist kurzgeschlossen. Der Transistor 42 bildet analog zu den in Figur 5 und Figur 6 gezeigten Tran- sistoren 22, 23 und den Kaskodentransistoren 16, 17 bzw. den Replikkaskodentransistoren 20, 21 eine Kaskode-Schaltung. Der Vorteil des in Figur 7 gezeigten Ausführungsbeispiels besteht darin, dass die Drain-Source-Spannung der Differenzpaar- Transistoren 14, 15 und der Replikdifferenzpaar-Transistoren 18, 19 direkt aus der Gleichtakt- bzw. "Common Mode"-Spannung der Steuerschaltung 7 abgeleitet ist und zudem dem Mittelwert der Gate-Source-Spannungen der Transistoren 40 und 41 entspricht, so dass bei einer geeigneten Dimensionierung der Temperaturgang der einzelnen Spannungen sowie der Gleichlauf optimiert werden kann. Aufgrund von Simulationen konnte festgestellt werden, dass mit Hilfe der vorliegenden Erfindung nicht nur die zuvor beschriebene Aufgabe und die zuvor beschriebenen Vorteile realisiert werden können, sondern die bei Anwendung der vorlie- genden Erfindung realisierbare Einzelpuls- bzw. Summenpuls- form liegt auch innerhalb der durch den jeweiligen Standard vorgegebenen Pulsformgrenzen.

In Figur 11 ist schematisch der Aufbau eines Senders für Fast-Ethernet-Anwendungen mit einem erfindungsgemäßen Leitungstreiber, in dem der Sendepfad zur Erzeugung der Senderimpulse und der Replikpfad zur Erzeugung der Replikimpulse innerhalb eines Schaltungsblocks bzw. innerhalb einer Treiberstufe realisiert ist. Der in Figur 11 gezeigte Schaltungs- block 3 umfasst dabei sowohl die Funktionalität des in Figur

I und Figur 2 gezeigten Digital/Analog-Wandlers 1 als auch des erfindungsgemäßen Leitungstreibers. Ebenso ist in Figur

II die interne Hybridschaltung 6 dargestellt.

Claims

Patentansprüche

1. Leitungstreiber zur Datenübertragung, mit mindestens einer Treiberstufe (44), welche umfasst:

- ein erstes Transistorpaar mit zwei in Abhängigkeit von zu übertragenden Daten differenziell angesteuerten Transistoren (14, 15) , so dass in Abhängigkeit von den zu übertragenden Daten ein bestimmter maximaler Strom über den einen Transistor des ersten Transistorpaars und ein bestimmte minimaler Strom über den anderen Transistor des ersten Transistorpaars geleitet und somit an Ausgängen der Transistoren (14, 15) des ersten Transistorpaars ein entsprechender Sendeimpuls erzeugt wird, und - ein dem ersten Transistorpaar zugeordnetes zweites Transistorpaar zur Nachbildung des Verhaltens des ersten Transistorpaars und zur Erzeugung eines dem jeweiligen Sendeimpuls nachgebildeten Replikimpulses, wobei das zweite Transistorpaar zwei in Übereinstimmung mit den Transistoren (14, 15) des ersten Transistorpaars in Abhängigkeit von den zu übertragenden Daten differenziell angesteuerte Transistoren (18, 19) umfasst, so dass in Abhängigkeit von den zu übertragenden Daten ein bestimmter minimaler Strom über den einen Transistor des zweiten Transistorpaars und ein bestimm- ter maximaler Strom über den anderen Transistor des ersten Transistorpaars geführt und somit an Ausgängen der Transistoren (18, 19) des zweiten Transistorpaars ein entsprechender Replikimpuls erzeugt wird.

2. Leitungstreiber nach Anspruch 1, d a d u r c h g e k e n n z e i c h n e t , dass eine Steuerschaltung (7) vorgesehen ist, welche zwei differenzielle Steuersignale erzeugt, wobei das eine Steuersignal jeweils einem Transistor des ersten Transistorpaars bzw. des zweiten Transistorpaars und das andere Steuersignal jeweils dem anderen Transistor des ersten Transistorpaars bzw. des zweiten Transistorpaars zugeführt ist.

3. Leitungstreiber nach Anspruch 1 oder 2, d a d u r c h g e k e n n z e i c h n e t , dass ein drittes Transistorpaar vorgesehen ist, wobei jeweils ein Transistor (16, 17) des dritten Transistorpaars zwischen einem Datenübertragungsausgang des Leitungstreibers und einem entsprechenden Transistor (14, 15) des ersten Transistorpaars geschaltet ist, so dass an den Datenübertragungsausgängen des Leitungstreibers der Sendeimpuls erzeugt wird, und dass ein viertes Transistorpaar vorgesehen ist, wobei jeweils ein Transistor (20, 21) des vierten Transistorpaars in Reihe mit einem entsprechenden Transistor (18, 19) des zweiten Transistorpaars geschaltet ist, so dass an den Transistoren (20, 21) des vierten Transistorpaars der Replikimpuls erzeugt wird.

4. Leitungstreiber nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t , dass die Transistoren (16, 17) des dritten Transistorpaars und die Transistoren (20, 21) des vierten Transistorpaars mit einer gemeinsamen Vorspannung vorgespannt sind.

5. Leitungstreiber nach Anspruch 3, d a d u r c h g e k e n n z e i c h n e t , dass die Transistoren (16, 17) des dritten Transistorpaars mit unterschiedlichen Vorspannungen vorgespannt sind, und dass die Transistoren (20, 21) des vierten Transistorpaars mit unterschiedlichen Vorspannungen vorgespannt sind.

6. Leitungstreiber nach Anspruch 2 und einem der Ansprüche 3-5, d a d u r c h g e k e n n z e i c h n e t , dass die Vorspannung für die Transistoren (16, 17) des dritten Transistorpaars und die Vorspannung für die Transistoren (20, 21) des vierten Transistorpaars aus der Steuerschaltung (7) abgeleitet ist.

7. Leitungstreiber nach Anspruch 6, d a d u r c h g e k e n n z e i c h n e t , dass die Steuerschaltung (7) zwei in Abhängigkeit von den zu übertragenden Daten komplementär geschaltete Schaltelemente (29, 30) umfasst, an denen die differenziellen Steuersignale für die Transistoren (14, 15) des ersten Transistorpaars und die Transistoren (18, 19) des zweiten Transistorpaars an einem entsprechenden Knotenpunkt (XI, X2) abgegriffen werden, und dass eine Schaltungsanordnung (39-42) vorgesehen ist, welche die an den Knotenpunkten (XI, X2) der Steuerschaltung (7) anliegenden Spannungen empfängt und einen Mittelwert dieser Spannungen als Vorspannung für die Transistoren (16, 17) des dritten Transistorpaars und/oder die Transistoren (20, 21) des vierten Transistorpaars zur Verfügung stellt.

8. Leitungstreiber nach Anspruch 7, d a d u r c h g e k e n n z e i c h n e t , dass die Schaltungsanordnung zwei Transistoren (40, 41) eines ersten Leitungstyps umfasst, wobei ein Steueranschluss des einen Transistors (40) mit dem einen Knotenpunkt (X2) und ein Steueranschluss des anderen Transistors (41) mit dem anderen Knotenpunkt (XI) der Steuerschaltung (7) und jeweils ein weiterer Anschluss dieser beiden Transistoren (40, 41) gemeinsam mit einem weiteren Transistor (42) eines zweiten Leitungstyps verbunden ist, wobei über diesen weiteren Transistor (42) die Vorspannung für die Transistoren (16, 17) des dritten Transistorpaars und/oder die Vorspannung für die Transistoren (20, 21) des vierten Transistorpaars bereitgestellt wird.

9. Leitungstreiber nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , dass die Transistoren (14, 15) des ersten Transistorpaars und die Transistoren (18, 19) des zweiten Transistorpaars jeweils über einen Anschluss miteinander verbunden und an eine gemeinsame Stromquelle (10) angeschlossen sind.

10. Leitungstreiber nach Anspruch 9 und einem der Ansprüche 3-8, d a d u r c h g e k e n n z e i c h n e t , dass ein mit einer weiteren Stromquelle (24) betriebener wei- terer Transistor (22) in Reihe mit einem Schaltungselement (26) mit einer linearen Spannung/Strom-Kennlinie geschaltet ist, wobei das Schaltungselement (26) mit der gemeinsamen Stromquelle (10) und ein Steueranschluss des weiteren Transistors (22) mit Steueranschlüssen der Transistoren (16, 17) des dritten Transistorpaars und Steueranschlüssen der Transistoren (20, 21) des vierten Transistorpaars zum Anlegen der entsprechenden Vorspannung verbunden ist.

11. Leitungstreiber nach einem der Ansprüche 1-8, d a d u r c h g e k e n n z e i c h n e t , dass die Transistoren (14, 15) des ersten Transistorpaars ü- ber einen Anschluss miteinander verbunden und an eine gemeinsame erste Stromquelle (11) angeschlossen sind, und dass die Transistoren (18, 19) des zweiten Transistorpaars über einen Anschluss miteinander verbunden und an eine gemeinsame zweite Stromquelle (10) angeschlossen sind.

12. Leitungstreiber nach Anspruch 11 und einem der Ansprüche 3-8, d a d u r c h g e k e n n z e i c h n e t , dass ein mit einer ersten weiteren Stromquelle (25) betriebener erster weiterer Transistor (23) in Reihe mit einem ersten Schaltungselement (27) mit einer linearen Spannung/Strom- Kennlinie geschaltet ist, wobei das erste Schaltungselement (27) mit der ersten Stromquelle (11) und ein Steueranschluss des ersten weiteren Transistors (23) mit Steueranschlüssen der Transistoren (16, 17) des dritten Transistorpaars zum Anlegen der entsprechenden Versorgungsspannung verbunden ist, und dass ein mit einer zweiten weiteren Stromquelle (24) betriebener zweiter weiterer Transistor (22) in Reihe mit einem zweiten Schaltungselement (26) mit einer linearen Span- nung/Strom-Kennlinie geschaltet ist, wobei das zweite Schaltungselement (26) mit der zweiten Stromquelle (10) und ein Steueranschluss des zweiten weiteren Transistors (22) mit Steueranschlüssen der Transistoren (20, 21) des vierten Tran- sistorpaars zum Anlegen der entsprechenden Vorspannung verbunden ist.

13. Leitungstreiber nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , dass zu den Transistoren (14, 15) des ersten Transistorpaars und den Transistoren (18, 19) des zweiten Transistorpaars Kapazitäten (46) parallel geschaltet sind.

14. Leitungstreiber nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , dass eine Hybridschaltung (6) vorgesehen ist, welcher die Replikimpulse zugeführt sind und welche die Replikimpulse von über eine mit dem Leitungstreiber gekoppelte Datenübertragungsleitung (8, 9) empfangene Impulse subtrahiert.

15. Leitungstreiber nach Anspruch 14, d a d u r c h g e k e n n z e i c h n e t , dass die Hybridschaltung (6) mit dem Leitungstreiber (3) auf einem gemeinsamen Chip ausgestaltet ist.

16. Leitungstreiber nach einem der vorhergehenden Ansprüche, d a d u r c h g e k e n n z e i c h n e t , dass mehrere Treiberstufen (44) parallel an Datenübertragungsanschlüsse des Leitungstreibers (3) angeschlossen sind, wobei für jede Treiberstufe (44) eine separate Steuerschaltung (7) zur Erzeugung von differenziellen Steuersignalen zur differenziellen Ansteuerung der Transistoren (14, 15) des ersten Transistorpaars bzw. der Transistoren (18, 19) des zweiten Transistorpaars der jeweiligen Treiberstufe (44) vor- gesehen ist.