CN104579203B - 输出驱动电路 - Google Patents

Abstract

本发明公开了一种输出驱动电路，其包括第一耦合电容与第二耦合电容、第一差分驱动级以及第二差分驱动级。第一差分驱动级的输入端接收差分输入信号，且第一差分驱动级的输出端输出差分输出信号。第二差分驱动级的输入端接收差分输入信号，且第二差分驱动级的输出端经由第一耦合电容与第二耦合电容耦接第一差分驱动级的输出端，以提供差分预放大信号来提高差分输出信号的驱动能力。

Description

输出驱动电路

技术领域

本发明是有关于一种输出驱动电路，且特别是有关于一种具有差分（differential）电路架构的输出驱动电路。

背景技术

近年来随着科技的进步，一般电子装置都逐渐朝向高频操作以获取更高的数据传输速率。举例而言，用于影音数据传递的电子装置现今时常采用例如高清晰度多媒体界面标准（High-Definition Multimedia Interface，HDMI）作为主要的有线传输接口。随着数据传输速率及工作频率的提高，对于传输接口中的传输器（transmitter）设计而言，其所需的输出驱动电路的规格特性也越加严格。

在一般的输出驱动电路设计中，通常会使用反相器（inverter）的电路架构来达到电路高速运作的目的。然而，在反相器的基本特性中，由于在NMOS与PMOS切换导通的瞬间，会有一段期间NMOS与PMOS会同时导通，使得反相器产生流入电流（drain current）。此流入电流可能会增加电源/功率噪音(power noise)，造成输出信号的相位扰动（phasejitter），使得输出信号的功率噪音严重地上升。

发明内容

本发明提供一种输出驱动电路，其可利用差分的架构来组成而不需使用反相器。

本发明的输出驱动电路包括第一耦合电容与第二耦合电容、第一差分驱动级以及第二差分驱动级。第一差分驱动级的输入端接收差分输入信号，且第一差分驱动级的输出端输出差分输出信号。第二差分驱动级的输入端接收差分输入信号，且第二差分驱动级的输出端经由第一耦合电容与第二耦合电容耦接第一差分驱动级的输出端，以提供差分预放大信号来提高差分输出信号的驱动能力。

在本发明一实施例中，第一差分驱动级与第二差分驱动级非由反相器所组成。

在本发明一实施例中，差分输入信号包括正向输入信号以及反向输入信号，且差分输出信号包括正向输出信号以及反向输出信号。第一差分驱动级包括第一负载、第二负载、第一晶体管、第二晶体管以及第一电流源。第一负载的第一端接收第一电源电压，且第一负载的第二端耦第一耦合电容的第一端。第二负载的第一端接收第一电源电压，且第二负载的第二端耦接第二耦合电容的第一端。第一晶体管的栅极接收正向输入信号，且第一晶体管的漏极耦接第一负载的第二端并输出反向输出信号。第二晶体管的栅极接收反向输入信号，且第二晶体管的漏极耦接第二负载的第二端并输出正向输出信号。第一电流源的第一端耦接第一晶体管与第二晶体管的源极，且第一电流源的第二端耦接参考电位。

在本发明一实施例中，差分预放大信号包括正向预放大信号以及反向预放大信号。第二差分驱动级包括第三晶体管、第四晶体管以及第二电流源。第三晶体管的栅极接收正向输入信号，且第三晶体管的漏极耦接第一耦合电容的第二端并输出反向预放大信号。第四晶体管的栅极接收反向输入信号，且第四晶体管的漏极耦接第二耦合电容的第二端并输出正向预放大信号。第二电流源的第一端耦接第三晶体管与第四晶体管的源极，且第二电流源的第二端耦接参考电位。

在本发明一实施例中，第二差分驱动级更包括第三负载以及第四负载。第三负载的第一端接收第二电源电压，且第三负载的第二端耦接第一耦合电容的第二端与第三晶体管的漏极。第四负载的第一端接收第二电源电压，且第四负载的第二端耦接第二耦合电容的第二端与第四晶体管的漏极，其中差分输出信号的信号摆幅是根据第三负载与第四负载的阻抗和电流源的电流值所决定。

在本发明一实施例中，第二差分驱动级更包括第五晶体管以及第六晶体管。第五晶体管的源极耦接至第二电源电压，且第五晶体管的漏极耦接第一耦合电容的第二端与第三晶体管的漏极。第六晶体管的源极耦接至第二电源电压，且第六晶体管的漏极耦接第二耦合电容的第二端与第四晶体管的漏极。

在本发明一实施例中，第二差分驱动级更包括第五负载。第五负载耦接于第三晶体管的源极与第四晶体管的源极之间，其中差分输出信号的信号摆幅是根据第五负载的阻抗和电流源的电流值所决定。

在本发明一实施例中，第三晶体管、第四晶体管以及第二电流源是以N型晶体管来实施，而第五与第六晶体管是以P型晶体管来实施。

在本发明一实施例中，第二差分驱动级包括第三晶体管、第四晶体管以及第二电流源。第三晶体管的栅极接收正向输入信号，第三晶体管的漏极耦接第一耦合电容的第二端并输出反向预放大信号，且第三晶体管的源极耦接第二电流源的第二端。第四晶体管的栅极接收反向输入信号，第四晶体管的漏极耦接第二耦合电容的第二端并输出正向预放大信号，且第四晶体管的源极耦接第二电流源的第二端。第二电流源的第一端接收第二电源电压，且第二电流源的第二端耦接第三晶体管与第四晶体管的源极。

在本发明一实施例中，第二差分驱动级更包括第三负载以及第四负载。第三负载的第一端耦接第一耦合电容的第二端与第三晶体管的漏极，且第三负载的第二端耦接参考电位。第四负载的第一端耦接第二耦合电容的第二端与第四晶体管的漏极，且第四负载的第二端耦接参考电位，其中差分输出信号的信号摆幅是根据第三负载与第四负载的阻抗和电流源的电流值所决定。

在本发明一实施例中，第二差分驱动级更包括第五晶体管以及第六晶体管。第五晶体管的漏极耦接第一耦合电容的第二端与第三晶体管的漏极，且第五晶体管的源极耦接参考电位。第六晶体管的漏极耦接第二耦合电容的第二端与第四晶体管的漏极，且第六晶体管的源极耦接参考电位。

在本发明一实施例中，第二差分驱动级更包括第五负载。第五负载耦接于第三晶体管的源极与第四晶体管的源极之间，其中差分输出信号的信号摆幅是根据第五负载的阻抗和电流源的电流值所决定。

在本发明一实施例中，第三晶体管、第四晶体管以及第二电流源是以P型晶体管来实施，而第五与第六晶体管是以N型晶体管来实施。

基于上述，本发明实施例提出一种输出驱动电路，所述输出驱动电路是以两级驱动级通过电容将输出互相耦合的架构来实现提高输出信号的驱动能力的功能，其中所述两级驱动级皆是以差分电路的架构组成而不需使用反相器，因此可有效地抑制输出信号的功率噪音与共模噪音，使得输出驱动电路可在应用于高速传输接口时具有良好的特性表现。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合所附图式作详细说明如下。

附图说明

此处所说明的附图用来提供对本发明的进一步理解，构成本申请的一部分，并不构成对本发明的限定。在附图中：

图1为本发明一实施例的输出驱动电路的示意图。

图2为本发明第一实施例的输出驱动电路的电路架构示意图。

图3为本发明第二实施例的输出驱动电路的电路架构示意图。

图4为本发明第三实施例的输出驱动电路的电路架构示意图。

图5为本发明第四实施例的输出驱动电路的电路架构示意图。

图6为本发明的输出驱动电路与传统的输出驱动电路的信号完整性的比较示意图。

附图标号说明：

100：输出驱动电路

110：第一差分驱动级

120：第二差分驱动级

C1、C2：耦合电容

CS1、CS2：电流源

CK：正向输入信号

CKB：反相输入信号

GND：参考电位

M1～M6：晶体管

R1～R4：阻抗

S_id：差分输入信号

S_od：差分输出信号

S_pd：差分预放大信号

S_o1：正向输出信号

S_o2：反相输出信号

S_pre1：正向预放大信号

S_pre2：反相预放大信号

VD1、VD2：电源电压

VB1、VB2：固定偏压

具体实施方式

以下配合图式及本发明的较佳实施例，进一步阐述本发明为达成预定发明目的所采取的技术手段。

本发明实施例提出一种输出驱动电路，其可以全差分的电路架构来实现，因此可有效地抑制输出信号的电源/功率噪音（power noise）与共模噪音（common mode noise），使得输出驱动电路可在应用于高速传输接口时具有良好的特性表现。为了使本发明揭露的内容可以被更容易明了，以下特举实施例作为本揭露确实能够据以实施的范例。另外，凡可能之处，在图式及实施方式中使用相同标号的元件/构件/步骤，是代表相同或类似部件。

图1为本发明一实施例的输出驱动电路的示意图。请参照图1，输出驱动电路100包括第一差分驱动级110、第二差分驱动级120以及耦合电容C1与C2。其中，第二差分驱动级120的正输出端经由耦合电容C2耦接至第一差分驱动级110的正输出端，且第二差分驱动级120的负输出端经由耦合电容C1耦接至第一差分驱动级110的负输出端。

在本实施例中，第一差分驱动级110与第二差分驱动级120的输入端皆接收差分输入信号S_id。第一差分驱动级110反应于所接收的差分输入信号S_id而于其输出端输出差分输出信号S_od。第二差分驱动级120则反应于所接收的差分输入信号S_id而于其输出端输出差分预放大信号S_pd。其中，第二差分驱动级120所输出的差分预放大信号S_pd会经由耦合电容C1与C2而备提供至第一差分驱动级110的输出端，使得差分输出信号S_od的驱动能力可基于差分预放大信号S_pd的叠加而提升。

换言之，本实施例的第二差分驱动级120可经由耦合电容C1与C2以提供差分预放大信号S_pd来提高差分输出信号S_od的驱动能力。

具体而言，在本实施例中，输出驱动电路100整体的架构是全差分的电路架构来实现，亦即第一差分驱动级110与第二差分驱动级120皆是以对称的差分电路架构组成，藉以抵消共模噪音的影响。更进一步地说，由于第一差分驱动级110与第二差分驱动级120皆是以差分电路的架构组成而不包含有反相器的电路架构（即，第一差分驱动级110与第二差分驱动级120非由反相器所组成），因此相较于以反相器构成的传统输出驱动电路而言，本实施例的输出驱动电路100不会因为反相器的流入电流而造成差分输出信号S_od有相位扰动（phase jitter）的问题，使得差分输出信号S_od的功率噪音可显著地降低。

为了更清楚的说明本发明实施例，下面以图2至图5实施例分别说明本发明实施例的输出驱动电路不同的具体实施范例。其中，图2与图3所绘示的第一实施例与第二实施例为具电流汲取（current sink）电路结构的输出驱动电路（于此称之为“N-sink输出驱动电路”），而图4与图5所绘示的第三实施例与第四实施例则为具电流输出（current source）电路结构的输出驱动电路（于此称之为“P-sink输出驱动电路”）。于此，所述各实施例所列的顺序仅是为便于说明，并非用以限定本发明的最佳实施态样，合先叙明。

图2为本发明第一实施例的输出驱动电路的电路架构示意图。在本实施例中，差分输入信号S_id包括正向输入信号CK以及反向输入信号CKB，差分输出信号S_od包括正向输出信号S_o1以及反向输出信号S_o2，且差分预放大信号S_pd包括正向预放大信号S_pre1以及反向预放大信号S_pre2。更具体地说，所述差分输入信号S_id即为正向输入信号CK与反向输入信号CKB的差（即，S_id=CK-CKB），所述差分输出信号S_od即为正向输出信号S_o1与反向输出信号S_o2的差（即S_od=S_o1-S_o2），而所述差分预放大信号S_pd即为正向预放大信号S_pre1与反向预放大信号S_pre2的差。

请参照图2，输出驱动电路200包括第一差分驱动级210、第二差分驱动级220以及耦合电容C1与C2。其中，第一差分驱动级210包括负载R1与R2、晶体管M1与M2以及电流源CS1。第二差分驱动级220包括负载R3与R4、晶体管M3与M4以及电流源CS2。

详细而言，在第一差分驱动级210中，负载R1与R2的第一端接收电源电压VD1，且负载R1与R2的第二端分别耦接耦合电容C1与C2的第一端。晶体管M1与M2的栅极分别接收正向输入信号CK与反向输入信号CKB。晶体管M1的漏极耦接负载R1的第二端与耦合电容C1的第一端，并且输出反向输出信号S_o2。晶体管M2的漏极耦接负载R2的第二端与耦合电容C2的第一端，并且输出正向输出信号S_o1。电流源CS1的第一端耦接晶体管M1与M2的源极，且其第二端耦接参考电位GND。

在第二差分驱动级220中，负载R3与R4的第一端接收电源电压VD2，且负载R3与R4的第二端分别耦接耦合电容C1与C2的第二端。晶体管M3与M4的栅极分别接收正向输入信号CK与反向输入信号CKB。晶体管M3的漏极耦接负载R3与耦合电容C1的第二端，并且输出反向预放大信号S_pre2，其中反向预放大信号S_pre2经由耦合电容C1耦合至反向输出信号S_o2上。晶体管M4的漏极耦接负载R4与耦合电容C2的第二端，并且输出正向预放大信号S_pre1，其中正向预放大信号S_pre1经由耦合电容C2耦合至正向输出信号S_o1上。耦合电流源CS2的第一端耦接晶体管M3与M4的源极，且其第二端耦接参考电位GND。

基于上述的电路架构，第一差分驱动级210所输出的差分输出信号S_od可通过第二差分驱动级220所提供的差分预放大信号S_pd而提升驱动能力。此外，由于第一差分驱动级210与第二差分驱动级220皆是以对称的差分电路所组成，因此可有效地降低共模噪音的影响。

其中，差分输出信号S_od的信号摆幅于本实施例中可通过改变负载R3与R4的阻抗和电流源CS2所提供的电流值大小而调整。换言之，差分输出信号S_od的信号摆幅是根据负载R3与R4的阻抗和电流源CS2的电流值所决定，因此输出驱动电路200较不易受到外部因素的影响（例如工艺/电压/温度）而令差分输出信号S_od的噪音提升。

在本实施例中，负载R1～R4是以电阻为例，电流源CS1与CS2是以利用固定偏压VB1与VB2驱动的晶体管来实现的电流源为例，且晶体管M1～M4与组成电流源CS1与CS2的晶体管是以N型晶体管为例，但本发明不仅限于此。在其他实施例中，负载R1～R4可利用主动负载的架构来实现（后续实施例会进一步说明），电流源CS1与CS2可利用电流镜电路（currentmirror）来实现，而各晶体管亦可采用P型晶体管来实施。

图3为本发明第二实施例的输出驱动电路的电路架构示意图。请参照图3，本实施例的输出驱动电路300同样包括第一差分驱动级310、第二差分驱动级320以及耦合电容C1与C2。其中，第一差分驱动级310的运作与架构大致与前述第一实施例相同，故不再赘述。于此，第二实施例与第一实施例的差异主要在于，第二实施例是以晶体管形式的主动负载来实现前述的负载R3与R4的电路架构，并且增设一额外的负载（如负载R5）来调整差分输出信号S_od的振幅。以下针对差异处做进一步说明。

详细而言，本实施例的第二差分驱动级320除了包括晶体管M3与M4及电流源CS2之外，其更包括负载R5，且原先第一实施例的负载R3与R4于本实施例中被替换为以晶体管M5与M6所构成的主动负载来实施，其中晶体管M5与M6于此是以P型晶体管为例，但本发明不以此为限。

在本实施例中，晶体管M5与M6的栅极分别接收正向输入信号CK与反向输入信号CKB，且晶体管M5与M6的源极耦接至电源电压VD2。晶体管M5的漏极耦接耦合电容C1的第二端与晶体管M3的漏极。晶体管M6的漏极则耦接耦合电容C2的第二端与晶体管M4的漏极。此外，负载R5耦接于晶体管M3的源极与晶体管M4的源极之间。

其中，差分输出信号S_od的信号摆幅于本实施例中可通过改变负载R5的阻抗和电流源CS2所提供的电流值大小而调整。换言之，差分输出信号S_od的信号摆幅是根据负载R5的阻抗和电流源CS2的电流值所决定。

除此之外，第二实施例的信号产生方式与电路运作大致上与前述第一实施例相似，故重复之处不再赘述。

图4为本发明第三实施例的输出驱动电路的电路架构示意图。请参照图4，输出驱动电路400包括第一差分驱动级410、第二差分驱动级420以及耦合电容C1与C2。其中，第一差分驱动级410包括负载R1与R2、晶体管M1与M2以及电流源CS1。第二差分驱动级420包括负载R3与R4、晶体管M3与M4以及电流源CS2。

详细而言，本实施例的第一差分驱动级410与前述第一或第二实施例的第一差分驱动级210/310具有相同的电路架构，故于此不再赘述。在本实施例的第二差分驱动级420中，电流源CS2的第一端耦接电源电压VD2，且其第二端耦接晶体管M3与M4的源极。晶体管M3与M4的栅极分别接收正向输入信号CK与反向输入信号CKB。晶体管M3的漏极耦接负载R3的第一端与耦合电容C1的第二端，并且输出反向预放大信号S_pre2，其中反向预放大信号S_pre2经由耦合电容C1耦合至反向输出信号S_o2上。晶体管M4的漏极耦接负载R4的第一端与耦合电容C2的第二端，并且输出正向预放大信号S_pre1，其中正向预放大信号S_pre1经由耦合电容C2耦合至正向输出信号S_o1上。负载R3耦接于晶体管M3的漏极与参考电位GND之间。负载R4耦接于晶体管M4的漏极与参考电位GND之间。

基于上述的电路架构，第一差分驱动级410所输出的差分输出信号S_od可通过第二差分驱动级420所提供的差分预放大信号S_pd而提升驱动能力。此外，由于第一差分驱动级410与第二差分驱动级420皆是以对称的差分电路所组成，因此可有效地降低共模噪音的影响。

其中，差分输出信号S_od的信号摆幅于本实施例中可通过改变负载R3与R4的阻抗和电流源CS2所提供的电流值大小而调整。换言之，差分输出信号S_od的信号摆幅是根据负载R3与R4的阻抗和电流源CS2的电流值所决定。

在本实施例中，负载R1～R4是以电阻为例，电流源CS1与CS2是以利用固定偏压VB1与VB2驱动的晶体管来实现的电流源为例，晶体管M1、M2以及组成电流源CS1的晶体管是以N型晶体管为例，且晶体管M3、M4以及组成电流源CS2的晶体管是以P型晶体管为例，但本发明不仅限于此。在其他实施例中，负载R1～R4可利用主动负载的架构来实现（后续实施例会进一步说明），电流源CS1与CS2可利用电流镜电路（current mirror）来实现，晶体管M1、M2以及组成电流源CS1的晶体管可采用P型晶体管来实施，而晶体管M3、M4以及组成电流源CS2的晶体管亦可采用N型晶体管来实施（即如前述第一实施例与第二实施例）。

图5为本发明第四实施例的输出驱动电路的电路架构示意图。请参照图5，本实施例的输出驱动电路500同样包括第一差分驱动级510、第二差分驱动级520以及耦合电容C1与C2。其中，第一差分驱动级510的运作与架构大致与前述第三实施例相同，故不再赘述。于此，第四实施例与第三实施例的差异主要在于，第四实施例是以晶体管形式的主动负载来实现前述的负载R3与R4的电路架构，并且增设一额外的负载（如负载R5）来调整差分输出信号S_od的振幅（即，类似于第二实施例和第一实施例之间的差异）。以下针对差异处做进一步说明。

详细而言，本实施例的第二差分驱动级520除了包括晶体管M3与M4及电流源CS2之外，其更包括负载R5，且原先第三实施例的负载R3与R4于本实施例中被替换为以晶体管M5与M6所构成的主动负载来实施，其中晶体管M5与M6于此是以N型晶体管为例，但本发明不以此为限。

在本实施例中，晶体管M5与M6的栅极分别接收正向输入信号CK与反向输入信号CKB。晶体管M5的漏极耦接耦合电容C1的第二端与晶体管M3的漏极。晶体管M6的漏极耦接耦合电容C2的第二端与晶体管M4的漏极。晶体管M5与M6的源极共同耦接至参考电位GND。此外，负载R5耦接于晶体管M3的源极与晶体管M4的源极之间。

其中，差分输出信号S_od的信号摆幅于本实施例中可通过改变负载R5的阻抗和电流源CS2所提供的电流值大小而调整。换言之，差分输出信号S_od的信号摆幅是根据负载R5的阻抗和电流源CS2的电流值所决定。

除此之外，第四实施例的信号产生方式与电路运作大致上与前述第三实施例相似，故重复之处不再赘述。

图6为本发明的输出驱动电路与传统的输出驱动电路的信号完整性的比较示意图。在图6中，标示为“N-sink”者，是表示本发明实施例的N-sink输出驱动电路（如第一实施例与第二实施例的电路架构）的差分输出信号S_od的电源/功率完整性（power integrity，PI）特性；标示为“P-sink”者，则是表示本发明实施例的P-sink输出驱动电路（如第三实施例与第四实施例的电路架构）的差分输出信号S_od的PI特性；而标示“先前技术”者，则表示基于传统的输出驱动电路架构产生的输出信号所可表现的PI特性（特别是具有反相器架构的输出驱动电路）。

由图6的PI特性可知，无论是本发明实施例的N-sink输出驱动电路或P-sink输出驱动电路，其PI特性表现皆优于传统的输出驱动电路（扰动较少），故本发明实施例的输出驱动电路设计确实可有效地降低差分输出信号S_od的噪音影响（包括共模噪音与电源/功率噪音），进而使得本发明实施例的输出驱动电路可符合各种高速传输接口（例如HDMI）的规格要求，而可应用于高速传输接口的电路设计中。

综上所述，本发明实施例提出一种输出驱动电路，所述输出驱动电路是以两级驱动级通过电容将输出互相耦合的架构来实现提高输出信号的驱动能力的功能，其中所述两级驱动级皆是以差分电路的架构组成而不需使用反相器，因此可有效地抑制输出信号的电源/功率噪音与共模噪音，使得输出驱动电路可在应用于高速传输接口时具有良好的特性表现。

虽然本发明以实施例揭露如上，然其并非用以限定本发明，任何本领域技术人员，在不脱离本发明的精神和范围内，当可作些许的更动与润饰，故本发明的保护范围当视权利要求所界定的范围为准。

Claims (11)

1.一种输出驱动电路，其特征在于，包括：

一第一耦合电容与一第二耦合电容；

一第一差分驱动级，其输入端接收一差分输入信号，且其输出端输出一差分输出信号；以及

一第二差分驱动级，其输入端接收所述差分输入信号，且其输出端经由所述第一耦合电容与第二耦合电容耦接所述第一差分驱动级的输出端，以提供一差分预放大信号来提高所述差分输出信号的驱动能力。

2.根据权利要求1所述的输出驱动电路，其特征在于，所述第一差分驱动级与所述第二差分驱动级非由反相器所组成。

3.根据权利要求1所述的输出驱动电路，其特征在于，所述差分输入信号包括一正向输入信号以及一反向输入信号，且所述差分输出信号包括一正向输出信号以及一反向输出信号，所述第一差分驱动级包括：

一第一负载，其第一端接收一第一电源电压，且其第二端耦接所述第一耦合电容的第一端；

一第二负载，其第一端接收所述第一电源电压，且其第二端耦接所述第二耦合电容的第一端；

一第一晶体管，其栅极接收所述正向输入信号，且其漏极耦接所述第一负载的第二端并输出所述反向输出信号；

一第二晶体管，其栅极接收所述反向输入信号，且其漏极耦接所述第二负载的第二端并输出所述正向输出信号；以及

一第一电流源，其第一端耦接所述第一晶体管与所述第二晶体管的源极，且其第二端耦接一参考电位。

4.根据权利要求3所述的输出驱动电路，其特征在于，所述差分预放大信号包括一正向预放大信号以及一反向预放大信号，所述第二差分驱动级包括：

一第三晶体管，其栅极接收所述正向输入信号，且其漏极耦接所述第一耦合电容的第二端并输出所述反向预放大信号；

一第四晶体管，其栅极接收所述反向输入信号，且其漏极耦接所述第二耦合电容的第二端并输出所述正向预放大信号；以及

一第二电流源，其第一端耦接所述第三晶体管与所述第四晶体管的源极，且其第二端耦接所述参考电位。

5.根据权利要求4所述的输出驱动电路，其特征在于，所述第二差分驱动级更包括：

一第三负载，其第一端接收一第二电源电压，且其第二端耦接所述第一耦合电容的第二端与所述第三晶体管的漏极；以及

一第四负载，其第一端接收所述第二电源电压，且其第二端耦接所述第二耦合电容的第二端与所述第四晶体管的漏极，其中，所述差分输出信号的信号摆幅是根据所述第三负载与所述第四负载的阻抗和所述第二电流源的电流值所决定。

6.根据权利要求4所述的输出驱动电路，其特征在于，所述第二差分驱动级更包括：

一第五晶体管，其源极耦接至第二电源电压，且其漏极耦接所述第一耦合电容的第二端与所述第三晶体管的漏极；以及

一第六晶体管，其源极耦接至第二电源电压，且其漏极耦接所述第二耦合电容的第二端与所述第四晶体管的漏极。

7.根据权利要求6所述的输出驱动电路，其特征在于，所述第二差分驱动级更包括：

一第五负载，耦接于所述第三晶体管的源极与所述第四晶体管的源极之间，其中，所述差分输出信号的信号摆幅是根据所述第五负载的阻抗和所述第二电流源的电流值所决定。

8.根据权利要求3所述的输出驱动电路，其特征在于，所述差分预放大信号包括一正向预放大信号以及一反向预放大信号，所述第二差分驱动级包括：

一第三晶体管，其栅极接收所述正向输入信号，且其漏极耦接所述第一耦合电容的第二端并输出所述反向预放大信号；

一第四晶体管，其栅极接收所述反向输入信号，且其漏极耦接所述第二耦合电容的第二端并输出所述正向预放大信号；以及

一第二电流源，其第一端接收一第二电源电压，且其第二端耦接所述第三晶体管的源极与所述第四晶体管的源极。

9.根据权利要求8所述的输出驱动电路，其特征在于，所述第二差分驱动级更包括：

一第三负载，其第一端耦接所述第一耦合电容的第二端与所述第三晶体管的漏极，且其第二端耦接所述参考电位；以及

一第四负载，其第一端耦接所述第二耦合电容的第二端与所述第四晶体管的漏极，且其第二端耦接所述参考电位，其中，所述差分输出信号的信号摆幅是根据所述第三负载与所述第四负载的阻抗和所述第二电流源的电流值所决定。

10.根据权利要求8所述的输出驱动电路，其特征在于，所述第二差分驱动级更包括：

一第五晶体管，其漏极耦接所述第一耦合电容的第二端与所述第三晶体管的漏极，且其源极耦接所述参考电位；以及

一第六晶体管，其漏极耦接所述第二耦合电容的第二端与所述第四晶体管的漏极，且其源极耦接所述参考电位。

11.根据权利要求10所述的输出驱动电路，其特征在于，所述第二差分驱动级更包括：

一第五负载，耦接于所述第三晶体管的源极与所述第四晶体管的源极之间，其中，所述差分输出信号的信号摆幅是根据所述第五负载的阻抗和所述第二电流源的电流值所决定。