KR20070112064A - 제어 가능한 위상을 가지는 주기성 전기 신호를 발생하는방법 및 회로 장치 - Google Patents

제어 가능한 위상을 가지는 주기성 전기 신호를 발생하는방법 및 회로 장치 Download PDF

Info

Publication number
KR20070112064A
KR20070112064A KR1020070048820A KR20070048820A KR20070112064A KR 20070112064 A KR20070112064 A KR 20070112064A KR 1020070048820 A KR1020070048820 A KR 1020070048820A KR 20070048820 A KR20070048820 A KR 20070048820A KR 20070112064 A KR20070112064 A KR 20070112064A
Authority
KR
South Korea
Prior art keywords
phase
signal
input
input signals
input signal
Prior art date
Application number
KR1020070048820A
Other languages
English (en)
Other versions
KR100877364B1 (ko
Inventor
크리스티안 에브너
Original Assignee
내셔널 세미컨덕터 저머니 아게
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 내셔널 세미컨덕터 저머니 아게 filed Critical 내셔널 세미컨덕터 저머니 아게
Publication of KR20070112064A publication Critical patent/KR20070112064A/ko
Application granted granted Critical
Publication of KR100877364B1 publication Critical patent/KR100877364B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0008—Synchronisation information channels, e.g. clock distribution lines
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03D—DEMODULATION OR TRANSFERENCE OF MODULATION FROM ONE CARRIER TO ANOTHER
    • H03D3/00—Demodulation of angle-, frequency- or phase- modulated oscillations
    • H03D3/02—Demodulation of angle-, frequency- or phase- modulated oscillations by detecting phase difference between two signals obtained from input signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
    • H03B28/00—Generation of oscillations by methods not covered by groups H03B5/00 - H03B27/00, including modification of the waveform to produce sinusoidal oscillations
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/4508—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using bipolar transistors as the active amplifying circuit
    • H03F3/45085—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
    • H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
    • H03F3/45183—Long tailed pairs
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45361—Indexing scheme relating to differential amplifiers the AAC comprising multiple transistors parallel coupled at their drains only, e.g. in a cascode dif amp, only those forming the composite common source transistor
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45504—Indexing scheme relating to differential amplifiers the CSC comprising more than one switch
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
    • H03F2203/45—Indexing scheme relating to differential amplifiers
    • H03F2203/45702—Indexing scheme relating to differential amplifiers the LC comprising two resistors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Theoretical Computer Science (AREA)
  • Networks Using Active Elements (AREA)

Abstract

본 발명은 지정된 주파수를 가지지만 입력신호 위상들은 서로 다른 수 개의 입력신호들(s1, s2, s1*, s2*)의 가중 중첩으로서, 제어신호(x)에 의해 각기 조절되며 각각에 입력신호들(s1, s2, s1*, s2*) 중의 하나가 공급되는 병렬 배치구성의 조절 가능 트랜스컨덕턴스 단들에 적용되는 가중 중첩에 의한, 지정된 주파수 및 제어신호(x)에 의존하는 위상 P를 가지는 전기 출력신호의 발생에 관한 것이다. 이른바 위상 보간을 이용하여 더 높은 선형성 요건들에 부합하도록 할 수 있게 하기 위하여, 본 발명은, 제1 입력신호(s1)의 제1 입력신호 위상(0°) 및 제2 입력신호 위상이 위상차(120°)만큼 더 큰 제2 입력신호(s2)의 제2 입력신호 위상(120°) 사이에 놓이는 위상을 가지는 출력신호를 발생하기 위해, 제1 입력신호(s1)와 제2 입력신호(s2) 및 2개의 추가의 입력신호들(s1*1, s2*1 및 s1*2, s2*2 각각)은 가중 형태로 중첩되고, 그것에 의해, 2개의 추가의 입력신호들(s1*1, s2*1 및 s1*2, s2*2 각각)은 위상차(120°)만큼 다른 위상들을 가지고 제1 및 제2 입력신호들(s1, s2)에 관하여 위상차의 절반(60°)만큼 위상 편이된다.

Description

제어 가능한 위상을 가지는 주기성 전기 신호를 발생하는 방법 및 회로 장치{Method and circuit arrangement for generating a periodic electric signal with controllable phase}
도 1은 주파수는 동일하나 위상은 다른 2개의 입력신호들을 위한 타이밍 진행도를 보이며,
도 2는 도 1의 2개의 입력신호들을 위한 포인터 도면을 보이며,
도 3은 2개의 입력신호들 사이의 보간에 의하여 출력신호를 발생하고 그것에 의해 출력신호의 위상이 제어신호에 의해 지정되는 위상 보간기의 블록도를 보이며,
도 4는 이 기술분야에 알려진 위상 보간기의 회로 기법상 실현물이며,
도 5는 본 발명을 제1 실시예에 따라 예시하기 위한 포인터 도면을 보이며,
도 6은 제1 실시예를 위한 출력신호의 위상 및 제어신호 사이의 상호 관계를 예시하는 도면이며,
도 7은 제1 실시예의 동작 모드를 예시하는 블록도를 보이며,
도 8은 본 발명의 제2 실시예에 따른 위상 보간기의 회로 기법상 실현물이다.
발명의 분야
본 발명은 지정된 주파수를 가지만 입력신호 위상들은 다른 수 개의 입력신호들의 가중 중첩으로서, 각각이 제어신호에 의해 조절되고 각각에는 입력신호들 중의 하나가 공급되는 병렬 배치구성의 조절가능 트랜스컨덕턴스 단들에 적용되는 가중 중첩에 의하여 제어신호에 의존하는 위상을 가지는 주기성 전기 신호를 생성하는 방법에 관한 것이다.
게다가, 본 발명은 그런 방법을 실행하기 위한 회로 장치(배치구성)에 관한 것이다.
그런 신호 발생은, 예를 들면, 이른바 클록신호들 복구에서 채용될 수 있다.
종래 기술의 설명
그런 방법과 그런 회로 배치구성은, 예를 들어, Yueming Jiang과 Alessandro Piovaccari의 "A compact phase interpolator for 3.125G Serdes Application", SSMSD 2003, IEEE, pages 249-252, 2003년의 논문으로부터 알 수 있다.
알려진 방법에서는, 이 간행물의 그림 3에 보인 것처럼, 12개의 입력신호들이 초기에는 고정된 소정의 주파수와 360° 범위에 걸쳐 등거리로 분포된 위상들로 발생된다. 그 다음 그것들의 위상에 관해 서로 인접한 2개의 입력신호들이 선택되고, 지정된 주파수와 2개의 선택된 입력신호들의 입력 위상들 사이에 놓이는 위상을 가지는 소망의 출력신호를 발생하기 위해 "정교한 보간"을 겪게 된다.
이 위상 보간을 위해 사용되는 스위칭 배치구성은 위 간행물의 그림 5에 도시되어 있고, 2개의 선택된 입력신호들의 가중 중첩을 통해 출력신호를 발생하고, 그것에 의해 디지털/아날로그 변환기에 의해 출력된 조절용 전류가 트랜스컨덕턴스 단들의 각각에 인가되고, 그것에 의해 2개의 입력신호들 중의 추가의 하나는 트랜스컨덕턴스 단들에 (트랜스컨덕턴스 입력 전압으로서) 향하게 되는 병렬 배치구성의 조절가능 트랜스컨덕턴스 단들(트랜지스터 쌍들)을 포함한다. 이 배치구성으로는, 디지털/아날로그 변환기는, 트랜스컨덕턴스 단들에 의해 수행되는 2개의 입력신호들의 가중 중첩을 위한 말하자면, 가중 계수들을 공급한다. 트랜스컨덕턴스 단들에 의해 공급된 전류들은 모이고(중첩되고) 저항성 부하를 가로질러 함께 안내되어, 결국에는 소망의 출력신호가 저항성 부하에 전압 강하로서 제공된다. 8비트로 코딩하는 온도계에서 디지털/아날로그 변환기에 공급된 제어신호는 2개의 트랜스컨덕턴스 단들의 총 바이어스 전류가 8:0, 7:1, 6:2, 5:3, 4:4, 3:5, 2:6, 1:7 또는 0:8의 비율들로 나누어지게 한다(제어신호의 상태에 의존).
이 알려진 위상 보간은 다수의 불리점을 가진다.
첫 번째 불리점은 출력신호의 위상과 트랜스컨덕턴스 바이어스 전류들(조절용 전류들)의 설정치들 사이의 상호 관계가 선형적이지 않다는 것이다. 보간 시에 사용된 2개의 입력신호들 사이에서 위상차가 증가할수록, 이 비선형성은 증가한다. 이것은 원의 중심을 통과하게 그려지고 원의 할선(secant)에 등간격으로 위치되어 각도의 견지에서 거의 등간격이기만 한 점들에서 원의 호(arc)를 가로지르는 세분점들을 통과하게 그려진 직선들을 가지는 원을 예로서 사용하여 설명될 수 있다(이 문제는 도 2를 참조하여 아래에서 다시 설명될 것이다).
위상 보간의 선형성은 복수 개의 입력신호들로 된 많은 수의 입력신호들을 제공하는 것에 의해 단순한 방법으로 개선될 수 있다. 그러나 실제로 이것은 필요한 회로 배치구성의 복잡도의 양 때문에 어느 정도까지만 가능하다.
실제로 종종 경험하게 되는 추가의 주요한 문제는 병렬로 배치된 트랜스컨덕턴스 단들이 어느 정도 서로에 영향을 주어 출력 위상이 상당히 위변조(falsification)되게 한다는 사실에 기인한다. 특정 문제는 이 위변조의 정도가 관련된 2개의 입력신호들의 "가중비"에 의존한다는 것이다. 특히 이 정도는 "중간 가중들"(이를테면 4:4)과 비교하여 "극단적 가중들"(이를테면 8:0과 0:8)에 대해 다르다. 전술한 간행물의 그림 5에 예시된 회로 토폴로지로는, 트랜스컨덕턴스 트랜지스터들의 게이트 및 드레인 단자들 사이의 기생 용량들이 이 불리한 효과에 기여한다. 드레인 전위는 이 용량성 커플링을 통해 게이트 전위에 의해 다소 영향을 받고, 그것에 의해 영향을 받는 정도는 게이트 전위 및 드레인 전위 사이의 위상차에 의존한다.
높은 선형성 요건들을 만족할 수 있는 전술한 종류의 전기 출력신호를 발생하는 방법을 명시하는 것이 본 발명의 목적이다.
이 목적은, 제1 입력신호의 제1 입력신호 위상과 제2 입력신호 위상이 위상차 만큼 더 큰 제2 입력신호의 제2 입력신호 위상 사이에 놓이는 위상을 가지는 출 력신호를 발생할 때, 제1 입력신호와 제2 입력신호 및 부가적으로 2개의 추가 입력신호들이 가중되는 형태로 중첩되고, 그것에 의해 2개의 추가 입력신호들이 상기 위상차만큼 다른 위상들을 가지고 제1 및 제2 입력신호들에 대해 위상차의 절반만큼 위상편이(phase-shifting) 되는 것을 특징으로 하는 방법에 의해 실질적으로 해결된다.
게다가, 위의 목적은, 제1 입력신호의 제1 입력신호 위상과 제2 입력신호 위상이 위상차 만큼 더 큰 제2 입력신호의 제2 입력신호 위상 사이에 놓이는 위상을 가지는 출력신호를 발생할 때, 제1 입력신호와 제2 입력신호 및 2개의 추가 입력신호들이 가중되는 형태로 중첩되고, 그것에 의해 2개의 추가 입력신호들이 상기 위상차만큼 다른 위상들을 가지고 제1 및 제2 입력신호들에 대해 위상차의 절반만큼 위상 편이 되는 것을 특징으로 하는 회로 배치구성에 의해 부합된다.
이같이 또는 조합하여 사용될 수 있는 본 발명의 또는 유익한 추가의 전개는 아래에서 기술된다.
본 발명으로 2개의 위상 보간기들이, 말하자면, 병렬로 배치되고, 그것에 의해 보간기들 중의 하나의 입력신호들의 위상 위치는 다른 보간기의 입력신호들의 위상들 사이의 중간에 놓이고, 이것은 2개의 보간기들의 비선형성들이 적어도 부분적으로는 서로를 보상하는 효과를 가진다. "극단적 가중"이 제1 입력신호와 제2 입력신호 사이의 보간 동안에 수행될 경우에, 2개의 추가 입력신호들 사이의 보간의 결과는 "중간 가중"이고 그 역도 성립한다.
그래서 본질에 있어서 본 발명은 특히 제1 및 제2 입력신호들 사이의 비교적 큰 위상차의 경우에도, 높은 선형성을 가지는 출력신호의 출력 위상이 달성될 수 있는 전기 출력신호의 발생을 허용한다.
본 발명은 이제 다음의 첨부 도면들을 참조하여 예의 실시예들을 통하여 더 상세히 설명될 것이다:
바람직한 실시예(들)의 설명
도 1은 예로서 정현파 형상의 2개의 신호들(s1, s2)의 시간(t)에 따른 진행을 보인다. 2개의 신호들의 신호값(s)은 값 -1 및 값 +1 사이에서 변동한다.
도 2는 그러한 신호 진행을 위해 통상 이용되는 포인터 도면에서 동일한 주파수를 가지는 2개의 신호들(s1, s2)을 다시 보인다. 이 도면에서, 신호들(s1, s2)의 각각은 표준 원에서 포인터에 의해 심벌화된다. 시간이 진행하는 동안 양쪽의 포인터들은 시계 방향으로 회전한다. 이 도면에서 신호들(s1, s2) 사이의 위상차는 2개의 포인터들 사이의 각도(여기서 90°)에 상응한다.
도 3은 아래에서는 입력신호들이라고도 하는 신호들(s1, s2)과는 동일한 주파수를 가질 것이지만 입력신호들(s1, s2)의 2개의 위상들 사이에 놓이며 제어신호(x)에 의해 지정되는 위상을 가질 것인 신호 S12(x)의 발생을 나타낸다.
입력신호들(s1, s2)의 가중 부가에 기초한 그러한 "위상 보간"은 도 2의 포인터 도면에 묘사되어 있다. 만일 입력신호로서 이미 존재하는 개별 신호가 가중 부가 동안에 100%의 가중으로 포함된다면, 입력신호들(s1, s2)의 각각이 위상 보간기의 출력에서 얻어질 수 있다는 것은 명백하다. 다른 가중들(또는 제어신호(x)의 상태들)의 경우 출력신호들인 S12(x)가 얻어지는데, 도 2의 포인터 도면에서 그것 의 포인터들은 입력신호들(s1, s2)의 포인터 끝들 사이의 할선 상에 놓여 있다. 예를 들어 도 2에서 3개의 그러한 출력신호들은 3:1, 2:2 및 1:3의 가중비들로 할선 상의 상응하는 점들에 의해 심벌화된다. 이 표현으로부터 출력신호의 "할선 상의 등거리의 가중 스텝들" 및 결과적인 위상 스텝들 사이의 상호 관계는 선형적이지 않을 수 있음을 알 수 있다. 각도 스텝들은 동일한 크기로 되지 않는다.
도 4는 처음에 언급된 Yueming Jiang와 Alessandro Piovaccari(또한 그것의 그림 5를 참조)에 의한 논문으로부터 알 수 있는 위상 보간기의 회로 기법상 실현물을 보인다.
디지털/아날로그 변환기, 병렬로 배치된 2개의 트랜스컨덕턴스 단들 및 이 트랜스컨덕턴스 단들에 의해 구동되는 저항성 부하(R)를 포함하는 이 회로 배치구성의 동작 모드가 위에서 이미 설명되었지만, 이 상황에서 다음을 부가하고 싶다: 도 4의 하부에 묘사된 8개의 전계 효과 트랜지스터들은 동일한 디자인으로 되어 있고, 전류원 트랜지스터들의 모든 제어 연결들(여기서는 게이트 단자들)에 인가되는 조절용 전위(Vbias)에 의해 등급들(전류들)이 고정 지정되는 정전류원들을 형성한다. 제어신호(x)는 전류원으로부터 공급되는 전류를 좌편 또는 우편(도면에서)의 트랜스컨덕턴스 단(트랜지스터 쌍)에 개별적으로 향하게 하는 8개의 토글 스위치들을 구동하기 위해 8비트로 온도계 코딩된 디지털 신호이다. 토글 스위치들로서 그려진 요소들은 실용상 트랜지스터 배치구성들로서 실현되어야 한다. 게다가 2개의 신호들(s1, s2) 중의 하나는 트랜스컨덕턴스 단들에 실제 입력신호로서 개별적으로 공급된다. 이 신호들(s1, s2)은 여기서는 차분 신호들로서 제공된다. 각기 하나의 채널 단자를 형성하는 여기서 결합된 한 쌍의 전계 효과 트랜지스터들의 형태의 트랜스컨덕턴스 단들의 예시된 실현물에서, 2개의 신호 전위들(s1+, s1-)(신호 s1의 경우)과 2개의 신호들(s2+, s2-)(신호 s2의 경우)은 게이트 단자들에 인가된다. 신호 전위들(s1+, s2+)에 의해 동작되는 트랜지스터들의 드레인 단자들은 상호 접속되고 제1 출력단자를 형성하여 제1 출력전위(s12+)를 제공한다. 신호 전위들(s1-, s2-)에 의해 동작되는 트랜지스터들의 드레인 단자들은 상호 접속되고 제2 출력단자를 형성하여 제2 출력신호(s12-)를 제공한다. 제어신호(x)의 상태에 의존하는 출력신호(s12(x)) 역시 차분신호이고 전위들(s12+ 및 s12-)의 차이에 상응한다.
도 2에 도시된 보간 예와는 대조적으로 도 4의 위상 보간기는 총 9개 보간 상태들(출력 위상들)을 구동하는데 이용될 수 있다. 이것은 전류원들에 의해 공급되는 개별 전류들의 거의 전부 또는 전부가 2개의 트랜스컨덕턴스 단들 중의 하나에 스위칭될 수 있는 극단적 가중들, 또는 전류들이 양쪽 트랜스컨덕턴스 단들을 가로질러 더 고르게 분포되는 중간 가중들이 실행되는 것을 허용한다.
처음에 미리 설명된 바와 같이 이 회로 배치구성은 위상 의존성의 비 선형성을 다루는 것을 어렵게 하는데, 그것은 특히 유효 기생용량에 대한 트랜스컨덕턴스의 비가 제어신호(x)에 의해 설정된 가중계수들과 함께 가변한다는 사실 때문이다. 이 문제는 또한 아래에서 설명되는 도 5 및 도 6에서 더 상세히 나타나는데 이 도면들은 이제 본 발명에 따라 이 문제가 없애질 수 있는 방법을 설명하는데 이용된다.
도 5는 도 2에 상응하는 포인터 도면인데, 그 도면에는 포인터들의 끝 지점 들만이 단순화를 위해 표시되어 있다.
도 2에 보인 예와는 대조적으로, 2개의 입력신호들(s1, s2)은 여기서 120°의 위상차를 가진다. 이 경우에 소망의 출력신호의 발생은 복수 개의 입력신호들에 의해 시작되는데 총 6개의 입력신호들이 제공되고 있고 그것들의 위상들은 0°, 60°, 120°, 180°, 240° 및 300°에 있다. 다음에서, 단순화를 위해, 0° 내지 120°의 범위에 있는 위상을 가지는 제어신호(x)에 의존한 하나의 출력신호 sout(x)의 발생만이 설명된다. 다른 위상들을 가지는 출력신호들은 아래에 설명되는 보간을 위한 근거로서 다른 입력신호의 선택을 따르는 유사한 방식으로 발생된다. 이런 점에서 도 5에 보인 s1(0°에서)과 s2(120°에서)의 각도 관계는 적당한 보간을 진행하는 "거친 보간"에 해당한다. 도시된 예에서 이것은, 예를 들면, 120° 내지 240°의 범위에서 출력 위상을 발생하기 위해 신호들(s1 및 s2)은 120° 및 240°에 있을 것임을 의미한다.
이 기술 분야에서 알려져 있는 보간 방법은 도 5에서 s1과 s2 사이에서 할선 상의 총 9개의 보간 상태들로 채워진 점들에 의해 도시되어 있다.
도 6은 출력 위상(P)을 제어신호(x)의 함수로서 그리는 것에 의해 도 5에 도시된 경우의 입력신호들(s1, s2) 사이의 보간을 보인다. 만일 도 4에 따르는 회로 배치구성의 보간이 수행되면, 제어신호(x)의 값은 도 4에서 우측에 있는 트랜스컨덕턴스 단으로 전류가 향하고 있는 전류원들의 수에 상응한다.
만일 도시된 예에서 값(x)이 0부터 8로 연속적으로 변한다면, 이것은, 도 5의 포인터 도면에서, s1부터 화살표(a)의 방향으로 s2만큼 멀리 있는 채워진 점들 을 거쳐 통과하는 것에 해당한다.
도 6에서 채워진 점들은 그렇게 발생된 출력 위상이 점선으로 그려진 "이상적인 위상"으로부터의 계통 편차(systematic deviation)를 가진다. 이 배치구성으로 위상의 구체적인 값은 사용되는 트랜스컨덕턴스 단들의 유형에 의존하고 일 예로서 여기에 그려져 있다. 그러나, 위에 설명된 바와 같이, 0 또는 8과 같은 극단적인 제어신호들에 관한 편차의 정도는 4와 같은 중간 제어신호들에 관한 편차에 비하여 항상 꽤 다르다.
위상 특성을 선형화하기 위한 본 발명에 따른 해법은 입력신호들(s1, s2)을 서로에 대해 가중 형태로 중첩하는 것에 더하여, 이들 2개의 추가 입력신호들 사이에서 동시에 취해진 보간으로 2개의 추가 입력신호들이 포함된다는 점과 보간의 결과가 1차 보간의 결과에 더해진다는 점에 있다. 바꾸어 말하면, 2 쌍의 입력신호들이 본 발명에 따른 보간 시에 포함된다. 도 5의 예에서 0 내지 4의 범위에 있는 제어신호 값들(x)을 위한 2개의 부가적인 입력신호들은 신호 s1*1과 신호 s2*1인 반면, 4 내지 8의 범위에 있는 제어신호 값들(x)의 경우, 부가적인 입력신호들인 s1*2 및 s2*2가 사용된다. 이것들은 제공된 복수 개의 입력신호들로부터의 입력신호들이다. 그것들은 위상 300°, 60°, 및 180°에 위치하고 있다.
부가적인 입력신호들(s1*1 및 s2*1) 및 부가적인 입력신호들(s1*2 및 s2*2) 사이에서 추가의 보간을 실행하기 위해, 총 9개의 보간 상태들이 각각 제공되는데, 그것들은 도 4에 보인 바와 같은 회로 배치구성을 사용하여 제공될 수도 있다. 추 가의 보간을 위해 사용된 상태들은 도 5에서 속이 빈 점들로 표시되는데, 그것들은 제어 값(x)이 0에서 8로 변경될 때 화살표(a') 방향으로 통과된다.
제어신호 값 x = 4로는, 부가적인 쌍의 입력신호들이 s1*1 및 s2*1인지 또는 s1*2 및 s2*2인지는 중요하지 않은데, 양쪽 경우에서 60° 위상을 위한 상응하는 값이 추가의 보간에 의해 달성될 수 있기 때문이다(이 상황에서는 추가의 60° 입력신호만이 가중치를 가지는 반면, 300°또는 180°입력신호는 가중치를 가지지 않음).
도 6은 추가의 보간의 보간 결과들을 다시 나타내는 속이 빈 점들을 보인다. 점선으로 보인 이상적인 위상으로부터의 위상(P)의 편차의 정도는 1차 보간의 상응하는 정도에 정확히 반대이다(이전의 입력신호들에 관련한 부가적인 입력신호들의 위상 위치 때문임)는 것을 알 수 있다. 그렇게 병렬로 수행된 2개의 보간들의 부가적인 중첩은 개별적인 비선형성들(과 그래서 점선상에 대략 놓이는 출력 위상(P))의 보상을 가져온다.
이 선형화 방법을 이행하기에 적합한 스위칭 배치구성이 도 7의 블록도에 보이고 있다. 입력신호들(s1, s2)(신호 x에 의해 제어됨) 사이의 보간에 더하여 추가의 보간은 2개의 신호들(s1*, s2*)(신호 x*에 의해 제어됨) 사이에서 수행된다. 이것은 개별 보간들의 가중 의존성 위변조들이 보상되게 하는 출력신호 sout(x)를 얻기 위하여 다음에서 부가되는 보간신호들인 s12(x) 및 s12*(x*)이 얻어지게 한다.
추가의 보간을 위해 요구된 제어신호 x*(가중 매개변수)는 제어신호(x)로부 터 단순한 방법으로 얻어질 수 있다. 도 5에 도시된 예의 경우 그리고 위상(P)을 가지는 출력신호가 0°부터 120°까지의 범위에서 발생되는 경우에, 다음 예의 값들이, 요컨대, 사용하려는 입력신호들의 위상들, 제어신호들(x 및 x*) 및 출력 위상(P)을 위해 제공된다:
s1의 위상: s2의 위상: s1*의 위상: s2*의 위상: x: x*: P:
0°또는 240° 120°또는 0° 300° 60° 0 또는 8 4 0°
0° 120° 300° 60° 1 5 15°
0° 120° 300° 60° 2 6 30°
0° 120° 300° 60° 3 7 45°
0° 120° 300°또는 60° 각기 60° 또는 180° 4 각기 8 또는 0 60°
0° 120° 60° 180° 5 1 75°
0° 120° 60° 180° 6 2 90°
0° 120° 60° 180° 7 3 105°
0°또는 120° 각기 120° 또는 240° 60° 180° 각기 8 또는 0 4 120°
표 1에 주어진 값들은 물론 예들로서만 이해되는 것이다. 특히 복수 개의 입력신호들의 수와 위상 위치뿐 아니라 가능한 보간 스텝들의 수는 다르게 제공될 수 있다.
기술된 개선된 보간 방법은 또한 도 4에 보인 유형의 병렬로 스위칭되는 2개의 위상 보간기들을 사용하는 것에 의해 실현될 수도 있다.
추가의 진전에서 트랜스컨덕턴스 단들의 사용에 관하여-특히 복수 개의 입력신호들에 의해 정해지는 다각형들(도 5의 삼각형들)의 "코너들에 있는" 미결의 보간 상태들이 피해지는 것이 도모될 수 있다. 이를 위해, 예를 들면, 가중 중첩의 경우 항상 영과는 다른 가중치들이 제1 및 제2 입력신호들과 2개의 추가의 입력신호들에 제공되는 것이 도모된다. 추가로 또는 대안으로서, 가중 중첩을 위해, 입력된 제어신호와는 독립적으로, 2개의 입력신호들 및/또는 2개의 추가의 입력신호들에 어떤 일정한 "최소 가중치"를 제공하는 것도 가능할 수 있다. 예를 들어 도 5에서, 이 대책은 다각형 선들을 따라 그려진 보간 점들의, 예를 들면 보간 점들의 상호간 거리의 절반만큼의 편이(shifting)에 해당할 수 있다. 그래서 다각형 코너들의 영역들에서 특히 큰 위변조들이 처음부터 바로 피해질 것이다.
이 추가의 진전의 회로 기법상 실현물이 도 8에 도시되어 있다. 이 회로 배치구성은 본질에 있어서 도 4에 보인 유형의 2개의 위상 보간기들의 병렬 배치구성에 상응한다. 그러나, 단순한 병렬 배치구성과는 대조적으로, 본질적인 차이는 2개의 위상 보간기들의 각각의 디지털/아날로그 변환기는 다른 전류원들에 비교하여 전류의 절반만을 공급하는 2개의 전류원들(도 8에서 각 경우의 최우측)-하나의 경우에는 2개의 트랜스컨덕턴스 단들 중의 하나에 영구적이고 다른 경우에는 2개의 트랜스컨덕턴스 단들 중의 다른 하나에 영구적인 2개의 전류원들을 가진다는 점에 있다. 제어신호 x 및 x* 각각에 의해 유발되는 전류 공급의 절환(switchover)만이 남아 있는 전류원들(이 경우에 7개만)에 인가된다.
이상 설명한 바와 같이, 본 발명에 의하면, 수 개의 입력신호들의 가중 중첩만으로도 위상 보간의 선형성을 달성할 수 있다.

Claims (6)

  1. 지정된 주파수 및 제어신호(x)에 의존하는 위상 P를 가지는 전기 출력신호(sout)를, 지정된 주파수를 가지지만 입력신호 위상들은 서로 다른 수 개의 입력신호들(s1, s2, s1*, s2*)의 가중 중첩으로서, 제어신호(x)에 의해 각기 조절되는 조절 가능 트랜스컨덕턴스 단들로서 각각에 입력신호들(s1, s2, s1*, s2*) 중의 하나가 공급되는 병렬 배치구성의 조절 가능 트랜스컨덕턴스 단들에 적용되는 가중 중첩에 의하여 발생하는 방법에 있어서,
    제1 입력신호(s1)의 제1 입력신호 위상 및 제2 입력신호 위상이 위상차만큼 더 큰 제2 입력신호(s2)의 제2 입력신호 위상 사이에 놓이는 위상 P를 가지는 출력신호(sout)를 발생할 때, 제1 입력신호(s1)와 제2 입력신호(s2) 및 2개의 추가의 입력신호들(s1*, s2*)은 가중 형태로 중첩되고, 그것에 의해, 2개의 추가의 입력신호들(s1*, s2*)은 위상차만큼 다른 위상들을 가지고 제1 및 제2 입력신호들(s1, s2)에 관하여 위상차의 절반만큼 위상 편이되는 방법.
  2. 제1항에 있어서, 360°범위에 걸쳐 등거리로 분포된 고정 지정된 입력 위상들을 가지는 복수 개의 입력신호들이 제공되고, 제어신호(x)에 의존하여, 이 복수 개의 입력신호들의 부분(s1, s2, s1*, s2*)이 가중 중첩을 위해 선택되고 사용되는 방법.
  3. 제1항 또는 제2항에 있어서, 위상차는 120°인 방법.
  4. 제1항 또는 제2항에 있어서, 제어신호(x)는 디지털 신호이고 출력신호(sout)의 위상 P는 이산적인 위상 단(stage)들에서 발생되는 방법.
  5. 제1항 또는 제2항에 있어서, 가중 중첩을 위해 항상 영과는 다른 가중치들의 제1 및 제2 입력신호들(s1, s2) 및 추가의 입력신호들(s1*, s2*)이 제공되는 방법.
  6. 지정된 주파수 및 제어신호에 의존하는 위상을 가지는 전기 출력신호를 발생하는 회로 장치에 있어서, 상기 회로 장치는,
    제어신호를 입력하기 위한 제어신호 입력단,
    지정된 주파수 및 각기 다른 입력신호 위상들을 가지는 수개의 입력신호들을 입력하기 위한 입력신호 입력단, 및
    입력신호들의 가중 중첩으로서, 트랜스컨덕턴스 단들이 제어신호에 의해 개별적으로 제어되고 입력신호들 중의 하나는 트랜스컨덕턴스 단들에 개별적으로 공급되게 하는 가중 중첩에 의하여 출력신호들을 발생하기 위한 병렬 배치구성의 조절가능 트랜스컨덕턴스 단들을 포함하며,
    제1 입력신호(s1)의 제1 입력신호 위상 및 제2 입력신호 위상이 위상차만큼 더 큰 제2 입력신호(s2)의 제2 입력신호 위상 사이에 놓이는 위상 P를 가지는 출력신호(sout)를 발생할 때, 제1 입력신호(s1)와 제2 입력신호(s2) 및 2개의 추가의 입력신호들(s1*, s2*)은 가중 형태로 중첩되고, 그것에 의해, 2개의 추가의 입력신호들(s1*, s2*)은 위상차만큼 다른 위상들을 가지고 제1 및 제2 입력신호들(s1, s2)에 관하여 위상차의 절반만큼 위상 편이되는 것을 특징으로 하는 회로 장치.
KR1020070048820A 2006-05-19 2007-05-18 제어 가능한 위상을 가지는 주기성 전기 신호를 발생하는방법 및 회로 장치 KR100877364B1 (ko)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
DE102006023695A DE102006023695B4 (de) 2006-05-19 2006-05-19 Verfahren und Schaltungsanordnung zur Erzeugung eines periodischen elektrischen Signals mit steuerbarer Phase
DE102006023695.5 2006-05-19

Publications (2)

Publication Number Publication Date
KR20070112064A true KR20070112064A (ko) 2007-11-22
KR100877364B1 KR100877364B1 (ko) 2009-01-09

Family

ID=38608048

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070048820A KR100877364B1 (ko) 2006-05-19 2007-05-18 제어 가능한 위상을 가지는 주기성 전기 신호를 발생하는방법 및 회로 장치

Country Status (5)

Country Link
US (1) US7579891B2 (ko)
JP (1) JP4718514B2 (ko)
KR (1) KR100877364B1 (ko)
DE (1) DE102006023695B4 (ko)
TW (1) TWI343187B (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7750707B2 (en) * 2008-03-17 2010-07-06 Broadcom Corporation High-resolution low-interconnect phase rotator
US7928788B2 (en) * 2008-07-31 2011-04-19 Freescale Semiconductor, Inc. Double-balanced sinusoidal mixing phase interpolator circuit and method
US7764091B2 (en) * 2008-07-31 2010-07-27 Freescale Semiconductor, Inc. Square to pseudo-sinusoidal clock conversion circuit and method
US7994837B1 (en) * 2009-08-07 2011-08-09 Altera Corporation Techniques for phase interpolation
JP6372166B2 (ja) * 2014-05-27 2018-08-15 富士通株式会社 位相補間器
US9356588B2 (en) * 2014-06-09 2016-05-31 Qualcomm Incorporated Linearity of phase interpolators using capacitive elements
US9485084B2 (en) * 2014-06-09 2016-11-01 Qualcomm Incorporated Linearity of phase interpolators by combining current coding and size coding
US9160345B1 (en) * 2014-09-04 2015-10-13 Inphi Corporation Phase interpolator
EP3244532A1 (en) * 2016-05-10 2017-11-15 Université de Strasbourg Magnetic operational amplifier

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB9721384D0 (en) * 1997-10-08 1997-12-10 Phoenix Vlsi Consultants Phase locked loop
US6943606B2 (en) * 2001-06-27 2005-09-13 Intel Corporation Phase interpolator to interpolate between a plurality of clock phases
US7180352B2 (en) * 2001-06-28 2007-02-20 Intel Corporation Clock recovery using clock phase interpolator
KR100630343B1 (ko) * 2004-07-14 2006-09-29 삼성전자주식회사 아날로그 위상 보간 기술을 이용한 클록 데이터 복원 회로및 그 동작 방법
US7298195B2 (en) * 2005-03-31 2007-11-20 Agere Systems Inc. Methods and apparatus for improved phase switching and linearity in an analog phase interpolator

Also Published As

Publication number Publication date
TW200746643A (en) 2007-12-16
KR100877364B1 (ko) 2009-01-09
DE102006023695B4 (de) 2010-04-08
JP2007312394A (ja) 2007-11-29
US7579891B2 (en) 2009-08-25
US20070268060A1 (en) 2007-11-22
TWI343187B (en) 2011-06-01
JP4718514B2 (ja) 2011-07-06
DE102006023695A1 (de) 2007-11-22

Similar Documents

Publication Publication Date Title
KR100877364B1 (ko) 제어 가능한 위상을 가지는 주기성 전기 신호를 발생하는방법 및 회로 장치
CN107086867A (zh) 时钟信号输入的差分相位调整
GB2415101A (en) A four-quadrant phase interpolator with integrating loads and low mark-space errors
Chen et al. A systematic realization of third-order quadrature oscillator with controllable amplitude
US8035436B2 (en) Passive capacitively injected phase interpolator
Sotner et al. Features of multi-loop structures with OTAs and adjustable current amplifier for second-order multiphase/quadrature oscillators
Raj et al. Two new third-order quadrature sinusoidal oscillators
JPH04363908A (ja) 調整可能な時定数回路及び調整可能な遅延回路へのその応用
US9577622B2 (en) Phase interpolator
JPH0846488A (ja) 切換コンデンサ回路およびそれを用いた切換コンデンサ・フィルター
US6452430B1 (en) Phase-locked loop circuit
CN113098453B (zh) 一种相位插值电路
EP3152858B1 (en) Improving linearity of phase interpolators using capacitive elements
TW419887B (en) Trimming circuit
JP2013016985A (ja) 位相補間回路及びその設計方法
Elwakil et al. Chaotic oscillators derived from sinusoidal oscillators based on the current feedback op amp
NZ561646A (en) Tuning using control signals generated by a resistive network ladder using quasi-orthoganal polynomial functions
US5442583A (en) Compensated analog multipliers
JP3209086B2 (ja) 電力合成器及び電力分配器
EP2421152A1 (en) Frequency-varying complex resonant circuit
JPH08274602A (ja) 可変遅延回路
KR20020038573A (ko) 차동 쌍의 트랜스컨덕턴스를 축퇴시키는 축퇴 수단이제공되는 차동 쌍을 포함하는 전자 회로
US11394393B1 (en) RF DAC with improved HD2 and cross-talk performance by shadow switching in bleeder path
JPH02249345A (ja) デュアルトーンマルチ周波数発生器
Psychalinos et al. Flipped Voltage Follower-Based Voltage Conveyors: Investigation and Possible Enhancements

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121129

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20131129

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20141128

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20150930

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20161125

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20170929

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20180928

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20190924

Year of fee payment: 12