CN105701046A - 集成电路 - Google Patents

集成电路 Download PDF

Info

Publication number
CN105701046A
CN105701046A CN201510895707.8A CN201510895707A CN105701046A CN 105701046 A CN105701046 A CN 105701046A CN 201510895707 A CN201510895707 A CN 201510895707A CN 105701046 A CN105701046 A CN 105701046A
Authority
CN
China
Prior art keywords
pattern
circuit
serial bus
universal serial
data wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201510895707.8A
Other languages
English (en)
Other versions
CN105701046B (zh
Inventor
马德胜
德里克·亨·桑·塔姆
徐家仁
普里蒂·穆拉格
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies International Sales Pte Ltd
Original Assignee
Zyray Wireless Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zyray Wireless Inc filed Critical Zyray Wireless Inc
Publication of CN105701046A publication Critical patent/CN105701046A/zh
Application granted granted Critical
Publication of CN105701046B publication Critical patent/CN105701046B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4004—Coupling between buses
    • G06F13/4027—Coupling between buses using bus bridges
    • G06F13/405—Coupling between buses using bus bridges where the bridge performs a synchronising function
    • G06F13/4059—Coupling between buses using bus bridges where the bridge performs a synchronising function where the synchronisation uses buffers, e.g. for speed matching between buses
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/382—Information transfer, e.g. on bus using universal interface adapter
    • G06F13/385—Information transfer, e.g. on bus using universal interface adapter for adaptation of a particular data processing system to different peripheral devices
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/40—Bus structure
    • G06F13/4063—Device-to-bus coupling
    • G06F13/4068—Electrical coupling
    • G06F13/4072—Drivers or receivers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F13/00—Interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F13/38—Information transfer, e.g. on bus
    • G06F13/42—Bus transfer protocol, e.g. handshake; Synchronisation
    • G06F13/4282—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus
    • G06F13/4295—Bus transfer protocol, e.g. handshake; Synchronisation on a serial bus, e.g. I2C bus, SPI bus using an embedded synchronisation
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/26—Power supply means, e.g. regulation thereof
    • G06F1/32—Means for saving power
    • G06F1/3203—Power management, i.e. event-based initiation of a power-saving mode
    • G06F1/3234—Power saving characterised by the action undertaken
    • G06F1/3287—Power saving characterised by the action undertaken by switching off individual functional units in the computer system
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/0042—Universal serial bus [USB]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F2213/00—Indexing scheme relating to interconnection of, or transfer of information or other signals between, memories, input/output devices or central processing units
    • G06F2213/38—Universal adapter
    • G06F2213/3852—Converter between protocols
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
    • Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • General Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Information Transfer Systems (AREA)
  • Computing Systems (AREA)
  • Semiconductor Integrated Circuits (AREA)

Abstract

提供一种集成电路。所述集成电路包括通信模式确定电路，该通信模式确定电路被配置为在第一数据线和/或第二数据线上检测信号电平，并且确定第一数据线和第二数据线的通信模式是第一通用串行总线(USB)通信模式还是第二USB通信模式。所述集成电路还包括第一收发器电路，该第一收发器电路被配置为，基于确定的通信模式，在多个模式的其中一个模式下操作。所述集成电路还包括第二收发器电路，该第二收发器电路被配置为，基于确定的通信模式，在多个模式的其中一个模式下操作。第一USB通信模式的最大信号电平大于第二USB通信模式的最大信号电平。

Description

集成电路
相关申请的交叉应用
本申请要求在2014年12月9日提交的名为“具有通用串行总线2.0和嵌入式通用串行总线2连接的集成电路”的美国临时专利申请No.62/089,749的优先权，在此出于所有目的通过引用将其全文并入于此。
技术领域
本说明书大致涉及通信和连接性，并且具体而言涉及，例如(不限于)，通用串行总线(USB)连接性，包括具有USB2.0和嵌入式USB2(eUSB2)连接性的集成电路。
背景技术
USB是定义用于在多个设备之间连接、通信和供电的电缆、连接器和通信协议的标准。例如，USB提供了将计算机与外围设备(诸如键盘、打印机、外部磁盘驱动器等)连接的标准。计算机与外围设备的每个连接可通过将USB电缆插入所述计算机的USB端口和外围设备的USB端口完成。另外，USB可用于连接两个计算设备。
在背景技术部分提供的描述(包括但不限于任何问题、特征、解决方案或信息)不应仅仅因为其在背景技术部分提到或者与背景技术部分关联就被认为是现有技术。背景技术部分可能包括描述本主题技术的一个或多个方面的信息。
发明内容
本发明的一个方面涉及一种集成电路，其包括：通信模式确定电路，被配置为检测在第一数据线和第二数据线中的一者或两者的信号电平，所述通信模式确定电路被配置为确定所述第一数据线和所述第二数据线的通信模式是第一通用串行总线通信模式还是第二通用串行总线通信模式；第一收发器电路，被配置为基于所确定的通信模式在第一多个模式中的一个模式下操作；以及第二收发器电路，被配置为基于所确定的通信模式在第二多个模式中的一个模式下操作，其中，所述第二多个模式中的至少一个模式与和所述第一多个模式中的各个相比更高的最大信号电平相关联；其中，所述第一通用串行总线通信模式的最大信号电平高于所述第二通用串行总线通信模式的最大信号电平。
上述的集成电路中，所述第一多个模式包括所述第一通用串行总线通信模式的第一速度模式和所述第二通用串行总线通信模式的第一速度模式，并且其中，所述第二多个模式包括所述第一通用串行总线通信模式的第二速度模式和所述第一通用串行总线通信模式的第三速度模式。
上述的集成电路中，所述第一多个模式进一步包括所述第二通用串行总线通信模式的第二速度模式和所述第二通用串行总线通信模式的第三速度模式。
上述的集成电路中，第一预定阈值电压小于所述第一通用串行总线通信模式的所述最大信号电平；其中，所述第一预定阈值电压大于所述第二通用串行总线通信模式的所述最大信号电平；其中，当检测到的信号电平大于所述第一预定阈值电压时，所述通信模式确定电路被配置为确定所述第一数据线和所述第二数据线的所述通信模式是所述第一通用串行总线通信模式；并且其中，当检测到的信号电平小于所述第一预定阈值电压时，所述通信模式确定电路被配置为确定所述第一数据线和所述第二数据线的所述通信模式是所述第二通用串行总线通信模式。
上述的集成电路中，所述第一收发器电路包括电压保护电路，所述电压保护电路被配置为保护在所述第一收发器电路中的电路以避免与所述第二收发器电路相关联的电压电平。
上述的集成电路中，所述电压保护电路耦接至所述第一数据线和所述第二数据线。
上述的集成电路中，所述第一收发器电路包括：第一驱动器电路，与所述第一通用串行总线通信模式的第一速度模式和所述第二通用串行总线通信模式的第一速度模式相关联；以及第二驱动器电路，与所述第二通用串行总线通信模式的第二速度模式和所述第二通用串行总线通信模式的第三速度模式相关联；其中，所述电压保护电路耦接至所述第一驱动器电路和所述第二驱动器电路。
上述的集成电路中，所述第一驱动器电路被配置为发送至少两个信号，所述第一收发器电路进一步包括：第一晶体管，被配置为接收所述至少两个信号中的一个信号；以及第二晶体管，被配置为接收所述至少两个信号中的一个信号；其中，所述第一晶体管和所述第二晶体管耦接至所述电压保护电路。
上述的集成电路中，所述电压保护电路包括至少一个横向扩散金属氧化物半导体晶体管。
上述的集成电路中，所述第一通用串行总线通信模式是通用串行总线2.0通信模式，并且所述第二通用串行总线通信模式是嵌入式通用串行总线2通信模式。
上述的集成电路中，所述集成电路被配置为与连接组件建立连接，所述集成电路被配置为至少基于所述连接，确定与所述连接组件相关联的速度模式。
本发明的另一方面涉及一种集成电路，其包括：通信模式确定电路，被配置为检测在第一数据线和第二数据线中的一者或两者的信号电平，所述通信模式确定电路被配置为确定所述第一数据线和所述第二数据线的通信模式，其中，所述通信模式是第一通用串行总线通信模式或第二通用串行总线通信模式中的一个；第一共享收发器电路，被配置为基于所确定的通信模式，在所述第一通用串行总线通信模式或所述第二通用串行总线通信模式的第一多个模式中的一个模式下操作；第二共享收发器电路，被配置为基于所确定的通信模式，在所述第一通用串行总线通信模式的第二多个模式中的一个模式下操作；以及电压保护电路，被配置为保护在所述第一共享收发器电路中的电路以避免与所述第二共享收发器电路相关联的电压电平；其中，所述第一通用串行总线通信模式的最大信号电平大于所述第二通用串行总线通信模式的最大信号电平。
上述的集成电路中，所述第一多个模式包括所述第一通用串行总线通信模式的第一速度模式、所述第二通用串行总线通信模式的第一速度模式、所述第二通用串行总线通信模式的第二速度模式以及所述第二通用串行总线通信模式的第三速度模式；并且其中，所述第二多个模式包括所述第一通用串行总线通信模式的第二速度模式和所述第一通用串行总线通信模式的第三速度模式。
上述的集成电路中，第一预定阈值电压小于所述第一通用串行总线通信模式的所述最大信号电平；其中，所述第一预定阈值电压大于所述第二通用串行总线通信模式的所述最大信号电平；其中，当检测到的信号电平大于所述第一预定阈值电压时，所述通信模式确定电路被配置为确定所述第一数据线和所述第二数据线的所述通信模式是所述第一通用串行总线通信模式；并且其中，当检测到的信号电平小于所述第一预定阈值电压时，所述通信模式确定电路被配置为确定所述第一数据线和所述第二数据线的所述通信模式是所述第二通用串行总线通信模式。
上述的集成电路中，所述第一共享收发器电路包括可变电阻终端，所述可变电阻终端的电阻基于所述通信模式是所述第一通用串行总线通信模式还是所述第二通用串行总线通信模式，并且基于速度模式是第一速度模式、第二速度模式还是第三速度模式。
上述的集成电路中，所述第一共享收发器电路包括：第一驱动器电路，所述第一驱动器电路与所述第一通用串行总线通信模式的第一速度模式和所述第二通用串行总线通信模式的第一速度模式相关联；以及第二驱动器电路，所述第二驱动器电路与所述第二通用串行总线通信模式的第二速度模式和所述第二通用串行总线通信模式的第三速度模式相关联；其中，所述电压保护电路耦接至所述第一驱动器电路、所述第二驱动器电路、所述第一数据线和所述第二数据线。
本发明的又一方面涉及一种集成电路，其包括：第一数据线；第二数据线；通信模式确定电路，被配置为检测在所述第一数据线和所述第二数据线中的一者或两者的信号电平，所述通信模式确定电路被配置为确定所述第一数据线和所述第二数据线的通信模式是第一通用串行总线通信模式还是第二通用串行总线通信模式；第一共享收发器电路，被配置为基于所确定的通信模式，在所述第一通用串行总线通信模式的第一速度模式或所述第二通用串行总线通信模式的第一速度模式中的一个模式下操作；第二共享收发器电路，被配置为基于所确定的通信模式，在所述第一通用串行总线通信模式的第二速度模式或所述第一通用串行总线通信模式的第三速度模式中的一个模式下操作；以及第三共享收发器电路，被配置为基于所确定的通信模式，在所述第二通用串行总线通信模式的第二速度模式或所述第二通用串行总线通信模式的第三速度模式中的一个模式下操作；其中，所述第一通用串行总线通信模式的最大信号电平大于所述第二通用串行总线通信模式的最大信号电平。
上述的集成电路中，第一预定阈值电压小于所述第一通用串行总线通信模式的所述最大信号电平；其中，所述第一预定阈值电压大于所述第二通用串行总线通信模式的所述最大信号电平；其中，当检测到的信号电平大于所述第一预定阈值电压时，所述通信模式确定电路被配置为确定所述第一数据线和所述第二数据线的所述通信模式是所述第一通用串行总线通信模式；并且其中，当检测到的信号电平小于所述第一预定阈值电压时，所述通信模式确定电路被配置为确定所述第一数据线和所述第二数据线的所述通信模式是所述第二通用串行总线通信模式。
上述的集成电路中，进一步包括：电力供应控制电路，被配置为提供第一供电电压和第二供电电压；其中，所述第一供电电压的电压电平大于所述第二供电电压的电压电平；其中，所述第二共享收发器电路被配置为接收所述第一供电电压；并且其中，所述第三共享收发器电路被配置为接收所述第二供电电压。
上述的集成电路中，所述第一共享收发器电路包括所述第三共享收发器电路，并且所述第一共享收发器电路包括电压保护电路，所述电压保护电路被配置为保护在所述第一共享收发器电路中的电路以避免与所述第二共享收发器电路相关联的电压电平。
附图说明
在权利要求中陈述了本主题技术的一些特征。但是，出于说明的目的，在下面的附图中给出了本主题技术的几个实施方式。
图1示出了根据本主题公开的一个或多个实施方式的促进经由USB2.0和eUSB2通信的集成芯片或其一部分的实例。
图2示出了根据本主题公开的一个或多个实施方式的促进经由USB2.0和eUSB2通信的集成芯片或其一部分的实例。
图3A示出了可尝试建立USB2.0低速模式连接的连接组件。图3B示出了可尝试建立高速模式或USB2.0全速模式连接的连接组件。
图4示出了根据本主题公开的一个或多个实施方式的发送器驱动器的实例，所述发送器驱动器将信号驱动至图2中的第一数据线和第二数据线上。
图5示出了根据本主题公开的一个或多个实施方式的图4的可重构电阻器终端(reconfigurableresistortermination)的实例。
图6示出了根据本主题公开的一个或多个实施方式的组合接收器电路的实例。
图7示出了根据本主题公开的一个或多个实施方式的可与USB2.0控制器通信的eUSB2/USB2.0物理层的方框图。
图8A示出了根据本主题公开的一个或多个实施方式的促进经由USB2.0和eUSB2通信的集成芯片或其一部分的实例。
图8B示出了根据本主题公开的一个或多个实施方式的发送器驱动器的实例，所述发送器驱动器用于将信号驱动至图8A中的第一数据线和第二数据线上。
图9示出了根据本主题公开的一个或多个实施方式的促进经由USB2.0和eUSB2通信的集成芯片或其一部分的实例。
图10A示出了根据本主题公开的一个或多个实施方式的集成芯片端口和连接组件端口之间的实例连接。图10B到10F示出了根据本主题公开的一个或多个实施方式的与图10A中的集成芯片的其中一个端口连接的实例。
图11A和图11B示出了根据本主题公开的一个或多个实施方式的集成芯片或其一部分的实例，所述集成芯片或其一部分的包括多个端口，其中，每个端口促进经由USB2.0和eUSB2通信。
具体实施方式
下文陈述的具体实施方式旨在作为本主题技术的各种配置的描述，而不旨在代表仅这些配置本主题技术可实施。附图包含在本文中，并且构成具体实施方式的一部分。出于提供对本主题技术全面理解的目的，所述具体实施方式包括具体的细节。但是，本主题技术不限于本文所陈述的具体细节，可使用一个或多个实施方式实施。在一个或多个实例中，为了避免掩盖本主题技术的概念，结构和组件以方框图的形式示出。本主题公开的一个或多个实施方式可结合一个或多个示图说明和/或描述并且在权利要求中陈述。
USB2.0标准支持一个设备与另一个USB2.0兼容设备之间的短电缆通信。短电缆通信也可被称为开箱即用通信。eUSB2标准支持在一个设备内的芯片间(inter-chip)通信并且当与一个或多个中继器一起使用时支持所述设备与另一个USB2.0兼容设备之间的短电缆通信。中继器可用于在eUSB2信令与USB2.0信令之间进行翻译，或反之亦然。通过USB2.0和eUSB2建立的连接可允许不同的数据传输模式，包括低速(1.5兆/秒)、全速(12兆/秒)和高速(480兆/秒)。
本主题公开提供促进经由USB2.0和eUSB2通信的单集成芯片。这样的单集成芯片可称为组合芯片。在一个或多个实施方式中，在促进经由USB2.0和eUSB2的通信中，单集成芯片可允许支持短电缆应用和芯片间应用而不需要任何外部组件。与分别用于USB2.0和eUSB2的单独的集成芯片相比，在单集成芯片上的USB2.0和eUSB2的实施方式可允许面积成本和电力费用的减少。例如，相对于一个集成芯片支持USB2.0通信另一个集成芯片支持eUSB2通信的使用情况，在单集成芯片中，可使用较小的面积支持USB2.0和eUSB2标准。单集成芯片可允许基于可连接至所述单集成芯片的连接组件(例如连接芯片或连接设备)在USB2.0和eUSB2通信之间切换。单集成芯片的操作模式可标识为通信模式(例如USB2.0、eUSB2)和速度模式(例如低速、全速、高速)。虽然本文讨论的是USB2.0通信，单集成芯片也可与USB1.x通信一起使用，例如，用于全速模式和低速模式。
图1示出了根据本主题公开的一个或多个实施方式的设备10的实例，该设备10包括促进经由USB2.0和eUSB2通信的集成芯片或其一部分(在下文中称为集成芯片100)。设备10可包括，作为非限制实例，台式计算机、膝上型计算机、平板计算机、手提计算机、个人数字助理(PDA)、蜂窝电话、网络家电、摄像机、智能手机、增强通用分组无线业务(EGPRS)移动电话、媒体播放器、导航设备、电子邮件设备、游戏控制台或者是以上任何数据处理设备或其他数据处理设备的组合。设备10的操作模式可标识为通信模式(例如USB2.0、eUSB2)和速度模式(例如低速、全速、高速)。
集成芯片100包括第一数据线110、第二数据线112、收发器组合电路115、通信模式确定电路140、电力供应控制电路150和参考时钟电路160。电力供应控制电路150可向集成芯片100的各种组件提供正供电电压，包括数字核心供电电压VDDC、模拟供电电压VDDL和高压供电VDDH。在一个或多个实施方式中，电力供应控制电路150可提供VSSC、VSSL和VSSH，这些分别是VDDC、VDDL和VDDH的负供电电压或接地基准电压(例如0V)。参考时钟电路160可允许集成芯片100的各种组件之间的时间同步。收发器组合电路115的操作模式可标识为通信模式(例如USB2.0、eUSB2)和速度模式(例如低速、全速、高速)。作为非限制实例，VDDC、VDDL和VDDH可分别设置为0.9V、1.8V和3.3V的值。
在一个或多个实施方式中，集成芯片100可通过检测被连接至第一数据线110和/或第二数据线112的组件(没有示出)所利用的标准，在USB2.0和eUSB2标准之间智能地切换。这样的检测可由通信模式确定电路140执行。通信模式确定电路140可检测第一数据线110上的电压电平和/或第二数据线112上的电压电平，因为这样的一个或多个电压电平由连接组件提供。基于检测到的电压电平，通信模式确定电路140可确定连接组件正试图与集成芯片100建立USB2.0连接或试图与集成芯片100建立eUSB连接。基于该确定，通信模式确定电路140可指出第一通信模式(例如USB2.0连接)或第二通信模式(例如eUSB2连接)，并且可生成第一通信模式或第二通信模式的相应控制信号。
在一个或多个实施方式中，收发器组合电路115可包括在eUSB2和USB2.0标准(或连接)和速度模式的各种组合之间共享的组件。在USB2.0通信模式和eUSB2通信模式之间高速模式在电气规格(例如信令方案、电压电平)的相似性可允许USB2.0通信模式和eUSB2通信模式共享同样的供电电压(例如模拟供电电压VDDL)。
在一个或多个实施方式中，集成芯片100可以是，或者可包括USB2.0和eUSB2兼容设备的模拟前端(AFE)。所述AFE可与数字前端(DEF)170通信。在一个或多个实施方式中，AFE和DEF170可在同一个集成芯片上。可替代地，AFE和DEF170可在不同的集成芯片上。
图2示出了根据本主题公开的一个或多个实施方式的促进经由USB2.0和eUSB2通信的集成芯片或其一部分(在下文中称其为集成芯片200)的实例。在一个或多个实施方式中，集成芯片200可以是图1中的集成芯片100。
集成芯片200包括第一数据线210、第二数据线212、组合电路220、USB2.0全速和低速(FS/LS)电路230、通信模式确定电路240、电力供应控制电路250和参考时钟电路260。电力供应控制电路250可向集成芯片200的各种组件提供数字核心供电电压VDDC、模拟供电电压VDDL和高压供电VDDH以及它们相应的负供电电压或接地基准电压VSSC、VSSL和VSSH。参考时钟电路260可允许集成芯片200的各种组件之间的时间同步。集成芯片200或其一部分(例如组合电路220、USB2.0FS/LS电路230)的操作模式可标识为通信模式(例如USB2.0、eUSB2)和速度模式(例如低速、全速、高速)。
在一个或多个实施方式中，集成芯片200可通过检测由连接组件利用的标准，而在eUSB2和USB2.0标准之间智能地切换。这样的检测可由通信模式确定电路240执行。通信模式确定电路240可检测在第一数据线210上的电压电平和/或第二数据线212上的电压电平。基于检测到的电压电平，通信模式确定电路240可确定连接组件正试图与集成芯片200建立USB2.0连接或试图与集成芯片200建立eUSB2连接。基于该确定，通信模式确定电路240可指出第一通信模式(例如USB2.0连接)或第二通信模式(例如eUSB2连接)，并且提供对应的控制信号。
在一个或多个实施方式中，可向通信模式确定电路240提供控制位，控制位向通信模式确定电路240表明连接组件正试图建立USB2.0连接还是eUSB2连接。在这样的实施方式中，通信模式确定电路240可放弃在第一数据线210和第二数据线212上检测电压电平。在这样的情况下，通信模式确定电路240可基于控制位做出通信模式确定(并且基于控制位生成对应的控制信号)，而不是基于在第一数据线210和第二数据线212上的电压电平做出通信模式确定。
组合电路220可包括第一组合发送器电路222，用于以高速模式发送模拟USB2.0信号和模拟eUSB2信号，以及以全速和低速(FS/LS)模式发送模拟USB2.0信号。第一组合电路220可包括第一组合接收器电路224，用于以HS模式接收模拟USB2.0信号和模拟eUSB2信号并且以FS/LS模式接收模拟eUSB2信号。USB2.0FS/LS电路230可包括发送器电路和接收器电路，用于以全速和低速模式分别发送和接收模拟USB2.0信号。
对于高速模式，USB2.0可利用额定400mV差分信号(differentialsignaling)并且eUSB2可利用额定200mV或400mV差分信号。对于全速或低速模式，USB2.0可利用差分和单端3.3V信号，而eUSB2可利用小于1V的单端信号(例如单端CMOS信号)。
USB2.0通信模式和eUSB2通信模式之间的高速模式在电气规格(例如信令方案、电压电平)的相似性可允许USB2.0通信模式和eUSB2通信模式共享同样的供电电压(例如模拟供电电压VDDL)。在一个或多个实施方式中，在eUSB2全速或低速模式中组合电路220的操作可利用与在USB2.0和eUSB2的高速模式中的组合电路220的操作同样的供电电压(例如模拟供电电压VDDL)。
在一个或多个实施方式中，对于发送应用，第一组合发送器电路222可通过调节可重构的电路为不同的模式(例如不同的通信模式和/或速度模式)生成不同的电压电平。可重构电路可包括，作为非限制实例，可重构电流源(例如图4中的可重构电流源430)和/或可重构电阻器终端(例如图4中的可重构电阻器终端435)，将在本公开的后文中讨论。
在一个或多个实施方式中，集成芯片200可以是，或者可包括USB2.0和eUSB2兼容设备的AFE。所述AFE可与DEF270通信。在一个或多个实施方式中，AFE和DEF270可在同一个集成芯片上。可替代地，AFE和DEF270可在不同的集成芯片上。DEF270包括eUSB桥275、发送器USB收发器宏单元接口(UTMI)280和接收器UTMI285。eUSB桥275可基于eUSB2或USB2.0信号是从AFE发送还是被AFE接收，促进AFE与发送器UTMI280和接收器UTMI285的其中之一通信。发送器UTMI280和接收器UTMI285可通信地与控制器(例如USB2.0控制器)连接(没有示出)。
图3A示出了可尝试建立USB2.0低速模式连接的连接组件315。图3B示出了可尝试建立USB2.0全速模式或USB2.0高速模式连接的连接组件315。
在一个或多个实施方式中，参照图2，第一数据线210是DP数据线并且第二数据线212是DM数据线。集成芯片200可包括第三数据线和第四数据线(没有示出)。第三数据线可以是接地(GDN)线，第一数据线210和第二数据线212参考该接地线。第四数据线可以是Vbus线，该数据线携带额定电压(例如额定5V供电电压)。连接组件315具有对应的DP数据线310和对应的DM数据线312，当连接组件315试图与集成芯片200的建立连接时，对应的DP数据线310和对应的DM数据线312分别耦接至集成芯片200的第一数据线210和第二数据线212。
在一个或多个实施方式中，由于FS和LS的信号电平对于eUSB2和USB2.0标准是不同的，并且HS连接组件(例如HS设备)最初自身呈现为FS连接组件(例如FS设备)，当连接组件被电连时，通信模式确定电路240可检测在第一数据线210和/或第二数据线212上的电压电平，然后自动将集成电路200切换为在期望的通信模式(例如eUSB2或USB2.0)下进行操作。因此，通信模式确定电路240可基于通信模式的不同电压电平区分eUSB2和USB2.0。
对于试图建立USB2.0连接的连接组件315，在连接设备315的DP数据线310和DM数据线312中的一个数据线上的电压电平可上拉到预定的电压供给，例如源自连接组件315中Vbus线的3.3V电压供给。对于试图建立eUSB2连接的连接组件，在集成芯片200的第一数据线210和第二数据线212上的电压电平通常小于1V。对于没有连接组件(例如没有被电连接设备)的情况，集成芯片200的第一数据线210和第二数据线212通常小于预定电压(例如0.4V)。
在一个或多个实施方式中，至少基于与USB2.0和eUSB2通信模式相关联的不同电压电平并且考虑到没有连接组件的情况，通信模式确定电路240可设置用于区分USB2.0、eUSB2和没有连接组件的情况的阈值电压。例如，通信模式确定电路240可，留有余地地，将区分USB2.0和eUSB2的阈值电压设置为1.1V到2.7V之间的某个值。在这个例子中，如果将1.5V设置为阈值电压，当其中一条线路电压(例如数据线DP或数据线DM)大于1.5V时，通信模式确定电路240可确定连接组件(例如USB2.0设备)试图建立USB2.0连接。
继续参考上面的例子，通信模式确定电路240可设置用于区分eUSB2和没有连接组件的情况的另一个阈值电压。例如这个阈值电压可设置为0.4V。当其中一个线路电压低于1.5V并且大于0.4V时，通信模式确定电路240可确定连接组件(例如在与集成芯片200同样的母板上的另一个片上系统(SOC))试图建立eUSB2连接。当集成芯片200的第一数据线210和第二数据线212中的线路电压小于0.4V时，通信模式确定电路240可确定没有连接组件电连至集成芯片200。
在一个或多个实施方式中，DFE的操作和AFE的其他组件(例如除了通信模式确定电路240的组件)的操作可暂停直到通信模式确定电路240确定了期望的通信模式。基于通信模式确定电路240确定的通信模式，通信模式确定电路240可提供控制信号，该控制信号配置集成芯片200以便经由USB2.0或eUSB2发送或接收数据。
如图3A所示，当在连接组件315的DM数据线312中的电阻器320(例如1.5kΩ上拉电阻器)上拉到预定电压供给时，集成电路200可将连接组件315识别为低速模式。如图3B所示，当在连接组件315的DP数据线310中的电阻器320上拉到预定电压供给时，集成电路200可将连接组件315识别为高速或全速模式。当连接组件315试图建立高速模式连接时，连接组件可通过作为全速连接组件连接开始。一旦连接建立，如果主机(例如集成芯片200)支持高速模式，连接组件可执行高速线性调频(highspeedchirp)，以便建立高速连接。在一个或多个实施方式中，集成电路200的FS/LS电路(例如FS/LS接收器电路)可确定与各通信模式相关联的速度模式。例如，USB2.0FS/LS电路230可为USB2.0通信确定速度模式，而第二组合电路224可为eUSB2确定速度模式。
图4示出了根据本主题公开的一个或多个实施方式的发送器驱动器400的实例，所述发送器驱动器400将信号驱动至图2中的第一数据线210和第二数据线212上。在一个或多个实施方式中，发送器驱动器400可以是图2中第一组合发送器电路222或者是其一部分。在这样的实施方式中，发送器驱动器400可与图2中DFE270通信。
发送器驱动器400可包括eUSB2/USB2.0HS驱动器电路405、第一eUSB2FS/LS驱动器电路410、第二eUSB2FS/LS驱动器电路415、可重构电流源430、可重构电阻器终端435、第一开关440、第二开关445、第一保护电路450和第二保护电路455。在一个或多个实施方式中，第一开关440和/或第二开关445可以是开关电阻器。模拟供电电压VDDL为eUSB2/USB2.0HS和eUSB2FS/LS应用共享。
在一个或多个实施方式中，可重构电阻器终端435在不同模式(例如通信模式、速度模式)之间共享，并且可基于当前操作(例如打开)的模式提供不同的终端。例如，USB2.0标准指定USB2.0将利用单端45Ω终端电阻器接地，并且eUSB2标准指定eUSB2HSTX将利用单端40Ω源阻抗，而eUSB2.0HSRX将利用差分80Ω电阻器终端与中心抽头电容器。这些利用终端的模式不被同时开启，允许可重构电阻器终端435的共享。因此，取决于所述模式，可重构电阻器终端435可根据期望的模式调整为期望的终端。在不同模式之间共享可重构电阻器终端435可允许集成芯片200上的面积相对于为不同的模式提供单独的终端时减小。
eUSB2/USB2.0HS驱动器电路405利用差分信号。第一eUSB2FS/LS驱动器电路410和第二eUSB2.0FS/LS驱动器电路415均利用单端信号(single-endedsignaling)。eUSB2/USB2.0HS驱动器电路405、第一eUSB2FS/LS驱动器电路410和第二eUSB2FS/LS驱动器电路415可被称为前置驱动器(pre-driver)。
在一个或多个实施方式中，发送器驱动器400可用于eUSB2/USB2.0HSTX应用。在eUSB2/USB2.0HSTX应用中，eUSB2FS/LSTX(包括第一eUSB2FS/LS驱动器电路410和第二eUSB2FS/LS驱动器电路415)被断开(例如有效地具有高阻抗)，这样eUSB2/USB2.0HSTX应用的操作通常不受与eUSB2FS/LSTX相关联的电路的影响。可重构电流源430可自动调节流入第一开关440和第二开关445的电流。由于USB2.0与eUSB2标准的不同的电气规格，流入的电流取决于USB2.0HS还是eUSB2HS被利用。
在一个或多个实施方式中，发送器驱动器400可用于eUSB2FS/LSTX应用。在这些应用中，第一开关440、第二开关445、可重构电流源430和可重构电阻器终端435被断开。INP和INM信号可被设置为断开第一开关440和第二开关445的电压。当第一开关440和第二开关445是例如P型金属氧化物半导体(PMOS)时，为了断开第一开关440和第二开关445，电压可被拉高。
第一保护电路450和第二保护电路455可用来防止过压。在图4中，eUSB2/USB2.0HSTX应用和eUSB2FS/LSTX应用在发送器驱动器400中一起实施，以便共享第一保护电路450和第二保护电路455。在一个或多个实施方式中，第一保护电路450和第二保护电路455促进eUSB2和USB2.0在单集成电路(例如图2中集成芯片200)上的共存。例如，第一保护电路450和第二保护电路455促进不同的电气规格共存。在一个或多个实施方式中，相同或相似的保护机制可用于eUSB2和USB2.0RX应用。
当电路或所述电路所包括的一部分中的电压升高到比该电路的一个或多个组件的工作电压极限高的电压水平时，就会产生过压。在一个或多个实施方式中，过压可基于晶体管的工作电压极限。例如，在28nm互补MOS(CMOS)工艺中，工作电压极限对于核心晶体管可大约为1V+10％，而对于输入/输出(I/O)晶体管可大约为1.8V+10％。过压可导致晶体管击穿并引起可靠性问题。
在一个或多个实施方式中，第一保护电路450和/或第二保护电路455可以是横向扩散MOS(LDMOS)晶体管。通常与LDMOS晶体管相关联的更高的漏源极击穿可允许LDMOS晶体管提供保护。当高电压施加到第一数据线210或第二数据线212中的一个数据线时，施加到第一保护电路450或第二保护电路455的偏压(例如栅偏压)可有助于使对发送器驱动器400中的各种电路所见的电压低于各种电路的相应电压极限。
第一保护电路450和第二保护电路455的导通电阻可被包括在第一eUSB2FS/LS驱动器电路410和第二eUSB2FS/LS驱动器电路415的电源阻抗的一部分。总计输出阻抗是第一保护电路450和第二保护电路455的导通电阻与第一eUSB2.0FS/LS驱动器电路410和第二eUSB2.0FS/LS驱动器电路415的输出阻抗之和。
在一个或多个实施方式中，控制信号可在图2中的组合电路220中生成，并且提供给可重构电流源430(例如以便调节流入第一开关440和第二开关445的电流)和/或可重构终端电阻435(例如以便调节所提供的终端)。可替代地或额外地，DFE可提供控制信号给可重构电流源430和/或可重构电阻器终端435。
当eUSB2HSTX或USB2.0HSTX有效(active)时，eUSB2/USB2.0HS驱动器电路405可从DFE(例如图2中DFE270)接收信号并且对接收到的信号执行逻辑操作，以生成模拟信号INM和INP。模拟信号INM和INP可用于将eUSB2或USB2.0信号驱动至数据线DP210上和DM212上。数字核心供电电压VDDC提供电压给eUSB2/USB2.0HS驱动器电路405。
当eUSB2FS或LSTX有效时，第一eUSB2FS/LS驱动器电路410或第二eUSB2FS/LS驱动器电路415的其中一个电路可从DFE接收信号并且对接收到的信号执行逻辑操作，以生成模拟信号VS1或VS2。模拟信号VS1或VS2可被用于将eUSB2FS或LS信号驱动至第一数据线210或第二数据线212上。数字核心供电电压VDDC提供电压给第一eUSB2FS/LS驱动器电路410和第二eUSB2FS/LS驱动器电路415。
图5示出了根据本主题公开的一个或多个实施方式的图4的可重构电阻器终端435的实例。可重构电阻器终端435在不同的模式(例如USB2.0、eUSB2HSTX、eUSB2HSRX)之间共享并且基于当前操作的模式提供不同的终端。这些利用终端的模式不是同时开启的，允许可重构电阻器终端435在不同模式之间的共享。
在一个或多个实施方式中，可重构电阻器终端435包括耦接至第一数据线210的第一电阻器分支510和耦接至第二数据线212的第二电阻器分支520。第一电阻器分支510和第二电阻器分支520包括列，其中各列包括与开关(例如开关Mcpn514)串联的电阻器(例如电阻器Rpn512)。由可重构电阻器终端435提供的电阻值可通过接通或断开与其各自电阻器串联的开关来调整。电阻器的电阻值可被设置为电阻值是二进制加权的、分段线性的等等。可重构电阻器终端435还包括电容器(例如中心抽头电容器550)。
虽然在每个第一电阻器分支510和第二电阻器分支520中只示出了三个电阻器，更少或更多的电阻器可在可重构电阻器终端435中使用。根据一个或多个实施方式的可重构电阻器终端435的其他实施方式可被利用，使得由可重构电阻器终端435提供的终端可以变化。例如，可重构电阻器终端435可包括与并联电阻器组(parallelresistorbanks)串联的电阻器。
在一个或多个实施方式中，为了基于操作中的通信模式和速度模式选择差分或单端终端，控制位(例如DIFF_EN、DIFF_EN_B)可在图2中的组合电路220中生成，并且应用于开关Md1530、Ms1540和Ms2545。可替代地或额外地，DFE(例如图2中的DFE270)可为开关Md1530、Ms1540和Ms2545提供控制位。
在一个或多个实施方式中，在第一电阻器分支510和第二电阻器分支520中的开关(例如开关Mcpn514)可以是LDMOS晶体管，以促进对可能施加在数据线DP210和/或DM212上的高压的耐性。利用来自LDMOS晶体管的保护，开关Md1530、Ms1540和Ms2545可以是常规厚度的氧化物n类型MOS(NMOS)晶体管(例如，以减少面积)。在一些方面，DIFF_EN和DIFF_EN_B可以是模拟供电电压VDDL域的逻辑控制位。当DIFF_EN是逻辑“0”时，DIFF_EN_B是逻辑“1”，并且终端可用于单端终端。当DIFF_EN是逻辑“1”时，DIFF_EN_B是逻辑“0”，并且开关Ms1540和Ms2545断开。在这种情况下的终端是具有中心抽头电容器(例如中心抽头电容器550)的差分终端。
在一个或多个实施方式中，电阻器校正电路560可用于校正在第一电阻器分支510和第二电阻器分支520中的电阻。例如，电阻器校正电路560可为USB2.0将在第一电阻器分支510和第二电阻器分支520中的电阻校正为45Ω，可为eUSB2将在第一电阻器分支510和第二电阻器分支520中的电阻校正为40Ω。当校正电阻时，电阻器校正电路560还可将在第一电阻器分支510和第二电阻器分支520中的开关(例如开关Mcpn514)的导通电阻包括在内。在一个或多个实施方式中，控制信号可在图2中的组合电路220和/或DFE270中生成并且被提供给电阻器校正电路560。
图6示出了根据本主题公开的一个或多个实施方式的组合接收器电路600的实例。图2中的第一组合接收器电路224可以是，或可包括，组合接收器电路600。第一组合接收器电路600包括第一保护电路605、第二保护电路620、组合eUSB2/USB2.0HSRX电路615和eUSB2FS/LSRX电路640。组合接收器电路600耦接至数据线DP210和DM212。
通过USB2.0RX在数据线DP210和DM212上被检测到的最小差分电压是200mV而对于eUSB2RX是120mV。第一组合接收器电路224可包括核心晶体管(没有示出)，该晶体管通常具有较好的灵敏度和失配特性，用于促进为解析更小的输入信号摆动和匹配特性的灵敏度的获得。第一保护电路605和第二保护电路610可用于保护核心晶体管，使其免受与过压相关的压力。例如，USB2.0标准涉及输入电压摆动，其摆动的峰峰值为大约2V，这一数值将通常大于核心晶体管的过压极限。
在一个或多个实施方式中，第一保护电路605和/或第二保护电路610可以是，或者可包括LDMOS晶体管。各种节点可被配置在中间电压，以保护核心晶体管(诸如在功率上升的情况下)。将第一保护电路605和第二保护电路610安置在组合eUSB2/USB2.0HSRX电路615的前面可促进由USB2.0RX的USB2.0AC的压力测试的通过，在该测试中，高达5V的摆动可应用于数据线DP和DM。
在一个或多个实施方式中，组合eUSB2/USB2.0HSRX电路615可将共模(CM)抑制包括在内。例如HSRX可具有峰峰值达到60mV，频率在50MHz到480MHz之间的共模信号。组合eUSB2/USB2.0HSRX电路615包括具有共模反馈的全差分运算放大器620。具有共模反馈的全差分运算放大器620可促进高达480MHz带宽的共模抑制。全差分运算放大器620通过第一保护电路605和第二保护电路610分别耦接至第一数据线210和第二数据线212。
当eUSB2HSRX或USB2.0HSRX有效时，组合eUSB2/USB2.0HSRX电路615可从第一数据线210和第二数据线212接受模拟信号并且提供模拟信号给数据线DOP625和DOM630。数据线DOP625和DOM630可耦接至组合eUSB2/USB2.0HSRX电路615的其他组件(没有示出)，并且组合eUSB2/USB2.0HSRX电路615的输出可被提供给DFE(例如图2中的DFE270)以便处理。
在一个或多个实施方式中，eUSB2FS/LSRX电路640包括第一比较器645和第二比较器650。第一比较器645通过第一保护电路605耦接至数据线DP210。第二比较器650通过第二保护电路610耦接至数据线DP212。
当eUSB2FS或LSRX有效时，第一比较器645可在数据线DP210上接收模拟信号，并且基于在数据线DP210上的模拟信号和基准电压(没有示出)向数据线DOP2655提供模拟信号。第二比较器650可在数据线DP212上接收模拟信号，并且基于在数据线DP210上的模拟信号和基准电压(没有示出)向数据线DOM2660提供模拟信号。数据线DOP2655和DOM2660可耦接至eUSB2FS/LSRX电路640的其他组件(没有示出)，并且eUSB2FS/LSRX电路640的输出可被提供给DFE以用于处理。
图7示出了根据本主题公开的一个或多个实施方式的可与USB2.0控制器710通信的eUSB2/USB2.0物理层(PHY)705的方框图。在一个或多个实施方式中，eUSB2/USB2.0PHY705可经由UTMI715与USB2.0控制器710通信。USB2.0控制器710可管理与USB2.0通信关联的流量。USB2.0控制器710可以是主机控制器、设备控制器或两用设备(DRD)控制器。
eUSB2/USB2.0PHY705包括eUSB2/USB2.0AFEPHY720和eUSB2/USB2.0DFEPHY725。eUSB2/USB2.0DFEPHY725包括USB2.0DFEPHY730和eUSB桥735。在一个或多个实施方式中，eUSB2/USB2.0AFEPHY720可以是，或者可包括，图2中示出的集成芯片200的组件。在一个或多个实施方式中，eUSB2/USB2.0DFEPHY725可以是，或者可包括，图2中示出的DFE270的组件。在一个或多个实施方式中，eUSB2/USB2.0AFEPHY720可以是，或者可包括，图2中示出的集成芯片200。在一个或多个实施方式中，eUSB2/USB2.0DFEPHY725可包括图2中的USB桥275。在一个或多个实施方式中，eUSB2/USB2.0DFEPHY725可包括发送器UTMI280和接收器UTMI285。
eUSB桥735包括eUSB有限状态机(FSM)、控制消息编码器/解码器(CME/D)、寄存器访问协议编码器/解码器(RAPE/D)、延伸单端一编码器/解码器(ESE1E/D)、eUSB包终点(EOP)、ping编码器和eUSB/USB线状态转化器(linestateconverter)。在加电、连接和恢复的过程中，eUSBFSM可执行eUSB操作。CME/D可编码和解码eUSB控制消息，诸如重置、暂停、RAP起动或中断检测激活。RAPE/D可在关联的中继器或eUSB外围端口控制并配置寄存器。ESE1E/D可为端口编码或解码ESE1信号，以宣布断开或再连接事件。eUSBEOP可从传统USBEOP编码eUSBEOP。ping编码器可编码ping信号并检测eUSBEOP。eUSB/USB线状态转化器可将eUSB线状态转化为传统USB线状态。线状态可包括这样的状态，例如“差分‘1’”、“差分‘0’”、“单端零(SE0)”、“包起点(SOP)”、“包终点(EOP)”等等，其中，状态可基于在DP和DM数据线上的值、在DP和DM数据线上的值的过渡等。
在一个或多个实施方式中，涉及促进eUSB2和USB2.0的使用的逻辑实施方式可在不改变USB2.0UTMI接口逻辑(包括由USB2.0DFEPHY730提供的逻辑)的情况下最优化。eUSB桥735可提供eUSB2/USB2.0AFEPHY720和USB2.0DFEPHY730之间的接口。eUSB桥735的逻辑尺寸可比USB2.0DFEPHY730的逻辑尺寸小10％。在这样的情况下，使用eUSB2和USB2.0的设备可包括单集成芯片，该集成芯片对eUSB2和USB2.0具有兼容性而又没有从具有独立eUSB2芯片和/或独立USB2.0芯片的设备显著增加逻辑尺寸。
图8A示出了根据本主题公开的一个或多个实施方式的促进经由USB2.0和eUSB2通信的集成芯片(下文称为集成芯片800)或其一部分的实例。在一个或多个实施方式中，集成芯片800可以是图1中的集成芯片100。
集成芯片800包括第一数据线810、第二数据线812、HS电路820、FS/LS电路830、通信模式确定电路840、电力供应控制电路850和参考时钟电路860。在一个或多个实施方式中，集成芯片800的各种组件可执行与图2中的集成芯片200的对应组件相似的功能。集成芯片800或其一部分(例如HS电路820、FS/LS电路830)的操作模式可标识为通信模式(例如USB2.0、eUSB2)和速度模式(例如低速、全速、高速)。
HS电路820可包括HS发送器电路822(以高速模式发送USB2.0信号和eUSB2信号)和接收器电路824(以高速模式接收USB2.0信号和eUSB2信号)。在一个或多个实施方式中，对于发送应用，HS发送器电路822可通过调节可重构电路(诸如图4中的可重构电流源430和/或可重构电阻器终端435)为不同的通信模式(例如USB2.0、eUSB2)生成不同的电压电平。
FS/LS电路830可用于以全速或低速模式发送或接收eUSB2和USB2.0信号。FS/LS电路830可基于通信模式(例如eUSB2、USB2.0)在利用模拟供电电压VDDL或高压供给VDDH之间切换。对于eUSB2，电力供应控制电路850可提供模拟供电电压VDDL到FS/LS电路830。对于USB2.0，电力供应控制电路850可提供高压供给VDDH到FS/LS电路830。当FS/LS电路830在eUSB2中操作时，可将高压供给VDDH断开或将其连接至模拟供电电压VDDL以节省电力。在一个或多个实施方式中，FS/LS电路830可包括电压保护电路，以便提供保护来避免与USB2.0FS/LS相关联的更高电压。
对于控制施加在HS电路820和FS/LS电路830上的电压，在一个或多个实施方式中，通信模式确定电路840确定通信模式并且提供确定的通信模式给DFE870。DFE870之后可向电力供应控制电路850表明确定的通信模式，由此，电力供应控制电路850可确定利用哪一个电压供给(例如VDDH、VDDL)以及提供什么电压。可替代地或额外地，通信模式确定电路840可直接向电力供应控制电路850提供确定的通信模式。在一个或多个实施方式中，DFE870和/或通信模式确定电路840可向电力供应控制电路850提供指令，该指令是关于使用哪一种电压供给以及提供什么电压。
在一个或多个实施方式中，集成芯片800可以是，或者可包括USB2.0和eUSB2兼容设备的AFE。AFE可以与DFE870通信。在一个或多个实施方式中，AFE和DFE870可以在同一个集成芯片上。可替代地，AFE和DFE870可以在不同的集成芯片上。DFE870包括eUSB桥875、发送器UTMI880和接收器UTMI885。eUSB桥875可基于eUSB2或USB2.0信号是从AFE发送还是被AFE接收，促进AFE与发送器UTMI880和接收器UTMI885的其中之一的通信。发送器UTMI880和接收器UTMI885可通信地与控制器(诸如USB2.0控制器)连接(没有示出)。
图8B示出了根据本主题公开的一个或多个实施方式的发送器驱动器880的实例，所述发送器驱动器880用于将信号驱动至图8A中的第一数据线810和第二数据线812上。在一个或多个实施方式中，发送器驱动器880可以是图8A中HS发送器电路822或其一部分。在这样的实施方式中，发送器驱动器880可与图8A中的DFE870通信。发送器驱动器880包括eUSB2/USB2.0HS驱动器电路405、可重构电流源430、可重构电阻器终端435、第一开关440、开关445、第一保护电路450和第二保护电路455。发送器驱动器880可与图4中的发送器驱动器400的操作相似，除了发送器驱动器880不包括与eUSB2FS/LS相关联的驱动器电路(例如图4中的第一eUSB2FS/LS驱动器电路410和第二eUSB2FS/LS驱动器电路415)。
图9示出了根据本主题公开的一个或多个实施方式的促进经由USB2.0和eUSB2通信的集成芯片或其一部分(下文称为集成芯片900)的实例。在一个或多个实施方式中，集成芯片900可以是图1中的集成芯片100。
集成芯片900包括第一数据线910、第二数据线912、HS电路920、FS/LS电路930、通信模式确定电路940、电力供应控制电路950和参考时钟电路960。在一个或多个实施方式中，集成芯片900的各种组件可执行与图2中的集成芯片200的对应组件相似的功能。集成芯片900或其一部分(例如HS电路920、FS/LS电路930)的操作模式可由通信模式(例如USB2.0、eUSB2)和速度模式(例如低速、全速、高速)识别。
HS电路920可包括HS发送器电路922(以高速模式发送USB2.0信号和eUSB2信号)和HS接收器电路924(以高速模式接收USB2.0信号和eUSB2信号)。FS/LS电路930可包括eUSB2FS/LS电路932和USB2.0FS/LS电路934，这些电路分别被用来以全速或低速模式接收或发送eUSB2和USB2.0信号。
在一个或多个实施方式中，FS/LS电路930可包括电压保护电路(没有示出)，保护与较低的电压摆动关联的eUSB2FS/LS电路932，使其免受与USB2.0FS/LS电路934关联的较高的电压摆动的影响。在一个或多个实施方式中，当集成电路900用于经由eUSB2接收或发送数据时，USB2.0FS/LS电路934和高压供给VDDH可被断开(或禁止)以便节省电力。
在一个或多个实施方式中，集成芯片900可以是，或者可包括USB2.0和eUSB2兼容设备的AFE。AFE可以与DFE970通信。在一个或多个实施方式中，AFE和DFE970可以在同一个集成芯片上。可替代地，AFE和DFE970可以在不同的集成芯片上。DFE970包括eUSB桥975、发送器UTMI980和接收器UTMI985。eUSB桥975可基于eUSB2或USB2.0信号是从AFE发送还是被AFE接收，促进AFE与发送器UTMI980和接收器UTMI985的其中之一通信。发送器UTMI980和接收器UTMI985可通信地与控制器(诸如USB2.0控制器)(没有示出)连接。
图10A示出了根据本主题公开的一个或多个实施方式的集成芯片1000的端口和连接组件端口之间的实例连接。图10B到10F示出了根据本主题公开的一个或多个实施方式的与图10A中的集成芯片1000的其中一个端口连接的实例。出于讨论的目的，集成芯片1000可包括在图1中的设备10中。集成芯片1000可以是图1中的集成芯片100。集成芯片1000可以是片上系统(SOC)。虽然示出了五个单独的端口，更少的、不同的或更多的单独的端口可被使用。例如，虽然图10A示出了五个单独的端口1005、1010、1015、1020和1025，一个端口(而不是五个物理端口)可被用来执行所示出的五个端口的任意功能。在一个或多个实施方式中，所述五个端口中的每一个端口可以可切换地用作eUSB2端口或USB2.0端口。在图10A中，D+/D-表明USB2.0信令，eD+/eD-表明eUSB2信令。
在图10A和图10B中，设备10的eUSB2端口1005可用于与该设备的另一个eUSB2端口进行芯片间连接。例如，设备10(例如计算设备)可包括具有集成芯片1000的母板和另一个芯片(或SOC)1005a，其中各自的eUSB2端口通过eUSB2芯片间连接互相连接。例如芯片间连接可以是电路板迹线。
在图10A和10C中，设备10的eUSB2端口1010可用于与外围设备1010n(例如鼠标、闪速存储器)通信，所述外围设备1010n通过USB2.0端口和USB电缆连接至设备10。中继器1010a可用于在eUSB2和USB2.0信令之间翻译(translate)。
在图10A和图10D中，设备10的eUSB2端口1015可用于与第二设备1015x(例如平板设备)的eUSB2端口通信。第二设备1015x可包括具有eUSB2端口的SOC1015n。eUSB2端口1015与第二设备1015x的eUSB2端口之间的通信可通过使用在设备10中的第一中继器1015a和在第二设备1015x中的第二中继器1015m完成。第一中继器1015a和第二中继器1015m可连接至各自设备的USB2.0端口。可用USB电缆连接所述两个设备的USB2.0端口。
在图10A和10E中，设备10的USB2.0端口1020可通过USB电缆与第二设备1020n(例如外围设备)通信。在图10A和10F中，设备10的USB2.0端口1025可用于通过第二设备1025x的中继器1025m与第二设备1025x的eUSB2兼容SOC芯片1025n通信。USB2.0端口1025可通过USB电缆与第二设备1025x的USB2.0端口连接，其中，中继器1025m耦接至第二设备1025x的USB2.0端口并且可为第二设备1025x的eUSB2兼容SOC芯片将USB2.0信令翻译为eUSB2信令。
图10A到图10F的每一个设备10、1010n、1015n、1020n、1025n都是USB设备。USB设备具有USB插座或USB插头。USB设备可具有多个USB插座和/或USB插头。USB插座和/或插头可以是，例如A类、迷你A类、微型A类、B类、迷你B类和微型B类。
参照图10A和10C，每一个设备10和外围设备1010n是USB设备。设备10在其外缘具有USB插座1012a。设备1010n在其外缘具有USB插座1012b。USB电缆1011包括在一端的USB插头1011a和在另一端的插头1011b。USB插头1011a插入USB插座1012a。USB插头1011b插入USB插座1012b。因此，在这个实例中，两个USB设备10和1010n中各个具有USB插座并且两个USB设备10和1010n使用USB电缆1011连接到一起。在另一个实例中，USB设备可具有USB插头(例如闪速存储器)。这样的USB设备可插入具有USB插座的USB设备中而不需使用USB电缆。
图11A示出了根据本主题公开的一个或多个实施方式的集成芯片或其一部分(下文称为集成芯片1100)的实例，所述集成芯片或其一部分包括多个端口，每个端口促进经由USB2.0和eUSB2的通信。利用多端口配置并行操作，多个eUSB2通信、多个USB2.0通信和/或eUSB2通信和USB2.0通信的组合可同时在集成芯片1100上操作。
在一个或多个实施方式中，集成芯片1100的第一端口可与图2中的集成芯片200中示出的组件相关联。第二端口可与和集成芯片1100的第一端口的组件相对应的组件关联，这些组件包括第一数据线210b、第二数据线212b、组合电路220b、USB2.0FS/LS电路230b、通信模式确定电路240b和电力供应控制电路250b。参考时钟电路260可在第一端口和第二端口之间共享。
在一个或多个实施方式中，集成芯片1100的每个端口可与USB2.0和eUSB2兼容设备的相应AFE相关联。AFE可与DFE270通信，多个AFE共享DFE270。在一个或多个实施方式中，AFE与DFE270可在同一个集成芯片上。可替代地，AFE与DFE270可在不同的集成芯片上。
DFE270包括eUSB桥275、发送器UTMI280和接收器UTMI285。eUSB桥275可基于eUSB2或USB2.0信号是从AFE发送还是被AFE接收，促进AFE与发送器UTMI280和接收器UTMI285的其中之一之间的通信。发送器UTMI280和接收器UTMI285可通信地与控制器(诸如USB2.0控制器)(没有示出)连接，。
图11B示出了根据本主题公开的一个或多个实施方式的集成芯片或其一部分(下文称为集成芯片1150)的实例，所述集成芯片或其一部分包括多个端口，每个端口促进经由USB2.0和eUSB2的通信。利用多端口配置并行操作，多个eUSB2通信、多个USB2.0通信和/或eUSB2通信和USB2.0通信的组合可同时在集成芯片1150上操作。
在一个或多个实施方式中，集成芯片1150的第一端口可与图8A中的集成芯片800的组件关联。第二端口可与和集成芯片1150的第一端口的组件相对应的组件关联，这些组件包括第一数据线810b、第二数据线812b、HS电路820b、FS/LS电路830b、通信模式确定电路840b和电力供应控制电路850b。参考时钟电路860可在第一端口和第二端口之间共享。
在一个或多个实施方式中，集成芯片1150的每个端口可与USB2.0和eUSB2兼容设备的相应的AFE关联。AFE可与DFE870通信，其中，多个AFE共享DFE870。在一个或多个实施方式中，AFE与DFE870可在同一个集成芯片上。可替代地，AFE与DFE870可在不同的集成芯片上。
DFE870包括eUSB桥875、发送器UTMI880和接收器UTMI885。eUSB桥875可基于eUSB2或USB2.0信号是从AFE发送还是被AFE接收，促进AFE与发送器UTMI880和接收器UTMI885的其中之一之间的通信。发送器UTMI880和接收器UTMI885可通信地与控制器(没有示出)连接，诸如USB2.0控制器。
本主题公开提供经促进由USB2.0和eUSB2通信的单集成芯片。在一个或多个实施方式中，单集成芯片可允许支持短电缆和芯片间应用而不需要任何外部组件。与分别用于USB2.0和eUSB2的单独的集成芯片相比，在单集成芯片上的USB2.0和eUSB2的实施方式可允许面积成本和电力费用的减少。单集成芯片可允许基于可连接至所述单集成芯片的连接组件(例如连接芯片或连接设备)在USB2.0和eUSB2通信之间进行切换。虽然本文讨论的是USB2.0通信，单集成芯片可用于USB1.x通信。
单集成芯片可在任何设备中使用以便促进经由USB2.0和eUSB2的通信。这样的设备可包括台式计算机、膝上型计算机、平板计算机、手提计算机、PDA、蜂窝电话、网络家电、摄像机、智能手机、EGPRS移动电话、媒体播放器、导航设备、电子邮件设备、游戏控制台或者是以上任何数据处理设备或其他数据处理设备的组合。
在一些方面，可提高I/O功率效率和工艺可伸缩性。对于具有多端口配置的设备，eUSB2和USB2.0标准可同时在单个芯片上操作。在单集成芯片上同时实施eUSB2和USB2.0标准可允许在基于应用在两个标准之间进行选择时更大的灵活性。
本主题公开可结合2000年4月27日的“UniversalSerialBusSpecification,Revision2.0”和2014年8月1日的“EmbeddedUSB2(eUSB2)PhysicalLayerSupplementtotheUSBRevision2.0Specification”进行利用，通过引用将其全部内容并入于本文中。
在一些铸造厂和无晶圆厂公司的半导体工业环境中，由铸造厂开发、指定和提供设计师用来实施他们的设计的物理结构。铸造厂向许多无晶圆厂半导体公司提供制造服务，但是为了可获利地运营，应优化制造工艺以获得高收益。这样的优化通常要求限制可由特定的制造工艺生产的各种结构。与前述内容一致，铸造厂通常提供旨在涵盖广范围的电路应用的有限的晶体管结构组。
一个或多个实施方式可由一个或多个集成电路执行，诸如特定用途集成电路(ASICs)或现场可编程门阵列(FPGAs)。在一个或多个实施方式中，这样的集成电路执行储存在电路本身上的指令。术语“集成电路”或“半导体设备”可包括(但不限于)作为二进制代码的设计工具输出文件(包括集成电路或半导体设备的全部物理设计)、编码的数据文件(由代表集成电路或半导体设备的全部物理设计的代码编码)、封装集成电路或半导体设备、或者未封装的晶片。数据文件可包括集成电路或半导体设备的元件、那些元件的相互连接和那些元件的定时特性(包括这些元件的寄生效应)。
本文描述的示例性的块、元件、组件和方法可实施为电子硬件。各种示例性的块、元件、组件和方法大致是从它们的功能角度在上文中描述的。这样的功能是否实施为硬件取决于具体应用和施加在整个系统上的设计限制。本领域的技术人员可为每个具体的应用以不同的方式实施描述的功能。在不脱离本主题技术范围的情况下，可将各种组件和块不同地布置(例如按不同的顺序布置或者以不同的方式安置)。
谓语词“被配置为”和“可操作为”不表示任何具体的对主语的有形的或无形的修饰，而是旨在可替换地使用。在一个或多个实施方式中，接收器被配置为接收或处理操作或组件也意味着接收器可操作为接收和处理操作。
本领域的技术人员会理解本文描述的各种示例性的块、模块、元件、组件、方法和算法可被实施为电子硬件、计算机软件或这两者的组合。为了说明这种硬件和软件的互换性，各种示例性的块、模块、元件、组件、方法和算法大致是从它们的功能角度在上文中描述的。这样的功能实施为硬件还是软件取决于具体应用和施加在整个系统上的设计限制。本领域的技术人员可为每个具体的应用以不同的方式实施描述的功能。在不脱离本主题技术范围的情况下，可将各种组件和块不同地布置(例如按不同的顺序布置或者以不同的方式安置)。
正如在本说明书和本申请的任何一条权利要求所使用的，术语“放大器”、“收发器”、“发送器”、“接收器”和“电路”全部指电子或其他技术设备。这些术语不包括人或一群人。
正如本文中所使用的，在一系列项目前面出现的短语“至少其中一个”(并且以“和”或“或”来分离所述一系列项目中的任何一个项目)修饰的是列举的项目的整体，而不是列举项目里的各个成员(即各个项目)。短语“至少其中一个”不要求选择至少一个列出的每个项目，确切来说，该短语允许的意思包括这些项目中任何一项的至少一个和/或这些项目的任意组合中至少一个和/或每一个这些项目中的至少一个。例如，短语“A、B和C中的至少一个”或“A、B或C中的至少一个”各自指：只有A，只有B或只有C；A、B和C的任意组合；和/或每一个A、B和C中至少其中一个。
谓语词“被配置为”、“可操作为”和“被编程为”不表示任何具体的对主语的有形的或无形的修饰，而是旨在可替换地使用。在一个或多个实施方式中，处理器被配置为监控和控制操作或组件也意味着处理器被编程为监控和控制操作或者处理器可操作为监控和控制操作。同样地，处理器被配置为执行代码可理解为处理器被编程为执行代码或可操作为执行代码。
短语，诸如方面、所述方面、另一个方面、一些方面、一个或多个方面、实施方式、所述实施方式、另一个实施方式、一些实施方式、一个或多个实施方式、实施例、所述实施例、另一个实施例、一些实施例、一个或多个实施例、配置、所述配置、另一个配置、一些配置、一个或多个配置、本主题技术、本公开、本当前公开、这些短语的其他变体等，是出于方便，不表示涉及这样的一个(或多个)短语的公开对本主题技术是关键的或者这样的公开应用于本主题技术的所有配置。涉及这样的一个(或多个)短语的公开可应用于所有的配置，或者一个或多个配置。涉及这样的一个(或多个)短语的公开可提供一个或多个实例。短语诸如方面或一些方面可指一个或多个方面，反之亦然，这一点同样适用于前述的其他短语。
本文中使用的“示例性”一词意为“作为例子、实例或说明”。任何在本文中描述的作为“示例性的”或作为“例子”的实施方式不一定被理解为比其他实施方式优化或有利。此外，就在本说明或权利要求中使用的术语“包括”、“具有”等而言，当在权利要求中用作过渡词时，这样的术语旨在意为包括的，这与术语“包含”被阐释为“包含”阐释方式相似。
为本领域技术人员所知或后来将为本领域技术人员所知的贯穿本公开描述的各种方面的元件的所有结构和功能的等效物通过引用明确地并入本文中并且旨在包含在权利要求中。另外，本文公开的所有内容都不旨在贡献给公众，不管这样的公开内容是否明显地在权利要求中叙述。没有权利要求项根据美国法典第35章的112节第六段的条款理解，除非使用短语“为了”表达地叙述该要求项或者在方法权利要求中，使用短语“步骤是为了”来叙述。
提供前文的描述以便使本领域的技术人员能够实施本文描述的各种方面。对于这些方面的各种修改对于本领域的技术人员来说是易于明显的，并且本文定义的一般原则可应用于其他方面。因此，所述权利要求不旨在限于本文示出的方面，但是与和语言要求相一致的全部范围一致，其中，除非特别陈述，以单数引用的元件不旨在意为“一个或只有一个”而是“一个或多个”。除非特别陈述，否则术语“一些”指一个或多个。男性代词(例如他的)包括女性和中性(例如她的和它的)，反之亦然。标题和副标题(如果有的话)使用仅出于方便，不限制本主题公开。

Claims (10)

1.一种集成电路，包括：
通信模式确定电路，被配置为检测在第一数据线和第二数据线中的一者或两者的信号电平，所述通信模式确定电路被配置为确定所述第一数据线和所述第二数据线的通信模式是第一通用串行总线通信模式还是第二通用串行总线通信模式；
第一收发器电路，被配置为基于所确定的通信模式在第一多个模式中的一个模式下操作；以及
第二收发器电路，被配置为基于所确定的通信模式在第二多个模式中的一个模式下操作，其中，所述第二多个模式中的至少一个模式与比所述第一多个模式中的各个模式的最大信号电平高的最大信号电平相关联，
其中，所述第一通用串行总线通信模式的最大信号电平高于所述第二通用串行总线通信模式的最大信号电平。
2.根据权利要求1所述的集成电路，
其中，所述第一多个模式包括所述第一通用串行总线通信模式的第一速度模式和所述第二通用串行总线通信模式的第一速度模式，并且
其中，所述第二多个模式包括所述第一通用串行总线通信模式的第二速度模式和所述第一通用串行总线通信模式的第三速度模式。
3.根据权利要求2所述的集成电路，其中，所述第一多个模式进一步包括所述第二通用串行总线通信模式的第二速度模式和所述第二通用串行总线通信模式的第三速度模式。
4.根据权利要求1所述的集成电路，
其中，第一预定阈值电压小于所述第一通用串行总线通信模式的所述最大信号电平，
其中，所述第一预定阈值电压大于所述第二通用串行总线通信模式的所述最大信号电平，
其中，当检测到的信号电平大于所述第一预定阈值电压时，所述通信模式确定电路被配置为确定所述第一数据线和所述第二数据线的所述通信模式是所述第一通用串行总线通信模式，并且
其中，当检测到的信号电平小于所述第一预定阈值电压时，所述通信模式确定电路被配置为确定所述第一数据线和所述第二数据线的所述通信模式是所述第二通用串行总线通信模式。
5.根据权利要求1所述的集成电路，其中，所述第一收发器电路包括电压保护电路，所述电压保护电路被配置为保护在所述第一收发器电路中的电路以避免与所述第二收发器电路相关联的电压电平。
6.根据权利要求5所述的集成电路，其中，所述电压保护电路耦接至所述第一数据线和所述第二数据线。
7.根据权利要求5所述的集成电路，其中，所述第一收发器电路包括：
第一驱动器电路，与所述第一通用串行总线通信模式的第一速度模式和所述第二通用串行总线通信模式的第一速度模式相关联，以及
第二驱动器电路，与所述第二通用串行总线通信模式的第二速度模式和所述第二通用串行总线通信模式的第三速度模式相关联，
其中，所述电压保护电路耦接至所述第一驱动器电路和所述第二驱动器电路。
8.根据权利要求7所述的集成电路，其中，所述第一驱动器电路被配置为发送至少两个信号，所述第一收发器电路进一步包括：
第一晶体管，被配置为接收所述至少两个信号中的一个信号，以及
第二晶体管，被配置为接收所述至少两个信号中的一个信号，
其中，所述第一晶体管和所述第二晶体管耦接至所述电压保护电路。
9.一种集成电路，包括：
通信模式确定电路，被配置为检测在第一数据线和第二数据线中的一者或两者的信号电平，所述通信模式确定电路被配置为确定所述第一数据线和所述第二数据线的通信模式，其中，所述通信模式是第一通用串行总线通信模式或第二通用串行总线通信模式中的一个；
第一共享收发器电路，被配置为基于所确定的通信模式，在所述第一通用串行总线通信模式或所述第二通用串行总线通信模式的第一多个模式中的一个模式下操作；
第二共享收发器电路，被配置为基于所确定的通信模式，在所述第一通用串行总线通信模式的第二多个模式中的一个模式下操作，以及
电压保护电路，被配置为保护在所述第一共享收发器电路中的电路以避免与所述第二共享收发器电路相关联的电压电平，
其中，所述第一通用串行总线通信模式的最大信号电平大于所述第二通用串行总线通信模式的最大信号电平。
10.一种集成电路，包括：
第一数据线；
第二数据线；
通信模式确定电路，被配置为检测在所述第一数据线和所述第二数据线中的一者或两者的信号电平，所述通信模式确定电路被配置为确定所述第一数据线和所述第二数据线的通信模式是第一通用串行总线通信模式还是第二通用串行总线通信模式；
第一共享收发器电路，被配置为基于所确定的通信模式，在所述第一通用串行总线通信模式的第一速度模式或所述第二通用串行总线通信模式的第一速度模式中的一个模式下操作；
第二共享收发器电路，被配置为基于所确定的通信模式，在所述第一通用串行总线通信模式的第二速度模式或所述第一通用串行总线通信模式的第三速度模式中的一个模式下操作，以及
第三共享收发器电路，被配置为基于所确定的通信模式，在所述第二通用串行总线通信模式的第二速度模式或所述第二通用串行总线通信模式的第三速度模式中的一个模式下操作，
其中，所述第一通用串行总线通信模式的最大信号电平大于所述第二通用串行总线通信模式的最大信号电平。
CN201510895707.8A 2014-12-09 2015-12-08 集成电路 Active CN105701046B (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201462089749P 2014-12-09 2014-12-09
US62/089,749 2014-12-09
US14/590,780 2015-01-06
US14/590,780 US9727514B2 (en) 2014-12-09 2015-01-06 Integrated circuits with universal serial bus 2.0 and embedded universal serial bus 2 connectivity

Publications (2)

Publication Number Publication Date
CN105701046A true CN105701046A (zh) 2016-06-22
CN105701046B CN105701046B (zh) 2018-10-19

Family

ID=55974304

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510895707.8A Active CN105701046B (zh) 2014-12-09 2015-12-08 集成电路

Country Status (4)

Country Link
US (1) US9727514B2 (zh)
CN (1) CN105701046B (zh)
DE (2) DE102015017123B4 (zh)
HK (1) HK1219791A1 (zh)

Families Citing this family (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9836420B2 (en) 2014-12-09 2017-12-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Integrated systems with universal serial Bus 2.0 and embedded universal serial Bus 2 connectivity
US10014957B2 (en) * 2015-03-13 2018-07-03 Texas Instruments Incorporation High speed isolated and optical USB
MY191604A (en) * 2015-12-25 2022-07-01 Intel Corp State detection mechanism
US10339093B2 (en) * 2016-03-29 2019-07-02 Intel Corporation USB interface using repeaters with guest protocol support
US10057090B2 (en) * 2016-09-26 2018-08-21 Qualcomm Incorporated Apparatus and method for transmitting data signal based on various transmission modes
KR102652805B1 (ko) * 2018-03-12 2024-04-01 에스케이하이닉스 주식회사 파워 게이팅 회로 및 그 제어 시스템
US10657089B2 (en) 2018-07-30 2020-05-19 Texas Instruments Incorporated Embedded universal serial bus 2 repeater
US11386036B2 (en) 2018-08-06 2022-07-12 Texas Instruments Incorporated Embedded universal serial bus 2 repeater
US10762016B2 (en) 2018-08-30 2020-09-01 Texas Instruments Incorporated Embedded universal serial bus 2 repeater
US11281284B2 (en) 2019-02-13 2022-03-22 Texas Instruments Incorporated Power consumption reduction in USB 2.0 redriver and in eUSB2 repeater
US11133841B2 (en) * 2019-03-29 2021-09-28 Texas Instruments Incorporated Data transmission via power line
US11588517B2 (en) * 2021-01-25 2023-02-21 Diodes Incorporated Signal correction for serial interfaces
EP4318252A4 (en) * 2021-09-29 2024-08-07 Samsung Electronics Co Ltd ELECTRONIC DEVICE FOR COMMUNICATION WITH AN EXTERNAL DEVICE VIA A USB INTERFACE AND OPERATING METHOD THEREFOR

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1462014A (zh) * 2002-05-03 2003-12-17 三星电子株式会社 具有多种通信模式的集成电路装置及其操作方法
CN1633645A (zh) * 2001-04-30 2005-06-29 诺基亚有限公司 电子设备的通信接口
US20090307380A1 (en) * 2008-06-10 2009-12-10 Lee Uee Song Communication device, a method of processing signal in the communication device and a system having the communication device
US20100082846A1 (en) * 2008-10-01 2010-04-01 Kyung Hwan Kim Usb device and method for connecting the usb device with usb host
US20140006674A1 (en) * 2012-06-30 2014-01-02 Kok Hong Chan Universal serial bus repeater

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW200513865A (en) 2004-09-17 2005-04-16 Via Tech Inc USB control circuit with function of switching between host mode and controlled mode and its operating method
US7734841B2 (en) 2006-06-30 2010-06-08 Palm, Inc. System and method for providing serial bus connectivity
TWI334545B (en) 2007-02-12 2010-12-11 Via Tech Inc A usb device and a mode detecting method thereof
US20090037622A1 (en) 2007-08-02 2009-02-05 Broadcom Corporation Method and system for changing operation modes of an interface device
US8095698B2 (en) 2008-08-19 2012-01-10 Total Phase, Inc. Circuits and methods for reliable automatic USB speed detection
US8886849B2 (en) 2012-05-11 2014-11-11 Apple Inc. Multi-mode adapter
US8880752B2 (en) 2011-12-15 2014-11-04 Motorola Mobility Llc Customizing and/or multiplexing universal serial bus pins
US9239810B2 (en) 2012-06-30 2016-01-19 Intel Corporation Low power universal serial bus
US8683091B2 (en) 2012-06-30 2014-03-25 Intel Corporation Device disconnect detection
US8683097B2 (en) * 2012-06-30 2014-03-25 Intel Corporation Device connect detection
US20140149609A1 (en) * 2012-11-29 2014-05-29 Kok Hong Chan Detecting device disconnect in a repeater
US9418033B2 (en) 2013-07-23 2016-08-16 Qualcomm Incorporated Using USB signaling to trigger a device to enter a mode of operation
US9836420B2 (en) 2014-12-09 2017-12-05 Avago Technologies General Ip (Singapore) Pte. Ltd. Integrated systems with universal serial Bus 2.0 and embedded universal serial Bus 2 connectivity
US9625980B2 (en) 2014-12-16 2017-04-18 Nxp Usa, Inc. Low power configuration for USB (Universal Serial Bus) devices

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1633645A (zh) * 2001-04-30 2005-06-29 诺基亚有限公司 电子设备的通信接口
CN1462014A (zh) * 2002-05-03 2003-12-17 三星电子株式会社 具有多种通信模式的集成电路装置及其操作方法
US20090307380A1 (en) * 2008-06-10 2009-12-10 Lee Uee Song Communication device, a method of processing signal in the communication device and a system having the communication device
US20100082846A1 (en) * 2008-10-01 2010-04-01 Kyung Hwan Kim Usb device and method for connecting the usb device with usb host
US20140006674A1 (en) * 2012-06-30 2014-01-02 Kok Hong Chan Universal serial bus repeater

Also Published As

Publication number Publication date
DE102015017123B4 (de) 2023-02-02
DE102015015135A1 (de) 2016-06-09
CN105701046B (zh) 2018-10-19
DE102015015135B4 (de) 2023-09-07
HK1219791A1 (zh) 2017-04-13
US9727514B2 (en) 2017-08-08
DE102015017123A1 (de) 2016-09-29
US20160162430A1 (en) 2016-06-09

Similar Documents

Publication Publication Date Title
CN105701046A (zh) 集成电路
US10148084B2 (en) Overvoltage protection circuit for USB interface
US10078616B2 (en) System, USB Type-C connector and method to transmit encoded data
US9836420B2 (en) Integrated systems with universal serial Bus 2.0 and embedded universal serial Bus 2 connectivity
US11416054B2 (en) USB type-C signal interface circuit
KR101845095B1 (ko) 차동 송신기 및 수신기의 파워 세이브 모드로의 효율적 진입 및 복원
TWI429158B (zh) 負電壓保護之電子系統、資料通信系統與方法
JP5722043B2 (ja) Ｕｓｂブリッジ
CN104052030B (zh) 过电压保护电路
JP6321286B2 (ja) バックパワー保護装置
CN111130516B (zh) 具有减少漏电流的高电压保护的开关电路
US11791863B2 (en) Data transmission via power line
US20200295760A1 (en) Interface Circuit
CN105390761A (zh) 半导体装置、电池监视系统以及半导体装置的起动方法
CN103051325B (zh) 可防止反灌电的上拉电阻电路
US10090838B2 (en) Over voltage tolerant circuit
KR20190002680A (ko) 전압 발생 장치 및 반도체 칩
CN109144925B (zh) 通用串行总线电路
EP2464009B1 (en) Differential signal termination circuit
CN115902340A (zh) 差分信号检测电路
CN202649858U (zh) 过压容限电平检测电路及系统
CN104467799B (zh) 输入输出电路装置
CN115039087A (zh) 数据总线信号调节器及电平移位器
JP2006067004A (ja) 出力回路
CN116455211A (zh) 电压转换电路以及电子设备

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
TA01 Transfer of patent application right
TA01 Transfer of patent application right

Effective date of registration: 20170316

Address after: Singapore Singapore

Applicant after: Avago Technologies Fiber IP Singapore Pte. Ltd.

Address before: American California

Applicant before: Zyray Wireless Inc.

REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1219791

Country of ref document: HK

GR01 Patent grant
GR01 Patent grant
TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20181019

Address after: Singapore Singapore

Patentee after: Annwa high tech Limited by Share Ltd

Address before: Singapore Singapore

Patentee before: Avago Technologies Fiber IP Singapore Pte. Ltd.

REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1219791

Country of ref document: HK