CN106067811A - 一种应用于亚速率时钟数据恢复电路的Bang‑Bang鉴相器 - Google Patents

一种应用于亚速率时钟数据恢复电路的Bang‑Bang鉴相器 Download PDF

Info

Publication number
CN106067811A
CN106067811A CN201610412363.5A CN201610412363A CN106067811A CN 106067811 A CN106067811 A CN 106067811A CN 201610412363 A CN201610412363 A CN 201610412363A CN 106067811 A CN106067811 A CN 106067811A
Authority
CN
China
Prior art keywords
data
bang
clock
edge
signal
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201610412363.5A
Other languages
English (en)
Other versions
CN106067811B (zh
Inventor
黄森
林福江
周煜凯
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Institute of Advanced Technology University of Science and Technology of China
Original Assignee
Institute of Advanced Technology University of Science and Technology of China
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Institute of Advanced Technology University of Science and Technology of China filed Critical Institute of Advanced Technology University of Science and Technology of China
Priority to CN201610412363.5A priority Critical patent/CN106067811B/zh
Publication of CN106067811A publication Critical patent/CN106067811A/zh
Application granted granted Critical
Publication of CN106067811B publication Critical patent/CN106067811B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector

Landscapes

  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

本发明公开了一种应用于亚速率时钟数据恢复电路的Bang‑Bang鉴相器，包括：多个数据采样器、一个边沿采样器、多个数据同步器、一个边沿同步器和两个异或门。本发明中，通过设置两个异或门，两个异或门接收重定时后的边沿信号和数据信号后，分别生成包含采样时钟和输入数据之间相位差信息的超前电压信号和滞后电压信号。本发明有效减少了1/N速率Bang‑Bang鉴相器采样所需的多相时钟数目，从而改善了整个时钟数据恢复电路的抖动性能，并降低了时钟恢复环路里Bang‑Bang鉴相器和压控振荡器等模块的工作频率。

Description

一种应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器
技术领域
本发明涉及高速串行通信和高速模拟集成电路技术领域，尤其涉及一种应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器。
背景技术
Bang-Bang鉴相器(BBPD)作为时钟数据恢复电路(CDR)里的重要组成模块，被广泛应用在各种高速串行通信中，比如在同步光纤网(SONET)、无源光网络(PON)和万兆以太网(10GbE)等高速串行通信系统的接收机端。Bang-Bang鉴相器的主要作用就是从输入数据和采样时钟信号中检测出两者之间的相位差信息，并重定时恢复出数据信号，但是随着数据传输速率的不断上升(已达到10Gbps甚至更高)，接收端很难设计出产生如此高频信号的高性能压控振荡器(VCO)，并同时满足苛刻的时钟抖动性能要求。
为了降低Bang-Bang鉴相器和压控振荡器的工作频率，进而降低所需要的多相时钟频率，1/N速率时钟数据恢复电路的结构被广泛使用。传统1/4速率Bang-Bang鉴相器结构，如图1所示，该结构避免了片上时钟可达到的最高频率限制；然而，该结构的时钟数据恢复电路需要提供8个采样器、8个同步器和9路时钟信号去采样和同步输入数据/边沿信号，还需要额外的多数表决器电路，这无疑增加了额外的面积和功耗以及设计复杂度，更重要的是，过多数目的多相采样时钟之间很容易引起相位偏差，进而影响整个1/4速率结构时钟数据恢复电路的抖动性能。
发明内容
基于背景技术存在的技术问题，本发明提出了一种应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器。
本发明提出的一种应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器，包括：多个数据采样器、一个边沿采样器、多个数据同步器、一个边沿同步器和两个异或门；
多个数据同步器与多个数据采样器一一对应，且各数据同步器的输入端连接数据采样器的输出端；边沿同步器的输入端连接边沿采样器的输出端；其中一个异或门的输入端连接边沿同步器的输出端和一个数据同步器的输出端，另一个异或门的输入端连接边沿同步器的输出端和另一个数据同步器的输出端；
各数据采样器通过接入的数据采样时钟对输入数据进行采样，边沿采样器通过接入的边沿采样时钟对输入数据进行采样；各数据同步器在同步时钟的作用下对从对应的数据采样器获取的采样后的数据信号进行重定时并作为1/N速率恢复数据信号输出，N为数据同步器的数量；边沿同步器在同步时钟作用下重定时采样后的边沿信号；
两个异或门接收重定时后的边沿信号和数据信号后，分别生成包含采样时钟和输入数据之间相位差信息的超前电压信号和滞后电压信号。
优选地，多个数据采样器输入的数据时钟信号的相位成等差数列。
优选地，N为偶数。
优选地，N＝4。
优选地，N个数据同步器输出的N路1/N速率恢复数据信号相并行。
优选地，与两个异或门连接的两个数据同步器输出的数据信号均与边沿同步器输出的边沿信号相位相邻。
优选地，两个异或门获取的数据信号对应的两个数据采样时钟为多个数据采样时钟中相位居中的两个。
优选地，多个数据时钟信号、边沿时钟信号和同步时钟的相位均相异。
本发明提出的一种应用于1/N速率时钟数据恢复电路的紧凑型Bang-Bang鉴相器，增加了一个边沿采样器和一个边沿同步器，边沿采样器通过接入的边沿采样时钟对输入数据进行采样，边沿同步器在同步时钟作用下重定时采样后的边沿信号。本发明中，通过设置两个异或门，两个异或门接收重定时后的边沿信号和数据信号后，分别生成包含采样时钟和输入数据之间相位差信息的超前电压信号和滞后电压信号。
相比传统1/N速率Bang-Bang鉴相器，本发明提出的应用于1/N速率时钟数据恢复电路的紧凑型Bang-Bang鉴相器，不仅减轻了电路整体面积和功耗负担，而且有效减少了1/N速率Bang-Bang鉴相器采样所需的多相时钟数目，从而改善了整个时钟数据恢复电路的抖动性能，并降低了时钟恢复环路里Bang-Bang鉴相器和压控振荡器等模块的工作频率。
附图说明
图1为传统1/4速率Bang-Bang鉴相器的结构示意图；
图2为为本发明提出的一种应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器结构示意图。
具体实施方式
本发明提供的一种应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器，包括：N个数据采样器、一个边沿采样器、N个数据同步器、一个边沿同步器和两个异或门。N为偶数。
N个数据同步器与N个数据采样器一一对应，且各数据同步器的输入端连接数据采样器的输出端，各数据采样器通过接入的数据采样时钟对输入数据进行采样，各数据同步器在同步时钟的作用下对从对应的数据采样器获取的采样后的数据信号进行重定时并作为1/N速率恢复数据信号输出，且N个数据同步器输出的N路1/N速率恢复数据信号相并行。
边沿同步器的输入端连接边沿采样器的输出端，边沿采样器通过接入的边沿采样时钟对输入数据进行采样，边沿同步器在同步时钟作用下重定时采样后的边沿信号。
两个异或门，其中一个异或门的输入端连接边沿同步器的输出端和一个数据同步器的输出端，另一个异或门的输入端连接边沿同步器的输出端和另一个数据同步器的输出端。两个异或门接收重定时后的边沿信号和数据信号后，分别生成包含采样时钟和输入数据之间相位差信息的超前电压信号和滞后电压信号。
本实施方式中，N个数据采样器输入的数据时钟信号的相位成等差数列，且多个数据时钟信号、边沿时钟信号和同步时钟的相位均相异。
本实施方式中，与两个异或门连接的两个数据同步器输出的数据信号均与边沿同步器输出的边沿信号相位相邻。且两个异或门获取的数据信号对应的两个数据采样时钟为多个数据采样时钟中相位居中的两个。即，本实施方式中，两个异或门获得的时钟信号分别为第N/2个数据采样器和第二(N+1)/2个数据采样器输出的数据信号。
下面，通过具体实施例对本发明的技术方案进行详细说明。
实施例2
参照图2，本实施例出的一种应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器具体为应用于1/4速率时钟数据恢复电路的Bang-Bang鉴相器，即N＝4。
本实施例中采用的四个数据采样器分别为采样器1、采样器2、采样器3和采样器4，采用的四个数据同步器分别为同步器1、同步器2、同步器3和同步器4，边沿采样器在图2中标注为采样器0，边沿同步器在图2中标注为同步器0，两个异或门分别为异或门1和异或门2。
采样器1、采样器2、采样器3和采样器4分别在相位为0、90、180和270的数据采样时钟CLK0、CLK90、CLK180和CLK270作用下对输入数据Data进行采样，采样器0在相位为135的边沿采样时钟CLK135作用下对输入数据Data进行采样。同步器1、同步器2、同步器3和同步器4在同步时钟CLK315作用下分别对采样器1、采样器2、采样器3和采样器4采样后的数据信号进行重定时然后输出4路相并行的1/4速率恢复数据信号D0、D1、D2和D3。同步器0在同步时钟CLK315作用下对采样器0采样后的边沿信号进行重定时然后输出同步后的边沿信号E0。
本实施方式中，同步时钟CLK316的相位为315。
异或门1获取边沿同步器即同步器0输出的同步后的边沿信号E0以及作为数据同步器的同步器2输出的1/4速率恢复数据信号D1，然后生成包含采样时钟和输入数据之间相位差信息的超前电压信号Up。
异或门2获取边沿同步器即同步器0输出的同步后的边沿信号E0以及作为数据同步器的同步器3输出的1/4速率恢复数据信号D2，然后生成包含采样时钟和输入数据之间相位差信息的滞后电压信号Dn。
本实施例中输入数据Data为10.3Gbps的伪随机序列，5路采样时钟CLK0、CLK90、CLK135、CLK180和CLK270以及同步时钟CLK315的频率为2.575GHz，仿真时长为10us。基于上述数据进行实验，整体时钟数据恢复电路环路在约2.3us左右锁定，1/4速率恢复数据信号D0、D1、D2和D3的数据率为2.575Gbps。
可见，本实施例提供的应用于1/4速率时钟数据恢复电路的Bang-Bang鉴相器，降低了时钟恢复环路里Bang-Bang鉴相器和压控振荡器等模块的工作频率；相比传统1/N速率Bang-Bang鉴相器，不仅减轻了电路整体面积和功耗负担，而且有效减少了1/N速率Bang-Bang鉴相器采样所需的多相时钟数目，从而改善了整个时钟数据恢复电路的抖动性能。
以上所述，仅为本发明较佳的具体实施方式，但本发明的保护范围并不局限于此，任何熟悉本技术领域的技术人员在本发明揭露的技术范围内，根据本发明的技术方案及其发明构思加以等同替换或改变，都应涵盖在本发明的保护范围之内。

Claims (8)

1.一种应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器，其特征在于，包括：多个数据采样器、一个边沿采样器、多个数据同步器、一个边沿同步器和两个异或门；
多个数据同步器与多个数据采样器一一对应，且各数据同步器的输入端连接数据采样器的输出端；边沿同步器的输入端连接边沿采样器的输出端；其中一个异或门的输入端连接边沿同步器的输出端和一个数据同步器的输出端，另一个异或门的输入端连接边沿同步器的输出端和另一个数据同步器的输出端；
各数据采样器通过接入的数据采样时钟对输入数据进行采样，边沿采样器通过接入的边沿采样时钟对输入数据进行采样；各数据同步器在同步时钟的作用下对从对应的数据采样器获取的采样后的数据信号进行重定时并作为1/N速率恢复数据信号输出，N为数据同步器的数量；边沿同步器在同步时钟作用下重定时采样后的边沿信号；
两个异或门接收重定时后的边沿信号和数据信号后，分别生成包含采样时钟和输入数据之间相位差信息的超前电压信号和滞后电压信号。
2.如权利要求1所述的应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器，其特征在于，多个数据采样器输入的数据时钟信号的相位成等差数列。
3.如权利要求1所述的应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器，其特征在于，N为偶数。
4.如权利要求3所述的应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器，其特征在于，N＝4。
5.如权利要求1所述的应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器，其特征在于，N个数据同步器输出的N路1/N速率恢复数据信号相并行。
6.如权利要求1所述的应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器，其特征在于，与两个异或门连接的两个数据同步器输出的数据信号均与边沿同步器输出的边沿信号相位相邻。
7.如权利要求6所述的应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器，其特征在于，两个异或门获取的数据信号对应的两个数据采样时钟为多个数据采样时钟中相位居中的两个。
8.如权利要求1所述的应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器，其特征在于，多个数据时钟信号、边沿时钟信号和同步时钟的相位均相异。
CN201610412363.5A 2016-06-06 2016-06-06 一种应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器 Active CN106067811B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610412363.5A CN106067811B (zh) 2016-06-06 2016-06-06 一种应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610412363.5A CN106067811B (zh) 2016-06-06 2016-06-06 一种应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器

Publications (2)

Publication Number Publication Date
CN106067811A true CN106067811A (zh) 2016-11-02
CN106067811B CN106067811B (zh) 2019-05-07

Family

ID=57421288

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610412363.5A Active CN106067811B (zh) 2016-06-06 2016-06-06 一种应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器

Country Status (1)

Country Link
CN (1) CN106067811B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109787615A (zh) * 2018-12-29 2019-05-21 光梓信息科技（上海）有限公司 鉴频器、pam4时钟数据频率锁定方法、恢复方法及电路
US11398826B1 (en) * 2021-09-19 2022-07-26 Hcl Technologies Limited Half rate bang-bang phase detector
KR102559058B1 (ko) * 2022-07-11 2023-07-24 인하대학교 산학협력단 주파수 습득 범위 제한이 없는 저전력 쿼터 레이트 단일 루프 cdr

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1909423A (zh) * 2006-07-10 2007-02-07 东南大学 应用于时钟数据恢复电路的数据鉴别电路及其数据鉴别方法
US7482841B1 (en) * 2007-03-29 2009-01-27 Altera Corporation Differential bang-bang phase detector (BBPD) with latency reduction
CN102801414A (zh) * 2012-08-23 2012-11-28 电子科技大学 用于半速率时钟数据恢复电路的bang-bang鉴相器

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1909423A (zh) * 2006-07-10 2007-02-07 东南大学 应用于时钟数据恢复电路的数据鉴别电路及其数据鉴别方法
US7482841B1 (en) * 2007-03-29 2009-01-27 Altera Corporation Differential bang-bang phase detector (BBPD) with latency reduction
CN102801414A (zh) * 2012-08-23 2012-11-28 电子科技大学 用于半速率时钟数据恢复电路的bang-bang鉴相器

Non-Patent Citations (2)

* Cited by examiner, † Cited by third party
Title
DAE-HYUN KWON 等: "A Clock and Data Recovery Circuit With Programmable Multi-Level Phase Detector Characteristics and a Built-in Jitter Monitor", 《IEEE TRANSACTIONS ON CIRCUITS AND SYSTEMS—I: REGULAR PAPERS》 *
GUANGHUA SHU 等: "A Reference-Less Clock and Data Recovery Circuit Using Phase-Rotating Phase-Locked Loop", 《IEEE JOURNAL OF SOLID-STATE CIRCUITS》 *

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109787615A (zh) * 2018-12-29 2019-05-21 光梓信息科技（上海）有限公司 鉴频器、pam4时钟数据频率锁定方法、恢复方法及电路
CN109787615B (zh) * 2018-12-29 2023-04-14 光梓信息科技（上海）有限公司 鉴频器、pam4时钟数据频率锁定方法、恢复方法及电路
US11398826B1 (en) * 2021-09-19 2022-07-26 Hcl Technologies Limited Half rate bang-bang phase detector
KR102559058B1 (ko) * 2022-07-11 2023-07-24 인하대학교 산학협력단 주파수 습득 범위 제한이 없는 저전력 쿼터 레이트 단일 루프 cdr

Also Published As

Publication number Publication date
CN106067811B (zh) 2019-05-07

Similar Documents

Publication Publication Date Title
US4821296A (en) Digital phase aligner with outrigger sampling
CN105703767B (zh) 一种高能效低抖动的单环路时钟数据恢复电路
CN1747376B (zh) 同步装置和半导体装置
JPH03151737A (ja) 位相同期回路
US4835768A (en) High speed digital signal framer-demultiplexer
US5864250A (en) Non-servo clock and data recovery circuit and method
KR920003831B1 (ko) 안정된 데이타 전송 방법 및 장치
US6188286B1 (en) Method and system for synchronizing multiple subsystems using one voltage-controlled oscillator
CN106301378B (zh) 一种高速dac同步方法及电路
Hafez et al. A 32-to-48Gb/s serializing transmitter using multiphase sampling in 65nm CMOS
CN101951313A (zh) 一种基于fpga的sfi4.1装置
CN111565046A (zh) 基于jesd204b的多板同步采集电路与方法
CN106067811B (zh) 一种应用于亚速率时钟数据恢复电路的Bang-Bang鉴相器
US5101203A (en) Digital data regeneration and deserialization circuits
CN111262578B (zh) 针对高速ad/da芯片的多芯片同步电路、系统及方法
KR101706196B1 (ko) 위상 동기 성능을 개선한 뱅뱅 위상 검출기
US7209848B2 (en) Pulse stretching architecture for phase alignment for high speed data acquisition
US8718215B2 (en) Method and apparatus for deskewing data transmissions
JP2023171864A (ja) マルチチップモジュール上の物理レイヤインタフェースに対するデスキュー方法
JP5610540B2 (ja) シリアル通信用インターフェース回路及びパラレルシリアル変換回路
US7206323B1 (en) Interfacing 622.08 MHz line interface to a 77.76 MHz SONET framer
CN102064826B (zh) 一种全数字时钟产生电路及全数字时钟产生方法
Xie et al. Application of Synchronous Acquisition Technology Based on JESD204B Protocol in Phased Array Radar
CN114614823B (zh) 一种芯片时钟同步方法、数据采集卡及数据采集系统
CN118068063B (zh) 示波器

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant