JP5503671B2 - 差動増幅回路 - Google Patents
差動増幅回路 Download PDFInfo
- Publication number
- JP5503671B2 JP5503671B2 JP2012016887A JP2012016887A JP5503671B2 JP 5503671 B2 JP5503671 B2 JP 5503671B2 JP 2012016887 A JP2012016887 A JP 2012016887A JP 2012016887 A JP2012016887 A JP 2012016887A JP 5503671 B2 JP5503671 B2 JP 5503671B2
- Authority
- JP
- Japan
- Prior art keywords
- current
- circuit
- voltage
- mos transistor
- monitor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F1/00—Details of amplifiers with only discharge tubes, only semiconductor devices or only unspecified devices as amplifying elements
- H03F1/02—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation
- H03F1/0205—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers
- H03F1/0261—Modifications of amplifiers to raise the efficiency, e.g. gliding Class A stages, use of an auxiliary oscillation in transistor amplifiers with control of the polarisation voltage or current, e.g. gliding Class A
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/30—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor
- H03F3/3001—Single-ended push-pull [SEPP] amplifiers; Phase-splitters therefor with field-effect transistors
- H03F3/3022—CMOS common source output SEPP amplifiers
- H03F3/3028—CMOS common source output SEPP amplifiers with symmetrical driving of the end stage
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
- H03F3/45—Differential amplifiers
- H03F3/45071—Differential amplifiers with semiconductor devices only
- H03F3/45076—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier
- H03F3/45179—Differential amplifiers with semiconductor devices only characterised by the way of implementation of the active amplifying circuit in the differential amplifier using MOSFET transistors as the active amplifying circuit
- H03F3/45183—Long tailed pairs
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/30—Indexing scheme relating to single-ended push-pull [SEPP]; Phase-splitters therefor
- H03F2203/30021—A capacitor being coupled in a feedback circuit of a SEPP amplifier
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45244—Indexing scheme relating to differential amplifiers the differential amplifier contains one or more explicit bias circuits, e.g. to bias the tail current sources, to bias the load transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45454—Indexing scheme relating to differential amplifiers the CSC comprising biasing means controlled by the input signal
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03F—AMPLIFIERS
- H03F2203/00—Indexing scheme relating to amplifiers with only discharge tubes or only semiconductor devices as amplifying elements covered by H03F3/00
- H03F2203/45—Indexing scheme relating to differential amplifiers
- H03F2203/45626—Indexing scheme relating to differential amplifiers the LC comprising biasing means controlled by the input signal
Description
上記差動対回路に入力される差動入力電圧に対応して上記差動対回路に流れる2つの電流を検出し、上記差動入力電圧の差電圧に対して上記2つの電流のうちの最小の電流をモニタ電流として検出する電流モニタ回路と、
上記モニタ電流を、上記バイアス電流源回路から供給される定バイアス電流と比較し、比較結果に対応する電圧信号を出力する電流比較回路と、
上記比較結果に対応する電圧信号に基づいて、上記差動対回路に流れる電流を増幅して制御する電流増幅回路と
を含むバイアス電流発生回路を備え、
上記バイアス電流発生回路は、上記モニタ電流が小さくなるにつれて上記差動対回路に流れるバイアス電流が大きくなるように負帰還適応制御することを特徴とする。
上記PチャンネルMOSトランジスタと上記NチャンネルMOSトランジスタとのうち、一方のMOSトランジスタに固定バイアス電圧が印加されかつ他方のMOSトランジスタに上記モニタ電流に対応する電圧が印加され、
上記電流比較回路は、上記PチャンネルMOSトランジスタと上記NチャンネルMOSトランジスタの接続点の電圧により上記比較結果に対応する電圧を発生することを特徴とする。
上記第1のMOSトランジスタに上記差動対回路の2つの電流のうちの一方の電流に対応する電圧が印加され、上記第2のMOSトランジスタに上記差動対回路の2つの電流のうちの他方の電流に対応する電圧が印加され、
上記電流モニタ回路は、上記第1及び第2のMOSトランジスタに流れる電流をモニタ電流として検出することを特徴とする。
上記第3のMOSトランジスタに上記差動対回路の2つの電流のうちの他方の電流に対応する電圧が印加され、上記第4のMOSトランジスタに上記差動対回路の2つの電流のうちの一方の電流に対応する電圧が印加され、
上記電流モニタ回路は、上記第1及び第2のMOSトランジスタ並びに上記第3及び第4のMOSトランジスタに流れる電流をモニタ電流として検出することを特徴とする。
所定のバイアス電圧の第1の電流源に接続されかつ互いに並列接続された第1及び第2のMOSトランジスタと、
上記第1の電流源と、上記バイアス電圧の半分の電圧の第2の電流源との間に接続された第3のMOSトランジスタとを備え、
上記第1のMOSトランジスタに上記差動対回路の2つの電流のうちの一方の電流に対応する電圧が印加され、上記第2のMOSトランジスタに上記差動対回路の2つの電流のうちの他方の電流に対応する電圧が印加され、
上記電流モニタ回路は、上記第3のMOSトランジスタに印加される電圧に対応する電流をモニタ電流として検出することを特徴とする。
(a)例えばサブスレッショルド領域で動作し、例えばナノアンペアオーダーの微小電流のバイアス電流IBIASの電流源31及び例えばナノアンペアオーダーの微小電流のバイアス電流IBIAS2の電流源32を含むナノアンペアバイアス電流源回路2と、
(b)入力端子21,22及び出力端子23と、MOSトランジスタMP2〜MP7,MN2〜MN6とを備えて構成された1段構成のオペアンプ1と、
(c)MOSトランジスタMP8,MP9,MN7,MN8,MN2を備えて構成された適応バイアス電流発生回路10とを備えて構成される。
(2)入力電圧:VIN+≠VIN−のとき:入力電圧VIN+,VIN−が変化すると差動対の一方のパスにテイル電流ITAILのほとんどが流れ、もう一方のパスには微小な電流が流れる。適応バイアス電流発生回路10では最小電流に依存した対応する電流を出力するためモニタ電流IMNTには微小な電流が流れる。一方、MOSトランジスタMN2はバイアス電流IBIASを流すため、接続点41の電位VMが低下し、すなわちMOSトランジスタMP5のゲート電圧が下がることで適応バイアス電流IADPは大電流となる。
(a)バイアス電流源回路2aは、バイアス電流源回路2に比較して、電流源32及びMOSトランジスタMN1のみで構成したこと、
(b)オペアンプ1aは、オペアンプ1に比較して、MOSトランジスタMP2を省略したことを特徴としている。
まとめ
1A…メインオペアンプ、
1B…サブオペアンプ、
2…バイアス電流源回路、
3,3a,3b,3c…電流モニタ回路、
4…電流比較回路、
5…電流増幅回路、
10…適応バイアス電流発生回路、
21,22…入力端子、
23…出力端子、
31〜34…電流源、
41〜43…接続点、
CC1,CC2,CC3,CL…位相補償容量、
IADP…適応電流、
IBIAS…バイアス電流、
IMNT…モニタ電流、
ITAIL…テイル電流、
MP1〜MP9,MP3a〜MP8a,MPM1〜MPM3…PチャンネルMOSFET、
MN1〜MN10,MN3a〜MN8a,MNM1…NチャンネルMOSFET、
VIN+,VIN−…入力電圧、
VOUT…出力電圧。
Claims (6)
- 差動入力電圧を入力する差動対回路を含み、バイアス電流源回路から供給される定バイアス電流に基づいて動作する差動演算増幅器を備えた差動増幅回路において、
上記差動対回路に入力される差動入力電圧に対応して上記差動対回路に流れる2つの電流を検出し、上記差動入力電圧の差電圧に対して上記2つの電流のうちの最小の電流をモニタ電流として検出する電流モニタ回路と、
上記モニタ電流を、上記バイアス電流源回路から供給される定バイアス電流と比較し、比較結果に対応する電圧信号を出力する電流比較回路と、
上記比較結果に対応する電圧信号に基づいて、上記差動対回路に流れる電流を増幅して制御する電流増幅回路と
を含むバイアス電流発生回路を備え、
上記バイアス電流発生回路は、上記モニタ電流が小さくなるにつれて上記差動対回路に流れるバイアス電流が大きくなるように負帰還適応制御することを特徴とする差動増幅回路。 - 上記電流比較回路は、互いに直列接続されたPチャンネルMOSトランジスタ及びNチャンネルMOSトランジスタを備え、
上記PチャンネルMOSトランジスタと上記NチャンネルMOSトランジスタとのうち、一方のMOSトランジスタに固定バイアス電圧が印加されかつ他方のMOSトランジスタに上記モニタ電流に対応する電圧が印加され、
上記電流比較回路は、上記PチャンネルMOSトランジスタと上記NチャンネルMOSトランジスタの接続点の電圧により上記比較結果に対応する電圧を発生することを特徴とする請求項1記載の差動増幅回路。 - 上記電流モニタ回路は、互いに直列接続された第1及び第2のMOSトランジスタを備え、
上記第1のMOSトランジスタに上記差動対回路の2つの電流のうちの一方の電流に対応する電圧が印加され、上記第2のMOSトランジスタに上記差動対回路の2つの電流のうちの他方の電流に対応する電圧が印加され、
上記電流モニタ回路は、上記第1及び第2のMOSトランジスタに流れる電流をモニタ電流として検出することを特徴とする請求項1又は2記載の差動増幅回路。 - 上記電流モニタ回路はさらに、上記互いに直列接続された第1及び第2のMOSトランジスタの回路に対して並列に接続されかつ互いに直列接続された第3及び第4のMOSトランジスタをさらに備え、
上記第3のMOSトランジスタに上記差動対回路の2つの電流のうちの他方の電流に対応する電圧が印加され、上記第4のMOSトランジスタに上記差動対回路の2つの電流のうちの一方の電流に対応する電圧が印加され、
上記電流モニタ回路は、上記第1及び第2のMOSトランジスタ並びに上記第3及び第4のMOSトランジスタに流れる電流をモニタ電流として検出することを特徴とする請求項3記載の差動増幅回路。 - 上記電流モニタ回路は、
所定のバイアス電圧の第1の電流源に接続されかつ互いに並列接続された第1及び第2のMOSトランジスタと、
上記第1の電流源と、上記バイアス電圧の半分の電圧の第2の電流源との間に接続された第3のMOSトランジスタとを備え、
上記第1のMOSトランジスタに上記差動対回路の2つの電流のうちの一方の電流に対応する電圧が印加され、上記第2のMOSトランジスタに上記差動対回路の2つの電流のうちの他方の電流に対応する電圧が印加され、
上記電流モニタ回路は、上記第3のMOSトランジスタに印加される電圧に対応する電流をモニタ電流として検出することを特徴とする請求項1又は2記載の差動増幅回路。 - 上記バイアス電流源回路は、サブスレッショルド領域で動作し、微小電流のバイアス電流を発生することを特徴とする請求項1乃至5のうちのいずれか1つに記載の差動増幅回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012016887A JP5503671B2 (ja) | 2012-01-30 | 2012-01-30 | 差動増幅回路 |
US13/752,919 US8896378B2 (en) | 2012-01-30 | 2013-01-29 | Differential amplifier circuit with ultralow power consumption provided with adaptive bias current generator circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012016887A JP5503671B2 (ja) | 2012-01-30 | 2012-01-30 | 差動増幅回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2013157805A JP2013157805A (ja) | 2013-08-15 |
JP5503671B2 true JP5503671B2 (ja) | 2014-05-28 |
Family
ID=48869708
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012016887A Active JP5503671B2 (ja) | 2012-01-30 | 2012-01-30 | 差動増幅回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8896378B2 (ja) |
JP (1) | JP5503671B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11264955B2 (en) | 2019-08-08 | 2022-03-01 | Kabushiki Kaisha Toshiba | Semiconductor amplifier circuit and semiconductor circuit |
Families Citing this family (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN104158516B (zh) * | 2014-04-28 | 2017-01-11 | 深圳市汇顶科技股份有限公司 | 电压比较器 |
KR102409919B1 (ko) | 2015-09-02 | 2022-06-16 | 삼성전자주식회사 | 레귤레이터 회로 및 이를 포함하는 전력 시스템 |
CN105207630B (zh) * | 2015-09-30 | 2017-10-13 | 东南大学 | 一种电流复用高线性度的跨导放大器结构 |
KR20180114561A (ko) * | 2017-04-10 | 2018-10-19 | 에스케이하이닉스 주식회사 | 증폭기 및 이를 이용한 반도체 장치 |
US10630244B2 (en) * | 2018-03-16 | 2020-04-21 | Shenzhen GOODIX Technology Co., Ltd. | Pulse width distortion cancellation of a switching mode amplifier for reduced second harmonic interference |
CN112540639B (zh) * | 2019-09-23 | 2022-07-01 | 天钰科技股份有限公司 | 运算放大电路及具有运算放大电路的显示装置 |
US11112315B1 (en) | 2020-06-09 | 2021-09-07 | Qualcomm Incorporated | Blending temperature-dependent currents to generate bias current with temperature dependent profile |
CN114430253B (zh) * | 2022-01-27 | 2023-04-14 | 深圳市九天睿芯科技有限公司 | 一种信号放大电路 |
Family Cites Families (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH06188640A (ja) * | 1992-12-15 | 1994-07-08 | Rohm Co Ltd | 増幅回路及びその回路を用いたic |
JP2927729B2 (ja) * | 1995-05-11 | 1999-07-28 | 松下電器産業株式会社 | 演算増幅装置 |
JP2003008369A (ja) * | 2001-06-25 | 2003-01-10 | Nanopower Solution Kk | 多入力差動回路 |
KR101067495B1 (ko) * | 2003-05-26 | 2011-09-27 | 페어차일드코리아반도체 주식회사 | 레일-투-레일 차동입력단의 트랜스컨덕턴스 제어회로 |
JP2010239554A (ja) | 2009-03-31 | 2010-10-21 | Nec Corp | チャージポンプ、周波数シンセサイザ、及び、制御方法 |
JP5402368B2 (ja) * | 2009-08-05 | 2014-01-29 | 富士通株式会社 | 差動増幅装置 |
JP4988883B2 (ja) | 2010-03-01 | 2012-08-01 | 株式会社半導体理工学研究センター | コンパレータ回路 |
-
2012
- 2012-01-30 JP JP2012016887A patent/JP5503671B2/ja active Active
-
2013
- 2013-01-29 US US13/752,919 patent/US8896378B2/en active Active
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US11264955B2 (en) | 2019-08-08 | 2022-03-01 | Kabushiki Kaisha Toshiba | Semiconductor amplifier circuit and semiconductor circuit |
Also Published As
Publication number | Publication date |
---|---|
US20130194039A1 (en) | 2013-08-01 |
JP2013157805A (ja) | 2013-08-15 |
US8896378B2 (en) | 2014-11-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5503671B2 (ja) | 差動増幅回路 | |
US20180292854A1 (en) | Voltage regulator | |
KR101916224B1 (ko) | 출력 버퍼용 증폭기 및 이를 이용한 신호 처리 장치 | |
KR100924293B1 (ko) | 저전압 강하 레귤레이터 | |
JP2011507105A (ja) | 電流ミラー装置および方法 | |
JP2012004671A (ja) | 電流源回路 | |
KR20020095938A (ko) | 출력버퍼용 연산 트랜스컨덕턴스 증폭기 | |
TW201821925A (zh) | 穩壓器 | |
JP2009517975A (ja) | 大信号出力ブースト段を備えた小信号増幅器 | |
JP2013509043A (ja) | 増幅器バイアス技術 | |
JP2009033230A (ja) | 増幅器及びそれを備えた液晶駆動回路 | |
KR101404917B1 (ko) | 복수개의 입력 스테이지들을 가지는 오티에이 회로 | |
Ali | A power efficient gain enhancing technique for current mirror operational transconductance amplifiers | |
Li et al. | A transient-enhanced low dropout regulator with rail to rail dynamic impedance attenuation buffer suitable for commercial design | |
JPH0438003A (ja) | Mos演算増幅回路 | |
JP2014082535A (ja) | 演算増幅器 | |
Zaidi et al. | Evaluation of compensation techniques for CMOS operational amplifier design | |
JP6291316B2 (ja) | 半導体回路及び増幅回路 | |
KR101449133B1 (ko) | 복수개의 에러 엠프를 가지는 저 드롭아웃 전압 레귤레이터 | |
KR20180108496A (ko) | 차동 증폭 회로 | |
JP2015204491A (ja) | 電圧電流変換回路および電源回路 | |
US11626841B2 (en) | High quiescent current control | |
TWI792835B (zh) | 穩壓電路與其中的多級放大電路 | |
JP5937302B2 (ja) | オペアンプ | |
TWI805500B (zh) | 具低寄生極點效應之放大電路與其中之緩衝電路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131105 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131112 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131126 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140218 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140314 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5503671 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S111 | Request for change of ownership or part of ownership |
Free format text: JAPANESE INTERMEDIATE CODE: R313113 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |