JP2012004671A - 電流源回路 - Google Patents
電流源回路 Download PDFInfo
- Publication number
- JP2012004671A JP2012004671A JP2010135347A JP2010135347A JP2012004671A JP 2012004671 A JP2012004671 A JP 2012004671A JP 2010135347 A JP2010135347 A JP 2010135347A JP 2010135347 A JP2010135347 A JP 2010135347A JP 2012004671 A JP2012004671 A JP 2012004671A
- Authority
- JP
- Japan
- Prior art keywords
- input
- current
- transistors
- side transistors
- input side
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 230000007274 generation of a signal involved in cell-cell signaling Effects 0.000 claims description 16
- 230000005540 biological transmission Effects 0.000 claims description 4
- 230000003213 activating effect Effects 0.000 claims description 3
- 238000000034 method Methods 0.000 abstract description 9
- 230000008569 process Effects 0.000 abstract description 8
- 101000685663 Homo sapiens Sodium/nucleoside cotransporter 1 Proteins 0.000 description 11
- 101000821827 Homo sapiens Sodium/nucleoside cotransporter 2 Proteins 0.000 description 11
- 101000822028 Homo sapiens Solute carrier family 28 member 3 Proteins 0.000 description 11
- 102100023116 Sodium/nucleoside cotransporter 1 Human genes 0.000 description 11
- 102100021541 Sodium/nucleoside cotransporter 2 Human genes 0.000 description 11
- 102100021470 Solute carrier family 28 member 3 Human genes 0.000 description 11
- 238000010586 diagram Methods 0.000 description 8
- 238000004364 calculation method Methods 0.000 description 4
- 239000004065 semiconductor Substances 0.000 description 3
- 238000012935 Averaging Methods 0.000 description 2
- 230000008859 change Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000000342 Monte Carlo simulation Methods 0.000 description 1
- 230000004913 activation Effects 0.000 description 1
- 230000003321 amplification Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 229910044991 metal oxide Inorganic materials 0.000 description 1
- 150000004706 metal oxides Chemical class 0.000 description 1
- 238000003199 nucleic acid amplification method Methods 0.000 description 1
- 230000003071 parasitic effect Effects 0.000 description 1
- 230000001902 propagating effect Effects 0.000 description 1
- 230000003362 replicative effect Effects 0.000 description 1
- 238000004088 simulation Methods 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G05—CONTROLLING; REGULATING
- G05F—SYSTEMS FOR REGULATING ELECTRIC OR MAGNETIC VARIABLES
- G05F3/00—Non-retroactive systems for regulating electric variables by using an uncontrolled element, or an uncontrolled combination of elements, such element or such combination having self-regulating properties
- G05F3/02—Regulating voltage or current
- G05F3/08—Regulating voltage or current wherein the variable is dc
- G05F3/10—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics
- G05F3/16—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices
- G05F3/20—Regulating voltage or current wherein the variable is dc using uncontrolled devices with non-linear characteristics being semiconductor devices using diode- transistor combinations
- G05F3/26—Current mirrors
- G05F3/262—Current mirrors using field-effect transistors only
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Electromagnetism (AREA)
- General Physics & Mathematics (AREA)
- Radar, Positioning & Navigation (AREA)
- Automation & Control Theory (AREA)
- Amplifiers (AREA)
- Control Of Electrical Variables (AREA)
Abstract
【解決手段】入力側トランジスタに流れる入力電流に比例する出力電流が流れるように複数の入力側トランジスタMiと複数の出力側トランジスタMoとがカレントミラー接続されている電流源回路11にて、切り替え制御部13が、活性化する入力側トランジスタを順次切り替えて複数の入力トランジスタの一部を活性化し、かつ常に一定数の入力側トランジスタを活性化するようにして、各入力側トランジスタがもつ特性ばらつきを平均化し、プロセス相対ばらつきによる入力側トランジスタの特性ばらつきを低減し、出力電流の安定性を向上させる。
【選択図】図1
Description
以下に説明する本発明の実施形態による電流源回路は、入力される入力電流に応じた出力電流を出力するカレントミラー回路を有し、入力電流を任意の倍率で複製した出力電流を生成する。本実施形態による電流源回路は、高速な動作が要求されるラッチ回路や位相調整回路などを有する高速通信のためのインタフェース装置や、精度が要求される外部入出力インタフェース装置等に用いて好適なものである。例えば、本実施形態による電流源回路は、USB(Universal Serial Bus)規格に準拠したインタフェース装置が有する出力バッファの電流源、出力アンプ装置が有する出力バッファの電流源などに適用可能である。
図8及び図9は、パルス生成回路を用いて制御信号生成部を構成した例を示す図である。
図10において、101〜108はシフトレジスタを構成するフリップフロップ(FF)である。FF101〜108にはクロック信号CLKが供給されており、FF101〜108は、クロック信号に同期して入力を取り込み出力する。FF101〜108は、各FFの出力が次段のFFに入力されるよう縦続(カスケード)接続され、さらに最終のFF(図示した例ではFF108)の出力が最初のFF(図示した例ではFF101)に入力されるよう接続される。すなわち、シフトレジスタは、FF101〜108をループさせた構成となっている。そして、FF101〜108の各々の出力が、制御信号CNTとして出力される。なお、制御信号のデューティ比は、FF101〜108に与える初期値により制御すれば良い。なお、図10では、8つの制御信号を生成する場合を一例として説明したが、制御信号の数に応じたFFをループさせるように接続することで任意の数の制御信号が生成可能である。
本発明の諸態様を付記として以下に示す。
複数の入力側トランジスタと、
前記入力側トランジスタに流れる入力電流に比例する出力電流が流れるように前記複数の入力側トランジスタに対してカレントミラー接続された複数の出力側トランジスタと、
前記出力電流を外部に供給する出力端と、
活性化する前記入力側トランジスタを順次切り替えて前記複数の入力トランジスタの一部を活性化させ、かつ常に一定数の前記入力側トランジスタを活性化させる切り替え制御部とを有する電流源回路。
(付記2)
前記複数の入力側トランジスタの各々が前記切り替え制御部により活性化される期間の長さが等しいことを特徴とする付記1記載の電流源回路。
(付記3)
前記複数の入力側トランジスタのゲートと前記複数の出力側トランジスタのゲートとの間に配置されたローパスフィルタを有することを特徴とする付記1又は2記載の電流源回路。
(付記4)
前記切り替え制御部は、前記入力電流が流れる電流経路上に前記入力側トランジスタの各々に対応して配置され、独立して制御される複数のスイッチを有することを特徴とする付記1〜3の何れか1項に記載の電流源回路。
(付記5)
前記複数のスイッチの制御信号を生成し出力する制御信号生成部をさらに有することを特徴とする付記4記載の電流源回路。
(付記6)
前記制御信号生成部は、パルス生成回路を有することを特徴とする付記5記載の電流源回路。
(付記7)
前記制御信号生成部は、シフトレジスタ回路を有することを特徴とする付記5記載の電流源回路。
(付記8)
前記切り替え制御部は、活性化する前記入力側トランジスタを1つずつ順次切り替え、かつ常に1つの前記入力側トランジスタを活性化させることを特徴とする付記1〜7の何れか1項に記載の電流源回路。
(付記9)
前記切り替え制御部は、活性化する前記入力側トランジスタを1つずつ順次切り替え、かつ常に2つの前記入力側トランジスタを活性化させることを特徴とする付記1〜7の何れか1項に記載の電流源回路。
(付記10)
前記入力側トランジスタのドレイン側に前記スイッチを配置したことを特徴とする付記4記載の電流源回路。
(付記11)
前記入力側トランジスタのソース側に前記スイッチを配置したことを特徴とする付記4記載の電流源回路。
(付記12)
前記スイッチは、トランスミッションゲートであることを特徴とする付記4記載の電流源回路。
(付記13)
入力電流が供給される第1のカレントミラー部と、
前記第1のカレントミラー部にカスコード接続され、前記入力電流に応じた出力電流を外部に供給する第2のカレントミラー部とを有し、
前記第2のカレントミラー部が、
前記第1のカレントミラー部によって供給される前記入力電流に応じた電流が流れる複数の入力側トランジスタと、
活性化する前記入力側トランジスタを順次切り替えて前記複数の入力トランジスタの一部を活性化させ、かつ常に一定数の前記入力側トランジスタを活性化させる切り替え制御部とを有することを特徴とする電流源回路。
(付記14)
前記第1のカレントミラー部が、
前記入力電流が流れる複数の入力側トランジスタと、
活性化する前記入力側トランジスタを順次切り替えて前記複数の入力トランジスタの一部を活性化させ、かつ常に一定数の前記入力側トランジスタを活性化させる切り替え制御部とを有することを特徴とする付記13記載の電流源回路。
13 切り替え制御部
15、25、45 入力電流供給部
17、21、41 ローパスフィルタ
23、43 制御信号生成部
Mi 入力側トランジスタ
Mo 出力側トランジスタ
SW、Ms スイッチ
CNT 制御信号
Claims (10)
- 複数の入力側トランジスタと、
前記入力側トランジスタに流れる入力電流に比例する出力電流が流れるように前記複数の入力側トランジスタに対してカレントミラー接続された複数の出力側トランジスタと、
前記出力電流を外部に供給する出力端と、
活性化する前記入力側トランジスタを順次切り替えて前記複数の入力トランジスタの一部を活性化させ、かつ常に一定数の前記入力側トランジスタを活性化させる切り替え制御部とを有する電流源回路。 - 前記複数の入力側トランジスタの各々が前記切り替え制御部により活性化される期間の長さが等しいことを特徴とする請求項1記載の電流源回路。
- 前記複数の入力側トランジスタのゲートと前記複数の出力側トランジスタのゲートとの間に配置されたローパスフィルタを有することを特徴とする請求項1又は2記載の電流源回路。
- 前記切り替え制御部は、前記入力電流が流れる電流経路上に前記入力側トランジスタの各々に対応して配置され、独立して制御される複数のスイッチを有することを特徴とする請求項1〜3の何れか1項に記載の電流源回路。
- 前記複数のスイッチの制御信号を生成し出力する制御信号生成部をさらに有することを特徴とする請求項4記載の電流源回路。
- 前記切り替え制御部は、活性化する前記入力側トランジスタを1つずつ順次切り替え、かつ常に1つの前記入力側トランジスタを活性化させることを特徴とする請求項1〜5の何れか1項に記載の電流源回路。
- 前記切り替え制御部は、活性化する前記入力側トランジスタを1つずつ順次切り替え、かつ常に2つの前記入力側トランジスタを活性化させることを特徴とする請求項1〜5の何れか1項に記載の電流源回路。
- 前記スイッチは、トランスミッションゲートであることを特徴とする請求項4記載の電流源回路。
- 入力電流が供給される第1のカレントミラー部と、
前記第1のカレントミラー部にカスコード接続され、前記入力電流に応じた出力電流を外部に供給する第2のカレントミラー部とを有し、
前記第2のカレントミラー部が、
前記第1のカレントミラー部によって供給される前記入力電流に応じた電流が流れる複数の入力側トランジスタと、
活性化する前記入力側トランジスタを順次切り替えて前記複数の入力トランジスタの一部を活性化させ、かつ常に一定数の前記入力側トランジスタを活性化させる切り替え制御部とを有することを特徴とする電流源回路。 - 前記第1のカレントミラー部が、
前記入力電流が流れる複数の入力側トランジスタと、
活性化する前記入力側トランジスタを順次切り替えて前記複数の入力トランジスタの一部を活性化させ、かつ常に一定数の前記入力側トランジスタを活性化させる切り替え制御部とを有することを特徴とする請求項9記載の電流源回路。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010135347A JP5527031B2 (ja) | 2010-06-14 | 2010-06-14 | 電流源回路 |
US13/106,334 US8525582B2 (en) | 2010-06-14 | 2011-05-12 | Current-source circuit |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010135347A JP5527031B2 (ja) | 2010-06-14 | 2010-06-14 | 電流源回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2012004671A true JP2012004671A (ja) | 2012-01-05 |
JP5527031B2 JP5527031B2 (ja) | 2014-06-18 |
Family
ID=45095733
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010135347A Expired - Fee Related JP5527031B2 (ja) | 2010-06-14 | 2010-06-14 | 電流源回路 |
Country Status (2)
Country | Link |
---|---|
US (1) | US8525582B2 (ja) |
JP (1) | JP5527031B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020115570A (ja) * | 2015-03-24 | 2020-07-30 | 株式会社半導体エネルギー研究所 | 撮像装置 |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9195254B2 (en) * | 2012-12-21 | 2015-11-24 | Qualcomm, Incorporated | Method and apparatus for multi-level de-emphasis |
US9041439B2 (en) * | 2013-08-30 | 2015-05-26 | Taiwan Semiconductor Manufacturing Company, Ltd. | Transmitter having voltage driver and current driver |
US9547324B2 (en) | 2014-04-03 | 2017-01-17 | Qualcomm Incorporated | Power-efficient, low-noise, and process/voltage/temperature (PVT)—insensitive regulator for a voltage-controlled oscillator (VCO) |
GB2539457A (en) * | 2015-06-16 | 2016-12-21 | Nordic Semiconductor Asa | Voltage regulators |
KR102526601B1 (ko) * | 2016-08-09 | 2023-05-02 | 에스케이하이닉스 주식회사 | 전류 드라이버, 라이트 드라이버 및 이를 이용하는 반도체 메모리 장치 |
KR102509586B1 (ko) * | 2016-08-17 | 2023-03-14 | 매그나칩 반도체 유한회사 | 바이어스 전류 생성회로 및 이를 이용한 오티피 메모리 소자 읽기 방법 |
TWI720305B (zh) * | 2018-04-10 | 2021-03-01 | 智原科技股份有限公司 | 電壓產生電路 |
US11881280B2 (en) * | 2020-11-30 | 2024-01-23 | Stmicroelectronics International N.V. | Circuit and method for constant slew rate in high voltage charge pumps |
US11755050B2 (en) | 2021-09-07 | 2023-09-12 | Apple Inc. | Adaptive current mirror circuit for current shaping with temperature |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003241710A (ja) * | 2002-02-19 | 2003-08-29 | Asahi Kasei Microsystems Kk | ディスプレイパネル駆動回路 |
JP2003271097A (ja) * | 2002-03-19 | 2003-09-25 | Asahi Kasei Microsystems Kk | ディスプレイパネル駆動回路 |
JP2006189711A (ja) * | 2005-01-07 | 2006-07-20 | Texas Instr Japan Ltd | 電流駆動回路 |
JP2008078987A (ja) * | 2006-09-21 | 2008-04-03 | Nec Electronics Corp | 演算増幅器及び液晶表示装置の駆動方法 |
Family Cites Families (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US7071771B2 (en) * | 2000-12-11 | 2006-07-04 | Kabushiki Kaisha Toshiba | Current difference divider circuit |
WO2002061946A1 (en) * | 2001-01-26 | 2002-08-08 | True Circuits, Inc. | Phase-locked with composite feedback signal formed from phased-shifted variants of output signal |
JP3810364B2 (ja) | 2002-12-19 | 2006-08-16 | 松下電器産業株式会社 | 表示装置用ドライバ |
JP2006020098A (ja) * | 2004-07-02 | 2006-01-19 | Toshiba Corp | 半導体装置 |
TWI355797B (en) * | 2008-07-04 | 2012-01-01 | Holtek Semiconductor Inc | Digitally programmable transconductance amplifier |
-
2010
- 2010-06-14 JP JP2010135347A patent/JP5527031B2/ja not_active Expired - Fee Related
-
2011
- 2011-05-12 US US13/106,334 patent/US8525582B2/en not_active Expired - Fee Related
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2003241710A (ja) * | 2002-02-19 | 2003-08-29 | Asahi Kasei Microsystems Kk | ディスプレイパネル駆動回路 |
JP2003271097A (ja) * | 2002-03-19 | 2003-09-25 | Asahi Kasei Microsystems Kk | ディスプレイパネル駆動回路 |
JP2006189711A (ja) * | 2005-01-07 | 2006-07-20 | Texas Instr Japan Ltd | 電流駆動回路 |
JP2008078987A (ja) * | 2006-09-21 | 2008-04-03 | Nec Electronics Corp | 演算増幅器及び液晶表示装置の駆動方法 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2020115570A (ja) * | 2015-03-24 | 2020-07-30 | 株式会社半導体エネルギー研究所 | 撮像装置 |
Also Published As
Publication number | Publication date |
---|---|
US8525582B2 (en) | 2013-09-03 |
JP5527031B2 (ja) | 2014-06-18 |
US20110304362A1 (en) | 2011-12-15 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5527031B2 (ja) | 電流源回路 | |
JP5779490B2 (ja) | 線形増幅回路 | |
JP5074914B2 (ja) | 出力ドライバ回路 | |
JP5503671B2 (ja) | 差動増幅回路 | |
US8274331B2 (en) | Differential receiver | |
US8436661B2 (en) | Input buffer capable of expanding an input level range | |
JP2011142173A (ja) | 制御回路及びレーザダイオード駆動回路 | |
JP2011142382A (ja) | プリエンファシス機能を含む出力回路と半導体装置 | |
JP2007043661A (ja) | 遅延回路 | |
US10298419B2 (en) | Low voltage differential signaling driver | |
US8878609B2 (en) | Differential amplifier circuit | |
JP2009302781A (ja) | 負帰還増幅器 | |
US8362844B2 (en) | Delay circuit and voltage controlled oscillation circuit | |
JP2015033094A (ja) | デューティサイクル補正回路 | |
JP2010035106A (ja) | 可変遅延回路 | |
JP2014007471A (ja) | ヒステリシスコンパレータ回路及びヒステリシスコンパレータ回路の制御方法 | |
JP2012160990A (ja) | 差動出力バッファ | |
JP2018019223A (ja) | シングル差動変換回路 | |
KR101183628B1 (ko) | 반도체 장치 및 그 동작방법 | |
KR100997391B1 (ko) | 차동신호 생성회로 | |
US7579911B2 (en) | Semiconductor circuit | |
JP3863355B2 (ja) | オペアンプ回路のバイアス電流制御方法、オペアンプ回路及び半導体装置 | |
JP2018085713A (ja) | Lvdsドライバ | |
JP7453562B2 (ja) | 差動増幅回路、受信回路及び半導体集積回路 | |
US10355656B2 (en) | Amplification circuit with split-length compensation scheme |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130403 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20131111 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131119 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140117 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140318 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140331 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5527031 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |