JP2010239554A - チャージポンプ、周波数シンセサイザ、及び、制御方法 - Google Patents
チャージポンプ、周波数シンセサイザ、及び、制御方法 Download PDFInfo
- Publication number
- JP2010239554A JP2010239554A JP2009087499A JP2009087499A JP2010239554A JP 2010239554 A JP2010239554 A JP 2010239554A JP 2009087499 A JP2009087499 A JP 2009087499A JP 2009087499 A JP2009087499 A JP 2009087499A JP 2010239554 A JP2010239554 A JP 2010239554A
- Authority
- JP
- Japan
- Prior art keywords
- current
- voltage
- current source
- mode
- charge pump
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】電流源101は、出力端子157に向けて電流を流し、電流源102は、出力端子157から電流を引き抜く。電流調整回路108は、電流源101及び102の電流を制御する。電流調整回路108は、電流源102を所定の電流が流れるように制御しつつ電流源101を電流源102を流れる電流とバランスするように制御する第1のモードと、電流源101を所定の電流が流れるように制御しつつ電流源102を電流源101を流れる電流とバランスするように制御する第2のモードとを切り替え可能である。判定回路105は、出力端子157の電圧に応じて、第1のモードと第2のモードとを切り替える。
【選択図】図1
Description
前記電圧制御発振器に前記チャージポンプの出力端子の電圧に応じた電圧を入力して周波数同期動作を行う周波数シンセサイザの制御方法を提供する。
101、102:電流源
103:適応バイアス発生回路
104:固定バイアス発生回路
105:判定回路
106、107:セクレタ
108:電流調整回路
201、202:トランジスタ
203、204:スイッチ
301、302:トランジスタ
303、304:スイッチ
305:オペアンプ
401、402、405:トランジスタ
403、404:スイッチ
406:抵抗
1101、1102:オペアンプ
1201、1202:スイッチ
1401:セレクタ
1402:参照信号発生回路
1403:電圧制御発振器
1404:周波数判定回路
1601:周波数粗調整部
1602:周波数微調整部
1701、1702:カウンタ
1703:コンパレータ
1801:位相比較器
1802:チャージポンプ
1803:ローパスフィルタ
1804:電圧制御発振器
1805:分周器
2101〜2106:スイッチ
2107:ユニティゲインバッファ
Claims (29)
- 出力端子に向けて電流を流す第1の電流源と、
前記出力端子から電流を引き抜く第2の電流源と、
前記第1及び第2の電流源の電流を制御する電流調整回路であって、前記第2の電流源を所定の電流が流れるように制御しつつ前記第1の電流源を前記第2の電流源を流れる電流とバランスするように制御する第1のモードと、前記第1の電流源を所定の電流が流れるように制御しつつ前記第2の電流源を前記第1の電流源を流れる電流とバランスするように制御する第2のモードとを切り替え可能な電流調整回路と、
前記出力端子の電圧に応じて、前記第1のモードと前記第2のモードとを切り替える切替回路とを備えるチャージポンプ。 - 前記切替回路は、前記所定の電流が流れるように制御する電流源が飽和領域で動作するように、前記第1のモードと前記第2のモードとを切り替える、請求項1に記載のチャージポンプ。
- 前記第1の電流源がp型のMOS(Metal Oxide Semiconductor)トランジスタを含み、前記第2の電流源がn型のMOSトランジスタを含む、請求項1又は2に記載のチャージポンプ。
- 前記電流調整回路は、
前記電流源を所定電流が流れるように制御する固定バイアス信号を生成する固定バイアス信号発生回路と、
前記所定電流が流れるように制御する電流源を流れる電流とバランスするように前記電流源を制御する適応バイアス信号を生成する適応バイアス信号発生回路と、
前記固定バイアス信号と前記適応バイアス信号とを入力し、何れか一方を選択して前記第1の電流源に供給する第1のセレクタと、
前記第1のセレクタと相補動作を行い、前記固定バイアス信号と前記適応バイアス信号とを入力し何れか一方を選択して前記第2の電流源に供給する第2のセレクタとを含む、請求項1乃至3の何れか一に記載のチャージポンプ。 - 前記適応バイアス信号発生回路は、前記第1の電流源及び前記第2の電流源を模擬した第1及び第2の模擬電流源と、前記第1及び前記第2の模擬電流源の出力端子に相当する模擬出力端子の電圧と、前記出力端子の電圧とを入力し適応バイアス信号を生成するオペアンプとを含む、請求項4に記載のチャージポンプ。
- 前記適応バイアス信号発生回路は、前記第1のモードでは、前記第2の模擬電流源に前記固定バイアス信号を供給した状態で前記オペアンプの出力を前記第1の模擬電流源に供給すると共に、前記オペアンプの出力を前記第1の電流源に供給すべき適応バイアス信号として出力し、前記第2のモードでは、前記第1の模擬電流源に前記固定バイアス信号を供給した状態で前記オペアンプの出力を前記第2の模擬電流源に供給すると共に、前記オペアンプの出力を前記第2の電流源に供給すべき適応バイアス信号として出力する、請求項5に記載のチャージポンプ。
- 前記オペアンプが、前記第1の電流源に供給すべき適応バイアス信号を出力する第1のオペアンプと、前記第2の電流源に供給すべき適応バイアス信号を出力する第2のオペアンプとを含む、請求項5又は6に記載のチャージポンプ。
- 前記適応バイアス信号発生回路は、前記第2のモード時に、前記第1のオペアンプへの電源供給を停止する第1の電源スイッチと、前記第1のモード時に、前記第2のオペアンプへの電源供給を停止する第2の電源スイッチとを更に有する、請求項7に記載のチャージポンプ。
- 前記オペアンプが、レールトゥーレールアンプで構成される、請求項5又は6に記載のチャージポンプ。
- 前記切替回路は、前記出力端子の電圧と所定の基準電圧とを比較する電圧判定回路を含み、前記出力端子の電圧と前記基準電圧との大小関係に応じて、前記第1のモードと前記第2のモードとの切替えを行う、請求項1乃至9の何れか一に記載のチャージポンプ。
- 前記切替回路は、前記出力端子の電圧が前記基準電圧よりも高いときは前記電流調整回路を前記第1のモードで動作させ、前記出力端子の電圧が前記基準電圧よりも低いとき前記電流調整回路を前記第2のモードで動作させる、請求項10に記載のチャージポンプ。
- 前記切替回路は、前記出力端子の電圧に応じた周期で発振する電圧制御発振器の出力信号周波数と、所定の基準周波数とを比較する周波数判定回路を含み、前記出力信号周波数と前記基準周波数との大小関係に応じて、前記第1のモードと前記第2のモードとの切替えを行う、請求項1乃至9の何れか一に記載のチャージポンプ。
- 前記切替回路は、前記電圧制御発振器の出力信号周波数が前記基準周波数よりも高いときは前記電流調整回路を前記第1のモードで動作させ、前記電圧制御発振器の出力信号周波数が前記基準周波数よりも低いときは前記電流調整回路を前記第2のモードで動作させる、請求項12に記載のチャージポンプ。
- 請求項1乃至9の何れか一に記載のチャージポンプと、
前記チャージポンプの出力端子の電圧に応じた周期で発振する電圧制御発振器と、
前記電圧制御発振器の出力信号と基準信号との位相差を検出し、該検出した位相差に応じた位相差信号を前記チャージポンプに出力する位相比較器とを有する周波数シンセサイザ。 - 前記切替回路は、前記出力端子の電圧と所定の基準電圧とを比較する電圧判定回路を含み、前記出力端子の電圧と前記基準電圧との大小関係に応じて、前記第1のモードと前記第2のモードとの切替えを行う、請求項14に記載の周波数シンセサイザ。
- 前記切替回路は、前記電圧制御発振器の出力信号周波数と、所定の基準周波数とを比較する周波数判定回路を含み、前記電圧制御発振器の出力信号周波数と前記基準周波数との大小関係に応じて、前記第1のモードと前記第2のモードとの切替えを行う、請求項14に記載の周波数シンセサイザ。
- 前記チャージポンプと前記電圧制御発振器との間に、前記電圧制御発振器に入力する電圧を、前記出力端子の電圧と所定の参照電圧との間で切り替える入力電圧切替回路を更に有し、
前記入力電圧切替回路が前記参照電圧を前記電圧制御発振器に入力している状態で、前記電圧制御発振器の出力信号周波数が前記基準周波数に近づくように前記電圧制御発振器を粗調整し、粗調整後、前記入力電圧切替回路は、前記出力端子の電圧を前記電圧制御発振器に入力し、前記切替回路は、前記電圧制御発振器の出力信号周波数と前記基準周波数とを比較し、前記第1のモードと前記第2のモードとの切替えを行う、請求項16に記載の周波数シンセサイザ。 - 出力端子に向けて電流を流す第1の電流源と、前記出力端子から電流を引き抜く第2の電流源とを有するチャージポンプにて、前記第2の電流源を所定の電流が流れるように制御しつつ前記第1の電流源を前記第2の電流源を流れる電流とバランスするように制御する第1のモードと、前記第1の電流源を所定の電流が流れるように制御しつつ前記第2の電流源を前記第1の電流源を流れる電流とバランスするように制御する第2のモードとを、前記出力端子の電圧に応じて切り替えるチャージポンプの制御方法。
- 前記第1のモードと前記第2のモードとを、前記所定の電流が流れるように制御する電流源が飽和領域で動作するように切り替える、請求項18に記載のチャージポンプの制御方法。
- 前記電流源を所定電流が流れるように制御する固定バイアス信号を生成し、前記所定電流が流れるように制御する電流源を流れる電流とバランスするように前記電流源を制御する適応バイアス信号を生成し、前記第1の電流源に、前記出力端子の電圧に応じて、前記固定バイアス信号及び前記適応バイアス信号の何れか一方を供給し、前記第2の電流源に、前記固定バイアス信号及び前記適応バイアス信号の他方を供給する、請求項18又は19に記載のチャージポンプの制御方法。
- 前記第1の電流源及び前記第2の電流源を模擬した第1及び第2の模擬電流源の何れか一方に前記固定バイアス信号を供給した状態で、前記第1及び前記第2の模擬電流源の出力端子に相当する模擬出力端子の電圧が前記出力端子の電圧と等しくなるように前記第1及び第2の模擬電流源の他方を制御するときに該他方の模擬電流源に供給する信号を、適応バイアス信号として生成する、請求項20に記載のチャージポンプの制御方法。
- 前記第1のモードでは、前記第2の模擬電流源に前記固定バイアス信号を供給した状態で、前記模擬出力端子の電圧が前記出力端子の電圧と等しくなるように前記第1の模擬電流源を制御するときに前記第1の模擬電流源に供給する信号を前記第1の電流源に供給すべき適応バイアス信号として生成する、請求項21に記載のチャージポンプの制御方法。
- 前記第2のモードでは、前記第1の模擬電流源に前記固定バイアス信号を供給した状態で、前記模擬出力端子の電圧が前記出力端子の電圧と等しくなるように前記第2の模擬電流源を制御するときに前記第2の模擬電流源に供給する信号を前記第2の電流源に供給すべき適応バイアス信号として生成する、請求項21に記載のチャージポンプの制御方法。
- 前記第1のモードでは、前記第2の電流源に供給すべき適応バイアス信号を生成する回路の電源供給を遮断し、前記第2のモードでは、前記第1の電流源に供給すべき適応バイアス信号を生成する回路の電源供給を遮断する、請求項21乃至23の何れか位置に記載のチャージポンプの制御方法。
- 前記出力端子の電圧と所定の基準電圧とを比較し、前記出力端子の電圧と前記基準電圧との大小関係に応じて、前記第1のモードと前記第2のモードとを切り替える、請求項18乃至24の何れか一に記載のチャージポンプの制御方法。
- 前記出力端子の電圧に応じた周期で発振する電圧制御発振器の出力信号周波数と、所定の基準周波数とを比較し、前記出力信号周波数と前記基準周波数との大小関係に応じて、前記第1のモードと前記第2のモードとを切り替える、請求項18乃至24の何れか一に記載のチャージポンプの制御方法。
- 出力端子に向けて電流を流す第1の電流源と、前記出力端子から電流を引き抜く第2の電流源とを有し、前記第2の電流源を所定の電流が流れるように制御しつつ前記第1の電流源を前記第2の電流源を流れる電流とバランスするように制御する第1のモードと、前記第1の電流源を所定の電流が流れるように制御しつつ前記第2の電流源を前記第1の電流源を流れる電流とバランスするように制御する第2のモードとの何れかで動作するチャージポンプの動作モードを、前記出力端子の電圧に応じて切り替え、周波数同期動作を行う周波数シンセサイザの制御方法。
- 前記チャージポンプを前記第1モードと前記第2のモードの何れか一方で動作させて周波数同期動作を開始し、前記出力端子の電圧を所定の基準電圧と比較し、前記出力端子の電圧と前記基準電圧との大小関係に応じて、前記動作モードを、前記第1のモードと前記第2のモードとの他方に切り替え、周波数同期動作を継続する、請求項27に記載の周波数シンセサイザの制御方法。
- 入力電圧に応じた周期で発振する電圧制御発振器に所定の参照電圧を入力した状態で、前記電圧制御発振器の出力信号の周波数が所望の周波数に近づくように前記電圧制御発振器の粗調整を行い、
前記粗調整後、前記電圧制御発振器の出力信号の周波数と所定の基準周波数とを比較し、
出力端子に向けて電流を流す第1の電流源と、前記出力端子から電流を引き抜く第2の電流源とを有し、前記第2の電流源を所定の電流が流れるように制御しつつ前記第1の電流源を前記第2の電流源を流れる電流とバランスするように制御する第1のモードと、前記第1の電流源を所定の電流が流れるように制御しつつ前記第2の電流源を前記第1の電流源を流れる電流とバランスするように制御する第2のモードとの何れかで動作するチャージポンプの動作モードを前記比較結果に基づいて決定し、
前記電圧制御発振器に前記チャージポンプの出力端子の電圧に応じた電圧を入力して周波数同期動作を行う周波数シンセサイザの制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009087499A JP2010239554A (ja) | 2009-03-31 | 2009-03-31 | チャージポンプ、周波数シンセサイザ、及び、制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009087499A JP2010239554A (ja) | 2009-03-31 | 2009-03-31 | チャージポンプ、周波数シンセサイザ、及び、制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2010239554A true JP2010239554A (ja) | 2010-10-21 |
Family
ID=43093470
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009087499A Pending JP2010239554A (ja) | 2009-03-31 | 2009-03-31 | チャージポンプ、周波数シンセサイザ、及び、制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2010239554A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8896378B2 (en) | 2012-01-30 | 2014-11-25 | Semiconductor Technology Academic Research Center | Differential amplifier circuit with ultralow power consumption provided with adaptive bias current generator circuit |
Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000323985A (ja) * | 1999-05-12 | 2000-11-24 | Nec Yamagata Ltd | チャージポンプ回路、pll周波数シンセサイザ回路、および移動体通信機器 |
JP2003087115A (ja) * | 2001-09-10 | 2003-03-20 | Nec Corp | チャージポンプ電流補正回路 |
JP2004023553A (ja) * | 2002-06-18 | 2004-01-22 | Asahi Kasei Microsystems Kk | チャージポンプ回路 |
JP2004159222A (ja) * | 2002-11-08 | 2004-06-03 | Renesas Technology Corp | 発振回路を内蔵した半導体集積回路および通信用半導体集積回路 |
JP2005318509A (ja) * | 2004-03-31 | 2005-11-10 | Nec Compound Semiconductor Devices Ltd | Pll周波数シンセサイザ回路及びその周波数チューニング方法 |
JP2006180194A (ja) * | 2004-12-22 | 2006-07-06 | Toshiba Corp | 周波数シンセサイザ |
JP2007067635A (ja) * | 2005-08-30 | 2007-03-15 | Asahi Kasei Microsystems Kk | 半導体集積回路 |
JP2007514348A (ja) * | 2003-12-11 | 2007-05-31 | モサイド・テクノロジーズ・インコーポレイテッド | Pll/dll用の高出力インピーダンスチャージポンプ |
JP2008236604A (ja) * | 2007-03-23 | 2008-10-02 | Clarion Co Ltd | 分配器 |
-
2009
- 2009-03-31 JP JP2009087499A patent/JP2010239554A/ja active Pending
Patent Citations (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000323985A (ja) * | 1999-05-12 | 2000-11-24 | Nec Yamagata Ltd | チャージポンプ回路、pll周波数シンセサイザ回路、および移動体通信機器 |
JP2003087115A (ja) * | 2001-09-10 | 2003-03-20 | Nec Corp | チャージポンプ電流補正回路 |
JP2004023553A (ja) * | 2002-06-18 | 2004-01-22 | Asahi Kasei Microsystems Kk | チャージポンプ回路 |
JP2004159222A (ja) * | 2002-11-08 | 2004-06-03 | Renesas Technology Corp | 発振回路を内蔵した半導体集積回路および通信用半導体集積回路 |
JP2007514348A (ja) * | 2003-12-11 | 2007-05-31 | モサイド・テクノロジーズ・インコーポレイテッド | Pll/dll用の高出力インピーダンスチャージポンプ |
JP2005318509A (ja) * | 2004-03-31 | 2005-11-10 | Nec Compound Semiconductor Devices Ltd | Pll周波数シンセサイザ回路及びその周波数チューニング方法 |
JP2006180194A (ja) * | 2004-12-22 | 2006-07-06 | Toshiba Corp | 周波数シンセサイザ |
JP2007067635A (ja) * | 2005-08-30 | 2007-03-15 | Asahi Kasei Microsystems Kk | 半導体集積回路 |
JP2008236604A (ja) * | 2007-03-23 | 2008-10-02 | Clarion Co Ltd | 分配器 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8896378B2 (en) | 2012-01-30 | 2014-11-25 | Semiconductor Technology Academic Research Center | Differential amplifier circuit with ultralow power consumption provided with adaptive bias current generator circuit |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5448870B2 (ja) | Pll回路 | |
US7602253B2 (en) | Adaptive bandwidth phase locked loop with feedforward divider | |
US6586976B2 (en) | Charge pump circuit for improving switching characteristics and reducing leakage current and phase locked loop having the same | |
US7719331B2 (en) | PLL circuit | |
US7876163B2 (en) | Voltage-controlled oscillator circuit and phase locked loop circuit using the same | |
JP2003069390A (ja) | Pll回路 | |
KR20100026144A (ko) | 전압제어 발진기, 위상 고정 루프 회로, 클럭 생성기 및 에이치디엠아이 송신기의 파이 | |
JP2005064896A (ja) | 同期クロック発生回路 | |
US6737899B2 (en) | High-speed latch with integrated gate | |
KR101515099B1 (ko) | 전하펌프, 전하펌프 보정 장치 및 이를 포함한 위상 동기 루프 | |
US7167037B2 (en) | Charge pump bias network | |
US7301409B2 (en) | Oscillator | |
US7920000B2 (en) | PLL circuit and method of controlling the same | |
KR101208565B1 (ko) | 높은 개시 이득과 함께 위상 노이즈 및 지터를 줄일 수 있는 전압 제어 발진기 및 그 방법 | |
US7636000B2 (en) | Phase locked loop without a charge pump and integrated circuit having the same | |
US7511580B2 (en) | Charge pump circuit with dynamic current biasing for phase locked loop | |
US20100207673A1 (en) | Asymmetric charge pump and phase locked loops having the same | |
JP2011049736A (ja) | チャージポンプ回路及びそれを用いるpll回路 | |
US9391626B2 (en) | Capacitive load PLL with calibration loop | |
JP2010239554A (ja) | チャージポンプ、周波数シンセサイザ、及び、制御方法 | |
KR20060008412A (ko) | 패스트 록킹이 가능한 차지 펌프를 이용한 위상 고정 루프및 그 동작 방법 | |
JP2009182584A (ja) | Pll回路 | |
JP2000059215A (ja) | 周波数シンセサイザ、マルチ―モジュラス周波数分周器及びチャ―ジポンプ回路 | |
WO2016042911A1 (ja) | PLL(Phase Locked Loop)回路および半導体装置 | |
Mekky et al. | Design of a low-mismatch gain-boosting charge pump for phase-locked loops |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20120208 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130509 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130521 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130722 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130813 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140107 |