JP2007067635A - 半導体集積回路 - Google Patents
半導体集積回路 Download PDFInfo
- Publication number
- JP2007067635A JP2007067635A JP2005249185A JP2005249185A JP2007067635A JP 2007067635 A JP2007067635 A JP 2007067635A JP 2005249185 A JP2005249185 A JP 2005249185A JP 2005249185 A JP2005249185 A JP 2005249185A JP 2007067635 A JP2007067635 A JP 2007067635A
- Authority
- JP
- Japan
- Prior art keywords
- value
- frequency
- adjustment
- circuit
- count
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
【解決手段】 電圧制御発振回路(VCO)の周波数を調整する可変容量素子を、プロセスや素子のばらつき調整用可変容量素子群と、周波数選択用可変容量素子群との2系統に分離して調整を行い、可変容量素子の切り替えスイッチの数と回路面積の増大を小さくする。調整誤差については、調整期待値との差分を記憶素子で記憶し、その差分値が最小となる容量素子値を求めることにより影響を最小限に押さえることが可能となる。
【選択図】 図1
Description
[第1の例]
本発明の第1の実施の形態を、図1〜図9に基づいて説明する。
(半導体集積回路)
図1は、本発明に係る半導体集積回路としての周波数シンセサイザ回路1の構成例を示す。なお、周波数シンセサイザ回路1は、整数分周、分周分周どちらでもよい。
図2は、制御回路190の内部構成例を示す。
図3は、電圧制御発振回路(VCO)110のLC共振部の構成例を示す。
ここでは、CTRLprは3ビット、CTRLchは8ビットの場合を示している。
以下、本装置の動作について説明する。
ここでは、図3の回路を例に挙げて、Cpr1、Cpr2、Cch1、Cch2の調整方法の詳細を説明する。
まず、Cpr1、Cpr2の調整を行う。
Cpr1、Cpr2の調整終了後、次にCch1、Cch2の調整を行う。
なお、この調整は、ここではCpr1、Cpr2の調整シーケンス終了直後に行うものとする。ただし、Cpr1、Cpr2とCch1、Cch2の調整は独立していてもよい。
図7は、Cch1、Cch2の調整処理の第1の調整例を示すフローチャートである。
図9は、Cch1、Cch2の調整処理の第1の調整例を示すフローチャートである。
本発明の第2の実施の形態を、図10〜図11に基づいて説明する。なお、前述した第1の例と同一部分については、その説明を省略し、同一符号を付す。
110 電圧制御発振回路(VCO)
120 可変分周回路
130 位相周波数比較器
140 チャージポンプ本体
141 スイッチ回路
150 チャージポンプ回路
160 ループフィルタ
170 カウンタ
180 基準電圧発生回路
181 スイッチ回路
190 制御回路
201 カウント期待値生成回路
202 カウント差分値演算回路
203 差分値比較回路
204 設定値生成回路
210 カウント値記憶素子
211 差分値記憶素子
212 差分最小値記憶素子
213、214、215 設定値記憶素子
220 制御信号生成回路
Claims (8)
- 複数の可変容量素子群を有し、所定の発振周波数からなる信号を出力するLC共振型の電圧制御発振手段と、
前記電圧制御発振手段から出力された信号を可変または固定分周する分周手段と、
基準電圧を発生する基準電圧発生手段と、
前記分周された分周信号が比較信号と位相周波数比較されて得られた結果信号、又は、前記発生された基準電圧を出力するための出力の切替えを行う切替手段と、
前記出力切替えによって、前記基準電圧がループフィルタを介して前記電圧制御発振手段に入力されたときに、前記分周手段から出力される分周信号の分周発振周波数に相当するカウント値を検出するカウント手段と、
前記検出されたカウント値を基準カウント値と比較した比較結果に基づいて、前記電圧制御発振手段を構成する前記複数の可変容量素子群の中の所定の可変容量素子群に対して所定の容量値を設定する制御手段と
を具えたことを特徴とする半導体集積回路。 - 前記制御手段は、
前記検出されたカウント値を、所定の周波数に対応するカウント期待値と比較する比較手段と、
前記カウント比較結果に応じて、前記電圧制御発振手段を構成する所定の可変容量素子群に対して所定の容量値を設定する容量値設定手段と
を含むことを特徴とする請求項1記載の半導体集積回路。 - 前記電圧制御発振手段は、
周波数選択用の可変容量素子群と、
ばらつき調整用の可変容量素子群と
を含むことを特徴とする請求項1又は2記載の半導体集積回路。 - 前記制御手段は、
前記電圧制御発振手段の複数の可変容量素子群をそれぞれ独立して所定の容量値に設定することにより、半導体プロセス又は素子のばらつきによって発生した該電圧制御発振手段の発振周波数のずれ量を補正する手段
を含み、前記ばらつき調整用の可変容量素子群を周波数選択用の可変容量素子群よりも前に調整することを特徴とする請求項3記載の半導体集積回路。 - 前記制御手段は、
前記容量値設定手段で設定される設定値の変化量に応じて、前記分周信号の分周発振周波数及びカウント時間を可変する手段
を含むことを特徴とする請求項2記載の半導体集積回路。 - 前記制御手段は、
発振周波数の変化量の絶対値|Δf|が最小となる、所定の設定値の最小差分単位において、カウント時間をTとしたとき、
前記分周信号の分周発振周波数に相当するカウント値と前記カウント期待値との差分値の絶対値|ΔM|が、|ΔM|>T/(2×K)×|Δf|(Kは、前記分周手段を構成する分周回路に含まれるプリスケーラの分周数)を満たすカウント時間を設定する手段
を含むことを特徴とする請求項1ないし5のいずれかに記載の半導体集積回路。 - 前記制御手段は、
前記選択された可変容量素子群を構成する各可変容量素子の容量値に応じて、電圧制御可変ダイオード(バラクタ)の容量値を変化させ、前記設定値に対して前記電圧制御発振手段のゲイン値Kvcoを一定に調整する手段
を含むことを特徴とする請求項1ないし6のいずれかに記載の半導体集積回路。 - 前記制御手段は、
前記容量値の設定値をzビット(最大値Yz、Yzは0以上の整数)とし、
該設定値の変化量を±2^w(wは0以上の整数、かつ、2^(w+1)≦Yz+1)としたとき、該条件を満たす所定の初期値に対して、全ての調整値、若しくは、所定の範囲内の調整値をとる手段
を含むことを特徴とする請求項1ないし7のいずれかに記載の半導体集積回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005249185A JP2007067635A (ja) | 2005-08-30 | 2005-08-30 | 半導体集積回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2005249185A JP2007067635A (ja) | 2005-08-30 | 2005-08-30 | 半導体集積回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007067635A true JP2007067635A (ja) | 2007-03-15 |
Family
ID=37929359
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2005249185A Pending JP2007067635A (ja) | 2005-08-30 | 2005-08-30 | 半導体集積回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007067635A (ja) |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010239554A (ja) * | 2009-03-31 | 2010-10-21 | Nec Corp | チャージポンプ、周波数シンセサイザ、及び、制御方法 |
JP2010252181A (ja) * | 2009-04-17 | 2010-11-04 | Toshiba Corp | デジタルpll回路及び半導体集積回路 |
JP2011520393A (ja) * | 2008-05-07 | 2011-07-14 | クゥアルコム・インコーポレイテッド | Vcoのキャパシタバンクのトリミングとキャリブレーション |
JP2012044274A (ja) * | 2010-08-13 | 2012-03-01 | Sony Corp | 位相同期回路および無線通信装置 |
JP2012505599A (ja) * | 2008-10-09 | 2012-03-01 | アルテラ コーポレイション | 発振回路内で構成要素を接続するオプションコンダクタを提供する技術 |
Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09102714A (ja) * | 1995-10-05 | 1997-04-15 | Asahi Kasei Micro Syst Kk | 電圧制御発振器 |
JP2001251186A (ja) * | 2000-03-03 | 2001-09-14 | Nec Microsystems Ltd | Pll回路 |
JP2001339301A (ja) * | 2000-05-30 | 2001-12-07 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ |
JP2004015387A (ja) * | 2002-06-06 | 2004-01-15 | Matsushita Electric Ind Co Ltd | 電圧制御型発振器及び周波数シンセサイザ |
JP2004048589A (ja) * | 2002-07-15 | 2004-02-12 | Matsushita Electric Ind Co Ltd | 電圧制御発振器 |
JP2004260387A (ja) * | 2003-02-25 | 2004-09-16 | Nec Compound Semiconductor Devices Ltd | Pll周波数シンセサイザ及びその発振周波数選択方法 |
-
2005
- 2005-08-30 JP JP2005249185A patent/JP2007067635A/ja active Pending
Patent Citations (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09102714A (ja) * | 1995-10-05 | 1997-04-15 | Asahi Kasei Micro Syst Kk | 電圧制御発振器 |
JP2001251186A (ja) * | 2000-03-03 | 2001-09-14 | Nec Microsystems Ltd | Pll回路 |
JP2001339301A (ja) * | 2000-05-30 | 2001-12-07 | Matsushita Electric Ind Co Ltd | 周波数シンセサイザ |
JP2004015387A (ja) * | 2002-06-06 | 2004-01-15 | Matsushita Electric Ind Co Ltd | 電圧制御型発振器及び周波数シンセサイザ |
JP2004048589A (ja) * | 2002-07-15 | 2004-02-12 | Matsushita Electric Ind Co Ltd | 電圧制御発振器 |
JP2004260387A (ja) * | 2003-02-25 | 2004-09-16 | Nec Compound Semiconductor Devices Ltd | Pll周波数シンセサイザ及びその発振周波数選択方法 |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2011520393A (ja) * | 2008-05-07 | 2011-07-14 | クゥアルコム・インコーポレイテッド | Vcoのキャパシタバンクのトリミングとキャリブレーション |
JP2012505599A (ja) * | 2008-10-09 | 2012-03-01 | アルテラ コーポレイション | 発振回路内で構成要素を接続するオプションコンダクタを提供する技術 |
JP2013102456A (ja) * | 2008-10-09 | 2013-05-23 | Altera Corp | 発振回路内で構成要素を接続するオプションコンダクタを提供する技術 |
JP2010239554A (ja) * | 2009-03-31 | 2010-10-21 | Nec Corp | チャージポンプ、周波数シンセサイザ、及び、制御方法 |
JP2010252181A (ja) * | 2009-04-17 | 2010-11-04 | Toshiba Corp | デジタルpll回路及び半導体集積回路 |
US8115558B2 (en) | 2009-04-17 | 2012-02-14 | Kabushiki Kaisha Toshiba | Digital PLL circuit and semiconductor integrated circuit |
JP2012044274A (ja) * | 2010-08-13 | 2012-03-01 | Sony Corp | 位相同期回路および無線通信装置 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8515374B2 (en) | PLL circuit, and radio communication apparatus equipped with same | |
EP1460762B1 (en) | High-speed, accurate trimming for electronically trimmed VCO | |
US7602256B2 (en) | Systems and techniques for auto-calibration and fast tuning of voltage controlled oscillators in phase-lock loops | |
TWI485986B (zh) | 時脈訊號合成之方法與裝置 | |
US20060003720A1 (en) | System and method for tuning a frequency generator using an LC oscillator | |
US7612624B2 (en) | Resistor-capacitor oscillation circuit capable of adjusting oscillation frequency and method of the same | |
JP4636106B2 (ja) | Pll回路およびそのic | |
US8497741B2 (en) | High accuracy RC oscillator | |
JP2003115720A (ja) | 温度補償型発振器とその調整方法及び温度補償型発振用集積回路 | |
JP4471849B2 (ja) | Pll周波数シンセサイザ回路及びその周波数チューニング方法 | |
EP2187523A1 (en) | Phase-locked loop control circuitry | |
US8766736B2 (en) | Methods of frequency versus temperature compensation of existing crystal oscillators | |
US7646223B2 (en) | Phase locked loop circuit having set initial locking level and control method thereof | |
JP2006086740A (ja) | 電圧制御発振器及び通信用半導体集積回路 | |
JP4335733B2 (ja) | Pll周波数シンセサイザ,発振器の周波数自動選択方法 | |
JP3842227B2 (ja) | Pll周波数シンセサイザ及びその発振周波数選択方法 | |
JP2007067635A (ja) | 半導体集積回路 | |
US7254507B2 (en) | Analog circuit automatic calibration system | |
CN106656119B (zh) | 可数字地重新配置的超高精准内部振荡器 | |
US10491226B1 (en) | Method, processing circuit, and wireless communication device capable of tuning current provided for DCO to lower current level as far as possible | |
US20070188245A1 (en) | Calibrating an oscillator and corresponding calibration device | |
US20170085270A1 (en) | Semiconductor device, radio communication apparatus, and control method for semiconductor device | |
US8125284B2 (en) | Temperature compensation method and apparatus for an output frequency signal based on successive approximation | |
US8373465B1 (en) | Electronic device and method for phase locked loop | |
US10340902B1 (en) | Multiplying delay locked loops with compensation for realignment error |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20070402 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20080723 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100218 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100223 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100622 |