JP2011520393A - Ｖｃｏのキャパシタバンクのトリミングとキャリブレーション - Google Patents

Abstract

技法は、電圧制御発振器（ＶＣＯ）で使用されるキャパシタバンクに関連するキャパシタンスをトリミングするために開示される。実施例では、キャパシタンスはそれぞれ複数の構成要素のキャパシタンスへサブ分割される。実施例では、キャパシタンスはそれぞれ複数の構成要素のキャパシタンスへサブ分割される。構成要素のキャパシタンスは、キャパシタバンクのステップのサイズをトリミングするために選択的にイネーブルされ、またはディスイネーブルされ得る。さらなる技法は、キャパシタバンクについてステップのサイズの誤差を最小化するためにトリミング可能なキャパシタンスをキャリブレートするために開示される。

Description

この開示は電圧制御発振器（ＶＣＯ）に関係し、より詳しくは、ＶＣＯのキャパシタバンクと関連したキャパシタンスをトリミングする（trim）ための技法に関係する。

電圧制御発振器（ ｖｏｌｔａｇｅ−ｃｏｎｔｒｏｌｌｅｄ ｏｓｃｉｌｌａｔｏｒ：ＶＣＯ）は、電圧入力によって制御される出力周波数を有する電気的な発振器である。図１は、可変共振周波数を有するＬＣタンク１０４に結合された発振回路１００を使用する先行技術のＶＣＯの設計を表す。ＬＣタンク内のキャパシタンスはキャパシタバンク１０６としてインプリメントされ、その値は公称周波数制御信号１０８によって選択され得る。

図２は、キャパシタバンク１０６のインプリメンテーションを示し、そこにおいて、複数個の選択可能なキャパシタンスＣ．０からＣ．（Ｎ−１）が並列に連結される。図２において、最小のキャパシタンスＣ．０は、最下位のビット（ＬＳＢ）に関連する値を有する一方、連続するキャパシタンスＣ．ｎ、その前のキャパシタンスＣ．（ｎ−１）の公称（ｎｏｍｉｎａｌｌｙ ）２倍の値を有し、すなわち、キャパシタンスは２進で重み付けがなされている。

図２において、各々のキャパシタンスＣ．０からＣ．（Ｎ−１）は、対応するスイッチＳ．０からＳ．（Ｎ−１）をそれぞれ閉じるまたは開くことにより使用可能または使用不可能になり得る。スイッチＳ．０からＳ．（Ｎ−１）を設定することにより、２進で重み付けされたキャパシタンスＣ．０からＣ．（Ｎ−１）の任意の部分集合がＬＣタンクの共振周波数を変化させるために選択され得る。

理想的には、キャパシタバンクの個別のステップのサイズ、すなわち、キャパシタバンクの選択可能な値から次の最大の選択可能な値までの実際のキャパシタンスの変化は、選択可能なキャパシタンスの全範囲にわたり一様に１ＬＳＢである。しかしながら、実際上、ステップのサイズは、ミスマッチ、プロセスの変動、および／または他の要因により１ＬＳＢから外れ得る。図３は、キャパシタバンク１０６の実際的のインプリメンテーションで典型的に発生した一様でないステップのサイズを例示する。図３から、ステップのサイズが選択可能なキャパシタンスの範囲にわたり相当に外れ、キャパシタバンクによって渡された実際のキャパシタンスにおいて有意性誤差を引き起こし得ることが見られることができる。図３は単なる一例として提供され、この開示の範囲をキャパシタンスの値またはステップのサイズのいかなる特定の範囲に制限することが意図されていないことに注意されたい。

ＶＣＯの発振周波数を選択することにおけるより一様なステップのサイズおよび改善された精度を提供するためにキャパシタバンクの利用可能なキャパシタンスをキャリブレート（ｃａｌｉｂｒａｔｅ）する技法を有することは望ましいだろう。

この開示の態様は電圧制御発振器（ＶＣＯ）のためにキャパシタバンクを提供し、キャパシタバンクは複数の公称の選択可能なキャパシタンスを備え、公称の（ｎｏｍｉｎａｌ）選択可能なキャパシタンスの少なくとも１つは、トリミングのセッティング制御信号に基づいて選択可能な少なくとも１つのキャパシタンスのキャパシタンスに寄与するよう構成された少なくとも１つのサブキャパシタンスであって、公称の選択可能なキャパシタンスの少なくとも１つの公称値より小さいキャパシタンスを有するサブキャパシタンスとを備えている。

この開示の別の態様は、複数の公称の選択可能なキャパシタンスを備える電圧制御発振器（VCO)を提供し、その公称の選択可能なキャパシタンスの少なくとも１つは、トリミングのセッティング制御信号に基づいて選択可能な少なくとも１つのキャパシタンスの中のキャパシタンスに寄与するよう構成される少なくとも１つのサブキャパシタンスを備え、その少なくとも１つのサブキャパシタンスは、公称の選択可能なキャパシタンスの少なくとも１つの公称値より小さいキャパシタンスを有する。

この開示のさらに別の態様は、電圧制御発振器（ＶＣＯ）の出力周波数を調節する方法を提供し、前記ＶＣＯは、キャパシタバンクを備え、キャパシタは、複数の公称の選択可能なキャパシタンスを備え、前記方法は、キャリブレーション（ｃａｌｉｂｒａｔｉｏｎ）フェーズの間、ＶＣＯのキャパシタバンクに少なくとも１つの公称周波数制御信号を供給し、前記少なくとも１つの公称周波数制御信号に対応するキャパシタバンクのためのトリミングのセッティング制御信号を決定することと、前記キャリブレーションフェーズの間に決定された対応するトリミングのセッティング制御信号と関連してオペレーションフェーズの間にＶＣＯの前記キャパシタバンクに適用することを備える。

この開示のさらに別の態様は、キャリブレーションフェーズの間に電圧制御発振器（ＶＣＯ）のキャパシタバンクに少なくとも１つの公称周波数制御信号を供給し、前記少なくとも１つの公称周波数信号に対応するキャパシタバンクのためのトリミングセッティング制御信号を決定する手段と、オペレーションフェーズの間に少なくとも１つの公称周波数制御信号を前記キャリブレーションフェーズの間に決定された対応するトリミングセッティング制御信号に関連してＶＣＯの前記キャパシタバンクに適用する手段とを備えるＶＣＯを提供する。

この開示の別の態様は、電圧制御発振器（ＶＣＯ)の出力周波数を調節するためのコンピュータプログラム製品を提供し、前記ＶＣＯは、キャパシタバンクを含み、前記キャパシタバンクは、複数の公称の選択可能なキャパシタンスを含み、製品は、キャリブレーションフェーズの間にＶＣＯのキャパシタバンクに少なくとも１つの公称周波数制御信号を提供し、前記少なくとも１つの公称周波数制御信号に対応するキャパシタバンクのためのトリミングのセッティング制御信号を決定することをコンピュータにさせるためのコードと、オペレーションフェーズの間に少なくとも１つの公称周波数制御信号を前記キャリブレーションフェーズの間に決定された対応するトリミングセッティングの制御信号に関連してＶＣＯの前記キャパシタバンクに適用することをコンピュータに行わせるためのコードとを備えるコンピュータ読み取り可能な媒体を備える。

この開示のさらに別の態様は、電圧制御発振器（ＶＣＯ）のためのキャパシタバンクを提供し、そのキャパシタバンクは、複数の公称の選択可能なキャパシタンスを備え、その複数の公称の選択可能なキャパシタンスは、最小桁のビット（ＬＳＢ）に関連する最小のキャパシタンスを備え、そのキャパシタバンクは、さらに、キャパシタバンクのキャパシタンスを調節するための複数の選択可能なトリミングキャパシタンスを備えるトリミングネットワークを備え、その複数の選択可能なトリミングキャパシタンスは前記（ＬＳＢ）に関連するキャパシタンスより少ない少なくとも１つのトリミングキャパシタンスを備えている。

図１は、可変共振周波数を持っているＬＣタンク回路１０４に結合される発振回路１００を使用する先行技術のＶＣＯの設計を表す。 図２は、キャパシタバンク１０６のインプリメンテーションを示し、そこにおいて、複数のキャパシタンスＣ．０〜Ｃ．（Ｎ−１）が並列に結合される。 図３は、キャパシタバンク１０６の実際のインプリメンテーションにおいて典型的に生じた一様でないステップのサイズを例示する。 図４は、キャパシタバンクのキャパシタンスをトリミングするためのこの開示に従う技法を表す。 図５は、任意のキャパシタンスＣ．Ｎが、ここに記載された原理に従って複数のキャパシタンスＣ．ｎ１、Ｃ．ｎ２、Ｃ．ｎ３に分割される実施例を表す。 図６は、公称キャパシタンス２＾ｎ ＬＳＢを有するキャパシタンスＣ．ｎが、代わりに、１組の複数のより小さなキャパシタンスＣ．ｎ１、Ｃ．ｎ２、Ｃ．ｎ３、Ｃ．ｎ４としてインプリメントされる実施例を表す。 図７は、この開示に従うキャリブレーションのセットアップの実施例を表す。 図８は、この開示に従う通常のＶＣＯ動作の実施例を表す。 図９は、キャパシタバンク１０６の各々のキャパシタンスＣ．０からＣ．Ｎ−１に関係するステップのサイズをトリミングするために提供されるこの開示のさらなる実施例を表す。 図１０は、図９の実施例に従うＶＣＯの通常の動作の実施例を表す。 図１０Ａは、キャパシタタンクの公称キャパシタンスのためのトリミングのセッティングを決定し、ＶＣＯの通常の動作の間にトリミングのセッティングを適用する方法のステップを表す。 図１１は、この開示に従うトリミングのキャリブレーションアルゴリズムのさらなる実施例を表す。 図１２は、位相同期ループ（ＰＬＬ）の一部を構成するアナログＶＣＯの内のこの開示に従うキャパシタバンクの実施例を表す。

詳細な説明

この開示は、キャパシタバンク内の１つまたはそれより多くのキャパシタンスをトリミングし、ＶＣＯの発振周波数を選択することにおけるより一様なステップのサイズおよび改善された精度を提供するためにそのようなキャパシタンスのトリミングのセッティングをキャリブレートするために技法を提供する。

図４は、キャパシタバンク１０６のキャパシタンスＣ．０をトリミングするためのこの開示に従う技法を表す。図４において、１ＬＳＢの公称値を持つキャパシタンスＣ．０は、複数の構成要素のキャパシタンスＣ．０．１、Ｃ．０．２およびＣ．０．３へサブ分割される。スイッチＳ．０．１が閉まっているときにキャパシタＣ．０．１は、公称上キャパシタンスの１／２ＬＳＢに寄与する一方、スイッチＳ．０．２およびＳ．０．３がそれぞれ閉まっているときに、キャパシタＣ．０．２およびＣ．０．３はそれぞれ公称上キャパシタンスの１／４ＬＳＢに寄与する。選択的にスイッチＳ．０．１、Ｓ．０．２、Ｓ．０．３を開くか閉じることによって、Ｃ．０に関連した実際のキャパシタンスは、その公称値から下降して「トリミングされ」得る。

当業者は、図４を参照して記載された技法が、図２に示される２進の重み付けされたキャパシタのいずれかに関連するキャパシタンスをトリミングするために、容易に適用されることができることを認識するだろう。例えば、図５は、２＾ｎ ＬＳＢの公称値を持つ任意のキャパシタンスが図４を参照して開示された同じ原理に従って複数のキャパシタンスＣ．ｎ．１、Ｃ．ｎ．２、に分割される実施例を表す。図５において、スイッチＳ．ｎ．１が閉まっているときにキャパシタンスＣ．ｎ．１は、公称上キャパシタンスの（１／２）２＾ｎ ＬＳＢに寄与する一方、スイッチＳ．ｎ．２、Ｓ．ｎ．３はそれぞれ閉まっているときにキャパシタンスＣ．ｎ．２、Ｃ．ｎ．３、各々、公称上キャパシタンスの（１／４）２＾ｎ ＬＳＢに寄与する。例えば、図５は、２＾ｎ ＬＳＢの公称値を持つ任意のキャパシタンスＣ．Ｎが図４を参照して開示された同じ原理に従って複数のキャパシタンスＣ．ｎ．１、Ｃ．ｎ．２、Ｃ．ｎ．３に分割される実施例を表す。図５において、スイッチＳ．ｎ．１が閉まっているときにキャパシタンスは公式上キャパシタンスの（１／２）２＾ｎ ＬＳＢに寄与する一方、スイッチＳ．ｎ．２、Ｓ．ｎ．３がそれぞれ閉まっているときにキャパシタンスＣ．ｎ．２、Ｃ．ｎ．３は、各々、公称上キャパシタンスの（１／４）２＾ｎ ＬＳＢに寄与する。

技術における通常のスキルの一人は、図５のキャパシタンスネットワークの例として図２に示される各々２進で重み付けされたキャパシタンスをインプリメントすることによって、図２に示されるキャパシタンスがトリミングされることができることを認識するだろう。

この開示に従うと、任意のキャパシタンスはここに示された原理に従って構成するキャパシタンスの任意の数へ分割され得る。例えば付加的なキャパシタＣ．ｎ．４、Ｃ．ｎ．５など（図示されない）は、例えば、（１／８）２＾ｎ ＬＳＢ、（１／１６）２＾ｎ ＬＳＢなどを切り替え可能なキャパシタンスを提供するために、さらにトリミングの分解能を細分するために図５に示されるものを越えて提供され得る。そのような実施例はこの開示の範囲内にあるべきと考えられる。

当業者は、さらに示された実施例と異なるキャパシタンスをトリミングするために容易に別な方法を引き出し得る。例えば、図６は、公称のキャパシタンス２＾ｎ ＬＳＢを有するキャパシタンスＣ．ｎが１組の切り替え可能な複数のより小さいキャパシタンスＣ．ｎ．１、Ｃ．ｎ．２、Ｃ．ｎ．３、Ｃ．ｎ．４としてインプリメントされる実施例を表す。スイッチＳ．ｎ．１が閉まっているときにキャパシタンスＣ．ｎ．１は、公称上キャパシタンスの（３／４）の２＾ｎ ＬＳＢに寄与する一方、スイッチＳ．Ｎ．２、Ｓ．Ｎ．３、Ｓ．Ｎ．４がそれぞれ閉じているときにキャパシタＣ．ｎ．２、Ｃ．ｎ．３、Ｃ．ｎ．４の各々が公称上キャパシタンスの１／８ＬＳＢに寄与する。複数のより小さなキャパシタンスの合計は、キャパシタンスＣ．０に関係する公称の２＾ｎ ＬＳＢよりも多く追加し、必要ならば、公称値以下だけでなく以上にもトリミングされることを可能にする。そのような実施例もこの開示の範囲内にあるべきと考えられる。

図５に示されるような実施例中において、キャパシタバンクの中のＣ．ｎのキャパシタンスは、その公称値から上昇するのでなく、その公称値から下降してトリミングされることのみが必要があることに注意されたい。トリミングの構成可能性におけるそのような制限はこの開示の集積回路の実施例においてレイアウト面積を節約するのに有利になり得る。ダウントリミングのみを組込む実施例は、例えば、キャパシタバンクが、それ自身、ＬＣタンクの共振周波数のさらなる細かい調節を提供する追加の電圧制御キャパシタンス(バラクター（ｖａｒａｃｔｏｒ））とさらに結合されて、十分な精度を提供し得る。

実施例は、２つの直列キャパシタンスを連結するスイッチを閉じることにより可能になる容量性ネットワークを示すよう上記で開示された。当業者は、同じ技法が可変キャパシタンスの任意のインプリメンテーションに適用されることを理解するだろう。例えば、交互に切り替えが可能なキャパシタンスは、単一のキャパシタを直列に結合されたスイッチ、および／または並列に結合されたスイッチ、または、任意の組み合わせで並列および直列に結合されたスイッチとしてインプリメントされ得る。トリミングキャパシタンスは、さらに、バラクターのように連続的に可変なキャパシタンスを持つ要素を使用してインプリメントされ得、そのキャパシタンスは、アナログ制御信号によって制御される。そのような実施例はこの開示の範囲内にあるべきと考えられる。

更に、実施例は、２進で重み付けされたキャパシタンスから構築された容量性ネットワークを上記に示すよう開示された。技術における通常のスキルの一人は、同じ技法が、任意のキャパシタンスの重み付けのスキームに従って重み付けられたキャパシタンスをトリミングするために適用され得ることを認識するだろう。そのような実施例はこの開示の範囲内にあるべきと考えられる。

キャパシタバンク内のキャパシタンスがトリミングされることを可能にするための技法は上記に示された。さらに一様なステップのサイズと改善された精度のために提供されるそのようなキャパシタのトリミングのセッティングをキャリブレートする技法が、さらに、以下に開示される。

図７は、この開示に従ったキャリブレーションのセットアップの実施例を表す。図７では、公称周波数制御信号１０８は、キャパシタバンク１０６の公称キャパシタンスの調節により、ＶＣＯの公称上の要望された発振周波数をセットする。ＶＣＯの出力信号は周波数測定モジュール１０２に連結され、それはＶＣＯ出力信号の実際の周波数を示す信号を出力する。周波数測定モジュール１０２の出力信号はキャパシタバンクのキャリブレーションモジュール７００に連結され、それは、ＶＣＯ出力信号の実際の周波数を公称周波数制御信号１０８と比較する。比較に基づいて、キャパシタバンクのキャリブレーションモジュール７００は、ＶＣＯの出力周波数がより良く公称周波数に接近するように、公称のキャパシタンスをトリミングするために、キャパシタバンク１０６にトリミング信号７００ａを出力する。キャリブレーション処理を通して決定された好ましいトリミングのセッティングは、ルックアップテーブル（ＬＵＴ）７１０に記憶されることができ、それは、この開示に従ってキャリブレートされるトリミングのセッティングにキャパシタンスＣ．０からＣ．（Ｎ−１）を関係させるエントリーを含み得る。

図７を参照して記載された技法の観点において、当業者は、キャパシタバンク１０６の中のキャパシタンスをキャリブレートする代替のスキームを容易に引き出し得ることに注意されたい。

図８は、この開示に従った通常のＶＣＯの動作の実施例を表す。図８において、公称周波数制御信号１０８は、キャパシタバンク１０６の公称のキャパシタンスを特定し得る。周波数制御信号１０８は、ルックアップテーブル（ＬＵＴ）に供給され得、それは、例えば、図７を参照して記載されたキャリブレーション処理から導かれたトリミングのセッティング値を記憶する。公称周波数制御信号１０８に基づいて、ＬＵＴ７１０は、公称のキャパシタンスに最も良く近づけるためにキャパシタバンクと関連つけられる好ましいトリミングのセッティングを出力する。

図９は、さらに単一のトリミングネットワーク９００が、キャパシタバンクの各々のキャパシタンスＣ．０からＣ．（Ｎ−１）と関連するステップのサイズをトリミングするために提供されるこの開示の実施例を表す。図９において、トリミングネットワーク９００は、キャパシタンスＣ．０からＣ．（Ｎ−１）と並列に連結される。トリミングネットワーク９００は、示されるような１ＬＳＢから２＾（−Ｍ）ＬＳＢまで及ぶ、１組の並列に接続された２進で重み付けされたキャパシタンスを含むことができ、ここで、Ｍは正の整数である。代わりに、トリミングネットワーク９００は、キャパシタバンク１０６のネットキャパシタンスをトリミングすることを許可する任意の組の値を持つキャパシタンスを備えることができる。

図１０は、図９の実施例に従ったＶＣＯの通常の動作の実施例を表す。図１０では、公称の所望の周波数信号１０８は、公称キャパシタンスＣ．０からＣ．（Ｎ−１）によって特定される。公称の所望の動作周波数１０８は、ＬＵＴ９１０に提供され、それは、図９に従ったキャリブレーションキャパシタンスＣ．ＣＢ．０からＣ．ＣＢ．Ｍのためのトリミングのセッティングを出力する。信号１０８は、さらに、信号１０８から１ＬＳＢを引くモジュール１０００へ入力される。これはキャパシタンスＣ．ＣＢ．０からＣ．ＣＢ．Ｍをトリミングするのに要求されるネットのトリミング値が正の値になることを可能にするために行われる。他の実施例において、ＬＳＢの任意の整数あるいは分数も、同じ結果を達成するために信号１０８から引かれることができる。

トリミングネットワーク９００がキャリブレートされ、トリミングのセッティングが、図７を参照して上に記載されたのと同じ形態でＬＵＴに記憶されることができることに注意されたい。実施例では、ＬＵＴのエントリーは、キャパシタバンク１０６の各々の公称のセッティングをキャリブレーションキャパシタＣ．ＣＢ．０からＣ．ＣＢ．Ｍのための好ましい１組のトリミングのセッティングに関連させ得る。

図１０Ａは、キャパシタバンクの公称キャパシタンスのためのトリミングのセッティングを決定し、ＶＣＯの通常のオペレーションの間にそれらのトリミングのセッティングを適用する方法のステップを表す。図１０Ａでは、キャリブレーションフェーズは、ステップ１０００Ａから１０３０Ａを含む一方、オペレーションフェーズは１０４０Ａを含む。

ステップ１０００Ａにおいて、方法は、ＶＣＯのキャパシタバンクに公称周波数制御信号を供給する。ステップ１０１０Ａにおいて、方法は、供給された公称周波数に対応するキャパシタバンクのためのトリミングのセッティング制御信号を決定する。ステップ１０２０Ａにおいて、方法は、関心のある全ての公称周波数がステップ１０００Ａおよび１０１０Ａでチェックされたかどうか決定する。もし、いいえの場合、方法はステップ１０３０Ａで次の公称周波数に移る。もし、はいの場合、方法は、ステップ１０４０Ａに移り、そこで、適用された各々の公称周波数に対して、キャリブレーションフェーズの間に対応するトリミングのセッティング制御信号が適用される。

図１０Ａの方法が実例のみのために示され、この開示の範囲を、示されたキャリブレーション方法の任意の特定の実施例に制限するのが目的ではないことに注意されたい。

図１１は、さらに、この開示に従ったトリミングのセッティングのキャリブレーションアルゴリズムの実施例を表す。図１１において、Ｎビットのキャパシタンスバンクの中のｎ番目のキャパシタンスを表す変数ｎがステップ１１００で１に初期化される。ステップ１１１０では、キャパシタバンクでｉ番目の選択可能周波数を表わす変数ｉは、ｉ＝２＾Ｎ−２＾ｎ＋１として計算される。ステップ１１２０において、２つの周波数ステップが測定される。第１ステップｆｓｔｅｐ１はｆ（ｉ）−ｆ（ｉ−１）として測定される一方、第２ステップｆｓｔｅｐ２がｆ（ｉ−１）−ｆ（ｉ−２）として測定され、そこにおいて、ｆ（ｉ）、ｆ（ｉ−１）、ｆ（ｉ−２）は、ｉ番目、（ｉ−１）番目、（ｉ−２）番目の周波数がそれぞれ選択されたときに測定された周波数である。

ステップ１１３０において、アルゴリズムは、ステップｆｓｔｅｐ２が０より小さいかどうかチェックする。もし、そうならば、そのときに、ｎ番目のキャパシタのキャパシタンスＣ（ｎ）は、ステップ１１４０で単位キャパシタンスΔＣ（ｎ）によって現在の開示の原理に従って増加され、そこではΔＣ（ｎ）は、ｎ番目のビット（例えば実施例中のＬＳＢ／２あるいはＬＳＢ／４）に提供される最小単位キャパシタンスである。ステップ１１５０において、アルゴリズムは、ステップｆｓｔｅｐ２がステップｆｓｔｅｐ１より大きいかどうかチェックする。もし、そうならば、そのときに、ｎ番目のキャパシタのキャパシタンスＣ（ｎ）はステップ１１５０で単位キャパシタンスΔＣ（ｎ）によってこの開示の原理に従って減少され、そこではΔＣ（ｎ）は再びｎ番目のビットに提供される最小単位のキャパシタンスである。実施例において、Ｃ（ｎ）のトリミング可能なセッティングは図１１に表されたアルゴリズムの開始に先立ってＣ（ｎ）の公称値に初期化され得る。

この開示の技法が電圧制御発振器（ＶＣＯ）に関して記載されたことに注意されたい。アナログＶＣＯの実施例では、発振周波数は、１組のデジタル制御電圧に基づいて、記載されるようなキャパシタバンクの中のキャパシタを選択的にスイッチオンまたはスイッチオフすることにより粗く同調され得る。そして、周波数は、アナログ電圧を使用して、バラクターのキャパシタンスをコントロールすることにより細かく同調され得る。そのような実施例では、ＶＣＯ制御信号は、細かい同調を制御するアナログ信号に加えて粗い同調を制御する複数のデジタル信号を備え得る。代わりに、デジタルＶＣＯ、あるいはＤＣＯ（デジタル制御発振器（digitally controlled oscillator））の実施例において、オペレーティングキャパシタンスの粗い同調および細かい同調の両方はデジタル信号を使用してコントロールされ得る。この明細書および請求項において、用語の電圧制御発振器（ＶＣＯ）はアナログＶＣＯおよびデジタルＶＣＯ（ＤＣＯ）の両方を包含するように理解されることに注意されたい。当業者は、ここに示された技術がデジタルおよびアナログＶＣＯの両方に容易に適用されることができることを理解するだろう。

図１２は、位相同期ループ（ＰＬＬ）の一部を構築するアナログＶＣＯによりこの開示に従ってキャパシタバンクの実施例を表す。図１２において、ＰＬＬ１２００は、参照周波数Ｆｒｅｆを出力信号ＯＵＴと比較するために弁別器（ｄｉｓｃｒｉｍｉｎａｔｏｒ）１２４０を含む。

弁別器は、弁別器に入力される信号の、例えば位相、周波数、あるいは他の特性を比較し得る。弁別器の出力は、ループフィルター１２１０に提供される。ループフィルターは、ＶＣＯ１２２０への粗い同調のデジタル制御としての制御信号１２１０ｂだけでなく細かい同調のアナログ制御信号としての制御信号１２１０ａをＶＣＯ１２２０に出力する。アナログＶＣＯの実施例において、細かい同調の制御信号１２１０ａは、アナログＶＣＯ１２２０の内のバラクターに供給されたアナログ信号であることができる。ＤＣＯの実施例では、細かい同調の制御信号１２１０ａは、ＤＣＯ１２２０の内の選択可能なキャパシタンスのバンクに供給されたデジタル信号になり得る。

実施例において、粗い同調の制御信号１２１０ｂは、この開示に従ってキャパシタンスのトリミングのセッティングを含むルックアップテーブル（ＬＵＴ）１２３０に供給されたデジタル信号になり得る。ＬＵＴ１２３０の出力はＶＣＯ１２２０に提供され得る。ＶＣＯは、弁別器１２４０にフィードバックされる出力信号ＯＵＴを生成する。

１つまたはそれより多い典型的な実施例において、記述された機能は、ハードウェア、ソフトウェア、ファームウェアあるいはそれの任意の組合せにおいてインプリメントされ得る。もしソフトウェアにおいてインプリメントされれば、機能は、コンピュータ読み取り可能な媒体上の１つまたはそれより多い命令あるいはコードとして記憶されるか、あるいは送信され得る。コンピュータ読み取り可能媒体はコンピュータ記憶装置媒体、およびある場所から別の場所へコンピュータプログラムの転送を促進するあらゆる媒体を含む通信媒体の両方を含む。記憶媒体はコンピュータによってアクセスすることができるあらゆる利用可能な媒体であり得る。限定ではなく例という目的で、そのようなコンピュータ読み取り可能な媒体は、命令あるいはデータ構造の形態の要求されたプログラムコードを運んだり記憶したりするために使用され、また、コンピュータによってアクセスされることができるＲＡＭ、ＲＯＭ、ＥＥＰＲＯＭ、ＣＤ−ＲＯＭまたは他の光学ディスク記憶装置、磁気ディスク記憶装置あるいは他の磁気記憶装置、あるいはその他のいかなる媒体を含むことができる。さらに、任意の結合も、当然に、コンピュータ読み取り可能な媒体と名付けられる。例えば、もし、同軸ケーブル、光ファイバーケーブル、ツイストペア、デジタル加入者線（ＤＳＬ）あるいは赤外線、ラジオおよびマイクロ波のようなワイヤレス技術を使用して、ソフトウェアがウェブサイト、サーバーあるいは他の遠隔のソースから送信されるなら、同軸ケーブル、光ファイバーケーブル、ツイストペア、ＤＳＬあるいは赤外線、ラジオおよびマイクロ波のようなワイヤレス技術は、媒体の定義に含まれる。ここで使用されるディスク（ｄｉｓｋ）とディスク（ｄｉｓｃ）は、ディスク（ｄｉｓｋ）は、通常磁気的にデータを再生する一方、ディスク（ｄｉｓｃ）はレーザーでデータを光学的に再生するコンパクトディスク（ｃｏｍｐａｃｔ ｄｉｓｃ：ＣＤ）、レーザーディスク（登録商標）、光ディスク、ディジタル・バーサタイル・ディスク（ｄｉｇｉｔａｌ ｖｅｒｓａｔｉｌｅ ｄｉｓｃ：ＤＶＤ）、フロッピー（登録商標）ディスクおよびブルーレイディスクを含む。上記のものの組合せも、また、コンピュータ読み取り可能な媒体の中に含まれるべきである。

コンピュータプログラム製品のコンピュータ読み取り可能な媒体に関連した命令あるいはコードは、コンピュータによって、例えば１つまたはそれより多いデジタル信号プロセッサ（ｄｉｇｉｔａｌ ｓｉｇｎａｌ ｐｒｏｃｅｓｓｏｒ：ＤＳＰ）、汎用マイクロプロセッサ、ＡＳＩＣ、ＦＰＧＡあるいは他の等価な集積されたまたは個別の論理回路のような１つまたはそれより多いプロセッサによって、実行され得る。

この明細書、および請求項において、要素が「接続される」あるいは「結合される」ように言及される時に、それが別の要素と直接に接続されまたは連結されることができまたは介在する要素が存在することができることが理解されるだろう。対照的に、要素が他の要素に直接に接続されるあるいは直接に連結されると言及されたときには、介在する要素は存在しない。

多くの態様および例が説明された。しかしながら、これらの例への様々な修正は可能であり、また、ここに示された原理は、他の態様に同様に適用されてもよい。それらおよび他の態様は次の請求項の範囲内にある。

Claims (29)

1. 電圧制御発振器（ｖｏｌｔａｇｅ−ｃｏｎｔｒｏｌｌｅｄ ｏｓｃｉｌｌａｔｏｒ：ＶＣＯ））のためのキャパシタバンクであって、
   前記キャパシタバンクが、複数の公称の選択可能なキャパシタンスを備え、
   前記公称の選択可能なキャパシタンスは、トリミングのセッティング制御信号に基づいて選択可能な前記少なくとも１つの選択可能なキャパシタンスのうちの前記キャパシタンスに寄与するように設定された少なくとも１つのサブキャパシタンスを備え、前記少なくとも１つのサブキャパシタンスは、前記公称の選択可能なキャパシタンスのうちの前記少なくとも一つの前記公称値よりも小さいキャパシタンスを持つ、キャパシタバンク。
2. 複数個の公称の選択可能なキャパシタンスも各々が、前記トリミングのセッティング制御信号に基づいて選択可能な少なくとも１つのキャパシタンスの前記キャパシタンスに寄与するように設定される少なくとも１つのサブキャパシタンスを含み、前記サブキャパシタンス少なくとも１つが前記公称の選択可能なキャパシタンスの前記少なくとも１つの公称値よりも小さいキャパシタンスを有する、請求項１のキャパシタバンク。
3. 前記公称の選択可能なキャパシタンスの少なくとも１つは、トリミングのセッティング制御信号に基づいて選択可能な前記公称のキャパシタンスの前記キャパシタンスに寄与するように設定された複数のサブキャパシタンスを備え、前記複数のサブキャパシタンスの各々は、前記公称の選択可能なキャパシタンスの公称値よりも小さいキャパシタンスをもつ、請求項１のキャパシタバンク。
4. 前記複数の公称の選択可能なキャパシタンスの各々は、トリミングのセッティング制御信号に基づいて選択可能な前記対応する公称のキャパシタンスの前記キャパシタンスに寄与するように設定された前記対応する複数のサブキャパシタンスを備え、前記複数のサブキャパシタンスは前記対応する公称の選択可能なキャパシタンスの公称値よりも小さいキャパシタンスを持つ、請求項２のキャパシタバンク。
5. 前記トリミングのセッティング制御信号は、複数の制御信号を備え、各制御信号は、対応するキャパシタンスをイネーブルしたりディスイネーブルするためにスイッチを開いたり閉じたりする、請求項１のキャパシタバンク。
6. 前記少なくとも１つのサブキャパシタンスが複数の２進で重み付けされるサブキャパシタンスを備える、請求項１のキャパシタバンク。
7. 前記少なくとも１つのサブキャパシタンスが、前記対応する公称の選択可能なキャパシタンスの前記公称のキャパシタンスより大きな合計のキャパシタンスを有する複数のサブキャパシタンスを備える、請求項１のキャパシタ。
8. 前記少なくとも１つのサブキャパシタンスが、前記対応する公称の選択可能なキャパシタンスの前記公称のキャパシタンスと等しい合計のキャパシタンスがある複数のサブキャパシタンスを備える、請求項１のキャパシタバンク。
9. 前記ＶＣＯは、前記ＶＣＯの出力周波数を測定するための周波数測定モジュールに結合され、前記周波数測定モジュールは、キャパシタバンクのキャリブレーションモジュールに結合され、前キャリブレーションモジュールは前記ＶＣＯの前記測定された出力周波数を前記ＶＣＯの前記公称周波数と比較する、請求項１のキャパシタバンク。
10. 前記ＶＣＯは、公称周波数制御信号をキャパシタバンクのためのトリミングのセッティング制御信号に変換するための変換モジュールに結合される、請求項９のキャパシタバンク。
11. 前記変換モジュールがルックアップテーブルを備える、請求項１０のキャパシタバンク。
12. 前記ＶＣＯが、アナログ制御信号によって調節可能なキャパシタンスを持つバラクターをさらに備えるアナログＶＣＯである、請求項１のキャパシタバンク。
13. 前記ＶＣＯは、デジタルＶＣＯであり、前記ＤＣＯは、さらに、前記ＤＣＯの共振周波数の細かい調節のためのディジタルキャパシタンスバンクを備える、請求項１のキャパシタバンク。
14. 電圧制御発振器（ＶＣＯ）であって、
    キャパシタバンクは複数の公称の選択可能なキャパシタンスを備え、
    前記公称の選択可能なキャパシタンスが、トリミングのセッティング制御信号に基づいて選択可能なく少なくとも１つのキャパシタンスに寄与するように設定された少なくとも１つのサブキャパシタンスを備え、
    前記少なくとも１つのサブキャパシタンスが、前記公称の選択可能なキャパシタンスの前記少なくとも１つの前記公称値よりも小さいキャパシタンスをもつ、ＶＣＯ。
15. 前記ＶＣＯＯの出力と連結され、前記ＶＣＯの前記出力の周波数を測定するための周波数測定モジュールと、
    キャパシタバンクのキャリブレーションモジュールであって、前記ＶＣＯの前記測定された出力周波数と前記ＶＣＯの公称周波数とを比較する前記キャリブレーションモジュールと、
    公称周波数制御信号をキャパシタバンクのためのトリミングのセッティング制御信号に変換するための変換モジュールと
    をさらに備える請求項１４のＶＣＯ。
16. 電圧制御発振器（ＶＣＯ）の出力周波数を調節する方法であって、
    前記ＶＣＯは、キャパシタバンクを備え、前記キャパシタバンクは、複数の公称の選択可能なキャパシタンスを備え、
    前記方法が、キャリブレーションフェーズの間に、前記ＶＣＯの前記キャパシタバンクに少なくとも１つの公称周波数制御信号を提供すること、および、前記少なくとも１つの公称周波数制御信号に対応する前記キャパシタバンクのためのトリミングのセッティング制御信号を決定することと、
    オペレーションフェーズの間に前記のキャリブレーションフェーズで決定された前記対応するトリミングのセッティング制御信号に関連して前記少なくとも１つの公称周波数制御信号を前記ＶＣＯの前記キャパシタバンクに適用すること
    を備える方法。
17. 前記キャパシタバンクのためのトリミングのセッティング制御信号を決定することが、
    第１のトリミングのセッティング制御信号に対応する前記ＶＣＯの第１の出力周波数を測定することと、
    第２のトリミングのセッティング制御信号に対応する前記ＶＣＯの第２の出力周波数を測定することと、
    前記少なくとも１つの公称周波数制御信号により近いＶＣＯの出力周波数に対応する前記トリミングのセッティング制御信号を選択すること
    を備える、請求項１６の方法。
18. 前記の前記対応するトリミングのセッティング制御信号に関連して少なくとも１つの公称周波数制御信号を前記ＶＣＯの前記キャパシタバンクに適用することが、
    前記ＶＣＯの公称の選択可能なキャパシタンスと関連する複数のサブキャパシタンスを選択的にイネーブルすることを備え、前記複数のサブキャパシタンスが、前記少なくとも１つの選択可能なキャパシタンスの中の前記キャパシタンスに寄与するように構成される、請求項１７の方法。
19. 前記複数のサブキャパシタンスが前記対応する公称の選択可能なキャパシタンスの公称値より小さいキャパシタンスを持つ、請求項１８の方法。
20. 前記トリミングのセッティイング制御信号は複数の制御信号を備え、各制御信号は、対応するキャパシタンスをイネーブルしたりディスイネーブルしたりするためにスイッチを開いたり閉じたりする、請求項１８の方法。
21. 前記複数のサブキャパシタンスは、複数の２進で重み付けされたサブキャパシタンスを備える、請求項１８の方法。
22. 前記少なくとも１つの公称周波数制御信号に対応する前記キャパシタバンクのためのトリミングのセッティング制御信号を前記決定することは、
    公称周波数制御信号を第１、第２、第３の公称周波数にセットし、および対応する、第１、第２、第３の出力周波数を測定することであって、前記第１の公称周波数は、公称のステップのサイズだけ前記第２の公称周波数より大きく、前記第２の公称周波数が前記同じ公称のステップのサイズだけ前記第３の公称周波数より大きく、前記第１と前記第２の出力周波数の差は、第１の実際のステップのサイズであり、前記第２と前記第３の出力周波数の差は、第２の実際のステップのサイズである、測定することと、
    前記第２の実際のステップのサイズが０より小さい場合、前記第１の公称周波数と関連する前記キャパシタバンクの前記選択可能なキャパシタンスを増加するようにトリミングのセッティング制御信号を調節することと、
    および、前記第２の実際のステップのサイズが、前記第１の実際のステップのサイズよりも大きい場合、前記第１の公称周波数と関連する前記キャパシタバンクの選択可能なキャパシタンスを減少させるようにトリミングのセッティング制御信号を調節すること
    を備える、請求項１５の方法。
23. 前記少なくとも１つの公称周波数制御信号に対応する前記キャパシタバンクのためのトリミングのセッティング制御信号を前記決定することは、
    公称周波数信号を第１、第２、第３の公称周波数にセットする前記ステップを繰り返すことと、前記キャパシタバンクにおける複数の前記公称の選択可能なキャパシタンスのためのトリミングのセッティング制御信号を調節することを備える、請求項２２の方法。
24. 前記複数の公称周波数の制御信号の各々の対応するキャパシタバンクのためのトリミングのセッティング制御信号を決定することをさらに備える、請求項２２の方法。
25. 電圧制御発振器（ＶＣＯ）であって、
    キャリブレーションフェーズの間に、少なくとも１つの公称周波数信号を前記ＶＣＯの前記キャパシタンスバンクに供給し、前記少なくとも１つの公称周波数に対応する前記キャパシタバンクのためのトリミングのセッティングの制御信号を決定する手段と、
    オペレーションフェーズの間に前記キャリブレーションフェーズの間に決定された前記対応するトリミングのセッティング制御信号に関連して前記ＶＣＯの前記キャパシタバンクに対して少なくとも１つの公称周波数を適用するための手段
    を備える、ＶＣＯ。
26. 前記少なくとも１つの公称周波数制御信号を適用するための前記手段が、
    前記ＶＣＯの前記公称の選択可能なキャパシタンスに関連した複数個のサブキャパシタンスを選択的にイネーブルするための手段を含み、
    前記複数のサブキャパシタンスが、前記少なくとも１つの選択可能なキャパシタンスの前記キャパシタンスに寄与するように構成される、請求項２５のＶＣＯ。
27. 電圧制御発振器（ＶＣＯ）の出力周波数を調節するためのコンピュータプログラム製品であって、
    前記ＶＣＯはキャパシタバンクを備え、キャパシタバンクは、複数の公称の選択可能なキャパシタンスを備え、前記製品は、
    キャリブレーションフェーズの間に、コンピュータに、少なくとも１つの公称周波数制御信号を前記ＶＣＯのキャパシタンスバンクに供給させ、前記少なくとも１つの公称周波数制御信号に対応するキャパシタバンクのためのトリミングのセッティングの制御信号を決定させるためのコードと、
    オペレーションフェーズの間に、コンピュータに、前記キャリブレーションフェーズの間に決定された前記トリミングのセッティング制御信号に関連して少なくとも１つの公称周波数制御信号を前記ＶＣＯの前記キャパシタバンクに適用させるためのコード
    を備えたコンピュータ読み取り可能な媒体
    を備える、コンピュータプログラム製品。
28. オペレーションフェーズの間に、コンピュータに前記少なくとも１つの公称周波数信号を適用させるための前記コードは、さらに、
    コンピュータに第１のトリミングのセッティング制御信号に対応する前記ＶＣＯの第１の出力周波数を測定させるためのコードと、
    コンピュータに第２のトリミングのセッティングの制御信号に対応する前記ＶＣＯの第２の出力周波数を測定させるためのコードと、
    コンピュータに前記少なくとも１つの公称周波数制御信号により近くなるＶＣＯの出力周波数に対応する前記トリミングのセッティング制御信号を選択させるためのコード
    を備える、請求項２７のコンピュータプログラム製品。
29. 電圧制御発振器（ＶＣＯ）のためのキャパシタバンクであって、
    前記キャパシタバンクは複数の公称の選択可能なキャパシタンスを備え、前記複数の公称の選択可能なキャパシタンスは、最下位のビット（ＬＳＢ）と関係付けられる最小キャパシタンスを備え、
    前記キャパシタバンクは、さらに、
    前記キャパシタバンクの前記キャパシタンスを調節するための複数の選択可能なトリミングキャパシタンスを備えるトリミングネットワークを備え、
    前記複数の選択可能なトリミングキャパシタンスは、前記（ＬＳＢ）と関連するキャパシタンスよりも小さい少なくとも１つのトリミングキャパシタンスを含む、キャパシタバンク。

Images