JP2012199761A - 位相同期回路およびその制御方法 - Google Patents
位相同期回路およびその制御方法 Download PDFInfo
- Publication number
- JP2012199761A JP2012199761A JP2011062310A JP2011062310A JP2012199761A JP 2012199761 A JP2012199761 A JP 2012199761A JP 2011062310 A JP2011062310 A JP 2011062310A JP 2011062310 A JP2011062310 A JP 2011062310A JP 2012199761 A JP2012199761 A JP 2012199761A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- offset
- vco
- synchronization circuit
- phase synchronization
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
【課題】ばらつき条件(温度、電源電圧、経年変化等)下の安定動作を補償しかつ低ゲインの電圧−周波数特性を実現できる位相同期回路を提供する。
【解決手段】バラクタアレイを有するVCO101と、VCO101の特性をモニターするモニター回路102と、モニター結果に応じてバラクタアレイに供給するオフセット量を切り替えるオフセット発生回路103とを備える。ばらつき条件下のVCOの特性をモニターした結果からバラクタアレイのオフセット量を調整することで、位相同期回路の動作不良を防ぐ。
【選択図】図1
【解決手段】バラクタアレイを有するVCO101と、VCO101の特性をモニターするモニター回路102と、モニター結果に応じてバラクタアレイに供給するオフセット量を切り替えるオフセット発生回路103とを備える。ばらつき条件下のVCOの特性をモニターした結果からバラクタアレイのオフセット量を調整することで、位相同期回路の動作不良を防ぐ。
【選択図】図1
Description
本発明は、位相同期回路およびその制御方法に関する。
無線用IC、特に基地局装置用ICにおいて、通信の高品質化のために、PLLの低位相雑音化の強い要求がある。
非特許文献1や特許文献1に示されるように、単一バラクタではなくオフセット電圧を加えたバラクタアレイを備える構成により、C−V(容量−電圧)特性の傾きを減少させることができる。このバラクタアレイをVCO(Voltage−Controlled Oscillator)に用いた場合、VCOのゲインを減少することができるため、PLL(Phase−Locked Loop)回路の位相雑音を抑制できる。ここでは、容量値によって周波数が決定されるタイプのVCOを仮定している。
IEEE MICROWAVE AND WIRELESS COMPONENTS LETTERS,VOL.19,NO.9,SEP.2009 PP.596−598(Fig.1、Fig.4)
しかし、上記のPLL回路では、温度等のばらつきにより、特性が変動(周波数がオフセット変動)するとVCOの入力制御電圧がシフトして許容範囲外となってしまい、PLL回路がロックしない、あるいは位相雑音特性が大きく劣化する問題を生じる可能性がある。
本発明は、ばらつき条件(温度、電源電圧、経年変化等)下の安定動作を補償しかつ低ゲインの電圧−周波数特性を実現できる位相同期回路及びその制御方法を提供しようとするものである。
本発明の態様によれば、バラクタアレイを有するVCOと、該VCOの特性をモニターするモニター手段と、該モニター手段のモニター結果に応じて、前記バラクタアレイに供給するオフセット量を切替えるオフセット発生手段とを含む位相同期回路であって、前記オフセット発生手段は、電源−GND間に複数の抵抗を挿入して各抵抗間の電圧V0〜Vnを発生する抵抗分圧手段と、前記モニター結果に応じて該抵抗分圧手段で分圧された電圧を選択して前記VCOに出力するスイッチとを備え、前記VCOは、選択された電圧によりバラクタアレイのオフセット電圧を制御し、前記モニター手段は2つの電圧比較器を備え、一方の電圧比較器の非反転入力端子に当該位相同期回路の安定動作電圧範囲の安定動作最低電圧(VH)を、反転入力端子には入力制御電圧Vcをそれぞれ加えると共に、他方の電圧比較器の反転入力端子には安定動作最高電圧(VL)を、非反転入力端子には入力制御電圧Vcをそれぞれ加え、これら2つの電圧比較器の出力値がそれぞれ真となるとき安定動作と判断する一方、前記2つの電圧比較器の出力値の少なくとも一方が真で無いときに前記オフセット発生手段に対して分圧電圧の切替えを行なわせることを特徴とする位相同期回路が提供される。
本発明の別の態様によれば、バラクタアレイを有するVCOと、該VCOの特性をモニターするモニター手段と、該モニター手段のモニター結果に応じて、前記バラクタアレイに供給するオフセット量を切替えるオフセット発生手段とを含む位相同期回路の制御方法であって、前記オフセット発生手段は、電源−GND間に複数の抵抗を挿入して各抵抗間の電圧V0〜Vnを分圧電圧として発生すると共に、前記モニター結果に応じて該分圧電圧を選択して前記VCOに出力することにより、前記VCOにおいては、選択された電圧により前記バラクタアレイのオフセット電圧を制御し、前記モニター手段は2つの電圧比較器の一方の電圧比較器の非反転入力端子に当該位相同期回路の安定動作電圧範囲の安定動作最低電圧(VH)を、反転入力端子には入力制御電圧Vcをそれぞれ加えると共に、他方の電圧比較器の反転入力端子には安定動作最高電圧(VL)を、非反転入力端子には入力制御電圧Vcをそれぞれ加える構成とすることにより、前記2つの電圧比較器の出力値がそれぞれ真となるとき安定動作と判断する一方、前記2つの電圧比較器の出力値の少なくとも一方が真で無いときに前記オフセット発生手段に対して分圧電圧の切替えを行なわせることを特徴とする位相同期回路の制御方法が提供される。
本発明によれば、ばらつき条件(温度、電源電圧、経年変化等)下のPLL特性のモニター結果に応じてバラクタアレイのオフセット量を調整できるようにしたことで、ばらつき条件下の安定動作を補償しかつ低ゲイン(傾き)な電圧−周波数特性を実現できる。
(実施例の構成)
次に、本発明の実施例について図面を参照して詳細に説明する。
次に、本発明の実施例について図面を参照して詳細に説明する。
図1は、本発明の第1の実施例によるPLL回路の概略構成を示す。本実施例によるPLL回路は、バラクタアレイを有するVCO101と、VCO101(あるいはPLL回路としての)の特性をモニターする回路(あるいは装置)102と、モニター結果に応じてバラクタアレイに供給するオフセット量(一般には電圧あるいは電流)を切り替えるオフセット発生回路103とから構成される。ここで、VCO101の発振周波数は、VCO101を構成しているバラクタアレイの容量値を可変とすることにより調整されるものとする。
図2は、オフセット発生回路103の一例を示す図である。電源Vp−グランドGND間に複数(n+2)個(nは正の整数)の抵抗を挿入することで抵抗分圧回路を構成し、各抵抗の接続点に(n+1)個の分圧電圧V0〜Vnを発生する。またモニター回路102からのデジタル信号に応答して電圧の切り替え動作を行なうスイッチ(X−バースイッチ)202により、電圧V0〜Vnの中からバラクタアレイを制御するオフセット電圧を選択して出力する。なお、本実施例のようなデジタル信号によりオフセット電圧を切り替える構成ではなく、アナログ信号により切り替える構成も容易に考えられる。
図3は、モニター回路102の一例を示す図である。本モニター回路102は、VCO101の入力制御電圧Vcと、PLLの安定動作電圧に相当する電圧VHあるいはVLを入力とする、2つの電圧比較器301−1、301−2を用いる。このとき、電圧比較器301−1の非反転端子に入力されるVHは安定動作最低電圧、電圧比較器301−2の反転端子に入力されるVLは安定動作最高電圧とする。なお、入力制御電圧Vcが外部出力となっていれば、直接モニターすることができる。
図4は、VCO101を構成するバラクタアレイの一例を示す図である。バラクタアレイは、オフセット発生回路202からの(n+1)種のオフセット電圧Vo_0〜Vo_nにより制御される(n+1)個のバラクタ401から構成される。このとき、各バラクタのサイズは同一でなくてもよい。
(実施例の動作)
次に、図5を用いて、実施例の動作について詳細に説明する。本実施例では、温度による周波数−電圧特性が、低温(25℃)で周波数シフトが最高になり、高温(85℃)で周波数シフトが最低になるものと想定する。まず、VCO101のゲインが最低になるようにオフセット発生回路103を制御する。そして両条件下において、PLLが安定に動作する電圧範囲でロックできているかどうかを、モニター回路102により判別する。つまり、図3のモニター回路102の場合、出力値MON[1:0]=”11”(条件VL<Vc<VHで電圧比較器301−1の出力値MON[1]、電圧比較器301−2の出力値MON[0]のいずれも”1”)が真となる場合、PLLは安定に動作すると判別して、図1に示すループ動作を終了する。参考のために、図5にはこれまで、つまり通常のオフセット電圧の特性を細い点線で示し、単一のオフセット電圧を太い点線で示している。
次に、図5を用いて、実施例の動作について詳細に説明する。本実施例では、温度による周波数−電圧特性が、低温(25℃)で周波数シフトが最高になり、高温(85℃)で周波数シフトが最低になるものと想定する。まず、VCO101のゲインが最低になるようにオフセット発生回路103を制御する。そして両条件下において、PLLが安定に動作する電圧範囲でロックできているかどうかを、モニター回路102により判別する。つまり、図3のモニター回路102の場合、出力値MON[1:0]=”11”(条件VL<Vc<VHで電圧比較器301−1の出力値MON[1]、電圧比較器301−2の出力値MON[0]のいずれも”1”)が真となる場合、PLLは安定に動作すると判別して、図1に示すループ動作を終了する。参考のために、図5にはこれまで、つまり通常のオフセット電圧の特性を細い点線で示し、単一のオフセット電圧を太い点線で示している。
一方、図5には最適のオフセット電圧範囲が太い実線で示されている。出力値MON[1:0]=”11”が否、例えば”01”(条件Vc>VHで電圧比較器301−1の出力値MON[1]が”0”となり、電圧比較器301−2の出力値MON[0]は”1”)となる場合、あるいは”10”(条件Vc<VLで電圧比較器301−2の出力値MON[0]が”0”となり、電圧比較器301−1の出力値MON[1]は”1”)となる場合、PLL(モニター回路102)は安定に動作できないと判別して、VCO101のゲインが1段階高くあるいは低くなるようにオフセット発生回路103からの電圧を制御する。以下、同様にして、モニター回路102による判別動作を実施する。この動作を出力値MON[1:0]=”11”が真となるまで繰り返す。この他、ループを収束させる各種のアルゴリズムが適用できることは言うまでも無い。
(実施例の効果)
上記実施例による効果は、周囲温度、電源電圧等の条件がばらついたとしても安定動作できるとともに、低位相雑音化できることにある。その理由は、ばらつき条件下においてもある電圧範囲内に収まる周波数−電圧特性のうち、最も低いゲインが低い特性に設定できるためである。
上記実施例による効果は、周囲温度、電源電圧等の条件がばらついたとしても安定動作できるとともに、低位相雑音化できることにある。その理由は、ばらつき条件下においてもある電圧範囲内に収まる周波数−電圧特性のうち、最も低いゲインが低い特性に設定できるためである。
すなわち、上記実施例によれば、ばらつき条件(温度、電源電圧、経年変化等)下のPLL特性のモニター結果に応じてバラクタアレイのオフセット量を調整できるようにしたので、ばらつき条件下の安定動作を補償しかつ低ゲイン(傾き)な電圧−周波数特性を実現できる。
(他の実施例)
次に、本発明の第2の実施例について図面を参照して詳細に説明する。
次に、本発明の第2の実施例について図面を参照して詳細に説明する。
図6は、本発明の第2の実施例によるPLL回路の構成を示す。第2の実施例が第1の実施例と異なる構成は、オフセット発生回路1103とやりとりを行うメモリ1104が付加されている点である。このメモリ1104には、実際に使用する前、例えば本PLL回路を製品として出荷する前の負荷テスト等において、制御ループを用いてPLLについて異なる条件下(例えば、異なる出力周波数)で求められた複数のオフセット発生回路1103の制御値が制御コードに対応付けて順次保持される。これにより、条件に応じ最適なオフセット発生回路1103の制御値を制御コードに対応付けてメモリ1104に記憶しておけば、PLLの条件を変更する場合には制御コードを用いてメモリ1104から制御値を取り出せば良く、PLLの条件を変更する毎にオフセット制御値を求める必要がなくなるため、高速に条件の変更が可能となる。オフセット発生回路1103は、メモリ1104から読み出した制御値に応じた分圧電圧を選択してVCO101に与える。
図8を参照して、第2の実施例の動作について説明する。
上述のように、第2の実施例では動的(常時)制御をせず、例えば、出荷前の負荷テスト時などに、図8に示すように、一度、条件別に最適な傾き(ゲイン)を調整しておくだけでよい。したがって、PLL実動作時に制御ループを動作させなくてよいので、制御ループが引き起こすPLL動作不安定の懸念や、モニター回路の消費電流の増加がない。また、PLLのターゲット周波数(出力周波数)Ftargetを変化させる際にも、あらかじめターゲット周波数に応じた傾きの設定を制御値として制御コードに対応付けてメモリ1104にあらかじめ保持しておき、必要に応じて読み出しすることで、PLL実動作時に制御ループ動作が不要となる。
図7は、本発明の第3の実施例によるPLL回路の構成を示す。第3の実施例が第1の実施例と異なる構成は、複数のVCO1201−1、1201−2、・・・、1201−3を有する点が異なる。一般には、PLLとして広い可変周波数範囲を実現するため、異なる可変周波数範囲を有する複数のVCO1201−1、1201−2、・・・、1201−3を切り替えて用いる。図7に示すように、複数のVCO1201−1、1201−2、・・・、1201−3で、モニター回路1202およびオフセット発生回路1203を共有することで、回路面積を低減できる。また、第2の実施例と同様に、オフセット発生回路1203にメモリ(図示省略)を付加することで、あらかじめ各VCO1201−1、1201−2、・・・、1201−3に対して最適なオフセット発生回路1203の制御値を条件別(例えば出力周波数)に保持できるため、VCOを切り替えた際にやはりオフセット制御値を瞬時に設定できる。
本発明の利用分野として、PLLを含むICおよびLSI一般への応用が挙げられる。
101、1201−1、1201−2、1201−3 VCO
102 モニター回路
103 オフセット発生回路
201 抵抗
202 X−バースイッチ
301−1、301−2 電圧比較器
401 バラクタ
102 モニター回路
103 オフセット発生回路
201 抵抗
202 X−バースイッチ
301−1、301−2 電圧比較器
401 バラクタ
Claims (7)
- バラクタアレイを有するVCOと、該VCOの特性をモニターするモニター手段と、該モニター手段のモニター結果に応じて、前記バラクタアレイに供給するオフセット量を切替えるオフセット発生手段とを含む位相同期回路であって、
前記オフセット発生手段は、電源−GND間に複数の抵抗を挿入して各抵抗間の電圧V0〜Vnを発生する抵抗分圧手段と、前記モニター結果に応じて該抵抗分圧手段で分圧された電圧を選択して前記VCOに出力するスイッチとを備え、
前記VCOは、選択された電圧によりバラクタアレイのオフセット電圧を制御し、
前記モニター手段は2つの電圧比較器を備え、一方の電圧比較器の非反転入力端子に当該位相同期回路の安定動作電圧範囲の安定動作最低電圧(VH)を、反転入力端子には入力制御電圧Vcをそれぞれ加えると共に、他方の電圧比較器の反転入力端子には安定動作最高電圧(VL)を、非反転入力端子には入力制御電圧Vcをそれぞれ加え、これら2つの電圧比較器の出力値がそれぞれ真となるとき安定動作と判断する一方、前記2つの電圧比較器の出力値の少なくとも一方が真で無いときに前記オフセット発生手段に対して分圧電圧の切替えを行なわせることを特徴とする位相同期回路。 - 請求項1に記載の位相同期回路において、本位相同期回路を使用する前に、当該位相同期回路について異なる条件で求められた、複数の前記オフセット発生手段の制御値を保持するメモリを更に備えることを特徴とする位相同期回路。
- 請求項1又は2に記載の位相同期回路において、前記VCOとして、異なる可変周波数範囲を有する複数のVCOを備え、これら複数のVCOにおいて前記モニター手段及び前記オフセット発生手段を共有することを特徴とする位相同期回路。
- バラクタアレイを有するVCOと、該VCOの特性をモニターするモニター手段と、該モニター手段のモニター結果に応じて、前記バラクタアレイに供給するオフセット量を切替えるオフセット発生手段とを含む位相同期回路の制御方法であって、
前記オフセット発生手段は、電源−GND間に複数の抵抗を挿入して各抵抗間の電圧V0〜Vnを分圧電圧として発生すると共に、前記モニター結果に応じて該分圧電圧を選択して前記VCOに出力することにより、前記VCOにおいては、選択された電圧により前記バラクタアレイのオフセット電圧を制御し、
前記モニター手段は2つの電圧比較器の一方の電圧比較器の非反転入力端子に当該位相同期回路の安定動作電圧範囲の安定動作最低電圧(VH)を、反転入力端子には入力制御電圧Vcをそれぞれ加えると共に、他方の電圧比較器の反転入力端子には安定動作最高電圧(VL)を、非反転入力端子には入力制御電圧Vcをそれぞれ加える構成とすることにより、前記2つの電圧比較器の出力値がそれぞれ真となるとき安定動作と判断する一方、前記2つの電圧比較器の出力値の少なくとも一方が真で無いときに前記オフセット発生手段に対して分圧電圧の切替えを行なわせることを特徴とする位相同期回路の制御方法。 - 請求項4に記載の位相同期回路の制御方法において、本位相同期回路を使用する前に、当該位相同期回路について異なる条件で求められた、複数の前記オフセット発生手段の制御値を保持するメモリを更に備え、前記オフセット発生手段は当該位相同期回路の条件変更に際して当該条件に応じた前記制御値を前記メモリから読み出し、読み出した制御値に基づいて前記分圧電圧の選択を行なうことを特徴とする位相同期回路の制御方法。
- 請求項5に記載の位相同期回路の制御方法において、あらかじめターゲット周波数に応じた傾きの設定を前記メモリに保持しておき、前記オフセット発生手段は、当該位相同期回路のターゲット周波数を変化させる際に、前記メモリへの読み出しを行なうことを特徴とする位相同期回路の制御方法。
- 請求項4〜6のいずれか1項に記載の位相同期回路の制御方法において、前記VCOとして、異なる可変周波数範囲を有する複数のVCOを備え、これら複数のVCOにおいて前記モニター手段及び前記オフセット発生手段を共有し、
少なくとも温度、電源電圧、経年変化を含むばらつき条件下のモニター結果に応じて前記バラクタアレイのオフセット量を調整することで、ばらつき条件下の安定動作を補償しかつ低ゲインの電圧−周波数特性を実現することを特徴とする位相同期回路の制御方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011062310A JP2012199761A (ja) | 2011-03-22 | 2011-03-22 | 位相同期回路およびその制御方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2011062310A JP2012199761A (ja) | 2011-03-22 | 2011-03-22 | 位相同期回路およびその制御方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012199761A true JP2012199761A (ja) | 2012-10-18 |
Family
ID=47181543
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2011062310A Pending JP2012199761A (ja) | 2011-03-22 | 2011-03-22 | 位相同期回路およびその制御方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012199761A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9960798B2 (en) | 2016-01-07 | 2018-05-01 | Samsung Electronics Co., Ltd. | Apparatus and method for tuning frequency |
CN108233923A (zh) * | 2018-01-09 | 2018-06-29 | 上海顺久电子科技有限公司 | Vco及其频率校准方法、电子设备及计算机存储介质 |
US10523154B2 (en) | 2017-08-16 | 2019-12-31 | Samsung Electronics Co., Ltd. | Oscillator including varactor circuit and method of operation thereof |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08149000A (ja) * | 1994-11-18 | 1996-06-07 | Fujitsu General Ltd | Pll回路 |
JP2001352218A (ja) * | 2000-06-09 | 2001-12-21 | Nippon Telegr & Teleph Corp <Ntt> | 電圧制御発振器 |
US6512419B1 (en) * | 2001-03-19 | 2003-01-28 | Cisco Sytems Wireless Networking (Australia) Pty Limited | Method and apparatus to tune and calibrate an on-chip oscillator in a wireless transceiver chip |
JP2003110425A (ja) * | 2001-09-27 | 2003-04-11 | Sharp Corp | 集積回路および受信装置 |
JP2004147310A (ja) * | 2002-10-03 | 2004-05-20 | Matsushita Electric Ind Co Ltd | 電圧制御発振器、無線通信機器、電圧制御発振方法 |
JP2008172470A (ja) * | 2007-01-11 | 2008-07-24 | Matsushita Electric Ind Co Ltd | 電圧制御発振器および電圧制御発振器の発振周波数制御方法 |
WO2009137620A1 (en) * | 2008-05-07 | 2009-11-12 | Qualcomm Incorporated | Vco capacitor bank trimming and calibration |
JP2010512722A (ja) * | 2006-12-12 | 2010-04-22 | クゥアルコム・インコーポレイテッド | Vco利得補償及び位相ノイズ低減のためのプログラマブルバラクタ |
-
2011
- 2011-03-22 JP JP2011062310A patent/JP2012199761A/ja active Pending
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH08149000A (ja) * | 1994-11-18 | 1996-06-07 | Fujitsu General Ltd | Pll回路 |
JP2001352218A (ja) * | 2000-06-09 | 2001-12-21 | Nippon Telegr & Teleph Corp <Ntt> | 電圧制御発振器 |
US6512419B1 (en) * | 2001-03-19 | 2003-01-28 | Cisco Sytems Wireless Networking (Australia) Pty Limited | Method and apparatus to tune and calibrate an on-chip oscillator in a wireless transceiver chip |
JP2003110425A (ja) * | 2001-09-27 | 2003-04-11 | Sharp Corp | 集積回路および受信装置 |
JP2004147310A (ja) * | 2002-10-03 | 2004-05-20 | Matsushita Electric Ind Co Ltd | 電圧制御発振器、無線通信機器、電圧制御発振方法 |
JP2010512722A (ja) * | 2006-12-12 | 2010-04-22 | クゥアルコム・インコーポレイテッド | Vco利得補償及び位相ノイズ低減のためのプログラマブルバラクタ |
JP2008172470A (ja) * | 2007-01-11 | 2008-07-24 | Matsushita Electric Ind Co Ltd | 電圧制御発振器および電圧制御発振器の発振周波数制御方法 |
WO2009137620A1 (en) * | 2008-05-07 | 2009-11-12 | Qualcomm Incorporated | Vco capacitor bank trimming and calibration |
Cited By (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9960798B2 (en) | 2016-01-07 | 2018-05-01 | Samsung Electronics Co., Ltd. | Apparatus and method for tuning frequency |
US10284243B2 (en) | 2016-01-07 | 2019-05-07 | Samsung Electronics Co., Ltd. | Apparatus and method for tuning frequency |
US10523154B2 (en) | 2017-08-16 | 2019-12-31 | Samsung Electronics Co., Ltd. | Oscillator including varactor circuit and method of operation thereof |
CN108233923A (zh) * | 2018-01-09 | 2018-06-29 | 上海顺久电子科技有限公司 | Vco及其频率校准方法、电子设备及计算机存储介质 |
CN108233923B (zh) * | 2018-01-09 | 2021-09-14 | 上海顺久电子科技有限公司 | Vco及其频率校准方法、电子设备及计算机存储介质 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP5710544B2 (ja) | Vco利得補償及び位相ノイズ低減のためのプログラマブルバラクタ | |
US20200366241A1 (en) | Oscillator circuit | |
JP4929306B2 (ja) | バイアス生成回路及び電圧制御発振器 | |
US7310022B2 (en) | CPU-based oscillation frequency control circuit eliminating the need for a loop filter | |
US20080218277A1 (en) | Apparatus and method for operating a phase-locked loop circuit | |
US7471164B2 (en) | Oscillator and method for operating an oscillator | |
JP2004320721A (ja) | 発振回路及び発振回路制御方法 | |
US8698568B2 (en) | Automatic self-calibrated oscillation method and apparatus using the same | |
JP2010252289A (ja) | 電圧制御発振器のための補償回路 | |
JP4471849B2 (ja) | Pll周波数シンセサイザ回路及びその周波数チューニング方法 | |
JP2020167527A (ja) | 発振回路、半導体装置、オシレータic | |
JP2007251228A (ja) | 電圧制御発振器、動作電流調整装置、および、電圧制御発振器の動作電流調整方法 | |
KR20080038504A (ko) | 위상 동기 루프 및 그 온도 보상 방법 | |
JP2012199761A (ja) | 位相同期回路およびその制御方法 | |
JP2007158891A (ja) | 周波数シンセサイザ及び無線通信機器並びに制御方法 | |
US7782151B2 (en) | VCO digital range selection | |
JP2005072876A (ja) | 広帯域変調pllおよびその変調度調整方法 | |
KR101065818B1 (ko) | 변동 보정 방법, pll 회로 및 반도체 집적 회로 | |
JP4252605B2 (ja) | Pll回路 | |
JP2007027942A (ja) | 位相制御方法及び位相制御発振装置、送信用アレーアンテナ | |
KR100795478B1 (ko) | 전압제어발진기 | |
JP4735870B2 (ja) | 電圧制御発振器、周波数シンセサイザおよび発振周波数制御方法 | |
KR100830899B1 (ko) | 전압 제어 발진기의 이득 측정 방법 및 이를 이용하는주파수 합성기 | |
JP2015015572A (ja) | 発振回路、発振装置および発振方法 | |
JP2016048841A (ja) | Pll回路、pll回路の制御方法、及び電子機器 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20140210 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20140715 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140723 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20141210 |