JP2003110425A

JP2003110425A - 集積回路および受信装置

Info

Publication number: JP2003110425A
Application number: JP2001298201A
Authority: JP
Inventors: Mitsuhiro Nobori; 充啓登; Hiroshi Isoda; 浩磯田; Shinji Amano; 真司天野
Original assignee: Sharp Corp
Current assignee: Sharp Corp
Priority date: 2001-09-27
Filing date: 2001-09-27
Publication date: 2003-04-11
Anticipated expiration: 2021-09-27
Also published as: US20030060177A1; FR2830142B1; FR2830142A1; US7155188B2; JP3795364B2

Abstract

(57)【要約】【課題】複数の電圧制御発振器を内蔵した集積回路を
小型化する。【解決手段】集積回路に内蔵するすべての電圧制御発
振器について発振周波数可変範囲のばらつきを同一方向
にし、各電圧制御発振器の発振周波数可変範囲として
は、ばらつくか否かにかかわらずカバーする範囲に、ば
らついた場合の分を加え、電圧制御発振器の発振周波数
可変範囲同士が連続するように各発振周波数可変範囲を
設定することによって、少ない個数の電圧制御発振器で
広い周波数範囲をカバーできるようにする。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】本発明は、連続した広い周波
数範囲で発振する発振回路を内蔵する集積回路、およ
び、それを用いた、特に衛星放送受信機や、地上波テレ
ビ放送、ケーブルテレビ（ＣＡＴＶ）放送用受信機とし
て用いうる受信装置に関するものである。

【０００２】

【従来の技術】衛星放送、地上波テレビ放送、ケーブル
テレビ（ＣＡＴＶ）放送などのテレビ放送では、広い周
波数範囲を使っている。例えば、衛星放送チューナ（屋
内受信機）の入力周波数は９５０ＭＨｚから２１５０Ｍ
Ｈｚ、ケーブルテレビ放送では５２ＭＨｚから８６４Ｍ
Ｈｚが使われている。地上波テレビ放送も、ケーブルテ
レビ放送と同じような周波数帯域を使っている。情報量
の多いテレビ信号を送るのに、広い周波数が必要である
ことに加え、多くの番組を視聴者が選べるように、多く
の番組を多くのチャンネルを使って放送しているためで
ある。

【０００３】これらの広い周波数範囲を使っている放送
を受信する受信機では、アンテナ信号入力を扱う回路ブ
ロック（チューナ、フロントエンド）が、放送で使われ
ている周波数を、特定の周波数（中間周波数）に変換す
る（ＣＡＴＶでは、２回変換される場合もある）。中間
周波数に変換された受信信号は、増幅、フィルター、復
調などの信号処理が行われ、映像や音声信号が得られ
る。この中間周波数に変換する過程で局部発振信号が受
信機内部で必要になる。

【０００４】受信機のフロントエンドでは、ミキサと呼
ばれる回路ブロックがこの周波数変換を行う。ミキサで
は、入力信号Ａsin ω_RFと局部発振信号Ｂsin ω_LOとの
積を出力する。ミキサの出力Ｙは、次式になる。Ｙ＝ｋＡＢsin ω_RFsin ω_RO ＝ｋＡＢ｛０．５sin （ω_RF＋ω_LO）＋０．５sin （ω_RF−ω_LO）｝ここで、ｋは比例定数である。

【０００５】この式から、入力信号周波数と局部発振周
波数との差の周波数成分がミキサの出力から得ることが
でき、周波数変換できることが分かる。

【０００６】デジタル衛星放送の場合は、中間周波数と
してゼロ周波数を使う（ダイレクトコンバージョン方
式）。この場合の局部発振周波数は受信周波数と同じ周
波数９５０ＭＨｚから２１５０ＭＨｚが必要になる。ま
た、ゼロ周波数に変換しても、元の情報が保存されるよ
うに、９０度位相差を持つ２つの局部発振信号で周波数
変換を行い、その２つの出力信号を使う（これをベース
バンド信号と呼ぶ）。

【０００７】ケーブルテレビ放送では、非常に多くのチ
ャンネルで放送するため、良好なひずみ特性が要求され
る。そのため一般に周波数変換を２回行う方式（ダイレ
クトコンバージョン方式）が使われる。１回目の周波数
変換では、受信周波数より高い中間周波数に変換する。
中間周波数を１０００ＭＨｚとすると、この場合に必要
になる局部発振周波数は、１０５２ＭＨｚから１８６４
ＭＨｚとなる。

【０００８】上記の局部発振信号を発生させる局部発振
回路は、広い発信周波数範囲を得ること以外に、温度や
電源電圧の変化に対して周波数が安定であることが要求
される。また、デジタル放送を受信する場合はさらに位
相雑音が良好であることも必要である。

【０００９】これらを満足させるため、通常は、インダ
クタ（Ｌ）とコンデンサ（Ｃ）からなる共振回路を含む
ＬＣ発振回路が使われる。周波数を変化させるために
は、端子間の電圧で容量が変化するダイオード（バリキ
ャップダイオード、Variable Capacity 、ＶＣ）が一般
に使われる。これにより、電圧で周波数が変化する発振
回路が得られる。これを通常、ＶＣＯ（Voltage Contro
lled Oscillator ）と呼ぶ。

【００１０】ＬＣ発振回路の発振周波数（共振周波数）
は、共振回路のインダクタンスをＬ（Ｈ）、容量をＣ
（Ｆ）とすると、発振周波数ｆo （Ｈｚ）は次式で決ま
る。ｆo ＝１／｛２π√（ＬＣ）｝また、容量Ｃ＝Ｃmax （Ｃの最大値）、Ｃ＝Ｃmin （Ｃ
の最小値）のときの発振周波数をそれぞれｆomin、ｆom
axとすると、次式の関係が得られる。ｆomax／ｆomin＝√（Ｃmax ／Ｃmin ）すなわち、周波数の可変範囲としては、最大周波数と最
小周波数との比が共振回路の容量の最大値と最小値との
比（容量変化比）の平方根に一致する。最大発振周波数
と最小発振周波数との比が大きいほど実現が困難にな
る。前述の例で考えると、デジタル衛星放送チューナで
は、２１５０／９５０＝２．２６、ケーブルテレビチュ
ーナでは１８６４／１０５２＝１．７７となる。

【００１１】従来の技術では、これらの周波数可変範囲
を得るために、容量変化比の大きなバリキャップダイオ
ードを使用している。また、容量変化比を得るためにバ
リキャップダイオードには最大３０Ｖの電圧を印加す
る。それでも必要は可変範囲を得られない場合は、共振
回路のインダクタを切り替えたり、複数のＶＣＯを用意
して切り替えたりしている。

【００１２】

【発明が解決しようとする課題】集積回路の加工精度は
年々微細化が進み、トランジスタの周波数特性は向上を
続けている。トランジスタの周波数特性の性能は、遮断
周波数ｆＴで示される。このｆＴは、実際に使用する周
波数の１０倍以上が必要とされる。近年のバイポーラ、
ＢｉＣＭＯＳ、ＲＦＣＭＯＳプロセスで作られるトラン
ジスタのｆＴは２０ＧＨｚを超えている。衛星等のテレ
ビ放送の受信フロントエンドをこれらのＩＣプロセスで
作るのに十分な特性である。このため、大きな市場を形
成している衛星等のテレビ放送用受信フロントエンドの
ＩＣ化を目指した開発が行われている。特に、高周波部
分をすべて集積化したＩＣは、従来の金属ケースに覆わ
れている、比較的大きなフロントエンドモジュールをＩ
Ｃで置き換えることが可能となり、放送受信機の小型
化、低価格化に貢献する。

【００１３】このような高周波ＩＣを実現する上で、広
い周波数範囲のＶＣＯをいかに低価格で実現するかが課
題となる。なぜなら、（ａ）ＩＣ上で実現可能なバリキャップ素子の容量変化
比が小さい（ｂ）ＩＣ上で実現可能なインダクタのＱが低い（ｃ）ＩＣ上で実現可能なインダクタの面積が比較的大
きいため、価格に影響する（ｄ）ＩＣプロセスのばらつきにより、周波数がばらつ
く等の問題があるからである。

【００１４】本発明は、上記問題点に鑑みなされたもの
であり、その目的は、ＩＣにＶＣＯを内蔵して全体を小
型化できるとともに、ＩＣプロセスのばらつきにより周
波数がばらついても、少ない個数のＶＣＯで広い周波数
範囲をカバーでき、その結果いっそう小型化できる集積
回路および受信装置を提供することにある。

【００１５】

【課題を解決するための手段】上記の課題を解決するた
め、本発明の集積回路は、集積回路にすべての電圧制御
発振器を同一プロセスで作り込むことで、すべての電圧
制御発振器について周波数可変範囲のばらつきを同一方
向にし、各電圧制御発振器の周波数可変範囲としては、
ばらつくか否かにかかわらずカバーする範囲およびばら
ついた場合にのみカバーすることになる範囲の両方を採
用し、各電圧制御発振器の周波数可変範囲同士が連続す
るように各周波数可変範囲を設定していることを特徴と
している。

【００１６】（ア）上記の構成により、ＩＣにＶＣＯを
内蔵している。それゆえ、ＩＣとＶＣＯとを含めた全体
を小型化できる。

【００１７】（イ）また、上記の構成により、ＩＣにす
べてのＶＣＯを同一プロセスで作り込んでいる。その結
果、各ＶＣＯ用素子形成時のプロセスばらつきをあらか
じめパラメータとして考慮したうえで、できあがる素子
（ＶＣＯ）の特性をシミュレーションしながら設計する
ことで、すべてのＶＣＯについて、特性を略一様になる
ように制御することができる。

【００１８】したがって、ＩＣ内の各ＶＣＯの周波数可
変範囲のばらつきを同一方向にすることができる。

【００１９】ここで、ＩＣ内の各ＶＣＯの周波数可変範
囲のばらつきを同一方向にすることができることを利用
して、各ＶＣＯの周波数可変範囲としては、ばらついて
も不変な範囲のみを採用するのではなく、ばらつくか否
かにかかわらずカバーする範囲およびばらついた場合に
のみカバーすることになる範囲の両方を採用する。

【００２０】なお、これは、もし端の部分も使うことに
すれば、すべての範囲を採用すればよいということであ
る。

【００２１】その際、各ＶＣＯの周波数可変範囲同士が
連続するように各周波数可変範囲を設定しておく。も
し、低い方の周波数可変範囲を担当するＶＣＯの周波数
可変範囲が低いほうへばらつき、高い方の周波数可変範
囲を担当するＶＣＯの周波数可変範囲が高いほうへばら
つけば、連続性を保つためには多くのＶＣＯが必要とな
るが、本構成では上記のようにすべてのＶＣＯについて
ばらつく方向（高くなる方向、または低くなる方向）が
同じなので、連続性を保つのにＶＣＯの個数を多く必要
としない。

【００２２】なお、連続するように設定するというの
は、例えば、ＶＣＯをＩＣに作り込む際に、シミュレー
ション等の手法も適宜用いて、可変容量素子やインダク
タの値を種々選択して、それにより得られる周波数可変
範囲が連続していることを確認していけばよい。

【００２３】それゆえ、ＩＣプロセスのばらつきにより
周波数がばらついても、少ない個数のＶＣＯで広い周波
数範囲をカバーできる。その結果、集積回路をいっそう
小型化できる。

【００２４】本構成が備えるＶＣＯは、放送などの電波
などの信号を受信して、受信した信号の周波数を、特定
の周波数（中間周波数）に変換する際に必要となる局部
発振信号を作り出すのに用いることができる。

【００２５】また、それ以外にも、広い周波数範囲の発
振周波数を得たい場合に広く用いることができる。

【００２６】また、本発明の集積回路は、上記の構成に
加えて、選局を行うＰＬＬで設定しようとしている周波
数に対して最適な電圧制御発振器かどうかを、選局のた
びに確認し、その電圧制御発振器が不適切である場合
は、別の電圧制御発振器を選択することで、必要な電圧
制御発振器を決めることを特徴としている。

【００２７】選局とは、ＰＬＬで周波数を設定すること
である。これにより、上記の構成による効果に加えて、
常に最適なＶＣＯを決めることができる。

【００２８】また、本発明の集積回路は、上記の構成に
加えて、ＰＬＬで設定しようとしている周波数に対して
最適な電圧制御発振器かどうかを、ＰＬＬのロック検出
出力がロックを示しているかどうかで判断することを特
徴としている。

【００２９】これにより、上記の構成による効果に加え
て、ＰＬＬのロック検出出力はロジック出力であるた
め、簡単に判断ができる。

【００３０】また、本発明の集積回路は、上記の構成に
加えて、ロック検出出力を使って電圧制御発振器の適否
を確認する場合に、ＰＬＬのプログラマブル分周器にセ
ットするデータを複数切り替えて、ある範囲でロックす
ることを特徴としている。

【００３１】これにより、上記の構成による効果に加え
て、使用周波数が、ＶＣＯのカバー範囲ぎりぎりになっ
ていることを検出し、排除することができる。

【００３２】また、本発明の集積回路は、上記の構成に
加えて、ＰＬＬで設定しようとしている周波数に対して
最適な電圧制御発振器かどうかを確認するのに、電圧制
御発振器の周波数カバー範囲を一時的に狭くしたうえ
で、ＰＬＬがロックしているかどうかを確認することを
特徴としている。

【００３３】これにより、上記の構成による効果に加え
て、１回のロック確認で、使用周波数に対してそのＶＣ
Ｏが適切かどうかを確認することができる。

【００３４】また、本発明の集積回路は、上記の構成に
加えて、上記電圧制御発振器の可変容量素子の制御端子
を周波数制御端子から切り離し、固定電圧に接続するこ
とで、周波数カバー範囲を一時的に狭くすることを特徴
としている。

【００３５】これにより、上記の構成による効果に加え
て、簡単に周波数可変範囲を狭くすることができる。

【００３６】また、本発明の集積回路は、上記の構成に
加えて、周波数可変範囲を狭くするのに、上限、下限の
うちの片側だけを狭くすることを特徴としている。

【００３７】これにより、上記の構成による効果に加え
て、より簡単な回路で周波数可変範囲を狭くすることが
できる。

【００３８】また、本発明の集積回路は、上記の構成に
加えて、ある電圧制御発振器でロックしないことが分か
った場合に、ロックしない電圧制御発振器の周波数制御
端子の電圧と基準電圧との大小関係に応じて、実際に使
う電圧制御発振器を決めることを特徴としている。

【００３９】これにより、上記の構成による効果に加え
て、ロックの判定を１回行うことで、適切なＶＣＯを決
めることができるため、使うＶＣＯの判定が短時間でで
きる。

【００４０】また、本発明の集積回路は、上記の構成に
加えて、ロック検出出力を使って電圧制御発振器の適否
を確認する場合に、ＰＬＬの比較周波数を通常使用状態
より上げることを特徴としている。

【００４１】これにより、上記の構成による効果に加え
て、ロックに要する時間を短縮することができる。

【００４２】また、本発明の集積回路は、上記の構成に
加えて、ＰＬＬで設定しようとしている周波数に対して
最適な電圧制御発振器かどうかを調べるために、電圧制
御発振器の制御電圧がある範囲に入っているかどうかで
判断することを特徴としている。

【００４３】これにより、上記の構成による効果に加え
て、最適なＶＣＯかどうかが容易にわかる。

【００４４】また、本発明の集積回路は、上記の構成に
加えて、上記電圧制御発振器を内蔵した高周波ＩＣと、
上記高周波ＩＣとは別に、電圧制御発振器を選択する制
御回路を内蔵した制御ロジックＩＣとを備えたことを特
徴としている。

【００４５】これにより、上記の構成による効果に加え
て、一般的に面積あたりの価格が高い高周波ＩＣの面積
を小さくすることができ、高周波ＩＣの価格を安くする
ことができる。また、高周波ＩＣと制御ロジックＩＣと
の合計価格も安くすることができる。

【００４６】また、本発明の集積回路は、上記の構成に
加えて、各電圧制御発振器がどの周波数可変範囲をカバ
ーしているかをあらかじめ記憶するメモリーを備えたこ
とを特徴としている。

【００４７】これにより、上記の構成による効果に加え
て、選局に要する時間を短くすることができる。

【００４８】また、本発明の集積回路は、上記の構成に
加え、電圧制御発振器の周波数可変範囲を確認するの
に、ＰＬＬのロック検出出力を使うことを特徴としてい
る。

【００４９】これにより、上記の構成による効果に加え
て、容易に制御回路を構成することができる。

【００５０】また、本発明の集積回路は、上記の構成に
加えて、電圧制御発振器の周波数可変範囲から、演算に
より周波数と電圧制御発振器の割り当てを決めることを
特徴としている。

【００５１】これにより、上記の構成による効果に加え
て、ロジック回路だけで制御回路が構成できる。

【００５２】また、本発明の集積回路は、上記の構成に
加えて、周波数と電圧制御発振器の割り当てを決めるた
めに、電圧制御発振器の周波数可変範囲を一時的に狭く
することを特徴としている。

【００５３】これにより、上記の構成による効果に加え
て、ＶＣＯの割り当てが精度良くできる。

【００５４】また、本発明の集積回路は、上記の構成に
加えて、ＰＬＬのロック信号を使って電圧制御発振器の
周波数可変範囲を確認するときに、ＰＬＬの比較周波数
を上げることを特徴としている。

【００５５】これにより、上記の構成による効果に加え
て、短時間でＶＣＯの周波数可変範囲を確認することが
できる。

【００５６】また、本発明の集積回路は、上記の構成に
加えて、使用する周波数に対してどの電圧制御発振器を
割り当てるかという情報を上記メモリーに記憶する作業
として、本集積回路を使って生産する受信機の、工場で
の生産時に上記メモリーとしての不揮発性メモリーに書
き込むことを特徴としている。

【００５７】これにより、上記の構成による効果に加え
て、受信機の通常動作時にはＶＣＯの周波数確認動作が
不要になる。

【００５８】また、本発明の集積回路は、上記の構成に
加えて、各電圧制御発振器がどの周波数可変範囲をカバ
ーしているかの情報を上記メモリーに記憶する作業とし
て、本集積回路を使った受信機の電源オン時に上記メモ
リーに書き込むことを特徴としている。

【００５９】これにより、上記の構成による効果に加え
て、受信機の通常動作時にはＶＣＯの周波数確認動作が
不要になる。

【００６０】また、本発明の受信装置は、上記集積回路
を備えており、受信した信号の周波数を、特定の中間周
波数に変換する際に必要となる局部発振信号を作り出す
のに、上記集積回路に備えられている電圧制御発振器を
用いることを特徴としている。

【００６１】これにより、安価な高周波ＩＣが実現でき
る。

【００６２】例えば、本発明の受信装置は、ＰＬＬおよ
び上記ＶＣＯを、衛星放送受信用ダイレクトコンバージ
ョン受信集積回路に内蔵することができる。

【００６３】

【発明の実施の形態】〔実施の形態１〕まず、本実施の
形態にかかる構成との比較例として、６個のＶＣＯ（電
圧制御発振器）を１つの集積回路に内蔵したとして、周
波数可変範囲がばらついてもはずれない範囲のみを使用
した場合について述べる。周波数関係を図１４に示す。
また、図５にＶＣＯの特性例を示し、図１５にブロック
図を示す。

【００６４】図１５に示すように、集積回路としてのＰ
ＬＬシンセサイザ１０１は、高周波ＩＣ１０２とコント
ロールロジックＩＣ１０３とから成っている。このＰＬ
Ｌシンセサイザ１０１は、ＰＬＬ１０４およびループフ
ィルタ１０８を備えている。また、図１４に示すＶＣＯ
群を備えるとともに、それらの中から一つを選択するＶ
ＣＯ選択信号、各ＶＣＯの出力を選択するＶＣＯ出力選
択制御信号、ＰＬＬ１０４に適切な周波数制御データを
与えるインターフェース回路１０５を備えている。ま
た、ＶＣＯ出力選択制御信号に応じてＶＣＯ出力を選択
するＶＣＯ出力選択器１０６を備えている。これらの回
路は、その他受信機に必要な回路と一緒に高周波ＩＣ１
０２に内蔵されている。

【００６５】この高周波ＩＣ１０２は、別のコントロー
ルロジックＩＣ１０３から、インターフェース回路１０
５を通じて制御される。コントロールロジックＩＣ１０
３は、各ＶＣＯがどの周波数可変範囲を担当しているか
の情報（ＶＣＯ周波数情報１１１）を持っており、高周
波ＩＣ１０２のＰＬＬ１０４をある周波数で動作させる
場合、この情報から使うＶＣＯを周波数選択コントロー
ラ１１０にて決め、インターフェース回路１０５を通
じ、ＶＣＯ選択信号等を変化させ、必要なＶＣＯを動作
させる。その後、ＰＬＬ１０４のプログラマブル分周器
（図示せず）に周波数制御データをセットすることで、
周波数のセットが完了する。

【００６６】図３は、集積回路に内蔵されるＶＣＯの回
路図である。インダクタＬａ、Ｌｂ、可変容量素子ＶＣ
ａ、ＶＣｂからなる共振回路と、トランジスタＱａ、Ｑ
ｂからなる能動回路（負性抵抗回路）からなる。ＶＣＯ
は各種の寄生素子を含めた共振回路の共振周波数で発振
する。可変容量素子は、代表的には、ダイオード（可変
容量ダイオード）もしくはＭＯＳＦＥＴのゲート容量
（ＭＯＳバラクタ方式）が使われる。周波数制御端子に
加える電圧（周波数制御電圧、単に制御電圧とも称す
る）を変化させると、可変容量素子に加わる電圧が変化
する。図３では能動回路はバイポーラトランジスタで構
成されているが、ＭＯＳＦＥＴでも同様に発振回路を構
成することは可能である。図３のＶＣＯの周波数制御端
子に加える電圧対、発振周波数の関係の一例は、図５の
ようになる。この例では、電圧が高い場合に周波数が高
くなっている。

【００６７】ここで、ＶＣＯの発振周波数可変範囲は、
ＩＣプロセスのばらつきや、温度、電源電圧の変動によ
り変動する。図１４において、ＶＣＯ１についてこの様
子を示している。このため、ばらつきを考慮すると、Ｖ
ＣＯ１の有効な周波数範囲は、実際の可変範囲から周波
数のばらつきや変動を差し引く必要があることになる。

【００６８】また、可変周波数の上限や下限付近では、
ＶＣＯの周波数制御感度（制御電圧の変化に対する周波
数の変化の割合）が小さくなり、組み合わせて使うＰＬ
Ｌシンセサイザのループゲインを低下させる。これによ
りループ帯域幅の低下を起こしたりロック時間が長くな
ったりするため、使用には適さない。そのためさらに有
効な周波数可変範囲が狭くなる（図５参照）。

【００６９】この差し引いた残りが有効な周波数可変範
囲となる。バンド１を担当するＶＣＯ１は、周波数がば
らついたとしても、バンド１の周波数をカバーしなけれ
ばならない。図１４では、それを有効な周波数可変範囲
として示している。

【００７０】図１４に示すようなＶＣＯ群を使うと、Ｖ
ＣＯ自身が持っている周波数の可変範囲に比べて、実質
的な周波数可変範囲がかなり小さくなる。その結果、多
くのＶＣＯが必要になる。極端な場合は、ばらつきが大
きく可変範囲が狭いＶＣＯでは、ここでいう有効周波数
可変範囲がゼロになる可能性さえある。

【００７１】かりに、有効周波数可変範囲がとれたとし
ても、高周波ＩＣのプロセスばらつきに耐えるように多
くのＶＣＯを使うと、チップ面積が大きくなり、不経済
である。すなわち、ＩＣの価格が高くなる。また、ＶＣ
Ｏの数を減らすと、ばらつきにより高周波ＩＣの歩留ま
りが低下し、その結果ＩＣの価格が高くなる。

【００７２】上記の例では、周波数がばらつくために、
実質的に使える周波数が狭くなる。次に、各ＶＣＯの有
する可変範囲を有効に活用し、ばらつきに強く、チップ
面積を小さくでき、低価格のＩＣを実現する方法につい
て述べる。

【００７３】ここで重要視するのは、複数のＶＣＯが、
連続した周波数をカバーすればよいという点である。そ
して、複数のＶＣＯを一つの集積回路に内蔵することに
より、周波数がそれぞれ独立してばらつく分は少なく、
各ＶＣＯが同じ方向にばらつくように設計することがで
きる。

【００７４】より詳細に述べれば、実際の集積回路にお
ける複数のＶＣＯの発振周波数のばらつきには、同じ方
向にばらつく要因と、逆方向にばらつく要因とがある。
ここでは、設計時に、後者の要因を回避する設計配慮を
行うことで、前者の要因が支配的になるようにしてい
る。

【００７５】ＶＣＯの発振周波数は、タンク回路（共振
回路）（図３参照）の共振周波数で決まる。タンク回路
は、インダクタＬ（図３ではＬａ、Ｌｂ）と可変容量素
子Ｃ（図３ではＶＣａ、ＶＣｂ）とで構成され、それら
の素子定数により、共振周波数が決定される。

【００７６】一般的に、インダクタは、アルミニウムの
ような導体を蒸着し、必要なところを化学処理により取
り除くことで、任意のパターンを描ける配線層に幾何学
的なパターンを描写（円形や角型のスパイラル状の線）
することで実現することができる。

【００７７】一方、可変容量素子は、ＰＮ接合の接合容
量や、ＭＯＳトランジスタのゲートとソース−ドレイン
間容量を用いて、印加する周波数制御電圧を可変するこ
とで実現することができる。

【００７８】ＭＯＳ型可変容量素子の形成工程の一例を
以下に示す。なお、図７（ａ）ないし図７（ｋ）は、そ
れぞれ、図６（ａ）ないし図６（ｋ）を図中、上から見
たものである。

【００７９】図６（ａ）に示すように、ｐ型シリコン基
板４１を形成し、図６（ｂ）に示すように、上記ｐ型シ
リコン基板４１上にｎ型層４２を形成し、図６（ｃ）に
示すように、上記ｎ型層４２上にｐ型層４３を埋め込
み、図６（ｄ）に示すように、全面に絶縁膜４４を形成
し、図６（ｅ）に示すように、上記絶縁膜４４をパター
ニングしてゲート絶縁膜４５を形成する。図６（ｆ）に
示すように、全面に導電膜４６を形成し、図６（ｇ）に
示すように、上記導電膜４６をパターニングしてゲート
電極４７を形成する。図６（ｈ）に示すように、全面に
層間絶縁膜４８を形成し、図６（ｉ）に示すように、上
記層間絶縁膜４８にビア４９を形成し、図６（ｊ）に示
すように、ビア４９の部分も含めて全面に金属層５０を
形成し、図６（ｋ）に示すように、上記金属層５０をパ
ターニングして配線層５１を形成する。これによりＭＯ
Ｓ型可変容量素子が出来る。

【００８０】インダクタの形成工程の一例を以下に示
す。なお、図９（ａ）ないし図９（ｍ）は、それぞれ図
８（ａ）ないし図８（ｍ）を図中、上から見たものであ
る。

【００８１】図８（ａ）に示すように、ｐ型シリコン基
板６１を形成し、図８（ｂ）に示すように、上記ｐ型シ
リコン基板６１上にｎ型層６２を形成し、図８（ｃ）に
示すように、全面に絶縁膜６３を形成し、図８（ｄ）に
示すように、全面に第１金属層６４を形成し、図８
（ｅ）に示すように、上記第１金属層６４をパターニン
グして第１配線層６５を形成する。図８（ｆ）に示すよ
うに、全面に絶縁膜６６を形成し、図８（ｇ）に示すよ
うに、上記絶縁膜６６にビア６７を形成し、図８（ｈ）
に示すように、ビア６７の部分も含めて全面に第２金属
層６８を形成し、図８（ｉ）に示すように、上記第２金
属層６８をパターニングして第２配線層６９を形成す
る。図８（ｊ）に示すように、全面に絶縁膜７０を形成
し、図８（ｋ）に示すように、上記絶縁膜７０にビア７
１を形成し、図８（ｌ）に示すように、ビア７１の部分
も含めて全面に第３金属層７２を形成し、図８（ｍ）に
示すように、上記第３金属層７２をパターニングしてイ
ンダクタ部７３を形成する。これによりインダクタが出
来る。

【００８２】ところで、インダクタンス値を決定する主
な要因は、パターンの線幅やターン数（何回巻いたか）
であり、可変容量素子の容量値は、ＰＮ接合の面積や、
ゲート幅等の物理的寸法のほか、素子の不純物の濃度等
が主な要因となる。

【００８３】これらの値は、集積回路の製造工程のばら
つきにより変動するが、ウエハー上の１つの集積回路内
でのばらつきの要因としては、ウエハー上の集積回路の
素子定数が一様にばらつく絶対ばらつきと、１つの集積
回路内であっても、異なる場所の素子定数がばらつく相
対ばらつきとが存在する。

【００８４】本発明のような発振回路の場合、タンク回
路の容量値およびインダクタンス値が増加すると、発振
周波数は低い方向に変動し、それぞれの値が減少する
と、発振周波数は高い方向に変動する。

【００８５】絶対ばらつきによる素子定数の変動は、集
積回路全体に一様に影響するため、本発明のように、同
じ発振回路形式であって、素子定数により発振周波数が
異なるような場合は、その素子定数が同じ方向に変動す
るため、発振周波数特性も同じ方向に変化する。

【００８６】一方、相対ばらつきは、同じ集積回路内で
あっても、素子ごとに素子定数の変動する方向が異なる
ため、発振回路の発振周波数も逆方向に変動する。しか
し、絶対ばらつきの変動幅に対して、相対ばらつきの変
動幅は、約１割程度と、小さい変動幅となる。そこで、
本発明のように、複数のＶＣＯ回路を用いて、連続する
広帯域ＶＣＯを実現しようとした場合、あらかじめ、こ
の相対ばらつきにより、隣り合うＶＣＯの発振周波数が
お互いに逆方向に変動したとしても、一定の発振周波数
帯域の重なりを持つように、シミュレーション等を行っ
て発振周波数の上限および下限を設計しておくことで、
製造工程のばらつきが生じたとしても、発振周波数の連
続性を維持することが可能となる。

【００８７】上記のような設計時のシミュレーションに
おいて、ばらつきによる発振周波数の変動により連続性
が失われないように、インダクタンス値および容量値を
調整することで、発振周波数の連続性を実現している。
このシミュレーションは例えば、各素子のばらつきをパ
ラメータとして入力することで、コンピュータ等を用い
て行うことができる。

【００８８】実際には、設計後に試作を行い、製造工程
でのばらつきによる素子変動を測定したうえで、インダ
クタンス値および容量値の補正を行い、発振周波数の連
続性を保証するようにすることが可能である。

【００８９】このように設計した構成において、各ＶＣ
Ｏが固定的な担当周波数を持つのではなく、図１に示す
ように、必要な周波数可変範囲に、ばらつきによりずれ
る分を加えた周波数可変範囲を、連続してカバーするよ
うに、複数のＶＣＯの周波数可変範囲を設計し、集積回
路内に配置する。すなわち、集積回路にすべてのＶＣＯ
を同一プロセスで作り込むことで、すべてのＶＣＯにつ
いて周波数可変範囲のばらつきを同一方向にし、各ＶＣ
Ｏの周波数可変範囲としては、ばらつくか否かにかかわ
らずカバーする範囲およびばらついた場合にのみカバー
することになる範囲の両方を採用し、各ＶＣＯの周波数
可変範囲同士が連続するように各周波数可変範囲を設定
している。そして、ある周波数を選択する場合に、周波
数ばらつきに応じて、適切なＶＣＯを選択できるように
する。

【００９０】図１から分かるように、必要とする周波数
可変範囲を複数のＶＣＯでカバーできるように周波数を
調整することにより、図１４の場合では６個のＶＣＯが
必要な場合でも、４個のＶＣＯでカバーすることができ
る。ｆｍｉｎからｆｍａｘまでの間が必要な周波数可変
範囲である。ばらつきによる周波数のずれが無い場合
は、ｆｍｉｎからｆ１まではＶＣＯ１を選択し、ｆ１か
らｆ２まではＶＣＯ２を選択し、ｆ２からｆ３まではＶ
ＣＯ３を選択し、ｆ３からｆｍａｘまではＶＣＯ４を選
択する。なお、ｆ１、ｆ２、ｆ３は、ＶＣＯの周波数ば
らつきに応じて変える必要がある。

【００９１】図１４、図１５に示す６個のＶＣＯを使う
必要がある構成例に対して、各ＶＣＯの周波数可変範
囲、周波数ばらつきは同じとする。

【００９２】この場合、図１に示すように、４個のＶＣ
Ｏで、必要な周波数をカバーすることができる。図２
に、この構成例のＰＬＬシンセサイザのブロック図を示
す。

【００９３】図２に示すように、集積回路としてのＰＬ
Ｌシンセサイザ１は、高周波ＩＣ２とコントロールロジ
ックＩＣ３とから成っている。このＰＬＬシンセサイザ
１は、ＰＬＬ４およびループフィルタ８を備えている。
また、図１に示すＶＣＯ群を備えるとともに、ＰＬＬ４
からロック検出出力が入力され、それらのＶＣＯ群の中
から一つを選択するＶＣＯ選択信号および各ＶＣＯの出
力を選択するＶＣＯ出力選択制御信号を出力するＶＣＯ
選択コントローラ７や、ＰＬＬ４に周波数制御データを
与えるとともにＶＣＯ選択コントローラ７にＶＣＯ選択
データを出力するインターフェース回路５を備えてい
る。また、ＶＣＯ出力選択制御信号に応じてＶＣＯ出力
を選択するＶＣＯ出力選択器６を備えている。これらの
回路は、その他受信機に必要な回路と一緒に高周波ＩＣ
２に内蔵されている。

【００９４】この高周波ＩＣ２は、別のコントロールロ
ジックＩＣ３から、インターフェース回路５を通じて制
御される。コントロールロジックＩＣ３は、各ＶＣＯが
どの周波数可変範囲を担当しているかの情報（ＶＣＯ周
波数情報）を持っており、高周波ＩＣ２のＰＬＬ４をあ
る周波数で動作させる場合、この情報から使うＶＣＯを
周波数選択コントローラ１０にて決め、インターフェー
ス回路５を通じ、ＶＣＯ選択信号等を変化させ、必要な
ＶＣＯを動作させる。その後、ＰＬＬ４のプログラマブ
ル分周器（図示せず）に周波数制御データをセットする
ことで、周波数のセットが完了する。

【００９５】図４に示すように、ＰＬＬ（位相同期回
路、Phase Lock Loop ）４は、発振器３２、１／Ｍ分周
器（リファレンスカウンタ）３３、位相検出器（Phase
Detector、ＰＤ）３４、チャージポンプ（ＣＰ）３５、
ループフィルタ３６、電圧制御発振器（ＶＣＯ）３７、
１／Ｎ分周器（プログラマブルカウンタ）３８、ロック
検出器３９を備えている。

【００９６】水晶発振子３１は、高周波ＩＣ２の外部に
備えられており、発振器３２に接続することで高安定な
基準発振周波数を得ることができる。なお、発振器３２
に水晶発振子３１を接続する代わりに、同じ安定度の基
準周波数信号を入力してもよい。例えば、別のコントロ
ールロジックＩＣ３において、同様の水晶発振子による
基準周波数信号を必要とする場合は、水晶発振子３１を
コントロールロジックＩＣ３の発振器に接続し、その発
振器から得られる基準周波数信号を外部へ取り出して、
高周波ＩＣ２の発振器３２に入力することも可能であ
る。

【００９７】ロック検出器３９は、周波数ｆｒと周波数
ｆｐとの位相差が一定値以下になったことを検出すると
ロック検出信号を出力するものである。１／Ｎ分周器３
８は、任意の分周比を得られるプログラム可能な分周器
であり、電圧制御発振器３７の発振周波数を基準発振周
波数と同じ周波数まで下げる処理を行うものである。１
／Ｍ分周器３３は、ＰＬＬの制御レジスタのリファレン
スカウンタであり、その設定値を変更することで、ＰＬ
Ｌの比較周波数（リファレンス周波数、基準周波数）を
変化させることができるものである。

【００９８】ＰＬＬ４は、水晶発振子３１を用いた高安
定な基準発振周波数を比較周波数として用いて、電圧制
御発振器３７の発振周波数とこの比較周波数とを比較
し、その位相を一致させることで、電圧制御発振器３７
の発振周波数を水晶発振子３１と同等の精度にしてい
る。

【００９９】水晶発振子３１から得られる基準発振周波
数は一定であるため、電圧制御発振器３７の発振周波数
を基準発振周波数に合わせる必要がある。そこで、ＰＬ
Ｌには、上述のように任意の分周比を得られるプログラ
ム可能な分周器である１／Ｎ分周器３８を有しており、
この１／Ｎ分周器３８により、電圧制御発振器３７の発
振周波数を基準発振周波数と同じ周波数まで下げる処理
を行う。例えば、比較周波数が１ＭＨｚで、受信周波数
が９５０ＭＨｚである場合、１／Ｎ分周器３８の分周比
は１／９５０となる。この分周比は整数の値しかとるこ
とができないため、この場合の周波数可変ステップは１
ＭＨｚとなり、１ＭＨｚ間隔での受信が可能となる。

【０１００】この周波数可変ステップを小さくするため
には、比較周波数も下げる必要がある。すなわち、周波
数ｆｐは、１／Ｎ分周器３８により変化させることがで
きるが、それは１／Ｍ分周器の設定次第で決まる比較周
波数ごとに変化することになる。ここで、１／Ｍ分周器
３３での分周比Ｍを変更すれば、ＰＬＬの比較周波数を
変化させることができる。例えば、水晶発振子３１が発
振する周波数が４ＭＨｚである場合に、１／Ｍを１／
４、１／８、１／１６、…と変えれば、比較周波数を１
ＭＨｚ、５００ｋＨｚ、２５０ｋＨｚ、…と変化させる
ことができる。この値を小さくすれば、周波数ｆｐの変
化幅（可変ステップ）を細かくすること、すなわち、周
波数分解能を高くすることができる。すなわち、周波数
分解能とは、ＰＬＬを用いた電圧制御発振器３７におい
て、希望する発振周波数（実際には受信チャネルに相当
する）に設定するときの周波数可変ステップ（受信チャ
ネルの間隔）を表している。

【０１０１】ただし、比較周波数を下げると、１／Ｎ分
周器３８の分周比も大きくなることと、位相を比較する
場合の時間も増加するため、ＰＬＬの応答時間が遅くな
る。したがって、周波数の補正にかかる時間を少なくす
るためには、比較周波数はできるだけ高くしたほうが、
処理時間が短縮できる。

【０１０２】さて、本実施形態では、各ＶＣＯの周波数
可変範囲、周波数ばらつき等の特性が同じＶＣＯを用い
たとしても、発振周波数可変範囲の調整（タンク回路の
インダクタンス値および容量値の設定）により、適正な
発振周波数の重なりを持たせることと、６個のＶＣＯを
４個に減らすことができる。

【０１０３】すなわち、図１４の構成では、バンドごと
にカバーするＶＣＯが決められているため、特定のＶＣ
Ｏは、必ず、決められたバンド内の発振周波数可変範囲
で発振する必要がある。これに対し、図１の構成では、
設計によって、隣り合うＶＣＯにおいて発振周波数が必
ず重なるようになっている。このため、あらかじめ設定
されたバンドの下限あるいは上限において、１つのＶＣ
Ｏのカバー範囲から外れたとしても、その上下のＶＣＯ
（周波数可変範囲の隣り合った２つのうちのいずれかの
ＶＣＯ）のカバー範囲に入っていることで、バンド内の
発振周波数の連続性を維持することができる。

【０１０４】選局するたびにＰＬＬで設定しようとして
いる周波数に対して最適なＶＣＯかどうかをどのように
確認するかについて述べる。このＰＬＬシンセサイザが
ある周波数ｆａを出力するものとする。その場合、可能
性のあるＶＣＯの中から適切なＶＣＯを選ぶことにな
る。この様子を図１０に示す。

【０１０５】通常、ＰＬＬの出力周波数が決まると、そ
れに最も適切と思われるＶＣＯｎが決まり（ｎは番号、
ｎ＝１、２、３、…）、ＩＣプロセスばらつきにより周
波数がばらつき、ＶＣＯ（ｎ−１）、ＶＣＯ（ｎ＋１）
のいずれかが最適になっているかもしれない。ただし、
設計段階において、必ず隣のＶＣＯとの発振周波数の重
なりを持つように、タンク回路の定数を決定することで
回避することができるようにしている。したがって、３
つのＶＣＯから最適なＶＣＯを選ぶ必要がある。図１０
の場合は、ＶＣＯ２が適切である可能性が高く、ばらつ
いた場合はＶＣＯ１、ＶＣＯ３の可能性もある。

【０１０６】適切かどうかは、周波数可変範囲にｆａが
収まっているか（含まれているか）どうかということ
と、可変範囲の端に対して適切な余裕があるかどうかで
判断する。この余裕が不十分な場合、ＶＣＯの制御感度
（ＭＨｚ／Ｖ）が低すぎて、ＰＬＬのロックアップ時間
に影響を与えてしまう。極端な場合、選局した後に、温
度等の変動により、ＶＣＯの発振周波数可変範囲が変化
し、ロックが外れてしまう恐れがある。このような適切
な余裕があるかどうかを、ＰＬＬシンセサイザが周波数
をセットするたびに確認する。

【０１０７】選択したＶＣＯが適切かどうかを判定する
方法として、ＰＬＬのロック出力を用いることができ
る。ＰＬＬシンセサイザは、位相同期ループがロックし
たかどうかが確認できるデジタル出力を有している。周
波数ｆａに相当する周波数制御データをＰＬＬにセット
し、ロック出力がロックを示せば、選局周波数ｆａをそ
のＶＣＯの周波数可変範囲に含んでいることがわかる。

【０１０８】余裕があるかどうかは、次のようにして確
認することができる。すなわち、図１１に示すように、
余裕にあたる周波数Δだけずらせた周波数ｆａ＋Δ、ｆ
ａ−Δでロックするかどうかを確認する。ｆａ＋Δ、ｆ
ａ−Δの両方でロックすれば、余裕も含めてそのＶＣＯ
が適切であることが判定できる。

【０１０９】Δの決め方について述べる。図１３に、発
振周波数の隣り合う２つのＶＣＯのチューニング特性
（周波数特性）を示す。ＰＬＬを使用してＶＣＯを適正
に動作させるためには、ＶＣＯのチューニング感度（周
波数制御感度）が大きく変化しない範囲でＶＣＯを使用
する必要がある。同図では、この範囲をＶＣＯ１につい
てはｆ１Ｌからｆ１Ｈ、ＶＣＯ２についてはｆ２Ｌから
ｆ２Ｈとする。

【０１１０】ここで、ＶＣＯ１について、受信可能な上
限の周波数であるｆ１Ｈより少しだけ高い周波数を選局
する場合について考えると、ｆ１Ｈ＋Δの周波数ではＶ
ＣＯ１に対してＰＬＬがロックしないようにΔを設定す
ればよい。例えば、Δを同図に示すような値に設定する
と、ｆ１Ｈより少しだけ高い周波数を選局する場合には
ＶＣＯ１に対してＰＬＬはロックせず、ｆ１Ｈより少し
だけ低い周波数を選局する場合にはＶＣＯ１に対してＰ
ＬＬはロックする。

【０１１１】ここで、ちょうどｆ１Ｈの周波数について
いえば、同図のようにｆ１Ｈがｆ２Ｌよりも高い、すな
わちチューニング特性の使用可能範囲に重なりを持たせ
てある場合には、ｆ１Ｈでもしロックしなくても、隣の
ＶＣＯ（この場合ＶＣＯ２）で確実にロックするので問
題はなく、また、ｆ１ＨでＶＣＯ１に対してＰＬＬがロ
ックした場合でも動作上全く問題はない。

【０１１２】すなわち、Δは、基本的な考え方として
は、同図に示すように、チューニング特性の端と実際に
使用可能な限界の周波数との際に設定すればよい。

【０１１３】図１２にこのＶＣＯ選択処理のフローを示
す。なお、ＶＣＯ（ｎ−１）、ＶＣＯｎ、ＶＣＯ（ｎ＋
１）の順に周波数可変範囲が高くなっているものとす
る。

【０１１４】まず、位相比較周波数（比較周波数）を上
げる（Ｓ１）。そして、ＶＣＯｎを選択し、ＰＬＬに、
周波数ｆａ＋Δに対応するデータをセットし（Ｓ２）、
一定時間待つ（Ｓ３）。ロックしたかどうかを調べ（Ｓ
４）、ロックしなかった場合は、ＶＣＯ（ｎ＋１）を選
択し（Ｓ５）、位相比較周波数を戻し、周波数ｆａでロ
ックさせる（Ｓ６）。Ｓ４でロックした場合は、一旦Ｖ
ＣＯｎを選択し、ＰＬＬに、周波数ｆａ−Δに対応する
データをセットし（Ｓ７）、一定時間待つ（Ｓ８）。ロ
ックしたかどうかを調べ（Ｓ９）、ロックした場合は、
そのままＶＣＯｎを選択することとし、Ｓ６へ進む。Ｓ
９でロックしなかった場合は、ＶＣＯ（ｎ−１）を選択
し（Ｓ１１）、Ｓ６へ進む。

【０１１５】このフローから分かるように、どのＶＣＯ
が適切かを判断するために、ロック動作を２回行ってい
る。すなわち、ＶＣＯを決めた後に、実際に使うＶＣＯ
でもう一度ロックする必要がある。

【０１１６】一般に、ＰＬＬのロックに要する時間は、
前述の比較周波数が高いほうが短い。このため、ＶＣＯ
選択のための上記２回のロック動作時だけ比較周波数を
上げることにより、選曲に要する時間を短縮することが
できる。比較周波数を上げることで前述の周波数分解能
は粗くなるが、ＶＣＯ選択のためには充分である。

【０１１７】なお、図２のブロック図では、上記フロー
は高周波ＩＣ内のＶＣＯ選択コントローラ７（ロジック
回路）が制御する。高周波ＩＣでロジック回路を形成す
るのは、ロジック専用ＩＣで構成する場合に比べて一般
的に面積当たりの価格が高いということと、さらにＩＣ
プロセスによっては１ゲート当たりの面積が大きい場合
があり、いずれにしても価格が高くなる。その場合、図
１６に示すように、ＶＣＯ選択コントローラ７はコント
ロールロジックＩＣ側に内蔵することも可能である。

【０１１８】〔実施の形態２〕次に、ＰＬＬのロック出
力を使って、選択したＶＣＯが適切かどうかを判定する
場合において、周波数の余裕を確認するのに、上記の例
とは異なる方法を用いるやり方について述べる。

【０１１９】すなわち、複数のＶＣＯで周波数が連続性
を持つようにそれぞれ共通する周波数帯を持たせること
で、集積回路に内蔵する広帯域ＶＣＯを実現する。この
場合において、素子定数のばらつきによる絶対周波数の
ずれを補正する手段を考案する。その補正方法として、
可変容量素子であるＭＯＳバラクタの可変範囲を、補正
時においては可変領域の上限または下限、あるいは上限
および下限を制限した状態とし、その状態で希望の選択
周波数におけるＰＬＬのロック状態を検出することによ
り、絶対周波数のずれによる個々のＶＣＯの選択の補正
を行うものである。

【０１２０】いま、図１７におけるＶＣＯ２の発振周波
数が、希望する周波数ｆａに対し余裕を持ってカバーし
ているかどうかを確認するとする。この例では、ＶＣＯ
２の発振周波数可変範囲を一時的に狭くして（ＶＣＯ
２’）、その状態でＰＬＬがロックするかどうかを確認
する。ロックすることが確認できたら、狭くした分だけ
周波数可変範囲の余裕が確保できていることになる。こ
の場合、ロックを確認するのは、周波数ｆａで１回行う
だけでよい。

【０１２１】ＶＣＯの周波数可変範囲を一時的に狭くす
るには、例えば次のようにすればよい。すなわち、前述
のように、図３は、集積回路に内蔵する場合のＶＣＯの
回路図であるが、ここで、ＶＣＯの周波数可変範囲を狭
くする切り替え機能を持たせるために、図１８に示すよ
うに、可変容量素子ＶＣａ、ＶＣｂをそれぞれ３つに分
割する。図１８のＶＣａ１、ＶＣａ２、ＶＣａ３の合計
の容量はＶＣａに等しい。ＶＣｂについても同様であ
り、ＶＣｂ１、ＶＣｂ２、ＶＣｂ３の合計の容量はＶＣ
ｂに等しい。可変容量素子は小さい可変容量素子の並列
接続として実現されるため、このように分割することは
容易である。

【０１２２】図１８の切り替えスイッチＳＷ１、ＳＷ２
は、例えばＦＥＴ（field effect transistor ）で構成
できる。これらが図中、上側にセットされている場合
は、図３の回路と等価になり、周波数可変範囲は図３の
場合と同じになる。一方、これらのスイッチが図中、下
側にセットされている場合は、ＶＣａ２、ＶＣｂ２、Ｖ
Ｃａ３、ＶＣｂ３が周波数制御から切り離される。

【０１２３】ＶＣａ２、ＶＣｂ２に加えられる電圧は電
源端子の電圧に固定される。なお、周波数の上限に相当
する電圧であれば、必ずしも電源電圧でなくてもよい。
これにより、周波数の低い側への周波数の可変幅が制限
される。また、ＶＣａ３、ＶＣｂ３に加えられる電圧は
グランド電位に固定される。なお、周波数の下限に相当
する電圧であれば、必ずしもグランド電位でなくてもよ
い。これにより、周波数の高い側への周波数の可変幅が
制限される。

【０１２４】周波数可変範囲を切り替えた場合の制御電
圧対周波数の例を図１９に示す。

【０１２５】図２０、図２１に、この場合のブロック図
を示す。図２３に処理フローを示す。ブロック図での図
２や図１６との違いは、上記のようなＶＣＯを採用して
いること、ＶＣＯに対して可変範囲切り替え信号を与え
ていること、および、ＶＣＯの周波数制御電圧を入力す
るコンパレータとそれへの入力信号を生成する基準電圧
発生回路を備えていることである。図２０と図２１との
違いは、図２や図１６同様、ＶＣＯ選択コントローラ７
を高周波ＩＣ２側に内蔵するのか、コントロールロジッ
クＩＣ３側に内蔵するのかの違いだけである。

【０１２６】まず、ＶＣＯの周波数可変範囲を狭い側に
セットする（Ｓ２１）。ＶＣＯｎを選択し、ＰＬＬに、
周波数ｆａに対応するデータをセットし（Ｓ２２）、一
定時間待つ（Ｓ２３）。ロックしたかどうかを調べ（Ｓ
２４）、ロックした場合は、ＶＣＯｎを選択し（Ｓ２
５）、ＶＣＯの周波数可変範囲を広い側に戻す（Ｓ２
６）。Ｓ２４でロックしなかった場合は、制御電圧と基
準電圧とを比較し（Ｓ２７）、制御電圧が基準電圧より
大きい場合は、ＶＣＯ（ｎ＋１）を選択し（Ｓ２８）、
Ｓ２６に進む。Ｓ２７で制御電圧が基準電圧以下である
場合は、ＶＣＯ（ｎ−１）を選択し（Ｓ２９）、Ｓ２６
へ進む。

【０１２７】このフローから分かるように、ＰＬＬのロ
ックを判定するのは１回でよい。

【０１２８】コンパレータ１４は、ＶＣＯの制御電圧が
最大電圧になっているのか、最小電圧になっているかを
判別するだけである。したがって、簡単なものでよい。
すなわち、図２３のステップＳ２７では、ロックしてい
ない場合のみ（Ｓ２４より）であるから、制御電圧が、
ある所定の基準電圧より大きければ、それは必ず、その
ＶＣＯ（ＶＣＯｎ）では制御電圧が最大電圧になってい
るということである。したがって、このような場合に
は、高い側の隣であるＶＣＯ（ｎ＋１）を使えばよいこ
とになる。同様に、制御電圧が、その基準電圧より小さ
ければ、それは必ず、そのＶＣＯ（ＶＣＯｎ）では制御
電圧が最小電圧になっているということである。したが
って、このような場合には、低い側の隣であるＶＣＯ
（ｎ−１）を使えばよいことになる。

【０１２９】〔実施の形態３〕次に、上述のようにＶＣ
Ｏの周波数可変範囲を周波数の上下で狭くするのではな
く、片側だけ狭くなる切り替え機能を有したＶＣＯを使
う例について述べる。図２４に、そのＶＣＯの回路図を
示す。図１８のＶＣＯと比べて、制御用に分割した可変
容量素子の数とスイッチとが減っている。図２５に、こ
のＶＣＯの制御電圧対、発振周波数の特性例を示す。ま
た、図２６、図２７にブロック図を示す。図２０、図２
１と比べて、コンパレータおよび基準電圧発生回路が無
い点が異なる。図２６と図２７との違いは、図２や図１
６同様、ＶＣＯ選択コントローラ７を高周波ＩＣ２側に
内蔵するのか、コントロールロジックＩＣ３側に内蔵す
るのかの違いだけである。図２８に処理フローを示す。

【０１３０】ＶＣＯは簡単になるが、ロックを２回行う
必要があり、図１８の構成の場合と比べて、適切なＶＣ
Ｏを選択するのに時間がかかる。

【０１３１】まず、ＶＣＯの周波数可変範囲を狭い側に
セットする（Ｓ３１）。ＶＣＯ（ｎ＋１）を選択し、Ｐ
ＬＬに、周波数ｆａに対応するデータをセットし（Ｓ３
２）、一定時間待つ（Ｓ３３）。ロックしたかどうかを
調べ（Ｓ３４）、ロックした場合は、ＶＣＯ（ｎ＋１）
を選択し（Ｓ３５）、ＶＣＯの周波数可変範囲を広い側
に戻す（Ｓ３６）。Ｓ３４でロックしなかった場合は、
ＶＣＯｎを選択し、ＰＬＬに、周波数ｆａに対応するデ
ータをセットし（Ｓ３７）、一定時間待つ（Ｓ３８）。
ロックしたかどうかを調べ（Ｓ３９）、ロックした場合
は、ＶＣＯｎを選択し（Ｓ４０）、Ｓ３６に進む。Ｓ３
８でロックしなかった場合は、ＶＣＯ（ｎ−１）を選択
し（Ｓ４１）、Ｓ３６に進む。

【０１３２】以下に、上記のように下限のみを制限した
場合の補正アルゴリズムについて、より詳細に述べる。
なお、上限のみの場合も同様に行うことができ、また、
上限および下限を同時に制限することで検出ループ回数
を削減できるが、補正に必要な処理時間と、可変容量素
子への制御電圧切り替えのためのスイッチ回路を含むト
ータルの面積とのバランスから、ここでは下限のみを採
用した場合を説明する。

【０１３３】図２９中、実線は制限しない場合であり、
破線は制限した場合である。

【０１３４】図３０において、「○」は、選択したＶＣ
Ｏで、設定した周波数においてロックしたことを表し、
「×」は、選択したＶＣＯで、設定した周波数において
ロックしなかったことを表す。同図に示すように、周波
数（ＢＡＮＤ）がｆ１のときは、ＶＣＯ（ｎ＋１）でロ
ックし、ＶＣＯｎおよびＶＣＯ（ｎ−１）ではロックし
ない。そのため、ＶＣＯ（ｎ＋１）が選択される。

【０１３５】周波数がｆ２のときやｆ２’のときは、Ｖ
ＣＯ（ｎ＋１）でもＶＣＯｎでもロックし、ＶＣＯ（ｎ
−１）ではロックしない。この場合にはＶＣＯ（ｎ＋
１）が選択される。すなわち、、上述のように下限を制
限しているにもかかわらずＶＣＯ（ｎ＋１）でロックす
るということは、制限を解除した場合にも必ずｆ２のと
きやｆ２’のときにＶＣＯ（ｎ＋１）でロックするとい
える。一方、ＶＣＯｎでもロックしているものの、ｆ２
のときやｆ２’はＶＣＯｎの周波数可変範囲の端ぎりぎ
りに近い値である。したがって、このような状況ではＶ
ＣＯ（ｎ＋１）を選択するようにするのである。

【０１３６】〔実施の形態４〕上記の例では、ＶＣＯが
ある周波数をカバーしているかどうかを、ＰＬＬのロッ
ク出力を用いて確認しているが、それ以外の方法につい
て述べる。図３１、図３２にブロック図を示す。２つの
違いは上記各例と同様である。図３３に処理フローを示
す。

【０１３７】この余裕の確認を行うのに、ＶＣＯの制御
電圧をコンパレータに入力し、その制御電圧がある範囲
に入っているかどうかを判定する。コンパレータは、制
御電圧が下限の基準電圧（基準２）より小さいかの比
較、制御電圧が上限の基準電圧（基準１）より大きいか
の比較、比較結果がどちらにも当てはまらない、すなわ
ち上限と下限との間であるか、を判別する機能を有して
いる。

【０１３８】そのために、コンパレータに入力する基準
電圧としては、精度の良い電圧が必要である。基準電圧
発生回路としては、図２２に示すように、電源ＶＣＣか
らレギュレータ４０を介し、抵抗分割することで、上記
コンパレータに入力するための基準電圧Ｖ１、Ｖ２（必
要に応じ、さらにＶ１’、Ｖ２’も）出力可能である。
図５の場合であれば、例えば、制御電圧が、０．５Ｖ以
上２．０Ｖ以下になっていれば、その制御電圧がある範
囲に入っていると判断する。すなわち、この場合、Ｖ１
（基準２）＝０．５Ｖ、Ｖ２（基準１）＝２．０Ｖであ
る。

【０１３９】周波数制御電圧が基準２すなわち下限の基
準電圧より低い場合は、ＶＣＯ（ｎ−１）を用い、周波
数制御電圧が基準１すなわち上限の基準電圧より高い場
合は、ＶＣＯ（ｎ＋１）を用い、そして、基準２と基準
１との間にある場合は、ＶＣＯｎを用いるという結果に
なる。

【０１４０】すなわち、図３３に示すように、まず、Ｖ
ＣＯｎを選択し、ＰＬＬに、周波数ｆａに対応するデー
タをセットし（Ｓ５１）、一定時間待つ（Ｓ５２）。制
御電圧と基準電圧（基準１、基準２）とを比較し（Ｓ５
３）、制御電圧が基準２より小さい場合は、ＶＣＯ（ｎ
−１）を選択する（Ｓ５４）。制御電圧が基準２より大
きく基準１より小さい場合は、ＶＣＯｎを選択する（Ｓ
５５）。制御電圧が基準１より大きい場合は、ＶＣＯ
（ｎ＋１）を選択する（Ｓ５６）。なお、制御電圧が基
準２と等しい場合は、ＶＣＯ（ｎ−１）とＶＣＯｎとの
どちらを選択してもよい。同様に、制御電圧が基準１と
等しい場合は、ＶＣＯｎとＶＣＯ（ｎ＋１）とのどちら
を選択してもよい。

【０１４１】より詳しく述べれば、ＶＣＯの発振周波数
は、周波数制御電圧で変化する。図２５の広いほうの特
性で考えると、周波数制御電圧が１Ｖのときに約３２０
０ＭＨｚで発振し、２Ｖのときは約３８００ＭＨｚで発
振する。このとき、周波数制御電圧が０．５Ｖ以下、あ
るいは２．０Ｖ以上の領域では、電圧が変化しても、発
振周波数はほとんど変化しない。つまり、この領域で
は、電圧に対する発振周波数の変化が小さい、すなわち
周波数に対する電圧感度が小さいため、ＰＬＬのロック
に時間がかかる、あるいはロックしない領域となる。つ
まり、コンパレータは、この不安定な領域であるかどう
かを判定するために用いるものであり、周波数制御電圧
と、周波数制御電圧として使用できない上限および下限
となる２つの基準電圧とを比較し、下限の基準電圧以下
なのか、上限の基準電圧以上なのかを検出して、それぞ
れを判定できる信号を出力している。

【０１４２】〔実施の形態５〕次の例では、選局のたび
に適切なＶＣＯを選択するのではなく、あらかじめ、周
波数とＶＣＯとの関係をメモリーに記憶しておく。

【０１４３】図３４および図３５に、ＶＣＯの周波数配
置の例を示す。図３６にブロック図を示し、図３７およ
び図３８に処理フローを示す。

【０１４４】図３７に示すように、ＶＣＯの周波数のば
らつきを抽出するには、まず、ｋにｎを代入する（Ｓ６
１）。ここで、ｎは、ＶＣＯの個数（例えば４個）であ
り、ｋは１以上ｎ以下の整数である。ＶＣＯｋの下限周
波数ｆｋｍｉｎを探し（Ｓ６２）、見つかったｆｋｍｉ
ｎにΔを加えた値をメモリーに記憶する（Ｓ６３）。ｋ
にｎ−１を代入することで次のＶＣ０へ対象を移し（Ｓ
６４）、ｋが０かどうかを調べ（Ｓ６５）、ｋが０であ
ればすべてのＶＣＯについて抽出が完了したということ
であるので終了する。Ｓ６５でｋが０でなければ、まだ
調べるＶＣＯが残っているということなので、Ｓ６２へ
戻る。

【０１４５】上記図３７のＳ６２のＶＣＯの下限周波数
の抽出処理は、図３８に示すように行う。すなわち、ま
ずそのＶＣＯが確実に発振できる周波数ｆｋ０をＰＬＬ
にセットする（Ｓ７１）。ロックしたかどうかを調べ
（Ｓ７２）、ロックした場合は、周波数を１ステップ下
げて（Ｓ７３）、再度、Ｓ７２にて、ロックしたかどう
かを調べる。Ｓ７２にてロックしなかった場合は、周波
数を１ステップ上げて（Ｓ７４）、その周波数を下限周
波数とみなし、終了する。

【０１４６】メモリーは、高周波ＩＣよりも、コントロ
ールロジックＩＣに内蔵するほうが容易である。

【０１４７】ｆｍｉｎからｆ１まではＶＣＯ１が最適で
ある。同様に、ｆ１からｆ２まではＶＣＯ２が、ｆ２か
らｆ３まではＶＣＯ３が、ｆ３からｆｍａｘまではＶＣ
Ｏ４が最適である。このｆ１、ｆ２、ｆ３をあらかじめ
求める。ＶＣＯ４から順に、ＶＣＯ２までについて、各
ＶＣＯの周波数の下限を求める。それぞれのＶＣＯの下
限に一定値Δを加えた値をｆ１、ｆ２、ｆ３とする。こ
のΔの決め方について、詳しくははすでに述べた通りで
ある。すなわち、各ＶＣＯの下限周波数を求めた後、あ
らかじめ設定位置とのずれを求める。このずれの方向お
よび量から上限の周波数を予測し、隣り合うＶＣＯの発
振周波数の重なりの予測値を求め、その重なり幅の中心
周波数を、それぞれの発振周波数領域の境界すなわちｆ
１、ｆ２、ｆ３とする。

【０１４８】この動作は、受信機の製造工程で行い、不
揮発性メモリーに格納しておくか、受信機の電源オン時
にメモリーに格納しておく。

【０１４９】実際の受信動作時には、ｆ１、ｆ２、ｆ３
と選局周波数との比較を行うことで、使用するＶＣＯを
一意に決めることができる。チャンネル数の少ない場合
は、チャンネルとＶＣＯとの関係の表の形式で記憶して
おいてもよい。

【０１５０】ＶＣＯの下限周波数を求める過程では、多
くのＰＬＬロック動作を行うので、この場合には、前述
したように位相の比較周波数を高くとり、ロック時間を
早めることは特に有効である。

【０１５１】〔実施の形態６〕次の例では、あらかじめ
周波数とＶＣＯとの関係をメモリーに記憶しておく点は
前述の例と同じであるが、その関係を抽出するのに、Δ
を設定する代わりに、ＶＣＯ自身の周波数可変範囲を一
時的に狭くする手法を利用する。なお、具体的にはすで
に図２４等を用いて述べた通りであるので説明を省略す
る。図４１にブロック図を示し、図４２および図４３に
処理フローを示す。

【０１５２】まず、ＶＣＯ自身の周波数可変範囲を一時
的に狭くしてからフローに入る。図４２に示すように、
ＶＣＯの周波数のばらつきを抽出するには、まず、ｋに
ｎを代入する（Ｓ８１）。ここで、ｎは、ＶＣＯの個数
（例えば４個）であり、ｋは１以上ｎ以下の整数であ
る。ＶＣＯｋの下限周波数ｆｋｍｉｎを探し（Ｓ８
２）、見つかったｆｋｍｉｎをメモリーに記憶する（Ｓ
８３）。ｋにｎ−１を代入することで次のＶＣ０へ対象
を移し（Ｓ８４）、ｋが０かどうかを調べ（Ｓ８５）、
ｋが０であればすべてのＶＣＯについて抽出が完了した
ということであるので終了する。Ｓ８５でｋが０でなけ
れば、まだ調べるＶＣＯが残っているということなの
で、Ｓ８２へ戻る。図４２のフローを抜けたら、ＶＣＯ
自身の周波数可変範囲を基に戻す（広くする）。

【０１５３】上記図４２のＳ８２のＶＣＯの下限周波数
の抽出処理は、図４３に示すように行う。すなわち、ま
ずそのＶＣＯが確実に発振できる周波数ｆｋ０をＰＬＬ
にセットする（Ｓ９１）。ロックしたかどうかを調べ
（Ｓ９２）、ロックした場合は、周波数を１ステップ下
げて（Ｓ９３）、再度、Ｓ９２にて、ロックしたかどう
かを調べる。Ｓ９２にてロックしなかった場合は、周波
数を１ステップ上げて（Ｓ９４）、その周波数を下限周
波数とみなし、終了する。

【０１５４】図３９および図４０にＶＣＯの周波数配置
の例を示す。図３９は、周波数のずれがない場合であ
り、図４０は、周波数が、低いほうにずれた場合であ
る。各図において、周波数可変範囲が通常の場合（上
段）と、周波数可変範囲が狭い場合すなわち一時的に狭
いほうに切り替えた場合（下段）とを並べて表してい
る。周波数可変範囲を一時的に狭くした場合の周波数可
変範囲の下限にあたる周波数を、境界の周波数ｆ１、ｆ
２、ｆ３とする。これにより、より確実な、境界の周波
数を得ることができる。

【０１５５】〔実施の形態７〕次の例は、本発明を、デ
ジタル衛星放送受信機の高周波信号処理部に適応させた
例である。図４６にブロック図を示す。図４４および図
４５は、ＶＣＯの選択方法を示している。

【０１５６】図４６に示すように、受信入力から、ゲイ
ン可変高周波アンプ８１を経て２経路に分かれ、ミキサ
８２、ゲイン可変ベースバンドアンプ８３、ローパスフ
ィルタ８４、ベースバンドアンプ８５を経てベースバン
ド出力（１）・（２）が出力されるようになっている。

【０１５７】また、ＰＬＬ８６、水晶発振子８７、制御
ロジック８８、ＶＣＯ切替制御回路８９、ＶＣＯ出力切
替器９０、分周方式９０度移相器９１が設けられてい
る。

【０１５８】水晶発振子８７を除いて、図４６の全体が
一つの高周波ＩＣ２に内蔵されている。水晶発振子８７
は、高周波ＩＣ２の外部に備えられており、ＰＬＬ８６
の発振子接続端子に接続することで高安定な基準発振周
波数を得ることができる。なお、ＰＬＬ８６の発振子接
続端子に水晶発振子８７を接続する代わりに、同じ安定
度の基準周波数信号を入力してもよい。例えば、別のコ
ントロールロジックＩＣ３において、同様の水晶発振子
による基準周波数信号を必要とする場合は、水晶発振子
８７をコントロールロジックＩＣ３の発振器に接続し、
その発振器から得られる基準周波数信号を外部へ取り出
して、ＰＬＬ８６の発振子接続端子（Ｘｉｎ）に入力す
ることも可能である。

【０１５９】前記の例では、ＰＬＬにはＶＣＯの出力が
直接加えられているのに対し、本構成では、ＶＣＯの出
力を分周した出力をＰＬＬ８６に入力している。デジタ
ル衛星放送受信機では、９０度位相差を持つ２つの局部
発振信号が必要であり、それを、分周回路を利用して発
生させているのである。そのため、ＶＣＯは、実際に必
要な局部発振信号の２倍の周波数で発振し、ＰＬＬ８６
には、この分周した出力の信号を与えるようにしてい
る。

【０１６０】また、衛星放送受信機の入力周波数可変範
囲は一般的に９５０ＭＨｚから２１５０ＭＨｚであり、
局部発振信号も同じ周波数が必要になる。このため、局
部発振周波数の最高周波数と最低周波数との比は２倍以
上が必要になる。２倍を超える部分は、分周方式９０度
移相器の分周比を１／２と１／４とに切り替えることで
対処し、ＶＣＯでカバーするのは２倍としている。

【０１６１】より詳しくは、９５０ＭＨｚから２１５０
ＭＨｚをカバーする局部発振周波数を確保する手段とし
て、図４４のように、例えば７つのＶＣＯを用意し、Ｖ
ＣＯ１〜ＶＣＯ４は局部発振周波数の２倍の周波数で発
振させ、ＶＣＯ５〜ＶＣＯ７は４倍の周波数で発振させ
る。

【０１６２】ＶＣＯのカバー範囲の下限の周波数可変範
囲（図４４中、最上段（「９５０ＭＨｚ〜９７５ＭＨ
ｚ」））および上限の周波数可変範囲（図４４中、最下
段（「２１３０ＭＨｚ〜２１５０ＭＨｚ」））について
は、ここでは、衛星放送受信機の入力周波数可変範囲
（９５０ＭＨｚから２１５０ＭＨｚまで）に合わせて、
この図のように、それぞれ、９５０ＭＨｚから、およ
び、２１５０ＭＨｚまで、のように規定している。ただ
し、ＶＣＯの能力としては、ＶＣＯのプロセスのばらつ
きを考慮して、ＶＣＯのカバー範囲の下限の周波数可変
範囲（図４４中、最上段）および上限の周波数可変範囲
（図４４中、最下段）について、それぞれ、より低い下
限周波数（例えば９００ＭＨｚ）、および、より高い上
限周波数（例えば２３００ＭＨｚ）までカバーするよう
に配慮している。

【０１６３】ＰＬＬおよびＶＣＯの制御設定は、外部か
ら通信信号入出力端子を通じて行い、希望する局部発振
周波数を出力するためには、ＰＬＬ８６の内部のカウン
タ（図示せず）へのデータ設定と、ＶＣＯバンドおよび
分周比の設定とが必要となる。

【０１６４】すなわち、図４４に示すように、上から順
に１０個のバンド（周波数可変範囲）があり、ＰＬＬ８
６から出力されるバンド選択信号ＢＡ２、ＢＡ１、ＢＡ
０のそれぞれを０または１とすることにより、ＶＣＯ切
替制御回路８９からＶＣＯ出力切替器９０に対し、０ま
たは１が送られる。ここでは負論理（「０」）でそのＶ
ＣＯが選択されるものとしている。例えば、１段目のバ
ンドでは、ＢＡ２、ＢＡ１、ＢＡ０としてそれぞれ１、
０、１が送られ、それに基づき、ＶＣＯ５へは０が、Ｖ
ＣＯ５以外のＶＣＯへは１が、それぞれ送られ、よって
ＶＣＯ５が選択される。以下、１０個すべてのバンドに
おいて選択すべきＶＣＯが確定する。

【０１６５】ただし、これは、ここまで述べてきたよう
な、隣のＶＣＯを選択するというようなことを行わない
場合であり、図４５の１段目（ＵＰ＝０、ＤＯＷＮ＝
０）の場合である。制御ロジック８８からＵＰおよびＤ
ＯＷＮの組として、（０、０）、（１、０）、（０、
１）のいずれかが出力され、それに応じて、図４５の各
段に示すように、適宜隣のＶＣＯが選択されるようにな
っている。

【０１６６】すなわち、ＶＣＯのばらつきの補正は、局
部発振周波数設定ごとに行い、周波数可変幅切替信号に
より、ＶＣＯの発振周波数の下限または上限を狭め、そ
のときに正しくロックするかどうかをロック検出信号に
より確認する。そして、ＶＣＯバンド設定値に対して、
ＶＣＯの選択を＋１（ＵＰ）あるいは−１（ＤＯＷＮ）
させることで、適正なＶＣＯを選択する。

【０１６７】なお、本発明は、一つの集積回路に複数の
ＶＣＯを集積化し、連続した広い周波数範囲をカバーす
るＰＬＬシンセサイザにおいて、必要とする周波数範囲
にばらつきによりずれる分を加えた周波数範囲を連続し
て発振できるように各ＶＣＯの周波数を配置し、周波数
と使うＶＣＯとの関係をＶＣＯの周波数のばらつきに合
わせて変えるように構成することができる。

【０１６８】また、本発明は、上記の構成において、そ
のＰＬＬがある周波数を選局するたびに、適切なＶＣＯ
を決めるように構成することができる。

【０１６９】また、本発明は、上記の構成において、Ｐ
ＬＬシンセサイザのロック検出出力を確認することによ
り、適切なＶＣＯかどうかを確認するように構成するこ
とができる。

【０１７０】また、本発明は、上記の構成において、Ｐ
ＬＬシンセサイザのプログラマブル分周器にセットする
データを変化させ、ＰＬＬがロックすることを確認する
ことで、適切なＶＣＯかどうかを確認するように構成す
ることができる。

【０１７１】また、本発明は、上記の構成において、周
波数可変幅を切り替えることができるＶＣＯを使い、周
波数可変幅を狭くした状態で、ＰＬＬがロックすること
を確認ことで、適切なＶＣＯかどうかを確認するように
構成することができる。

【０１７２】また、本発明は、上記の構成において、可
変容量素子の一部を周波数制御電圧との接続を切り離す
切り替え回路を有することで、周波数の可変範囲を周波
数の高い側と、低い側との両方について狭くするように
構成することができる。

【０１７３】また、本発明は、上記の構成において、周
波数可変幅を狭くするのに、周波数の高いほうと、周波
数の低いほうのどちらか一方だけが狭くなるように構成
することができる。

【０１７４】また、本発明は、上記の構成において、ロ
ックしない場合に、チューニング電圧（周波数制御電
圧）を使い、正しいＶＣＯを選択するように構成するこ
とができる。

【０１７５】また、本発明は、上記の構成において、ロ
ック検出する場合だけ、ＰＬＬシンセサイザの比較周波
数（基準周波数）を上げるように構成することができ
る。

【０１７６】また、本発明は、上記の構成において、Ｖ
ＣＯのチューニング電圧（周波数制御電圧）がある範囲
に入っているかを確認することにより、ＶＣＯが必要な
周波数範囲をカバーしているかどうかを確認するように
構成することができる。

【０１７７】また、本発明は、上記構成において、ＶＣ
Ｏを選択する制御回路を、ＶＣＯを構成する集積回路と
は別の集積回路に内蔵するように構成することができ
る。

【０１７８】また、本発明は、上記の構成において、使
用する周波数に対して、どのＶＣＯを割り当てるかとい
う情報をメモリーに記憶しているように構成することが
できる。

【０１７９】また、本発明は、上記の構成において、Ｖ
ＣＯの周波数可変範囲を確認するのに、ＰＬＬのロック
検出出力信号を使うように構成することができる。

【０１８０】また、本発明は、上記の構成において、Ｖ
ＣＯの周波数可変範囲から、演算により周波数とＶＣＯ
との割り当てを決めるように構成することができる。

【０１８１】また、本発明は、上記構成において、ＶＣ
Ｏの周波数可変範囲を一時的に狭くして、周波数とＶＣ
Ｏとの割り当てを決めるように構成することができる。

【０１８２】また、本発明は、上記の構成において、Ｐ
ＬＬのロック信号を使ってＶＣＯの周波数可変範囲を確
認するときにＰＬＬの比較周波数を上げるように構成す
ることができる。

【０１８３】また、本発明は、上記の構成において、使
用する周波数に対して、どのＶＣＯを割り当てるかとい
う情報をメモリーに記憶する作業を、本集積回路を使っ
て生産する受信機の、工場での生産時に不揮発性メモリ
ーに書き込むように構成することができる。

【０１８４】また、本発明は、上記の構成において、使
用する周波数に対して、どのＶＣＯを割り当てるかとい
う情報をメモリーに記憶する作業を、本集積回路を使っ
た受信機の電源オン時にメモリーに書き込むように構成
することができる。

【０１８５】また、本発明は、上記ＶＣＯとＰＬＬとを
搭載した衛星放送受信用ダイレクトコンバージョン受信
集積回路とすることができる。

【０１８６】

【発明の効果】以上のように、本発明の集積回路は、集
積回路にすべての電圧制御発振器を同一プロセスで作り
込むことで、すべての電圧制御発振器について周波数可
変範囲のばらつきを同一方向にし、各電圧制御発振器の
周波数可変範囲としては、ばらつくか否かにかかわらず
カバーする範囲およびばらついた場合にのみカバーする
ことになる範囲の両方を採用し、各電圧制御発振器の周
波数可変範囲同士が連続するように各周波数可変範囲を
設定している構成である。

【０１８７】これにより、ＩＣプロセスのばらつきによ
り周波数がばらついても、少ない個数のＶＣＯで広い周
波数範囲をカバーできる。その結果、集積回路をいっそ
う小型化できるという効果を奏する。

【０１８８】また、本発明の集積回路は、上記の構成に
加えて、選局を行うＰＬＬで設定しようとしている周波
数に対して最適な電圧制御発振器かどうかを、選局のた
びに確認し、その電圧制御発振器が不適切である場合
は、別の電圧制御発振器を選択することで、必要な電圧
制御発振器を決める構成である。

【０１８９】これにより、上記の構成による効果に加え
て、常に最適なＶＣＯを決めることができるという効果
を奏する。

【０１９０】また、本発明の集積回路は、上記の構成に
加えて、ＰＬＬで設定しようとしている周波数に対して
最適な電圧制御発振器かどうかを、ＰＬＬのロック検出
出力がロックを示しているかどうかで判断する構成であ
る。

【０１９１】これにより、上記の構成による効果に加え
て、ＰＬＬのロック検出出力はロジック出力であるた
め、簡単に判断ができるという効果を奏する。

【０１９２】また、本発明の集積回路は、上記の構成に
加えて、ロック検出出力を使って電圧制御発振器の適否
を確認する場合に、ＰＬＬのプログラマブル分周器にセ
ットするデータを複数切り替えて、ある範囲でロックす
ることを確認することを構成である。

【０１９３】これにより、上記の構成による効果に加え
て、使用周波数が、ＶＣＯのカバー範囲ぎりぎりになっ
ていることを検出し、排除することができるという効果
を奏する。

【０１９４】また、本発明の集積回路は、上記の構成に
加えて、ＰＬＬで設定しようとしている周波数に対して
最適な電圧制御発振器かどうかを確認するのに、電圧制
御発振器の周波数カバー範囲を一時的に狭くしたうえ
で、ＰＬＬがロックしているかどうかを確認する構成で
ある。

【０１９５】これにより、上記の構成による効果に加え
て、１回のロック確認で、使用周波数に対してそのＶＣ
Ｏが適切かどうかを確認することができるという効果を
奏する。

【０１９６】また、本発明の集積回路は、上記の構成に
加えて、上記電圧制御発振器の可変容量素子の制御端子
を周波数制御端子から切り離し、固定電圧に接続するこ
とで、周波数カバー範囲を一時的に狭くする構成であ
る。

【０１９７】これにより、上記の構成による効果に加え
て、簡単に周波数可変範囲を狭くすることができるとい
う効果を奏する。

【０１９８】また、本発明の集積回路は、上記の構成に
加えて、周波数可変範囲を狭くするのに、上限、下限の
うちの片側だけを狭くする構成である。

【０１９９】これにより、上記の構成による効果に加え
て、より簡単な回路で周波数可変範囲を狭くすることが
できるという効果を奏する。

【０２００】また、本発明の集積回路は、上記の構成に
加えて、ある電圧制御発振器でロックしないことが分か
った場合に、ロックしない電圧制御発振器の周波数制御
端子の電圧と基準電圧との大小関係に応じて、実際に使
う電圧制御発振器を決める構成である。

【０２０１】これにより、上記の構成による効果に加え
て、ロックの判定を１回行うことで、適切なＶＣＯを決
めることができるため、使うＶＣＯの判定が短時間でで
きるという効果を奏する。

【０２０２】また、本発明の集積回路は、上記の構成に
加えて、ロック検出出力を使って電圧制御発振器の適否
を確認する場合に、ＰＬＬの比較周波数を通常使用状態
より上げる構成である。

【０２０３】これにより、上記の構成による効果に加え
て、ロックに要する時間を短縮することができるという
効果を奏する。

【０２０４】また、本発明の集積回路は、上記の構成に
加えて、ＰＬＬで設定しようとしている周波数に対して
最適な電圧制御発振器かどうかを調べるために、電圧制
御発振器の制御電圧がある範囲に入っているかどうかで
判断する構成である。

【０２０５】これにより、上記の構成による効果に加え
て、最適なＶＣＯかどうかが容易にわかるという効果を
奏する。

【０２０６】また、本発明の集積回路は、上記の構成に
加えて、上記電圧制御発振器を内蔵した高周波ＩＣと、
上記高周波ＩＣとは別に、電圧制御発振器を選択する制
御回路を内蔵した制御ロジックＩＣとを備えた構成であ
る。

【０２０７】これにより、上記の構成による効果に加え
て、一般的に面積あたりの価格が高い高周波ＩＣの面積
を小さくすることができ、高周波ＩＣの価格を安くする
ことができる。また、高周波ＩＣと制御ロジックＩＣと
の合計価格も安くすることができるという効果を奏す
る。

【０２０８】また、本発明の集積回路は、上記の構成に
加えて、各電圧制御発振器がどの周波数可変範囲をカバ
ーしているかをあらかじめ記憶するメモリーを備えた構
成である。

【０２０９】これにより、上記の構成による効果に加え
て、選局に要する時間を短くすることができるという効
果を奏する。

【０２１０】また、本発明の集積回路は、上記の構成に
加えて、電圧制御発振器の周波数可変範囲を確認するの
に、ＰＬＬのロック検出出力を使う構成である。

【０２１１】これにより、上記の構成による効果に加え
て、容易に制御回路を構成することができるという効果
を奏する。

【０２１２】また、本発明の集積回路は、上記の構成に
加えて、電圧制御発振器の周波数可変範囲から、演算に
より周波数と電圧制御発振器の割り当てを決める構成で
ある。

【０２１３】これにより、上記の構成による効果に加え
て、ロジック回路だけで制御回路が構成できるという効
果を奏する。

【０２１４】また、本発明の集積回路は、上記の構成に
加えて、周波数と電圧制御発振器の割り当てを決めるた
めに、電圧制御発振器の周波数可変範囲を一時的に狭く
する構成である。

【０２１５】これにより、上記の構成による効果に加え
て、ＶＣＯの割り当てが精度良くできるという効果を奏
する。

【０２１６】また、本発明の集積回路は、上記の構成に
加えて、ＰＬＬのロック信号を使って電圧制御発振器の
周波数可変範囲を確認するときに、ＰＬＬの比較周波数
を上げる構成である。

【０２１７】これにより、上記の構成による効果に加え
て、短時間でＶＣＯの周波数可変範囲を確認することが
できるという効果を奏する。

【０２１８】また、本発明の集積回路は、上記の構成に
加え、使用する周波数に対してどの電圧制御発振器を割
り当てるかという情報を上記メモリーに記憶する作業と
して、本集積回路を使って生産する受信機の、工場での
生産時に上記メモリーとしての不揮発性メモリーに書き
込む構成である。

【０２１９】これにより、上記の構成による効果に加え
て、受信機の通常動作時にはＶＣＯの周波数確認動作が
不要になるという効果を奏する。

【０２２０】また、本発明の集積回路は、上記の構成に
加え、各電圧制御発振器がどの周波数可変範囲をカバー
しているかの情報を上記メモリーに記憶する作業とし
て、本集積回路を使った受信機の電源オン時に上記メモ
リーに書き込む構成である。

【０２２１】これにより、上記の構成による効果に加え
て、受信機の通常動作時にはＶＣＯの周波数確認動作が
不要になるという効果を奏する。

【０２２２】また、本発明の受信装置は、上記集積回路
を備えており、受信した信号の周波数を、特定の中間周
波数に変換する際に必要となる局部発振信号を作り出す
のに、上記集積回路に備えられている電圧制御発振器を
用いる構成である。

【０２２３】これにより、ＩＣプロセスのばらつきによ
り周波数がばらついても、少ない個数のＶＣＯで広い周
波数範囲をカバーできる。その結果、集積回路をいっそ
う小型化でき、安価な高周波ＩＣが実現できるという効
果を奏する。

【図面の簡単な説明】

【図１】ばらつきに応じて使うＶＣＯを変える場合のＶ
ＣＯの発振周波数可変範囲を示す説明図である。

【図２】ＰＬＬシンセサイザの概略の構成例を示すブロ
ック図である。

【図３】ＶＣＯの構成例を示す回路図である。

【図４】ＰＬＬの概略の構成例を示すブロック図であ
る。

【図５】ＶＣＯの周波数制御電圧と発振周波数との関係
を示すグラフである。

【図６】（ａ）ないし（ｋ）は、ＶＣＯを構成するＭＯ
Ｓ型可変容量素子の製造工程を示す説明図である。

【図７】（ａ）ないし（ｋ）は、ＶＣＯを構成するＭＯ
Ｓ型可変容量素子の製造工程を示す説明図である。

【図８】（ａ）ないし（ｍ）は、ＶＣＯを構成するイン
ダクタの製造工程を示す説明図である。

【図９】（ａ）ないし（ｍ）は、ＶＣＯを構成するイン
ダクタの製造工程を示す説明図である。

【図１０】周波数ｆａを出力する場合の発振周波数可変
範囲との関係を示す説明図である。

【図１１】周波数の余裕を確認する方法を示す説明図で
ある。

【図１２】ＶＣＯの選択処理を示すフローチャートであ
る。

【図１３】ＶＣＯを選択する様子を示す説明図である。

【図１４】バンド分割とＶＣＯ発振周波数可変範囲を示
す説明図である。

【図１５】ＰＬＬシンセサイザの概略の構成例を示すブ
ロック図である。

【図１６】ＰＬＬシンセサイザの概略の構成例を示すブ
ロック図である。

【図１７】周波数の余裕を確認する方法を示す説明図で
ある。

【図１８】周波数可変範囲を狭くする切り替え機能を有
するＶＣＯの構成例を示す回路図である。

【図１９】周波数可変範囲を狭くする切り替え機能を有
するＶＣＯの周波数制御電圧と発振周波数との関係を示
すグラフである。

【図２０】ＰＬＬシンセサイザの概略の構成例を示すブ
ロック図である。

【図２１】ＰＬＬシンセサイザの概略の構成例を示すブ
ロック図である。

【図２２】基準電圧発生回路の構成例を示す回路図であ
る。

【図２３】ＶＣＯの選択処理を示すフローチャートであ
る。

【図２４】周波数可変範囲を狭くする切り替え機能を有
するＶＣＯの構成例を示す回路図である。

【図２５】周波数可変範囲を狭くする切り替え機能を有
するＶＣＯの周波数制御電圧と発振周波数との関係を示
すグラフである。

【図２６】ＰＬＬシンセサイザの概略の構成例を示すブ
ロック図である。

【図２７】ＰＬＬシンセサイザの概略の構成例を示すブ
ロック図である。

【図２８】ＶＣＯの選択処理を示すフローチャートであ
る。

【図２９】ＶＣＯを選択する様子を示す説明図である。

【図３０】ＶＣＯを選択する様子を示す説明図である。

【図３１】ＰＬＬシンセサイザの概略の構成例を示すブ
ロック図である。

【図３２】ＰＬＬシンセサイザの概略の構成例を示すブ
ロック図である。

【図３３】ＶＣＯの選択処理を示すフローチャートであ
る。

【図３４】バンド分割とＶＣＯ発振周波数可変範囲を示
す説明図である。

【図３５】バンド分割とＶＣＯ発振周波数可変範囲を示
す説明図である。

【図３６】ＰＬＬシンセサイザの概略の構成例を示すブ
ロック図である。

【図３７】ＶＣＯの周波数のばらつき抽出処理を示すフ
ローチャートである。

【図３８】ＶＣＯの下限周波数の抽出処理を示すフロー
チャートである。

【図３９】バンド分割とＶＣＯ発振周波数可変範囲を示
す説明図である。

【図４０】バンド分割とＶＣＯ発振周波数可変範囲を示
す説明図である。

【図４１】ＰＬＬシンセサイザの概略の構成例を示すブ
ロック図である。

【図４２】ＶＣＯの周波数のばらつき抽出処理を示すフ
ローチャートである。

【図４３】ＶＣＯの下限周波数の抽出処理を示すフロー
チャートである。

【図４４】ＶＣＯを選択する様子を示す説明図である。

【図４５】ＶＣＯを選択する様子を示す説明図である。

【図４６】受信装置の概略の構成例を示すブロック図で
ある。

【符号の説明】

１ＰＬＬシンセサイザ（集積回路）２高周波ＩＣ３コントロールロジックＩＣ４ＰＬＬ５インターフェース回路６ＶＣＯ出力選択器７ＶＣＯ選択コントローラ８ループフィルタ１０周波数選択コントローラ３１水晶発振子３２発振器３３１／Ｍ分周器３４位相検出器３５チャージポンプ３６ループフィルタ３７電圧制御発振器３８１／Ｎ分周器３９ロック検出器４０レギュレータ４１ｐ型シリコン基板４２ｎ型層４３ｐ型層４４絶縁膜４５ゲート絶縁膜４６導電膜４７ゲート電極４８層間絶縁膜４９ビア５０金属層５１配線層６１ｐ型シリコン基板６２ｎ型層６３絶縁膜６４第１金属層６５第１配線層６６絶縁膜６７ビア６８第２金属層６９第２配線層７０絶縁膜７１ビア７２第３金属層７３インダクタ部８１ゲイン可変高周波アンプ８２ミキサ８３ゲイン可変ベースバンドアンプ８４ローパスフィルタ８５ベースバンドアンプ８６ＰＬＬ８７水晶発振子８８制御ロジック８９ＶＣＯ切替制御回路９０ＶＣＯ出力切替器９１分周方式９０度移相器１０１ＰＬＬシンセサイザ１０２高周波ＩＣ１０３コントロールロジックＩＣ１０４ＰＬＬ１０５インターフェース回路１０６ＶＣＯ出力選択器１０８ループフィルタ１１０周波数選択コントローラ１１１ＶＣＯ周波数情報Ｌａ、ＬｂインダクタＱａ、ＱｂトランジスタＶＣａ、ＶＣｂ可変容量素子ＶＣＯ１、ＶＣＯ２、ＶＣＯ３、ＶＣＯ４電圧制御
発振器

───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.⁷ 識別記号ＦＩテーマコート゛(参考）Ｈ０１Ｌ 29/94 Ｈ０３Ｌ 7/08 ＦＨ０３Ｂ 1/00 Ｂ 5/02 Ｈ０１Ｌ 27/06 １０２ＡＨ０３Ｌ 7/095 27/04 Ｆ 7/099 Ｈ０４Ｂ 1/26 (72)発明者天野真司大阪府大阪市阿倍野区長池町22番22号シャープ株式会社内Ｆターム(参考） 5F038 AC01 AV05 AV06 AZ04 DF01 DF06 EZ20 5F048 AB01 AB03 AB10 AC01 AC10 BA02 BB05 5J081 AA02 BB10 CC46 DD03 DD11 EE02 EE18 KK02 KK09 KK22 LL05 5J106 AA04 CC20 CC21 CC41 DD09 EE09 EE10 GG01 HH10 JJ09 KK36 5K020 AA05 DD21 GG04 GG09 GG16 MM00 NN07

Claims

【特許請求の範囲】

【請求項１】集積回路にすべての電圧制御発振器を同一
プロセスで作り込むことで、すべての電圧制御発振器に
ついて周波数可変範囲のばらつきを同一方向にし、各電圧制御発振器の周波数可変範囲としては、ばらつく
か否かにかかわらずカバーする範囲およびばらついた場
合にのみカバーすることになる範囲の両方を採用し、各電圧制御発振器の周波数可変範囲同士が連続するよう
に各周波数可変範囲を設定していることを特徴とする集
積回路。
【請求項２】選局を行うＰＬＬで設定しようとしている
周波数に対して最適な電圧制御発振器かどうかを、選局
のたびに確認し、その電圧制御発振器が不適切である場
合は、別の電圧制御発振器を選択することで、必要な電
圧制御発振器を決めることを特徴とする請求項１に記載
の集積回路。
【請求項３】ＰＬＬで設定しようとしている周波数に対
して最適な電圧制御発振器かどうかを、ＰＬＬのロック
検出出力がロックを示しているかどうかで判断すること
を特徴とする請求項２に記載の集積回路。
【請求項４】ロック検出出力を使って電圧制御発振器の
適否を確認する場合に、ＰＬＬのプログラマブル分周器
にセットするデータを複数切り替えて、ある範囲でロッ
クすることを確認することを特徴とする請求項３に記載
の集積回路。
【請求項５】ＰＬＬで設定しようとしている周波数に対
して最適な電圧制御発振器かどうかを確認するのに、電
圧制御発振器の周波数カバー範囲を一時的に狭くしたう
えで、ＰＬＬがロックしているかどうかを確認すること
を特徴とする請求項３に記載の集積回路。
【請求項６】上記電圧制御発振器の可変容量素子の制御
端子を周波数制御端子から切り離し、固定電圧に接続す
ることで、周波数カバー範囲を一時的に狭くすることを
特徴とする請求項５に記載の集積回路。
【請求項７】周波数可変範囲を狭くするのに、上限、下
限のうちの片側だけを狭くすることを特徴とする請求項
５に記載の集積回路。
【請求項８】ある電圧制御発振器でロックしないことが
分かった場合に、ロックしない電圧制御発振器の周波数
制御端子の電圧と基準電圧との大小関係に応じて、実際
に使う電圧制御発振器を決めることを特徴とする請求項
６に記載の集積回路。
【請求項９】ロック検出出力を使って電圧制御発振器の
適否を確認する場合に、ＰＬＬの比較周波数を通常使用
状態より上げることを特徴とする請求項３ないし８のい
ずれかに記載の集積回路。
【請求項１０】ＰＬＬで設定しようとしている周波数に
対して最適な電圧制御発振器かどうかを調べるために、
電圧制御発振器の制御電圧がある範囲に入っているかど
うかで判断することを特徴とする請求項２に記載の集積
回路。
【請求項１１】上記電圧制御発振器を内蔵した高周波Ｉ
Ｃと、上記高周波ＩＣとは別に、電圧制御発振器を選択する制
御回路を内蔵した制御ロジックＩＣとを備えたことを特
徴とする請求項３ないし１０のいずれかに記載の集積回
路。
【請求項１２】各電圧制御発振器がどの周波数可変範囲
をカバーしているかをあらかじめ記憶するメモリーを備
えたことを特徴とする請求項１に記載の集積回路。
【請求項１３】電圧制御発振器の周波数可変範囲を確認
するのに、ＰＬＬのロック検出出力を使うことを特徴と
する請求項１２に記載の集積回路。
【請求項１４】電圧制御発振器の周波数可変範囲から、
演算により周波数と電圧制御発振器の割り当てを決める
ことを特徴とする請求項１３に記載の集積回路。
【請求項１５】周波数と電圧制御発振器の割り当てを決
めるために、電圧制御発振器の周波数可変範囲を一時的
に狭くすることを特徴とする請求項１３に記載の集積回
路。
【請求項１６】ＰＬＬのロック信号を使って電圧制御発
振器の周波数可変範囲を確認するときに、ＰＬＬの比較
周波数を上げることを特徴とする請求項１３ないし１５
のいずれかに記載の集積回路。
【請求項１７】使用する周波数に対してどの電圧制御発
振器を割り当てるかという情報を上記メモリーに記憶す
る作業として、本集積回路を使って生産する受信機の、
工場での生産時に上記メモリーとしての不揮発性メモリ
ーに書き込むことを特徴とする請求項１２に記載の集積
回路。
【請求項１８】各電圧制御発振器がどの周波数可変範囲
をカバーしているかの情報を上記メモリーに記憶する作
業として、本集積回路を使った受信機の電源オン時に上
記メモリーに書き込むことを特徴とする請求項１２に記
載の集積回路。
【請求項１９】請求項１ないし１８のいずれかに記載の
集積回路を備えており、受信した信号の周波数を、特定の中間周波数に変換する
際に必要となる局部発振信号を作り出すのに、上記集積
回路に備えられている電圧制御発振器を用いることを特
徴とする受信装置。