JP2002016493A - 半導体集積回路および光伝送用送信回路 - Google Patents
半導体集積回路および光伝送用送信回路Info
- Publication number
- JP2002016493A JP2002016493A JP2000197922A JP2000197922A JP2002016493A JP 2002016493 A JP2002016493 A JP 2002016493A JP 2000197922 A JP2000197922 A JP 2000197922A JP 2000197922 A JP2000197922 A JP 2000197922A JP 2002016493 A JP2002016493 A JP 2002016493A
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- circuit
- controlled oscillator
- voltage controlled
- oscillators
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 27
- 230000005540 biological transmission Effects 0.000 title claims description 43
- 230000003287 optical effect Effects 0.000 title claims description 31
- 230000010355 oscillation Effects 0.000 claims abstract description 31
- 238000000034 method Methods 0.000 claims description 39
- 239000003990 capacitor Substances 0.000 claims description 13
- 239000000758 substrate Substances 0.000 claims description 6
- 230000004044 response Effects 0.000 claims description 2
- 230000008569 process Effects 0.000 description 29
- 238000010586 diagram Methods 0.000 description 16
- 101100191136 Arabidopsis thaliana PCMP-A2 gene Proteins 0.000 description 11
- 101100048260 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) UBX2 gene Proteins 0.000 description 11
- 101100422768 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) SUL2 gene Proteins 0.000 description 10
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- 229920005591 polysilicon Polymers 0.000 description 7
- 239000000523 sample Substances 0.000 description 7
- 101100524516 Saccharomyces cerevisiae (strain ATCC 204508 / S288c) RFA2 gene Proteins 0.000 description 5
- 230000008859 change Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 230000002542 deteriorative effect Effects 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 239000012535 impurity Substances 0.000 description 3
- 238000007689 inspection Methods 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 238000012545 processing Methods 0.000 description 3
- 238000007493 shaping process Methods 0.000 description 3
- 101150110971 CIN7 gene Proteins 0.000 description 2
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 2
- 101150110298 INV1 gene Proteins 0.000 description 2
- 101100397044 Xenopus laevis invs-a gene Proteins 0.000 description 2
- 230000015556 catabolic process Effects 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000013461 design Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 101100219325 Phaseolus vulgaris BA13 gene Proteins 0.000 description 1
- 230000003213 activating effect Effects 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 230000006378 damage Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 230000001678 irradiating effect Effects 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910021421 monocrystalline silicon Inorganic materials 0.000 description 1
- 201000002674 obstructive nephropathy Diseases 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 238000003786 synthesis reaction Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1206—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification
- H03B5/1212—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair
- H03B5/1215—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device using multiple transistors for amplification the amplifier comprising a pair of transistors, wherein an output terminal of each being connected to an input terminal of the other, e.g. a cross coupled pair the current source or degeneration circuit being in common to both transistors of the pair, e.g. a cross-coupled long-tailed pair
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1231—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device the amplifier comprising one or more bipolar transistors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
- H03B5/124—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance
- H03B5/1243—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising a voltage dependent capacitance the means comprising voltage variable capacitance diodes
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
- H03B5/1262—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
- H03B5/1265—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements switched capacitors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
- H03B5/1262—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements
- H03B5/1268—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator the means comprising switched elements switched inductors
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03B—GENERATION OF OSCILLATIONS, DIRECTLY OR BY FREQUENCY-CHANGING, BY CIRCUITS EMPLOYING ACTIVE ELEMENTS WHICH OPERATE IN A NON-SWITCHING MANNER; GENERATION OF NOISE BY SUCH CIRCUITS
- H03B5/00—Generation of oscillations using amplifier with regenerative feedback from output to input
- H03B5/08—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance
- H03B5/12—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device
- H03B5/1237—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator
- H03B5/1293—Generation of oscillations using amplifier with regenerative feedback from output to input with frequency-determining element comprising lumped inductance and capacitance active element in amplifier being semiconductor device comprising means for varying the frequency of the generator having means for achieving a desired tuning characteristic, e.g. linearising the frequency characteristic across the tuning voltage range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
- H03L7/00—Automatic control of frequency or phase; Synchronisation
- H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
- H03L7/08—Details of the phase-locked loop
- H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
- H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
- H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
- Optical Communication System (AREA)
- Semiconductor Integrated Circuits (AREA)
Abstract
(57)【要約】
【課題】 位相雑音特性の優れたＬＣ共振タイプの電圧
制御発振器を使用し、且つ、所望の周波数可変範囲を有
するＰＬＬ回路を搭載した半導体集積回路を、高歩留ま
りで製造可能にする。 【解決手段】 印加された制御電圧に応じた発振周波数
で発振動作するＬＣ共振型の電圧制御発振器と、該電圧
制御発振器の発振出力信号φｂの位相と参照クロックφ
ｒの位相とを位相比較する位相比較器ＰＨＣと、位相比
較器ＰＨＣの出力に基づいて位相差に応じた電圧を出力
するループフィルタＬＰＦとを有するＰＬＬ回路１０を
搭載した半導体集積回路において、周波数可変範囲の中
心周波数がそれぞれ異なる複数の電圧制御発振器ＶＣＯ
１，ＶＣＯ２…と、これらの複数の電圧制御発振器ＶＣ
Ｏ１，ＶＣＯ２…の中から１個を選択する選択手段１
２，１３とを備えて構成する。
制御発振器を使用し、且つ、所望の周波数可変範囲を有
するＰＬＬ回路を搭載した半導体集積回路を、高歩留ま
りで製造可能にする。 【解決手段】 印加された制御電圧に応じた発振周波数
で発振動作するＬＣ共振型の電圧制御発振器と、該電圧
制御発振器の発振出力信号φｂの位相と参照クロックφ
ｒの位相とを位相比較する位相比較器ＰＨＣと、位相比
較器ＰＨＣの出力に基づいて位相差に応じた電圧を出力
するループフィルタＬＰＦとを有するＰＬＬ回路１０を
搭載した半導体集積回路において、周波数可変範囲の中
心周波数がそれぞれ異なる複数の電圧制御発振器ＶＣＯ
１，ＶＣＯ２…と、これらの複数の電圧制御発振器ＶＣ
Ｏ１，ＶＣＯ２…の中から１個を選択する選択手段１
２，１３とを備えて構成する。
Description
【０００１】
【発明の属する技術分野】この発明は、ＰＬＬ回路（位
相同期ループ）を搭載した半導体集積回路に適用して有
用な技術に関し、例えば光伝送に用いられる高速のデー
タ信号を送信する光伝送用送信回路における送信同期用
クロック生成回路に利用して特に有用な技術に関する。
相同期ループ）を搭載した半導体集積回路に適用して有
用な技術に関し、例えば光伝送に用いられる高速のデー
タ信号を送信する光伝送用送信回路における送信同期用
クロック生成回路に利用して特に有用な技術に関する。
【０００２】
【従来の技術】半導体集積回路においては、動作クロッ
ク信号やタイミング信号を得るためＰＬＬ回路が内蔵さ
れることがある。
ク信号やタイミング信号を得るためＰＬＬ回路が内蔵さ
れることがある。
【０００３】従来、半導体チップに搭載されるＰＬＬ回
路においては、その電圧制御発振器として、マルチバイ
ブレータもしくはリングオシレータが一般に採用されて
いる。また、近年では半導体チップ上にインダクタを形
成する技術を用いてＬＣ共振タイプの電圧制御発振器も
高周波回路の分野を中心に採用されることもある。
路においては、その電圧制御発振器として、マルチバイ
ブレータもしくはリングオシレータが一般に採用されて
いる。また、近年では半導体チップ上にインダクタを形
成する技術を用いてＬＣ共振タイプの電圧制御発振器も
高周波回路の分野を中心に採用されることもある。
【０００４】ところで、光伝送用の送信回路では、１０
ＧＨｚのような極めて高い周波数の信号を扱うため、動
作クロックの僅かなジッタが信号波形の劣化に影響を与
えてしまう。それゆえ、低ジッタの動作クロックが要求
される。特に、上記送信回路を光伝送の中継系に用いる
場合、信号波形の劣化は中継毎に積算されてしまうの
で、動作クロックのジッタ低減の要請は強い。
ＧＨｚのような極めて高い周波数の信号を扱うため、動
作クロックの僅かなジッタが信号波形の劣化に影響を与
えてしまう。それゆえ、低ジッタの動作クロックが要求
される。特に、上記送信回路を光伝送の中継系に用いる
場合、信号波形の劣化は中継毎に積算されてしまうの
で、動作クロックのジッタ低減の要請は強い。
【０００５】ＰＬＬ回路は位相雑音特性が悪いと発生す
るクロックのジッタが大きくなる。そこで、低ジッタの
クロックを生成するには、位相雑音特性に優れた電圧制
御発振器を用いる必要がある。また、ＰＬＬ回路は周波
数可変範囲が大きいことが望まれる。しかしながら、マ
ルチバイブレータ方式やリングオシレータ方式の電圧制
御発振器では発振周波数の可変範囲は広いものの、位相
雑音特性は良くないというデメリットがある。一方、Ｌ
Ｃ共振タイプの電圧制御発振器は、コンデンサとして容
量可変ダイオードを用いるので、発振周波数の可変範囲
は狭いが、位相雑音特性に優れるという性質を有する。
るクロックのジッタが大きくなる。そこで、低ジッタの
クロックを生成するには、位相雑音特性に優れた電圧制
御発振器を用いる必要がある。また、ＰＬＬ回路は周波
数可変範囲が大きいことが望まれる。しかしながら、マ
ルチバイブレータ方式やリングオシレータ方式の電圧制
御発振器では発振周波数の可変範囲は広いものの、位相
雑音特性は良くないというデメリットがある。一方、Ｌ
Ｃ共振タイプの電圧制御発振器は、コンデンサとして容
量可変ダイオードを用いるので、発振周波数の可変範囲
は狭いが、位相雑音特性に優れるという性質を有する。
【０００６】また、位相雑音特性に優れたものとして水
晶発振器を用いた電圧制御発振器もあるが、これを用い
る場合には電圧制御発振器をディスクリート部品として
チップ外に構成することとなるので、光伝送装置のモジ
ュールサイズが増大し、該モジュールのコストを高騰さ
せてしまう。
晶発振器を用いた電圧制御発振器もあるが、これを用い
る場合には電圧制御発振器をディスクリート部品として
チップ外に構成することとなるので、光伝送装置のモジ
ュールサイズが増大し、該モジュールのコストを高騰さ
せてしまう。
【０００７】
【発明が解決しようとする課題】ところで、電圧制御発
振器を半導体チップに集積化する場合、マルチバイブレ
ータ方式、リングオシレータ方式およびＬＣ発振方式を
問わず、プロセスばらつきにより発振周波数の可変範囲
が設計時のものからずれてしまうと云うことがある。周
波数可変範囲がずれてしまうと、可変範囲の上限に近い
ところまたは下限に近いところで所望の発振周波数が得
られないという問題が生じる。
振器を半導体チップに集積化する場合、マルチバイブレ
ータ方式、リングオシレータ方式およびＬＣ発振方式を
問わず、プロセスばらつきにより発振周波数の可変範囲
が設計時のものからずれてしまうと云うことがある。周
波数可変範囲がずれてしまうと、可変範囲の上限に近い
ところまたは下限に近いところで所望の発振周波数が得
られないという問題が生じる。
【０００８】特に、周波数可変範囲の狭いＬＣ共振型の
電圧制御発振器を用いる場合には、そのコンデンサとし
てＰＮ接合容量を利用しているため、ＰＮ接合特性のば
らつきにより一定の容量を得ることが難しく、しかも、
その容量の可変範囲はそれほど広くないので、プロセス
ばらつきで可変容量範囲がずれてしまうと、電圧制御発
振器として必要な発振周波数が得られず、ＰＬＬ回路の
歩留まりを低下させるという問題を発生させる。
電圧制御発振器を用いる場合には、そのコンデンサとし
てＰＮ接合容量を利用しているため、ＰＮ接合特性のば
らつきにより一定の容量を得ることが難しく、しかも、
その容量の可変範囲はそれほど広くないので、プロセス
ばらつきで可変容量範囲がずれてしまうと、電圧制御発
振器として必要な発振周波数が得られず、ＰＬＬ回路の
歩留まりを低下させるという問題を発生させる。
【０００９】また、電圧制御発振器のその他のアプロー
チとして、所望の周波数を挟んで中心周波数が大小に大
きく異なる2個の電圧制御発振器を形成し、これらを合
成して広範囲な周波数可変範囲を有する電圧制御発振器
を構成する技術も提案されている。しかしながら、この
ような電圧制御発振器にあっては、電圧制御発振器を単
体で構成した場合に比べると位相雑音特性が低下すると
いう欠点がある。
チとして、所望の周波数を挟んで中心周波数が大小に大
きく異なる2個の電圧制御発振器を形成し、これらを合
成して広範囲な周波数可変範囲を有する電圧制御発振器
を構成する技術も提案されている。しかしながら、この
ような電圧制御発振器にあっては、電圧制御発振器を単
体で構成した場合に比べると位相雑音特性が低下すると
いう欠点がある。
【００１０】また、２個の電圧制御発振器を合成したも
のでは、個々の電圧制御発振器の周波数可変範囲が同方
向にずれてしまえば、合成後に得られる周波数可変範囲
も同様の方向にずれてしまう。半導体集積回路では、通
常、同一素子を１チップ上の近接箇所に形成した場合
に、これらの素子特性は同方向にずれるので、２個の電
圧制御発振器を合成する方法でも、プロセスばらつきに
より発振周波数の可変範囲がずれるという問題は解決で
きない。
のでは、個々の電圧制御発振器の周波数可変範囲が同方
向にずれてしまえば、合成後に得られる周波数可変範囲
も同様の方向にずれてしまう。半導体集積回路では、通
常、同一素子を１チップ上の近接箇所に形成した場合
に、これらの素子特性は同方向にずれるので、２個の電
圧制御発振器を合成する方法でも、プロセスばらつきに
より発振周波数の可変範囲がずれるという問題は解決で
きない。
【００１１】この発明の目的は、プロセスばらつきによ
り電圧制御発振器の可変制御範囲がずれた場合でも、所
望の周波数の発振信号を高精度に得られるＰＬＬ回路を
内蔵した半導体集積回路を提供することにある。
り電圧制御発振器の可変制御範囲がずれた場合でも、所
望の周波数の発振信号を高精度に得られるＰＬＬ回路を
内蔵した半導体集積回路を提供することにある。
【００１２】また、この発明の目的は、位相雑音特性の
優れたＬＣ共振タイプの電圧制御発振器を使用し、且
つ、所望の周波数範囲で制御が可能なＰＬＬ回路を内蔵
した半導体集積回路を提供することにある。
優れたＬＣ共振タイプの電圧制御発振器を使用し、且
つ、所望の周波数範囲で制御が可能なＰＬＬ回路を内蔵
した半導体集積回路を提供することにある。
【００１３】この発明の他の目的は、ジッタの少ない動
作クロックにより光伝送信号の波形劣化を低減しつつ、
高歩留まりで製造できる光伝送用送信回路を提供するこ
とにある。
作クロックにより光伝送信号の波形劣化を低減しつつ、
高歩留まりで製造できる光伝送用送信回路を提供するこ
とにある。
【００１４】この発明の前記ならびにそのほかの目的と
新規な特徴については、本明細書の記述および添附図面
から明らかになるであろう。
新規な特徴については、本明細書の記述および添附図面
から明らかになるであろう。
【００１５】
【課題を解決するための手段】本願において開示される
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。
発明のうち代表的なものの概要を説明すれば、下記のと
おりである。
【００１６】印加される制御電圧に応じた周波数で発振
動作する電圧制御発振器と、該電圧制御発振器の発振出
力信号の位相と基準周波数の信号の位相とを比較する位
相比較器とを含み、該位相比較器の出力に基づいて位相
差に応じた電圧を出力する回路の出力電圧が電圧制御発
振器に印加されて、上記電圧制御発振器の発振周波数が
制御されるようにされたＰＬＬ回路（位相同期ループ）
を備えた半導体集積回路において、上記電圧制御発振器
は、インダクタとキャパシタとを有する共振回路を含み
周波数可変範囲の中心周波数がそれぞれ異なる複数の共
振型発振器と、これらの複数の共振型発振器の中から１
個を選択する選択手段とを備えて構成する。
動作する電圧制御発振器と、該電圧制御発振器の発振出
力信号の位相と基準周波数の信号の位相とを比較する位
相比較器とを含み、該位相比較器の出力に基づいて位相
差に応じた電圧を出力する回路の出力電圧が電圧制御発
振器に印加されて、上記電圧制御発振器の発振周波数が
制御されるようにされたＰＬＬ回路（位相同期ループ）
を備えた半導体集積回路において、上記電圧制御発振器
は、インダクタとキャパシタとを有する共振回路を含み
周波数可変範囲の中心周波数がそれぞれ異なる複数の共
振型発振器と、これらの複数の共振型発振器の中から１
個を選択する選択手段とを備えて構成する。
【００１７】このような手段によれば、プロセスばらつ
きで電圧制御発振器の周波数特性がずれた場合でも、中
心周波数を異ならせた複数の電圧制御発振器の何れかか
ら高い確率で所望の周波数特性を満たすものが見つかる
こととなる。それゆえ、位相雑音特性が優れ且つ周波数
可変範囲の狭いＬＣ共振型の電圧制御発振器を採用して
も、選択手段により所望の周波数可変範囲を有した電圧
制御発振器を使用することで、位相雑音特性に優れ且つ
所望の周波数特性を有するＰＬＬ回路を高歩留まりで作
成することが出来る。
きで電圧制御発振器の周波数特性がずれた場合でも、中
心周波数を異ならせた複数の電圧制御発振器の何れかか
ら高い確率で所望の周波数特性を満たすものが見つかる
こととなる。それゆえ、位相雑音特性が優れ且つ周波数
可変範囲の狭いＬＣ共振型の電圧制御発振器を採用して
も、選択手段により所望の周波数可変範囲を有した電圧
制御発振器を使用することで、位相雑音特性に優れ且つ
所望の周波数特性を有するＰＬＬ回路を高歩留まりで作
成することが出来る。
【００１８】望ましくは、上記複数の共振型発振器は、
周波数可変範囲が互いに連続もしくは重なりを有するよ
うにすると良い。このように複数の共振型発振器を形成
しておくことで、より所望の特性に近い発振器を上記複
数の共振型発振器の中に作成しておくことが出来る。
周波数可変範囲が互いに連続もしくは重なりを有するよ
うにすると良い。このように複数の共振型発振器を形成
しておくことで、より所望の特性に近い発振器を上記複
数の共振型発振器の中に作成しておくことが出来る。
【００１９】具体的には、上記インダクタは半導体基板
上に螺旋状に形成された配線からなるスパイラル型イン
ダクタであり、上記キャパシタ（コンデンサ）は逆方向
接続されたＰＮ接合からなる可変容量ダイオードであ
る。
上に螺旋状に形成された配線からなるスパイラル型イン
ダクタであり、上記キャパシタ（コンデンサ）は逆方向
接続されたＰＮ接合からなる可変容量ダイオードであ
る。
【００２０】なお、ＬＣ共振タイプの共振型発振器に限
られず、マルチバイブレータ方式やリングオシレータ方
式など、何れの方式の電圧制御発振器に対しても、本発
明を適用することが出来る。すなわち、周波数可変範囲
の中心周波数がそれぞれ異なり且つ周波数可変範囲にが
互いに連続もしくは重なりを有するように設計された複
数の電圧制御発振器（マルチバイブレータ方式やリング
オシレータ方式のものを含む）と、これらの複数の電圧
制御発振器の中から１個を選択する選択手段とを備えた
構成とする。それにより、所望の制御範囲を有するＰＬ
Ｌ回路を高歩留まりで得ることが出来る。
られず、マルチバイブレータ方式やリングオシレータ方
式など、何れの方式の電圧制御発振器に対しても、本発
明を適用することが出来る。すなわち、周波数可変範囲
の中心周波数がそれぞれ異なり且つ周波数可変範囲にが
互いに連続もしくは重なりを有するように設計された複
数の電圧制御発振器（マルチバイブレータ方式やリング
オシレータ方式のものを含む）と、これらの複数の電圧
制御発振器の中から１個を選択する選択手段とを備えた
構成とする。それにより、所望の制御範囲を有するＰＬ
Ｌ回路を高歩留まりで得ることが出来る。
【００２１】望ましくは、上記選択手段として、上記複
数の共振型発振器の各々に対応された複数のヒューズを
有するヒューズ回路を備え、該ヒューズ回路のヒューズ
のうち何れかが断線破壊又は導通破壊され、これに対応
して１個を除く他の共振型発振器の電源が遮断されるよ
うに構成すると良い。
数の共振型発振器の各々に対応された複数のヒューズを
有するヒューズ回路を備え、該ヒューズ回路のヒューズ
のうち何れかが断線破壊又は導通破壊され、これに対応
して１個を除く他の共振型発振器の電源が遮断されるよ
うに構成すると良い。
【００２２】このような構成によれば、ヒューズ回路の
設定により何れかの共振型発振器の使用が固定され他の
共振型発振器は動作不可とされるので、半導体集積回路
を使用するユーザー側では電圧制御発振器の選択を改め
て行う必要がなく、選択ミスなどの間違いを回避でき
る。また、使用しない電圧制御発振器は電源が遮断され
動作不可とされるので、共振してＰＬＬ回路の特性を劣
化させたり、ノイズを発生させるといった不具合を回避
できる。
設定により何れかの共振型発振器の使用が固定され他の
共振型発振器は動作不可とされるので、半導体集積回路
を使用するユーザー側では電圧制御発振器の選択を改め
て行う必要がなく、選択ミスなどの間違いを回避でき
る。また、使用しない電圧制御発振器は電源が遮断され
動作不可とされるので、共振してＰＬＬ回路の特性を劣
化させたり、ノイズを発生させるといった不具合を回避
できる。
【００２３】具体的には、上記複数の共振型発振器には
電源供給用トランジスタがそれぞれ設けられ、上記ヒュ
ーズ回路は、破壊されたヒューズに対応する共振型発振
器の電源供給用トランジスタを通電状態に、また破壊さ
れていないヒューズに対応する共振型発振器の電源供給
用トランジスタを非通電状態にするようにして構成でき
る。
電源供給用トランジスタがそれぞれ設けられ、上記ヒュ
ーズ回路は、破壊されたヒューズに対応する共振型発振
器の電源供給用トランジスタを通電状態に、また破壊さ
れていないヒューズに対応する共振型発振器の電源供給
用トランジスタを非通電状態にするようにして構成でき
る。
【００２４】また、上記複数の共振型発振器の出力側に
はそれぞれ波形整形用のバッファ回路が設けられ、上記
ヒューズ回路は、共振型発振器と対応させて複数の上記
バッファ回路のうち１個を除く他の全てを動作不可とす
るように構成する。
はそれぞれ波形整形用のバッファ回路が設けられ、上記
ヒューズ回路は、共振型発振器と対応させて複数の上記
バッファ回路のうち１個を除く他の全てを動作不可とす
るように構成する。
【００２５】さらに望ましくは、上記選択手段として、
制御信号に応じて何れか１個の共振型発振器の出力をＰ
ＬＬ回路に供給させ、他の共振型発振器の出力を遮断す
るセレクタ回路を備えるように構成すると良い。このよ
うな手段により、使用しない共振型発振器が共振して、
ＰＬＬ回路の特性を劣化させたり、ノイズを発生させる
といった不具合を回避できる。
制御信号に応じて何れか１個の共振型発振器の出力をＰ
ＬＬ回路に供給させ、他の共振型発振器の出力を遮断す
るセレクタ回路を備えるように構成すると良い。このよ
うな手段により、使用しない共振型発振器が共振して、
ＰＬＬ回路の特性を劣化させたり、ノイズを発生させる
といった不具合を回避できる。
【００２６】
【発明の実施の形態】以下、本発明の好適な実施例を図
面に基づいて説明する。
面に基づいて説明する。
【００２７】図１は、本発明に係る光伝送用送受信回路
を備えた光伝送モジュールの概略構成を示すブロック図
である。
を備えた光伝送モジュールの概略構成を示すブロック図
である。
【００２８】同図において、１００は複数チャネルの送
信信号を時分割多重化して１本の光伝送路により高速送
信したり、その逆に光伝送路より受信した信号を各チャ
ネルの信号に分離する光伝送用トランシーバ、２１０は
光信号を電気信号へ変換するホトダイオード、２２０は
電気信号を光信号に変換するレーザダイオード、２３０
は光電変換して得られた高速の電気信号の波形整形を行
うプリアンプ、２４０はレーザーダイオード２２０を駆
動するドライバチップ２４０である。
信信号を時分割多重化して１本の光伝送路により高速送
信したり、その逆に光伝送路より受信した信号を各チャ
ネルの信号に分離する光伝送用トランシーバ、２１０は
光信号を電気信号へ変換するホトダイオード、２２０は
電気信号を光信号に変換するレーザダイオード、２３０
は光電変換して得られた高速の電気信号の波形整形を行
うプリアンプ、２４０はレーザーダイオード２２０を駆
動するドライバチップ２４０である。
【００２９】光伝送用トランシーバ１００は、受信回路
１１０と、送信回路１２０とが、単結晶シリコンのよう
な１個の半導体チップ上に形成されてなる。受信回路１
１０は、受信したデータ信号の波形を整形したり受信デ
ータ信号の変化をとらえてクロックを生成するＣＤＲ
（Clock＆Data Recovery）回路１１１や、多重化されて
いる１６チャネルの受信データを各チャネル毎のデータ
信号に分離するデマルチプレクサ１１２などから構成さ
れる。
１１０と、送信回路１２０とが、単結晶シリコンのよう
な１個の半導体チップ上に形成されてなる。受信回路１
１０は、受信したデータ信号の波形を整形したり受信デ
ータ信号の変化をとらえてクロックを生成するＣＤＲ
（Clock＆Data Recovery）回路１１１や、多重化されて
いる１６チャネルの受信データを各チャネル毎のデータ
信号に分離するデマルチプレクサ１１２などから構成さ
れる。
【００３０】送信回路１２０は、データ信号の入力タイ
ミングのばらつきを吸収するＦＩＦＯ（ファーストイン
・ファーストアウト）方式のバッファメモリ１２１、入
力された１６チャネルのデータ信号を時分割により１つ
のデータ信号に多重化するマルチプレクサ１２２、外部
から入力される基準信号又は基準クロックとしての参照
クロックφｒに同調させてマルチプレクサ１２２や後段
のＬＤドライバチップ２４０の動作クロックを供給する
ＰＬＬ回路１０等から構成される。
ミングのばらつきを吸収するＦＩＦＯ（ファーストイン
・ファーストアウト）方式のバッファメモリ１２１、入
力された１６チャネルのデータ信号を時分割により１つ
のデータ信号に多重化するマルチプレクサ１２２、外部
から入力される基準信号又は基準クロックとしての参照
クロックφｒに同調させてマルチプレクサ１２２や後段
のＬＤドライバチップ２４０の動作クロックを供給する
ＰＬＬ回路１０等から構成される。
【００３１】この光伝送用トランシーバ１００において
は、光伝送用の高速データ信号として例えば１０ＧＨｚ
の信号を扱う。そのため、ＰＬＬ回路１０は１０ＧＨｚ
の動作クロックを低ジッタで発生する必要がある。
は、光伝送用の高速データ信号として例えば１０ＧＨｚ
の信号を扱う。そのため、ＰＬＬ回路１０は１０ＧＨｚ
の動作クロックを低ジッタで発生する必要がある。
【００３２】図２には、ＰＬＬ回路１０の概略構成を示
すブロック図を、図３には、ＰＬＬ回路１０の電圧制御
発振器周辺のブロック図を示す。
すブロック図を、図３には、ＰＬＬ回路１０の電圧制御
発振器周辺のブロック図を示す。
【００３３】本発明に係るＰＬＬ回路１０は、半導体チ
ップ上に複数の電圧制御発振器ＶＣＯ１〜ＶＣＯｎを形
成しておき、プロセスばらつきにより電圧制御発振器の
特性がずれた場合でも、これら複数の電圧制御発振器Ｖ
ＣＯ１〜ＶＣＯｎの中で周波数特性の要求を一番満たし
ているものを動作させ、その他のものは非動作とするこ
とで、高歩留まりに所望の特性が得られるものである。
ップ上に複数の電圧制御発振器ＶＣＯ１〜ＶＣＯｎを形
成しておき、プロセスばらつきにより電圧制御発振器の
特性がずれた場合でも、これら複数の電圧制御発振器Ｖ
ＣＯ１〜ＶＣＯｎの中で周波数特性の要求を一番満たし
ているものを動作させ、その他のものは非動作とするこ
とで、高歩留まりに所望の特性が得られるものである。
【００３４】図２および図３に示すように、ＰＬＬ回路
１０は、複数の電圧制御発振器ＶＣＯ１…，ＶＣＯｎが
形成されたＶＣＯ形成部１１、複数の電圧制御発振器Ｖ
ＣＯ１…，ＶＣＯｎの出力のうち何れか１個の電圧制御
発振器の出力を選択して出力するセレクタ１２、各電圧
制御発振器を動作可又は動作不可の状態に設定可能なヒ
ューズスイッチ回路１３、および、ヒューズスイッチ回
路１３の状態に応じてセレクタ１２に選択制御信号を出
力するセレクタ制御部１４が設けられたＶＣＯ選択部１
５と、電圧制御発振器から出力される発振信号φ０を分
周（例えば１６分周）する分周器ＤＶＤ、分周された信
号φｂとチップ外から入力された参照クロックφｒ（例
えば６２２ＭＨｚ）との位相比較を行う位相検出器ＰＨ
Ｃ、並びに、位相検出器ＰＨＣから出力される信号Ｖｅ
に基づいて位相差に応じた電圧を発生するループフィル
タＬＰＦ等から構成される。そして、ループフィルタＬ
ＰＦから出力される制御電圧Ｖｃが電圧制御発振器ＶＣ
Ｏ１〜ＶＣＯｎの周波数制御端子に印加されて、チップ
外から入力される参照クロックφｒに同調し、より高い
周波数（例えば１６倍）で発振する。そして、分周前の
１０ＧＨｚのクロックが図１のマルチプレクサ１２２に
動作クロックとして供給される。図２では省略している
が、各電圧制御発振器ＶＣＯ１…，ＶＣＯｎの後段に
は、各電圧制御発振器の出力を受けて波形整形するバッ
ファ回路ＢＵＦ１〜ＢＵＦｎ（図３参照）が設けられて
いる。
１０は、複数の電圧制御発振器ＶＣＯ１…，ＶＣＯｎが
形成されたＶＣＯ形成部１１、複数の電圧制御発振器Ｖ
ＣＯ１…，ＶＣＯｎの出力のうち何れか１個の電圧制御
発振器の出力を選択して出力するセレクタ１２、各電圧
制御発振器を動作可又は動作不可の状態に設定可能なヒ
ューズスイッチ回路１３、および、ヒューズスイッチ回
路１３の状態に応じてセレクタ１２に選択制御信号を出
力するセレクタ制御部１４が設けられたＶＣＯ選択部１
５と、電圧制御発振器から出力される発振信号φ０を分
周（例えば１６分周）する分周器ＤＶＤ、分周された信
号φｂとチップ外から入力された参照クロックφｒ（例
えば６２２ＭＨｚ）との位相比較を行う位相検出器ＰＨ
Ｃ、並びに、位相検出器ＰＨＣから出力される信号Ｖｅ
に基づいて位相差に応じた電圧を発生するループフィル
タＬＰＦ等から構成される。そして、ループフィルタＬ
ＰＦから出力される制御電圧Ｖｃが電圧制御発振器ＶＣ
Ｏ１〜ＶＣＯｎの周波数制御端子に印加されて、チップ
外から入力される参照クロックφｒに同調し、より高い
周波数（例えば１６倍）で発振する。そして、分周前の
１０ＧＨｚのクロックが図１のマルチプレクサ１２２に
動作クロックとして供給される。図２では省略している
が、各電圧制御発振器ＶＣＯ１…，ＶＣＯｎの後段に
は、各電圧制御発振器の出力を受けて波形整形するバッ
ファ回路ＢＵＦ１〜ＢＵＦｎ（図３参照）が設けられて
いる。
【００３５】この実施例のセレクタ１２は、図３に示す
ように、２系統の信号の何れかを択一的に通過させる単
位セレクタ回路ＳＥＬ１，ＳＥＬ２…を多段に構成した
ものである。すなわち、ｎ個の電圧制御発振器の中から
１個を選択するのであれば、初段にｎ／２個の単位セレ
クタ回路ＳＥＬ１〜ＳＥＬｉ（ｉ＝ｎ／２）を設け、そ
の次の段にｎ／４個の単位セレクタ回路、そして最後の
ｎ／２段目に１個の単位セレクタ回路ＳＥＬｘを設け
る。例えば、８個の電圧制御発振器がある場合には、初
段に４個、次段に２個、その次の段に１個の合計７個の
単位セレクタ回路が設けられる。これら複数の単位セレ
クタ回路ＳＥＬ１，ＳＥＬ２…には、回路の動作中、常
にセレクタ制御部１４から制御電圧が印加されており、
それにより単位セレクタ回路ＳＥＬ１，ＳＥＬ２…は、
回路の動作中、常に同じ信号パスを選択した状態にあ
る。同一段に備わる複数の単位セレクタ回路には共通の
制御電圧が印加され、各段毎に単位セレクタ回路を通過
する信号パスが半分に選択されて最後の段で１つの信号
パスが有効とされる。これら単位セレクタ回路ＳＥＬ
１，ＳＥＬ２…の回路構成については後述する。
ように、２系統の信号の何れかを択一的に通過させる単
位セレクタ回路ＳＥＬ１，ＳＥＬ２…を多段に構成した
ものである。すなわち、ｎ個の電圧制御発振器の中から
１個を選択するのであれば、初段にｎ／２個の単位セレ
クタ回路ＳＥＬ１〜ＳＥＬｉ（ｉ＝ｎ／２）を設け、そ
の次の段にｎ／４個の単位セレクタ回路、そして最後の
ｎ／２段目に１個の単位セレクタ回路ＳＥＬｘを設け
る。例えば、８個の電圧制御発振器がある場合には、初
段に４個、次段に２個、その次の段に１個の合計７個の
単位セレクタ回路が設けられる。これら複数の単位セレ
クタ回路ＳＥＬ１，ＳＥＬ２…には、回路の動作中、常
にセレクタ制御部１４から制御電圧が印加されており、
それにより単位セレクタ回路ＳＥＬ１，ＳＥＬ２…は、
回路の動作中、常に同じ信号パスを選択した状態にあ
る。同一段に備わる複数の単位セレクタ回路には共通の
制御電圧が印加され、各段毎に単位セレクタ回路を通過
する信号パスが半分に選択されて最後の段で１つの信号
パスが有効とされる。これら単位セレクタ回路ＳＥＬ
１，ＳＥＬ２…の回路構成については後述する。
【００３６】ヒューズスイッチ回路１３は、詳細な回路
構成については後述するが、複数の電圧制御発振器ＶＣ
Ｏ１〜ＶＣＯｎと、それに対応して設けられたバッファ
回路ＢＵＦ１〜ＢＵＦｎのうち、回路内に設けられたヒ
ューズの切断（或いは導通破壊）により、使用する１組
の電圧制御発振器およびバッファ回路を動作可能な状態
にさせ、他組の電圧制御発振器およびバッファ回路を動
作不可の状態にするものである。具体的には、ヒューズ
の切断または非切断により、電圧制御発振器およびバッ
ファ回路の電流を供給または遮断して、動作可能又は不
可の状態にする。上記ヒューズの切断は例えばウェハ形
成後のプローブ試験において行う。
構成については後述するが、複数の電圧制御発振器ＶＣ
Ｏ１〜ＶＣＯｎと、それに対応して設けられたバッファ
回路ＢＵＦ１〜ＢＵＦｎのうち、回路内に設けられたヒ
ューズの切断（或いは導通破壊）により、使用する１組
の電圧制御発振器およびバッファ回路を動作可能な状態
にさせ、他組の電圧制御発振器およびバッファ回路を動
作不可の状態にするものである。具体的には、ヒューズ
の切断または非切断により、電圧制御発振器およびバッ
ファ回路の電流を供給または遮断して、動作可能又は不
可の状態にする。上記ヒューズの切断は例えばウェハ形
成後のプローブ試験において行う。
【００３７】セレクタ制御部１４は、ヒューズスイッチ
回路１３内に設けられたヒューズスイッチの状態に基づ
いて、動作可能な状態にされた電圧制御発振器の信号の
みがセレクタ１２を通過するように、セレクタ１２に備
わる各単位セレクタ回路ＳＥＬ１，ＳＥＬ２…を切り換
える制御電圧を生成するロジック回路である。上述した
ように、セレクタ１２において同一段の単位セレクタ回
路ＳＥＬ１，ＳＥＬ２…には同一の制御電圧が出力され
るので、ロジック回路では単位セレクタ回路ＳＥＬ１，
ＳＥＬ２…の段数分の制御電圧が生成される。そして、
これら制御電圧は相補的な差動電圧としてセレクタ１２
の単位セレクタ回路ＳＥＬ１，ＳＥＬ２…の各段にそれ
ぞれ出力される。
回路１３内に設けられたヒューズスイッチの状態に基づ
いて、動作可能な状態にされた電圧制御発振器の信号の
みがセレクタ１２を通過するように、セレクタ１２に備
わる各単位セレクタ回路ＳＥＬ１，ＳＥＬ２…を切り換
える制御電圧を生成するロジック回路である。上述した
ように、セレクタ１２において同一段の単位セレクタ回
路ＳＥＬ１，ＳＥＬ２…には同一の制御電圧が出力され
るので、ロジック回路では単位セレクタ回路ＳＥＬ１，
ＳＥＬ２…の段数分の制御電圧が生成される。そして、
これら制御電圧は相補的な差動電圧としてセレクタ１２
の単位セレクタ回路ＳＥＬ１，ＳＥＬ２…の各段にそれ
ぞれ出力される。
【００３８】ループフィルタＬＰＦは、例えば、位相検
出器ＰＨＣから出力される参照クロックφｒと帰還信号
φｂの位相差に応じて変化する誤差信号Ｖｅを直流電圧
に変換する積分回路と、該電圧を増幅する増幅回路とか
ら構成されるが、これらのうち積分回路を構成する抵抗
やコンデンサは、チップに設けられた外部端子に外付け
素子として接続される仕様になっており、これら外付け
素子の抵抗値や容量値を調整することで、ループフィル
タの特性を変化させる。
出器ＰＨＣから出力される参照クロックφｒと帰還信号
φｂの位相差に応じて変化する誤差信号Ｖｅを直流電圧
に変換する積分回路と、該電圧を増幅する増幅回路とか
ら構成されるが、これらのうち積分回路を構成する抵抗
やコンデンサは、チップに設けられた外部端子に外付け
素子として接続される仕様になっており、これら外付け
素子の抵抗値や容量値を調整することで、ループフィル
タの特性を変化させる。
【００３９】図４は電圧制御発振器とバッファ回路の回
路構成の一例を示す図である。
路構成の一例を示す図である。
【００４０】電圧制御発振器は、配線を利用して螺旋状
に配線を形成してなるスパイラルインダクタＬ１，Ｌ２
と、ＰＮ接合に逆電圧を印加することで容量素子として
作用させるとともに逆電圧の大きさに応じて容量値を変
化させるバラクタダイオード（容量可変ダイオード）Ｄ
１，Ｄ２とを備えている。一方のインダクタＬ１とダイ
オードＤ１の接合ノードｎ１には、フィードバックルー
プを構成するための一方のトランジスタＴｒ１のコレク
タが接続され、他方のインダクタＬ２とダイオードＤ２
の接合ノードｎ２には、フィードバックループを構成す
るための他方のトランジスタＴｒ２のコレクタが接続さ
れている。そして、インダクタＬ１，Ｌ２の一端側には
電源電圧ＶＣＣが印加され、ダイオードＤ１，Ｄ２の他
端側にはループフィルタＬＰＦからの制御電圧Ｖｃが印
加される。
に配線を形成してなるスパイラルインダクタＬ１，Ｌ２
と、ＰＮ接合に逆電圧を印加することで容量素子として
作用させるとともに逆電圧の大きさに応じて容量値を変
化させるバラクタダイオード（容量可変ダイオード）Ｄ
１，Ｄ２とを備えている。一方のインダクタＬ１とダイ
オードＤ１の接合ノードｎ１には、フィードバックルー
プを構成するための一方のトランジスタＴｒ１のコレク
タが接続され、他方のインダクタＬ２とダイオードＤ２
の接合ノードｎ２には、フィードバックループを構成す
るための他方のトランジスタＴｒ２のコレクタが接続さ
れている。そして、インダクタＬ１，Ｌ２の一端側には
電源電圧ＶＣＣが印加され、ダイオードＤ１，Ｄ２の他
端側にはループフィルタＬＰＦからの制御電圧Ｖｃが印
加される。
【００４１】上記電圧制御発振器においては、ダイオー
ドＤ１、インダクタＬ１およびトランジスタＴｒ１、並
びに、ダイオードＤ２、インダクタＬ２およびトランジ
スタＴｒ２が、それぞれ組になって相互に作用しながら
発振動作をする。すなわち、トランジスタＴｒ１がオン
状態のときにはインダクタＬ１に起電力が蓄えられると
ともにダイオードＤ１が放電される一方、トランジスタ
Ｔｒ１がオフ状態のときにはインダクタＬ１の起電力に
よりダイオードＤ１に充電がなされる。トランジスタＴ
ｒ１のベースは隣のダイオードＤ２とインダクタＬ２の
接続ノードｎ２に接続されており、隣のダイオードＤ２
とインダクタＬ２も１８０度位相がずれて同様の動作を
するため、これらの相互作用により２組の共振回路が逆
位相で且つ同一周波数で発振する。しかして、出力ノー
ドｎ１，ｎ２に同一周波数の差動信号が出力される。発
振周波数は、インダクタＬ１，Ｌ２のインダクタンスＬ
とダイオードＤ１，Ｄ２の容量値Ｃにより決まり１／
｛２π√（Ｌ×Ｃ）｝となる。そして、制御電圧Ｖｃを
変化させることで、バラクタダイオードＤ１，Ｄ２の容
量値Ｃが変化して、発振周波数も変化する。
ドＤ１、インダクタＬ１およびトランジスタＴｒ１、並
びに、ダイオードＤ２、インダクタＬ２およびトランジ
スタＴｒ２が、それぞれ組になって相互に作用しながら
発振動作をする。すなわち、トランジスタＴｒ１がオン
状態のときにはインダクタＬ１に起電力が蓄えられると
ともにダイオードＤ１が放電される一方、トランジスタ
Ｔｒ１がオフ状態のときにはインダクタＬ１の起電力に
よりダイオードＤ１に充電がなされる。トランジスタＴ
ｒ１のベースは隣のダイオードＤ２とインダクタＬ２の
接続ノードｎ２に接続されており、隣のダイオードＤ２
とインダクタＬ２も１８０度位相がずれて同様の動作を
するため、これらの相互作用により２組の共振回路が逆
位相で且つ同一周波数で発振する。しかして、出力ノー
ドｎ１，ｎ２に同一周波数の差動信号が出力される。発
振周波数は、インダクタＬ１，Ｌ２のインダクタンスＬ
とダイオードＤ１，Ｄ２の容量値Ｃにより決まり１／
｛２π√（Ｌ×Ｃ）｝となる。そして、制御電圧Ｖｃを
変化させることで、バラクタダイオードＤ１，Ｄ２の容
量値Ｃが変化して、発振周波数も変化する。
【００４２】バッファ回路は、電圧制御発振器からの差
動出力信号をそれぞれベースに受ける２つのコレクタ接
地型トランジスタＴｒ３，Ｔｒ４を有し、該トランジス
タＴｒ３，Ｔｒ４で受けた信号をインピーダンス変換し
て出力する２組のエミッタホロワから構成される。
動出力信号をそれぞれベースに受ける２つのコレクタ接
地型トランジスタＴｒ３，Ｔｒ４を有し、該トランジス
タＴｒ３，Ｔｒ４で受けた信号をインピーダンス変換し
て出力する２組のエミッタホロワから構成される。
【００４３】図４の電圧制御発振器ＶＣＯ１とバッファ
回路ＢＵＦ１においては、グランド（第２電源電圧）側
に定電流源となるトランジスタＰ１，Ｐ２，Ｐ３や抵抗
Ｒ１，Ｒ２，Ｒ３が設けられている。これらトランジス
タＰ１，Ｐ２，Ｐ３はベースがそれぞれ共通にされてお
り、制御端子Ｔｃに印加される制御電圧により電流供給
が制御されるようになっている。この制御端子Ｔｃに
は、ヒューズスイッチ回路１３からの制御電圧が印加さ
れる。
回路ＢＵＦ１においては、グランド（第２電源電圧）側
に定電流源となるトランジスタＰ１，Ｐ２，Ｐ３や抵抗
Ｒ１，Ｒ２，Ｒ３が設けられている。これらトランジス
タＰ１，Ｐ２，Ｐ３はベースがそれぞれ共通にされてお
り、制御端子Ｔｃに印加される制御電圧により電流供給
が制御されるようになっている。この制御端子Ｔｃに
は、ヒューズスイッチ回路１３からの制御電圧が印加さ
れる。
【００４４】図５にはバラクタダイオードＤ１の断面構
造の一例の図を示す。
造の一例の図を示す。
【００４５】同図において、３００はＰ形の半導体基
板、３０１はｎ型不純物を高濃度に拡散して形成したＮ
形ウェル領域、３０４はフィールド酸化膜、３０２は例
えばエピタキシャル成長により形成されるＮ形領域、３
０３は３０２の表面に拡散により形成されるＰ形領域、
３０９は金属膜、３０６は層間絶縁膜、３０７と３１０
は層間絶縁膜３０６に形成されたコンタクトホール、３
０８はアルミなどからなるアノード電極、３１１はカソ
ード電極であり、これらの構成はバイポーラプロセスに
よりバイポーラトランジスタＴｒのベース、コレクタお
よびベース電極、コレクタ電極と同一工程で形成するこ
とができる。
板、３０１はｎ型不純物を高濃度に拡散して形成したＮ
形ウェル領域、３０４はフィールド酸化膜、３０２は例
えばエピタキシャル成長により形成されるＮ形領域、３
０３は３０２の表面に拡散により形成されるＰ形領域、
３０９は金属膜、３０６は層間絶縁膜、３０７と３１０
は層間絶縁膜３０６に形成されたコンタクトホール、３
０８はアルミなどからなるアノード電極、３１１はカソ
ード電極であり、これらの構成はバイポーラプロセスに
よりバイポーラトランジスタＴｒのベース、コレクタお
よびベース電極、コレクタ電極と同一工程で形成するこ
とができる。
【００４６】バラクタダイオードＤ１がこのような構造
を有する場合、その容量値は、ＰＮ接合を構成するＮ形
領域３０２とＰ形領域３０３の面積、並びに、これら界
面特性や不純物濃度などのＰＮ接合特性により変化す
る。面積は通常のプロセスにより比較的ばらつきなく形
成することが出来るが、界面特性や不純物濃度などのＰ
Ｎ接合特性はプロセスによってばらつくことがある。そ
のため、上記のようなバラクタダイオードＤ１では通常
のプロセスばらつきにより容量値が１０〜２０パーセン
ト近くもばらつくことがある。
を有する場合、その容量値は、ＰＮ接合を構成するＮ形
領域３０２とＰ形領域３０３の面積、並びに、これら界
面特性や不純物濃度などのＰＮ接合特性により変化す
る。面積は通常のプロセスにより比較的ばらつきなく形
成することが出来るが、界面特性や不純物濃度などのＰ
Ｎ接合特性はプロセスによってばらつくことがある。そ
のため、上記のようなバラクタダイオードＤ１では通常
のプロセスばらつきにより容量値が１０〜２０パーセン
ト近くもばらつくことがある。
【００４７】本発明に係るＰＬＬ回路１０においては、
ＶＣＯ形成部１１に設けられる複数の電圧制御発振器
を、各電圧制御発振器毎にバラクタダイオードＤ１，Ｄ
２のＰＮ接合の面積を少しずつ異ならせて設計すること
で、その容量値が各電圧制御発振器毎に少しずつ異なる
ように形成する。プロセスばらつきによるＰＮ接合特性
のずれは、１ウェハ上の近接する範囲では同方向にずれ
るので、上記のようにＰＮ接合の面積を異ならせて設計
しておくことで、プロセスばらつきが生じても、各バラ
クタダイオードの容量値の相対比はあまり変化すること
がない。
ＶＣＯ形成部１１に設けられる複数の電圧制御発振器
を、各電圧制御発振器毎にバラクタダイオードＤ１，Ｄ
２のＰＮ接合の面積を少しずつ異ならせて設計すること
で、その容量値が各電圧制御発振器毎に少しずつ異なる
ように形成する。プロセスばらつきによるＰＮ接合特性
のずれは、１ウェハ上の近接する範囲では同方向にずれ
るので、上記のようにＰＮ接合の面積を異ならせて設計
しておくことで、プロセスばらつきが生じても、各バラ
クタダイオードの容量値の相対比はあまり変化すること
がない。
【００４８】ここで、設計時における複数の電圧制御発
振器の特性とプロセスばらつきによるその特性変化につ
いて説明する。
振器の特性とプロセスばらつきによるその特性変化につ
いて説明する。
【００４９】図６は、容量ばらつきによる各電圧制御発
振器の発振周波数の変化を示す説明図であり、（Ａ−
１）〜（Ｃ−１）はバラクタダイオードＣ１，Ｃ２のア
ノードに印加される制御電圧Ｖｃとバラクタダイオード
Ｃ１，Ｃ２の容量値の関係を示すグラフ、（Ａ−２）〜
（Ｃ−２）は制御電圧Ｖｃすなわちバラクタダイオード
印加バイアスと電圧制御発振器の発振周波数の関係を示
すグラフである。ここでは、電圧制御発振器ＶＣＯ１〜
ＶＣＯｎとして３個の電圧制御発振器（Ａ，Ｂ，Ｃ）を
用いた例を示している。
振器の発振周波数の変化を示す説明図であり、（Ａ−
１）〜（Ｃ−１）はバラクタダイオードＣ１，Ｃ２のア
ノードに印加される制御電圧Ｖｃとバラクタダイオード
Ｃ１，Ｃ２の容量値の関係を示すグラフ、（Ａ−２）〜
（Ｃ−２）は制御電圧Ｖｃすなわちバラクタダイオード
印加バイアスと電圧制御発振器の発振周波数の関係を示
すグラフである。ここでは、電圧制御発振器ＶＣＯ１〜
ＶＣＯｎとして３個の電圧制御発振器（Ａ，Ｂ，Ｃ）を
用いた例を示している。
【００５０】本実施例のＰＬＬ回路１０においては、図
６（Ａ−１）に示すように、複数の電圧制御発振器
（Ａ，Ｂ，Ｃ）毎にそのバラクタダイオードＤ１，Ｄ２
の容量値が少しずつずれるように設計される。そして、
設計通りにダイオードＤ１，Ｄ２の容量値が形成された
場合、各電圧制御発振器（Ａ，Ｂ，Ｃ）の発振周波数の
可変特性は、同図（Ａ−２）に示すようになる。グラフ
中、バイアス可変範囲とは、ループフィルタＬＰＦから
出力される制御電圧Ｖｃの可変範囲であり、この可変範
囲に対応する各電圧制御発振器の発振周波数の変動範囲
が、各電圧制御発振器の周波数可変範囲となる。グラフ
中、各電圧制御発振器（Ａ，Ｂ，Ｃ）の周波数可変範囲
をそれぞれＡ’Ｂ’Ｃ’で示す。
６（Ａ−１）に示すように、複数の電圧制御発振器
（Ａ，Ｂ，Ｃ）毎にそのバラクタダイオードＤ１，Ｄ２
の容量値が少しずつずれるように設計される。そして、
設計通りにダイオードＤ１，Ｄ２の容量値が形成された
場合、各電圧制御発振器（Ａ，Ｂ，Ｃ）の発振周波数の
可変特性は、同図（Ａ−２）に示すようになる。グラフ
中、バイアス可変範囲とは、ループフィルタＬＰＦから
出力される制御電圧Ｖｃの可変範囲であり、この可変範
囲に対応する各電圧制御発振器の発振周波数の変動範囲
が、各電圧制御発振器の周波数可変範囲となる。グラフ
中、各電圧制御発振器（Ａ，Ｂ，Ｃ）の周波数可変範囲
をそれぞれＡ’Ｂ’Ｃ’で示す。
【００５１】設計時におけるバラクタダイオードＤ１，
Ｄ２の容量値のずれ量は、プロセスによるばらつき量
や、求められる周波数可変範囲の精度、並びに、作成す
る電圧制御発振器の個数などを考慮して、適宜決定され
るが、電圧制御発振器の周波数可変範囲Ａ’Ｂ’Ｃ’の
うち、互いに近いもの同士（例えばＡ’とＢ’、又は
Ｂ’とＣ’）の上限部分と下限部分が連続もしくは重な
るように設計する。
Ｄ２の容量値のずれ量は、プロセスによるばらつき量
や、求められる周波数可変範囲の精度、並びに、作成す
る電圧制御発振器の個数などを考慮して、適宜決定され
るが、電圧制御発振器の周波数可変範囲Ａ’Ｂ’Ｃ’の
うち、互いに近いもの同士（例えばＡ’とＢ’、又は
Ｂ’とＣ’）の上限部分と下限部分が連続もしくは重な
るように設計する。
【００５２】プロセスばらつきがなくて設計通りの容量
が得られた場合には、各電圧制御発振器のバラクタダイ
オードの容量値と、各電圧制御発振器の発振周波数の可
動範囲は、図６（Ａ−１），（Ａ−２）のようになる。
この場合、所望の周波数可変範囲が得られる電圧制御発
振器は、中央の特性曲線Ｂを有する電圧制御発振器とな
り、この電圧制御発振器を使用するようにヒューズスイ
ッチを設定することでＰＬＬ回路１０を所望の特性で動
作させることが出来る。
が得られた場合には、各電圧制御発振器のバラクタダイ
オードの容量値と、各電圧制御発振器の発振周波数の可
動範囲は、図６（Ａ−１），（Ａ−２）のようになる。
この場合、所望の周波数可変範囲が得られる電圧制御発
振器は、中央の特性曲線Ｂを有する電圧制御発振器とな
り、この電圧制御発振器を使用するようにヒューズスイ
ッチを設定することでＰＬＬ回路１０を所望の特性で動
作させることが出来る。
【００５３】一方、プロセスばらつきでバラクタダイオ
ードの容量が増加した場合には、各電圧制御発振器のバ
ラクタダイオードの容量値と、各電圧制御発振器の発振
周波数可変範囲は、図６（Ｂ−１），（Ｂ−２）のよう
になる。プロセスばらつきがない場合に適性値となるよ
うに設計した特性曲線Ｂの電圧制御発振器の容量は適性
値をオーバーし、その替わりに適性値よりずらして設計
した特性曲線Ｃの電圧制御発振器の容量値が適性値とな
っている。その結果、特性曲線Ｂの電圧制御発振器の周
波数可変範囲Ｂ’は適正値を下回り、特性曲線Ｃの電圧
制御発振器の周波数可変範囲Ｃ’が適性値となってい
る。しかして、この適性値の電圧制御発振器を使用する
ようにヒューズスイッチを設定することでＰＬＬ回路１
０から所望の特性の出力が得られる。
ードの容量が増加した場合には、各電圧制御発振器のバ
ラクタダイオードの容量値と、各電圧制御発振器の発振
周波数可変範囲は、図６（Ｂ−１），（Ｂ−２）のよう
になる。プロセスばらつきがない場合に適性値となるよ
うに設計した特性曲線Ｂの電圧制御発振器の容量は適性
値をオーバーし、その替わりに適性値よりずらして設計
した特性曲線Ｃの電圧制御発振器の容量値が適性値とな
っている。その結果、特性曲線Ｂの電圧制御発振器の周
波数可変範囲Ｂ’は適正値を下回り、特性曲線Ｃの電圧
制御発振器の周波数可変範囲Ｃ’が適性値となってい
る。しかして、この適性値の電圧制御発振器を使用する
ようにヒューズスイッチを設定することでＰＬＬ回路１
０から所望の特性の出力が得られる。
【００５４】逆に、プロセスばらつきでバラクタダイオ
ードの容量が減少した場合には、各電圧制御発振器のバ
ラクタダイオードの容量値と、各電圧制御発振器の発振
周波数可変範囲は、図６（Ｃ−１），（Ｃ−２）に示す
ようになる。この場合には、所望の周波数可変範囲が得
られるのは特性曲線Ａを有する電圧制御発振器となり、
この電圧制御発振器を使用するようにヒューズスイッチ
を設定することで所望の特性を得ることが出来る。
ードの容量が減少した場合には、各電圧制御発振器のバ
ラクタダイオードの容量値と、各電圧制御発振器の発振
周波数可変範囲は、図６（Ｃ−１），（Ｃ−２）に示す
ようになる。この場合には、所望の周波数可変範囲が得
られるのは特性曲線Ａを有する電圧制御発振器となり、
この電圧制御発振器を使用するようにヒューズスイッチ
を設定することで所望の特性を得ることが出来る。
【００５５】図８には、図３に示したセレクタ１２を構
成する単位セレクタ回路ＳＥＬ１，ＳＥＬ２…の具体的
な回路例を示す。
成する単位セレクタ回路ＳＥＬ１，ＳＥＬ２…の具体的
な回路例を示す。
【００５６】この実施例の単位セレクタ回路ＳＥＬ１，
ＳＥＬ２…は、バイポーラシリーズゲートにより構成さ
れ、選択制御信号ＳＥＬ，／ＳＥＬに応じて前段から入
力される２系統の差動信号ＣＩ１，／ＣＩ１，ＣＩ２，
／ＣＩ２のうち１系統の差動信号を選択して差動出力信
号ＯＵＴ，／ＯＵＴとして後段に出力するものである。
トランジスタＴｒ６とＴｒ７はエミッタ共通結合されて
トランジスタＴｒ１０のコレクタに接続され、トランジ
スタＴｒ８とＴｒ９とはエミッタ共通結合されてトラン
ジスタＴｒ１１のコレクタに接続され、トランジスタＴ
ｒ１０とＴｒ１１はエミッタ共通結合されて定電流用ト
ランジスタＴｒ１３のコレクタに接続されている。
ＳＥＬ２…は、バイポーラシリーズゲートにより構成さ
れ、選択制御信号ＳＥＬ，／ＳＥＬに応じて前段から入
力される２系統の差動信号ＣＩ１，／ＣＩ１，ＣＩ２，
／ＣＩ２のうち１系統の差動信号を選択して差動出力信
号ＯＵＴ，／ＯＵＴとして後段に出力するものである。
トランジスタＴｒ６とＴｒ７はエミッタ共通結合されて
トランジスタＴｒ１０のコレクタに接続され、トランジ
スタＴｒ８とＴｒ９とはエミッタ共通結合されてトラン
ジスタＴｒ１１のコレクタに接続され、トランジスタＴ
ｒ１０とＴｒ１１はエミッタ共通結合されて定電流用ト
ランジスタＴｒ１３のコレクタに接続されている。
【００５７】図８において、トランジスタＴｒ１３のベ
ースに印加されている電圧Ｖｃ１はセレクタ回路ＳＥＬ
１をアクティブ／非アクティブにするオン、オフ制御電
圧である。光伝送用トランシーバ１００の動作中は、常
にハイレベルの制御電圧Ｖｃ１が印加されてセレクタ回
路ＳＥＬ１はアクティブにされる。
ースに印加されている電圧Ｖｃ１はセレクタ回路ＳＥＬ
１をアクティブ／非アクティブにするオン、オフ制御電
圧である。光伝送用トランシーバ１００の動作中は、常
にハイレベルの制御電圧Ｖｃ１が印加されてセレクタ回
路ＳＥＬ１はアクティブにされる。
【００５８】セレクタ制御部１４（図３）より供給され
る選択信号ＳＥＬ，／ＳＥＬはトランジスタＴｒ１０，
Ｔｒ１１のベースに接続され、何れか一方がオンされる
ことによって選択パスが決定される。すなわち、選択信
号ＳＥＬがハイレベルで、もう一方の選択信号／ＳＥＬ
がローレベルの場合には、トランジスタＴｒ１０がオン
状態にトランジスタＴｒ１１がオフ状態となって、第１
系統の差動信号ＣＩ１，／ＣＩ１が入力されるトランジ
スタＴｒ６，Ｔｒ７がアクティブにされ、該差動信号Ｃ
Ｉ１，／ＣＩ１に基づく出力差動信号ＯＵＴ、／ＯＵＴ
が出力される。その逆の場合には、第２系統の差動信号
ＣＩ２，／ＣＩ２に基づく出力差動信号ＯＵＴ，／ＯＵ
Ｔが出力される。差動信号ＣＩ１，／ＣＩ１およびＣＩ
２，／ＣＩ２として電圧制御発振器の出力がバッファ回
路を介して供給され、何れかの電圧制御発振器の出力が
選択されて伝送される。
る選択信号ＳＥＬ，／ＳＥＬはトランジスタＴｒ１０，
Ｔｒ１１のベースに接続され、何れか一方がオンされる
ことによって選択パスが決定される。すなわち、選択信
号ＳＥＬがハイレベルで、もう一方の選択信号／ＳＥＬ
がローレベルの場合には、トランジスタＴｒ１０がオン
状態にトランジスタＴｒ１１がオフ状態となって、第１
系統の差動信号ＣＩ１，／ＣＩ１が入力されるトランジ
スタＴｒ６，Ｔｒ７がアクティブにされ、該差動信号Ｃ
Ｉ１，／ＣＩ１に基づく出力差動信号ＯＵＴ、／ＯＵＴ
が出力される。その逆の場合には、第２系統の差動信号
ＣＩ２，／ＣＩ２に基づく出力差動信号ＯＵＴ，／ＯＵ
Ｔが出力される。差動信号ＣＩ１，／ＣＩ１およびＣＩ
２，／ＣＩ２として電圧制御発振器の出力がバッファ回
路を介して供給され、何れかの電圧制御発振器の出力が
選択されて伝送される。
【００５９】図９には、図３のヒューズスイッチ回路１
３の一部の回路例と電圧制御発振器との関係を示す。
３の一部の回路例と電圧制御発振器との関係を示す。
【００６０】ヒューズスイッチ回路１３は、複数の電圧
制御発振器ＶＣＯ１〜ＶＣＯｎにそれぞれ１：１で対応
して設けられたヒューズスイッチ１３ａおよび定電流回
路１３ｂからなる。即ち、ヒューズスイッチ回路１３に
は、図９のヒューズスイッチ１３ａと定電流回路１３ｂ
の組が電圧制御発振器ＶＣＯ１〜ＶＣＯｎの数だけ設け
られている。
制御発振器ＶＣＯ１〜ＶＣＯｎにそれぞれ１：１で対応
して設けられたヒューズスイッチ１３ａおよび定電流回
路１３ｂからなる。即ち、ヒューズスイッチ回路１３に
は、図９のヒューズスイッチ１３ａと定電流回路１３ｂ
の組が電圧制御発振器ＶＣＯ１〜ＶＣＯｎの数だけ設け
られている。
【００６１】ヒューズスイッチ１３ａは、プローブ検査
に用いられるプローブが接触可能なスイッチ端子Ｔｓｗ
を備え、該スイッチ端子Ｔｓｗと正の電源電圧ＶＤＤと
の間に十分に大きな抵抗Ｒ１０が接続され、また上記ス
イッチ端子Ｔｓｗと負の電源電圧ＶＳＳとの間にベース
・コレクタ接合がツェナーヒューズＺ１となるようにト
ランジスタが接続されている。そして、スイッチ端子Ｔ
ｓｗの電圧が２個のＣＭＯＳインバータＩＮＶ１，ＩＮ
Ｖ２に入力されて差動出力信号ＯＵＴ，／ＯＵＴが生成
されて出力されるようになっている。これら差動出力信
号ＯＵＴ，／ＯＵＴは次段の定電流回路１３ｂに出力さ
れる。ヒューズスイッチ１３ａは、バイポーラプロセス
により形成される電圧制御発振器や後述の定電流回路１
３ｂと異なり、ＣＭＯＳプロセスにより形成される。も
ちろん、ヒューズスイッチはバイポーラプロセスで形成
してもよい。
に用いられるプローブが接触可能なスイッチ端子Ｔｓｗ
を備え、該スイッチ端子Ｔｓｗと正の電源電圧ＶＤＤと
の間に十分に大きな抵抗Ｒ１０が接続され、また上記ス
イッチ端子Ｔｓｗと負の電源電圧ＶＳＳとの間にベース
・コレクタ接合がツェナーヒューズＺ１となるようにト
ランジスタが接続されている。そして、スイッチ端子Ｔ
ｓｗの電圧が２個のＣＭＯＳインバータＩＮＶ１，ＩＮ
Ｖ２に入力されて差動出力信号ＯＵＴ，／ＯＵＴが生成
されて出力されるようになっている。これら差動出力信
号ＯＵＴ，／ＯＵＴは次段の定電流回路１３ｂに出力さ
れる。ヒューズスイッチ１３ａは、バイポーラプロセス
により形成される電圧制御発振器や後述の定電流回路１
３ｂと異なり、ＣＭＯＳプロセスにより形成される。も
ちろん、ヒューズスイッチはバイポーラプロセスで形成
してもよい。
【００６２】上記ヒューズスイッチ１３ａにおいて、ス
イッチ端子Ｔｓｗがオープンの状態では、ツェナーヒュ
ーズＺ１に電流が流れないので、スイッチ端子Ｔｓｗの
電圧はＶＤＤとなり、ヒューズスイッチ１３ａの正相側
の出力信号ＯＵＴはローレベルとなる。このとき対応す
る電圧制御発振器ＶＣＯ１には電源供給が行われない状
態となる。一方、スイッチ端子Ｔｓｗにローレベルの電
圧を外部から印加すると、ヒューズスイッチ１３ａの正
相側の出力信号ＯＵＴはハイレベルとなる。このとき対
応する電圧制御発振器ＶＣＯ１に電源供給が行われる状
態となる。
イッチ端子Ｔｓｗがオープンの状態では、ツェナーヒュ
ーズＺ１に電流が流れないので、スイッチ端子Ｔｓｗの
電圧はＶＤＤとなり、ヒューズスイッチ１３ａの正相側
の出力信号ＯＵＴはローレベルとなる。このとき対応す
る電圧制御発振器ＶＣＯ１には電源供給が行われない状
態となる。一方、スイッチ端子Ｔｓｗにローレベルの電
圧を外部から印加すると、ヒューズスイッチ１３ａの正
相側の出力信号ＯＵＴはハイレベルとなる。このとき対
応する電圧制御発振器ＶＣＯ１に電源供給が行われる状
態となる。
【００６３】また、スイッチ端子Ｔｓｗに一定以上の高
電圧を印加するとツェナーヒューズＺ１のＰＮ接合を破
壊することが出来る。そして、ＰＮ破壊によりツェナー
ヒューズＺ１は導通し、抵抗Ｒ１０は十分に大きいので
スイッチ端子Ｔｓｗのノードの電圧はほぼＶＳＳとな
る。これにより、対応する電圧制御発振器ＶＣＯ１の電
源供給が可能な状態となる。
電圧を印加するとツェナーヒューズＺ１のＰＮ接合を破
壊することが出来る。そして、ＰＮ破壊によりツェナー
ヒューズＺ１は導通し、抵抗Ｒ１０は十分に大きいので
スイッチ端子Ｔｓｗのノードの電圧はほぼＶＳＳとな
る。これにより、対応する電圧制御発振器ＶＣＯ１の電
源供給が可能な状態となる。
【００６４】つまり、ヒューズスイッチ１３ａにおいて
は、スイッチ端子Ｔｓｗがオープンな状態で、且つ、ヒ
ューズが切断されてない状態では、対応する電圧制御発
振器に電源供給が断たれて該電圧制御発振器は非アクテ
ィブな状態にされ、ヒューズを切断することで対応する
電圧制御発振器に電源供給が行われるようになってい
る。また、ヒューズを切断しなくても、スイッチ端子Ｔ
ｓｗに外部からローレベルの電圧を印加することで、ヒ
ューズを切断したのと同様に、対応する電圧制御発振器
に電源供給を行い、該電圧制御発振器をアクティブな状
態にしてテスト動作を行えるようになっている。
は、スイッチ端子Ｔｓｗがオープンな状態で、且つ、ヒ
ューズが切断されてない状態では、対応する電圧制御発
振器に電源供給が断たれて該電圧制御発振器は非アクテ
ィブな状態にされ、ヒューズを切断することで対応する
電圧制御発振器に電源供給が行われるようになってい
る。また、ヒューズを切断しなくても、スイッチ端子Ｔ
ｓｗに外部からローレベルの電圧を印加することで、ヒ
ューズを切断したのと同様に、対応する電圧制御発振器
に電源供給を行い、該電圧制御発振器をアクティブな状
態にしてテスト動作を行えるようになっている。
【００６５】定電流回路１３ｂは、エミッタ接合された
トランジスタＴｒ２１，Ｔｒ２２を有する差動入力段
と、カレントミラー接続されたＭＯＳＦＥＴ Ｑ２０，
Ｑ２１およびトランジスタＴｒ２３，Ｐ１からなる２段
のカレントミラー回路により電圧制御発振器ＶＣＯ１に
定電流を供給する回路として構成されている。定電流回
路１３ｂは、ヒューズスイッチ１３ａからの差動出力を
一対の入力トランジスタＴｒ２１，Ｔｒ２２のベースに
受け、一方の入力トランジスタＴｒ２２がオンされた場
合に、定電流用トランジスタＴｒ２０に流れる電流がＭ
ＯＳＦＥＴ Ｑ２０に流され、カレントミラーによって
ＭＯＳＦＥＴ Ｑ２１からトランジスタＴｒ２３へ電流
が流れる。
トランジスタＴｒ２１，Ｔｒ２２を有する差動入力段
と、カレントミラー接続されたＭＯＳＦＥＴ Ｑ２０，
Ｑ２１およびトランジスタＴｒ２３，Ｐ１からなる２段
のカレントミラー回路により電圧制御発振器ＶＣＯ１に
定電流を供給する回路として構成されている。定電流回
路１３ｂは、ヒューズスイッチ１３ａからの差動出力を
一対の入力トランジスタＴｒ２１，Ｔｒ２２のベースに
受け、一方の入力トランジスタＴｒ２２がオンされた場
合に、定電流用トランジスタＴｒ２０に流れる電流がＭ
ＯＳＦＥＴ Ｑ２０に流され、カレントミラーによって
ＭＯＳＦＥＴ Ｑ２１からトランジスタＴｒ２３へ電流
が流れる。
【００６６】そして、この電流と同じ大きさの電流がト
ランジスタＴｒ２３とカレントミラー接続された電圧制
御発振器ＶＣＯ１の電源供給用のトランジスタＰ１、並
びに、バッファ回路ＢＵＦ１のトランジスタＰ２，Ｐ３
に流されて電圧制御発振器ＶＣＯ１とバッファ回路ＢＵ
Ｆ１が活性化されて動作するようになっている。
ランジスタＴｒ２３とカレントミラー接続された電圧制
御発振器ＶＣＯ１の電源供給用のトランジスタＰ１、並
びに、バッファ回路ＢＵＦ１のトランジスタＰ２，Ｐ３
に流されて電圧制御発振器ＶＣＯ１とバッファ回路ＢＵ
Ｆ１が活性化されて動作するようになっている。
【００６７】また、ヒューズを切断しないままにしてお
くと電圧制御発振器とバッファ回路に電流が流れず、回
路が全く動作しない状態にされる。
くと電圧制御発振器とバッファ回路に電流が流れず、回
路が全く動作しない状態にされる。
【００６８】上記ヒューズスイッチのヒューズには幾つ
かのバリエーションが考えられる。
かのバリエーションが考えられる。
【００６９】図１０にヒューズ回路の変形例を示す。
【００７０】図１０（ａ）は、上述したツェナーヒュー
ズＺ１を用いた例である。スイッチ端子Ｔｓｗに高電位
を与えることで、ツェナーヒューズＺ１を接合破壊でき
る。
ズＺ１を用いた例である。スイッチ端子Ｔｓｗに高電位
を与えることで、ツェナーヒューズＺ１を接合破壊でき
る。
【００７１】同図（ｂ）は、ポリシリコン抵抗を所定の
幅長に形成してなるポリシリコンヒューズＰＳを用いた
例である。この場合には、ヒューズの切断により電流が
遮断されるので、（ａ）のツェナーヒューズＺ１の場合
と異なり、ポリシリコンヒューズＰＳがスイッチ端子Ｔ
ｓｗと電源電圧ＶＤＤとの間に配設され、スイッチ端子
Ｔｓｗと電源電圧ＶＳＳとの間に十分に大きな抵抗Ｒ１
１が配設されている。
幅長に形成してなるポリシリコンヒューズＰＳを用いた
例である。この場合には、ヒューズの切断により電流が
遮断されるので、（ａ）のツェナーヒューズＺ１の場合
と異なり、ポリシリコンヒューズＰＳがスイッチ端子Ｔ
ｓｗと電源電圧ＶＤＤとの間に配設され、スイッチ端子
Ｔｓｗと電源電圧ＶＳＳとの間に十分に大きな抵抗Ｒ１
１が配設されている。
【００７２】この例においても回路動作は、ツェナーヒ
ューズＺ１を用いた場合とほぼ同様である。すなわち、
スイッチ端子Ｔｓｗがオープンの状態では、スイッチ端
子Ｔｓｗの電圧はハイレベルとなり、ヒューズスイッチ
１３ａの正相側の出力信号ＯＵＴはローレベルとなる。
このとき対応する電圧制御発振器ＶＣＯ１には電源供給
が行われない状態となる。また、スイッチ端子Ｔｓｗに
ローレベルの電圧を外部から印加すると、ヒューズスイ
ッチ１３ａの正相側の出力信号ＯＵＴはハイレベルとな
り、このとき対応する電圧制御発振器ＶＣＯ１に電源供
給が行われる。
ューズＺ１を用いた場合とほぼ同様である。すなわち、
スイッチ端子Ｔｓｗがオープンの状態では、スイッチ端
子Ｔｓｗの電圧はハイレベルとなり、ヒューズスイッチ
１３ａの正相側の出力信号ＯＵＴはローレベルとなる。
このとき対応する電圧制御発振器ＶＣＯ１には電源供給
が行われない状態となる。また、スイッチ端子Ｔｓｗに
ローレベルの電圧を外部から印加すると、ヒューズスイ
ッチ１３ａの正相側の出力信号ＯＵＴはハイレベルとな
り、このとき対応する電圧制御発振器ＶＣＯ１に電源供
給が行われる。
【００７３】また、ポリシリコンヒューズＰＳを切断す
るには、スイッチ端子Ｔｓｗに一定以下の電圧を所定時
間印加して、熱破壊によりポリシリコンヒューズＰＳを
切断するのが望ましい。または、外部からレーザー照射
により切断することもできる。ポリシリコンヒューズＰ
Ｓが切断されると、スイッチ端子Ｔｓｗのノードの電圧
は電源電圧ＶＳＳとなり、対応する電圧制御発振器ＶＣ
Ｏ１に電源供給が行われる状態となる。
るには、スイッチ端子Ｔｓｗに一定以下の電圧を所定時
間印加して、熱破壊によりポリシリコンヒューズＰＳを
切断するのが望ましい。または、外部からレーザー照射
により切断することもできる。ポリシリコンヒューズＰ
Ｓが切断されると、スイッチ端子Ｔｓｗのノードの電圧
は電源電圧ＶＳＳとなり、対応する電圧制御発振器ＶＣ
Ｏ１に電源供給が行われる状態となる。
【００７４】図１０（ｃ）は、クロムヒューズＣｒを用
いた例である。この場合の回路動作は上記ポリシリコン
ヒューズＰＳを用いた場合と同様である。クロムヒュー
ズＣｒの切断は、外部からレーザーを照射することで行
える。
いた例である。この場合の回路動作は上記ポリシリコン
ヒューズＰＳを用いた場合と同様である。クロムヒュー
ズＣｒの切断は、外部からレーザーを照射することで行
える。
【００７５】次に、上記実施例の光伝送用トランシーバ
１００のウェハ製造後の処理について説明する。
１００のウェハ製造後の処理について説明する。
【００７６】本実施例の光伝送用トランシーバ１００に
おいては、ウェハ製造後に複数の電圧制御発振器ＶＣＯ
１〜ＶＣＯｎの中から最適な周波数可変範囲を有するも
のを特定し、この電圧制御発振器のみを動作可能とし、
他の電圧制御発振器を動作不可とする選択処理を行わな
ければならない。これらの処理は、ウェハ製造後のプロ
ーブ検査（Ｐ検）にて行うことが可能である。
おいては、ウェハ製造後に複数の電圧制御発振器ＶＣＯ
１〜ＶＣＯｎの中から最適な周波数可変範囲を有するも
のを特定し、この電圧制御発振器のみを動作可能とし、
他の電圧制御発振器を動作不可とする選択処理を行わな
ければならない。これらの処理は、ウェハ製造後のプロ
ーブ検査（Ｐ検）にて行うことが可能である。
【００７７】図１１には、プローブ試験において電圧制
御発振器を選択する処理手順のフローチャートを示す。
御発振器を選択する処理手順のフローチャートを示す。
【００７８】選択処理は、先ず、プローブからの選択的
な電圧印加により、複数の電圧制御発振器ＶＣＯ１〜Ｖ
ＣＯｎのうち１個のみを動作可能とし他を動作不可能な
状態にすることで開始される（ステップＳ１）。具体的
には、複数のヒューズスイッチ１３ａ…の全てのスイッ
チ端子Ｔｓｗ…にそれぞれ独立したプローブを当て、試
験する電圧制御発振器に対応するスイッチ端子Ｔｓｗの
みローレベルの電圧を印加し、他のスイッチ端子Ｔｓｗ
はオープン状態とする。
な電圧印加により、複数の電圧制御発振器ＶＣＯ１〜Ｖ
ＣＯｎのうち１個のみを動作可能とし他を動作不可能な
状態にすることで開始される（ステップＳ１）。具体的
には、複数のヒューズスイッチ１３ａ…の全てのスイッ
チ端子Ｔｓｗ…にそれぞれ独立したプローブを当て、試
験する電圧制御発振器に対応するスイッチ端子Ｔｓｗの
みローレベルの電圧を印加し、他のスイッチ端子Ｔｓｗ
はオープン状態とする。
【００７９】これによって、ＶＣＯ形成部１１の複数の
電圧制御発振器ＶＣＯ１〜ＶＣＯｎの１つに選択的に電
源が供給され、選択されている電圧制御発振器（ＶＣＯ
回路）が発振動作する。ここで、この電圧制御発振器の
発振周波数を測定する（ステップＳ２）。
電圧制御発振器ＶＣＯ１〜ＶＣＯｎの１つに選択的に電
源が供給され、選択されている電圧制御発振器（ＶＣＯ
回路）が発振動作する。ここで、この電圧制御発振器の
発振周波数を測定する（ステップＳ２）。
【００８０】そして、全ての電圧制御発振器について上
記ステップＳ２の発振周波数測定を行ったか判断して
（ステップＳ３）、全ての電圧制御発振器について測定
が終わるまでステップＳ１，Ｓ２の処理を繰り返し行
う。
記ステップＳ２の発振周波数測定を行ったか判断して
（ステップＳ３）、全ての電圧制御発振器について測定
が終わるまでステップＳ１，Ｓ２の処理を繰り返し行
う。
【００８１】全ての電圧制御発振器について発振周波数
測定を行ったら、測定値を比べて最適な発振周波数を有
する電圧制御発振器を決定する（ステップＳ４）。
測定を行ったら、測定値を比べて最適な発振周波数を有
する電圧制御発振器を決定する（ステップＳ４）。
【００８２】そして、最適とされた電圧制御発振器に対
応するヒューズスイッチのスイッチ端子Ｔｓｗに所定の
高電圧を印加し、該ヒューズスイッチ内のヒューズを切
断もしくは導通破壊する（ステップＳ５）。それによ
り、最適な電圧制御発振器のみ動作可能となりその他の
電圧制御発振器は動作不能な状態になる。
応するヒューズスイッチのスイッチ端子Ｔｓｗに所定の
高電圧を印加し、該ヒューズスイッチ内のヒューズを切
断もしくは導通破壊する（ステップＳ５）。それによ
り、最適な電圧制御発振器のみ動作可能となりその他の
電圧制御発振器は動作不能な状態になる。
【００８３】その後、ヒューズの切断により動作可能と
なった電圧制御発振器を発振させ、発振周波数を検査し
て所望の発振周波数が得られていることを確認する（ス
テップＳ６）。そして、正常な動作が確認できたら後工
程へと送る。
なった電圧制御発振器を発振させ、発振周波数を検査し
て所望の発振周波数が得られていることを確認する（ス
テップＳ６）。そして、正常な動作が確認できたら後工
程へと送る。
【００８４】以上のように、この実施例のＰＬＬ回路１
０によれば、プロセスばらつきで電圧制御発振器の周波
数可変範囲がずれた場合でも、中心周波数を異ならせた
複数の電圧制御発振器の中から高い確率で所望の周波数
可変範囲を有するものが見つかることとなる。それゆ
え、位相雑音特性に優れるものの、周波数可変範囲の狭
いＬＣ共振型の電圧制御発振器を採用しても、複数の電
圧制御発振器の中から最適なものを特定し、ヒューズス
イッチ回路１３とセレクタ１２により該電圧制御発振器
のみ動作可能とすることで、位相雑音特性に優れ且つ所
望の周波数特性を有するＰＬＬ回路１０を作成すること
が出来る。これによって、このようなＰＬＬ回路１０を
備えた光伝送用トランシーバ１００にあっては、動作ク
ロックのジッタが少なく送信波形の劣化が少ないという
高性能を有することとなり、歩留まりが向上するという
効果が得られる。
０によれば、プロセスばらつきで電圧制御発振器の周波
数可変範囲がずれた場合でも、中心周波数を異ならせた
複数の電圧制御発振器の中から高い確率で所望の周波数
可変範囲を有するものが見つかることとなる。それゆ
え、位相雑音特性に優れるものの、周波数可変範囲の狭
いＬＣ共振型の電圧制御発振器を採用しても、複数の電
圧制御発振器の中から最適なものを特定し、ヒューズス
イッチ回路１３とセレクタ１２により該電圧制御発振器
のみ動作可能とすることで、位相雑音特性に優れ且つ所
望の周波数特性を有するＰＬＬ回路１０を作成すること
が出来る。これによって、このようなＰＬＬ回路１０を
備えた光伝送用トランシーバ１００にあっては、動作ク
ロックのジッタが少なく送信波形の劣化が少ないという
高性能を有することとなり、歩留まりが向上するという
効果が得られる。
【００８５】また、複数の電圧制御発振器を選択する構
成として、ヒューズスイッチ１３ａにより電圧制御発振
器と次段のバッファ回路の電源供給を可能又は不能にす
る構成を有しているので、光伝送用トランシーバ１００
を使用するユーザー側では電圧制御発振器の選択を改め
て行う必要がなく、選択ミスなどの間違いを回避でき
る。また、使用しない電圧制御発振器は動作不可とされ
るので、共振してＰＬＬ回路の特性を劣化させたり、ノ
イズを発生させるといった不具合を回避できる。
成として、ヒューズスイッチ１３ａにより電圧制御発振
器と次段のバッファ回路の電源供給を可能又は不能にす
る構成を有しているので、光伝送用トランシーバ１００
を使用するユーザー側では電圧制御発振器の選択を改め
て行う必要がなく、選択ミスなどの間違いを回避でき
る。また、使用しない電圧制御発振器は動作不可とされ
るので、共振してＰＬＬ回路の特性を劣化させたり、ノ
イズを発生させるといった不具合を回避できる。
【００８６】更に、複数の電圧制御発振器の中から１つ
を選択する構成として、１つの電圧制御発振器へのみ電
源を供給し他の電圧制御発振器の電源を遮断するととも
に、動作させる電圧制御発振器の出力のみＰＬＬ回路１
０に供給させ、非動作とする電圧制御発振器の出力はＰ
ＬＬ回路１０から電気的に切り離すセレクタ１２を設け
ているので、電源供給されてない電圧制御発振器が共振
して、ＰＬＬ回路の特性を劣化させたり、ノイズを発生
させるといった不具合を回避できる。
を選択する構成として、１つの電圧制御発振器へのみ電
源を供給し他の電圧制御発振器の電源を遮断するととも
に、動作させる電圧制御発振器の出力のみＰＬＬ回路１
０に供給させ、非動作とする電圧制御発振器の出力はＰ
ＬＬ回路１０から電気的に切り離すセレクタ１２を設け
ているので、電源供給されてない電圧制御発振器が共振
して、ＰＬＬ回路の特性を劣化させたり、ノイズを発生
させるといった不具合を回避できる。
【００８７】以上本発明者によってなされた発明を実施
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
例に基づき具体的に説明したが、本発明は上記実施例に
限定されるものではなく、その要旨を逸脱しない範囲で
種々変更可能であることはいうまでもない。
【００８８】例えば、実施例では、光伝送用の受信回路
１１０と送信回路１２０とが１チップに搭載された光伝
送用トランシーバ１を例示して説明したが、送信回路１
２０のみが１チップ上に設けられた光伝送用送信回路に
おいても、本発明を効果的に適用できる。
１１０と送信回路１２０とが１チップに搭載された光伝
送用トランシーバ１を例示して説明したが、送信回路１
２０のみが１チップ上に設けられた光伝送用送信回路に
おいても、本発明を効果的に適用できる。
【００８９】また、複数の電圧制御発振器の何れかを選
択する手段として、ヒューズスイッチ回路１３とセレク
タ１２の両方を用いなくても良く、例えば、セレクタ１
２のみとしたり、ヒューズスイッチ回路１３のみとする
ことも出来る。また、セレクタ１２の代わりにヒューズ
スイッチにより非動作の電圧制御発振器の出力を回路か
ら切り離す構成としても良い。また、ヒューズスイッチ
回路１３を用いずに、電気的な制御だけで使用しない電
圧制御発振器の電源供給を断つ構成を設けても良い。そ
の場合、電圧制御発振器の選択はチップ外からセレクト
信号を入力することで行うことも出来る。
択する手段として、ヒューズスイッチ回路１３とセレク
タ１２の両方を用いなくても良く、例えば、セレクタ１
２のみとしたり、ヒューズスイッチ回路１３のみとする
ことも出来る。また、セレクタ１２の代わりにヒューズ
スイッチにより非動作の電圧制御発振器の出力を回路か
ら切り離す構成としても良い。また、ヒューズスイッチ
回路１３を用いずに、電気的な制御だけで使用しない電
圧制御発振器の電源供給を断つ構成を設けても良い。そ
の場合、電圧制御発振器の選択はチップ外からセレクト
信号を入力することで行うことも出来る。
【００９０】また、容量可変コンデンサは、上記のバイ
ポーラプロセスで形成されるバラクタダイオードの他に
も、種々の構成が適用可能である。図７は、ＭＯＳ容量
を利用したＬＣ共振型の電圧制御発振器を示す回路図で
ある。この例は、バラクタダイオードの替わりに、ＭＯ
ＳＦＥＴ Ｑ１，Ｑ２のゲート−基板間の容量を用い
て、電圧制御発振器を構成したものであり、この場合に
は、ＭＯＳＦＥＴ Ｑ１，Ｑ２のウェル領域にループフ
ィルタＬＰＦからの制御電圧Ｖｃを印加して基板電位を
変化させることで、その容量値を増減することができ
る。
ポーラプロセスで形成されるバラクタダイオードの他に
も、種々の構成が適用可能である。図７は、ＭＯＳ容量
を利用したＬＣ共振型の電圧制御発振器を示す回路図で
ある。この例は、バラクタダイオードの替わりに、ＭＯ
ＳＦＥＴ Ｑ１，Ｑ２のゲート−基板間の容量を用い
て、電圧制御発振器を構成したものであり、この場合に
は、ＭＯＳＦＥＴ Ｑ１，Ｑ２のウェル領域にループフ
ィルタＬＰＦからの制御電圧Ｖｃを印加して基板電位を
変化させることで、その容量値を増減することができ
る。
【００９１】また、ＬＣ共振型の電圧制御発振器は、図
４に示したタイプに限られず、インダクタとコンデンサ
により共振させる種々のタイプの電圧制御発振器を用い
ても良い。また、複数の電圧制御発振器の中心周波数を
それぞれ異ならせる方法として、バラクタダイオードの
ＰＮ接合部の面積を異ならせ、その容量値を異ならせる
方式を例示したが、その他、スパイラルインダクタの径
を異ならせ、そのインダクタンスを異ならせる方式でも
良い。
４に示したタイプに限られず、インダクタとコンデンサ
により共振させる種々のタイプの電圧制御発振器を用い
ても良い。また、複数の電圧制御発振器の中心周波数を
それぞれ異ならせる方法として、バラクタダイオードの
ＰＮ接合部の面積を異ならせ、その容量値を異ならせる
方式を例示したが、その他、スパイラルインダクタの径
を異ならせ、そのインダクタンスを異ならせる方式でも
良い。
【００９２】以上の説明では主として本発明者によって
なされた発明をその背景となった利用分野である光伝送
用トランシーバ集積回路について説明したが、この発明
はそれに限定されるものでなく、ＰＬＬ回路を搭載する
全ての半導体集積回路に広く利用することができる。
なされた発明をその背景となった利用分野である光伝送
用トランシーバ集積回路について説明したが、この発明
はそれに限定されるものでなく、ＰＬＬ回路を搭載する
全ての半導体集積回路に広く利用することができる。
【００９３】
【発明の効果】本願において開示される発明のうち代表
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。
的なものによって得られる効果を簡単に説明すれば下記
のとおりである。
【００９４】すなわち、本発明に従うと、プロセスばら
つきで電圧制御発振器の周波数特性がずれた場合でも、
中心周波数を異ならせた複数の電圧制御発振器の何れか
から所望の周波数特性を満たすものを見つけて選択する
ことで、位相雑音特性に優れ、所望の特性を有するＰＬ
Ｌ回路を実現できるという効果がある。
つきで電圧制御発振器の周波数特性がずれた場合でも、
中心周波数を異ならせた複数の電圧制御発振器の何れか
から所望の周波数特性を満たすものを見つけて選択する
ことで、位相雑音特性に優れ、所望の特性を有するＰＬ
Ｌ回路を実現できるという効果がある。
【図１】本発明に係る光伝送用送受信回路を備えた光伝
送モジュールの概略構成を示すブロック図である。
送モジュールの概略構成を示すブロック図である。
【図２】図１の光伝送用送信回路に備わるＰＬＬ回路の
概略構成を示すブロック図である。
概略構成を示すブロック図である。
【図３】図２のＰＬＬ回路の電圧制御発振器周辺の詳細
を示すブロック図である。
を示すブロック図である。
【図４】図３のＬＣ共振型の電圧制御発振器とバッファ
回路の構成例を示す回路図である。
回路の構成例を示す回路図である。
【図５】バラクタダイオードの断面構造の一例を示す図
である。
である。
【図６】容量ばらつきによる各電圧制御発振器の発振周
波数の変化を示す説明図である。
波数の変化を示す説明図である。
【図７】ＭＯＳ容量を利用したＬＣ共振型の電圧制御発
振器の一例を示す回路図である。
振器の一例を示す回路図である。
【図８】図３のセレクタ回路の回路図である。
【図９】図３のヒューズスイッチ回路の構成例を示す回
路図である。
路図である。
【図１０】図９のヒューズスイッチの変形例を示す図で
ある。
ある。
【図１１】プローブ試験において電圧制御発振器を選択
する処理手順を示すフローチャートである。
する処理手順を示すフローチャートである。
１０ ＰＬＬ回路 １１ ＶＣＯ形成部 １２ セレクタ １３ ヒューズスイッチ回路 １３ ヒューズスイッチ １４ セレクタ制御部 １５ ＶＣＯ選択部 １００ 光伝送用トランシーバ １１０ 受信回路 １１２ デマルチプレクサ １２０ 送信回路 １２１ ＦＩＦＯバッファメモリ １２２ マルチプレクサ ＤＶＤ 分周器 ＬＰＦ ループフィルタ ＰＨＣ 位相比較器 ＢＵＦ１〜ＢＵＦｎ バッファ回路 ＶＣＯ１〜ＶＣＯｎ 電圧制御発振器 Ｄ１，Ｄ２ バラクタダイオード Ｌ１，Ｌ２ スパイラルインダクタ Ｐ１，Ｐ２，Ｐ３ 電源供給用トランジスタ Ｚ１ ツェナーヒューズ ＰＳ ポリシリコンヒューズ Ｃｒ クロムヒューズ Ｖｃ 制御電圧 φｒ 参照クロック φ０ 動作クロック
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.7 識別記号 ＦＩ テーマコート゛(参考） Ｈ０４Ｂ 10/28 Ｈ０３Ｌ 7/10 Ｚ 10/26 7/18 Ｅ 10/14 Ｈ０４Ｂ 9/00 Ｙ 10/04 10/06 (72)発明者 原田 卓 東京都青梅市新町六丁目16番地の３ 株式 会社日立製作所デバイス開発センタ内 Ｆターム(参考） 5F038 AC20 AV03 AV04 AV06 AV15 AV17 BG02 DF01 DT15 EZ20 5J106 AA04 BB01 CC20 CC21 CC41 CC52 DD09 GG01 HH10 JJ01 KK25 KK36 LL01 LL09 5K002 AA05 BA13 DA06 DA32
Claims (9)
- 【請求項１】 印加される制御電圧に応じた周波数で発
振動作する電圧制御発振器と、該電圧制御発振器の発振
出力信号の位相と所定周波数の信号の位相を比較する位
相比較器とを含み、該位相比較器の出力に基づいて位相
差に応じた電圧を出力する回路の出力電圧が電圧制御発
振器に印加されて、上記電圧制御発振器の発振周波数が
制御されるようにされたＰＬＬ回路を備えた半導体集積
回路において、 周波数可変範囲の中心周波数がそれぞれ異なり且つ周波
数可変範囲が互いに連続もしくは重なりを有するように
された複数の電圧制御発振器と、これらの複数の電圧制
御発振器の中から１個を選択する選択手段とを備えたこ
とを特徴とする半導体集積回路。 - 【請求項２】 印加される制御電圧に応じた周波数で発
振動作する電圧制御発振器と、該電圧制御発振器の発振
出力信号の位相と所定周波数の信号の位相とを比較する
位相比較器とを含み、該位相比較器の出力に基づいて位
相差に応じた電圧を出力する回路の出力電圧が電圧制御
発振器に印加されて、上記電圧制御発振器の発振周波数
が制御されるようにされたＰＬＬ回路を備えた半導体集
積回路において、 上記電圧制御発振器は、インダクタとキャパシタとを有
する共振回路を含み周波数可変範囲の中心周波数がそれ
ぞれ異なる複数の共振型発振器と、これらの複数の共振
型発振器の中から１個を選択する選択手段とを備えたこ
とを特徴とする半導体集積回路。 - 【請求項３】 上記複数の共振型発振器は、周波数可変
範囲が互いに連続もしくは重なりを有するようにされて
いることを特徴とする請求項２記載の半導体集積回路。 - 【請求項４】 上記選択手段は、上記複数の共振型発振
器の各々に対応する複数のヒューズを含んだヒューズ回
路を備え、該ヒューズ回路の何れかのヒューズが断線破
壊又は導通破壊され、これにより上記複数の共振型発振
器のうち１個の共振型発振器にのみ電源が供給されるよ
うに構成されていることを特徴とする請求項２に記載の
半導体集積回路。 - 【請求項５】 上記選択手段は、制御信号に応じて何れ
か１個の共振型発振器の出力を上記位相比較回路に供給
させ、他の共振型発振器の出力を遮断するセレクタ回路
を備えていることを特徴とする請求項２に記載の半導体
集積回路。 - 【請求項６】 上記複数の共振型発振器には電源供給用
トランジスタがそれぞれ設けられ、上記ヒューズ回路
は、破壊されたヒューズに対応する共振型発振器の電源
供給用トランジスタを通電状態に、破壊されていないヒ
ューズに対応する共振型発振器の電源供給用トランジス
タを非通電状態にするように構成されていることを特徴
とする請求項４記載の半導体集積回路。 - 【請求項７】 上記複数の共振型発振器の出力側にはそ
れぞれバッファ回路が設けられ、 上記ヒューズ回路は、複数の上記バッファ回路のうち上
記電源が供給された共振型発振器に対応した１個のみを
動作可能にすることを特徴とする請求項４記載の半導体
集積回路。 - 【請求項８】 上記インダクタは半導体基板上に螺旋状
に形成された配線からなるスパイラル型インダクタであ
り、上記キャパシタは逆方向接続されたＰＮ接合からな
る可変容量ダイオードであることを特徴とする請求項２
〜７の何れかに記載の半導体集積回路。 - 【請求項９】 チップ外から入力される複数の低速デー
タ信号を多重化して高速データ信号として出力するマル
チプレクサと、チップ外から入力されるクロックに基づ
き上記マルチプレクサに動作クロックを供給するＰＬＬ
回路とが、１個の半導体基板上に設けられた光伝送用送
信回路において、 上記ＰＬＬ回路は、インダクタおよびキャパシタを有す
る共振回路を含み、印加される制御電圧に応じた周波数
で発振動作し且つ周波数可変範囲の中心周波数がそれぞ
れ異なるとともに該周波数可変範囲が互いに連続もしく
は重なりを有するようにされた複数の電圧制御発振器
と、これらの複数の電圧制御発振器の中から何れか１個
を選択する選択手段と、選択された電圧制御発振器の発
振出力信号の位相と上記クロックの位相とを比較する位
相比較器とを備え、該位相比較器の出力に基づいて位相
差に応じた電圧を出力する回路の出力電圧が制御電圧と
して上記選択された電圧制御発振器に印加されるように
されていることを特徴とする光伝送用送信回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000197922A JP2002016493A (ja) | 2000-06-30 | 2000-06-30 | 半導体集積回路および光伝送用送信回路 |
| US09/886,027 US20020001361A1 (en) | 2000-06-30 | 2001-06-22 | Semiconductor integrated circuit and optical transfer unit |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000197922A JP2002016493A (ja) | 2000-06-30 | 2000-06-30 | 半導体集積回路および光伝送用送信回路 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2002016493A true JP2002016493A (ja) | 2002-01-18 |
Family
ID=18696182
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000197922A Pending JP2002016493A (ja) | 2000-06-30 | 2000-06-30 | 半導体集積回路および光伝送用送信回路 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20020001361A1 (ja) |
| JP (1) | JP2002016493A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005341161A (ja) * | 2004-05-26 | 2005-12-08 | Nippon Telegr & Teleph Corp <Ntt> | 光ネットワークシステム、光中継器及び光分岐挿入装置 |
| JP2006100676A (ja) * | 2004-09-30 | 2006-04-13 | Mitsubishi Electric Corp | 半導体集積回路 |
| KR100808079B1 (ko) | 2005-09-16 | 2008-03-03 | 후지쯔 가부시끼가이샤 | 클록 신호의 생성 및 분배 장치 |
| JP2010205939A (ja) * | 2009-03-03 | 2010-09-16 | Asahi Kasei Electronics Co Ltd | 可変インダクタ及び電圧制御発振器 |
| JP2010205938A (ja) * | 2009-03-03 | 2010-09-16 | Asahi Kasei Electronics Co Ltd | 可変インダクタ及び電圧制御発振器 |
| JP2011130174A (ja) * | 2009-12-17 | 2011-06-30 | Fujitsu Ltd | 通信装置 |
Families Citing this family (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4426739B2 (ja) * | 2001-06-26 | 2010-03-03 | 日本オプネクスト株式会社 | 光モジュールおよびその製造方法 |
| JP3795364B2 (ja) * | 2001-09-27 | 2006-07-12 | シャープ株式会社 | 集積回路および受信装置 |
| GB2384927A (en) * | 2002-02-05 | 2003-08-06 | Zarlink Semiconductor Ltd | Voltage controlled oscillators |
| US7180334B2 (en) * | 2003-04-03 | 2007-02-20 | Altera Corporation | Apparatus and method for decreasing the lock time of a lock loop circuit |
| DE602004011769T2 (de) * | 2003-06-27 | 2009-02-05 | Matsushita Electric Industrial Co., Ltd., Kadoma-shi | Vco-einrichtung |
| US6954091B2 (en) | 2003-11-25 | 2005-10-11 | Lsi Logic Corporation | Programmable phase-locked loop |
| JP2005348208A (ja) * | 2004-06-04 | 2005-12-15 | Sony Corp | 位相ロック回路 |
| KR100623083B1 (ko) * | 2004-09-06 | 2006-09-19 | 한국정보통신대학교 산학협력단 | 광연결용 데이터 전송 시스템 |
| US8433990B2 (en) * | 2007-05-28 | 2013-04-30 | Advantest Corporation | Semiconductor test apparatus and test method |
| CN101888272B (zh) * | 2010-06-17 | 2013-03-27 | 青岛海信宽带多媒体技术有限公司 | 一种无源光模块 |
| TWI445971B (zh) * | 2012-07-20 | 2014-07-21 | Wistron Corp | 信號量測系統 |
| TWI790867B (zh) | 2021-12-21 | 2023-01-21 | 財團法人工業技術研究院 | 壓控振盪裝置 |
Family Cites Families (16)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US5184092A (en) * | 1990-12-26 | 1993-02-02 | Hughes Aircraft Company | Phase-locked loop frequency tracking device including a direct digital synthesizer |
| KR940005459A (ko) * | 1992-06-22 | 1994-03-21 | 모리시타 요이찌 | Pll회로 |
| US5834980A (en) * | 1994-01-03 | 1998-11-10 | Lucent Technologies Inc. | Method and apparatus for supplying synchronization signals securing as clock signals with defined phase relationships |
| JP3441780B2 (ja) * | 1994-02-21 | 2003-09-02 | 日本テキサス・インスツルメンツ株式会社 | クロック信号生成回路 |
| US5686864A (en) * | 1995-09-05 | 1997-11-11 | Motorola, Inc. | Method and apparatus for controlling a voltage controlled oscillator tuning range in a frequency synthesizer |
| JPH09172370A (ja) * | 1995-12-19 | 1997-06-30 | Toshiba Corp | Ｐｌｌ回路 |
| US5745011A (en) * | 1996-06-05 | 1998-04-28 | Cypress Semiconductor Corporation | Data recovery phase locked loop |
| EP0829964B1 (en) * | 1996-09-13 | 2005-04-27 | NEC Electronics Corporation | Multiplex synchronous delay circuit |
| JPH10313237A (ja) * | 1997-05-09 | 1998-11-24 | Nec Corp | 遅延回路装置 |
| US6064947A (en) * | 1997-08-27 | 2000-05-16 | Texas Instruments Incorporated | Time base generator internal voltage-controlled oscillator calibration system and method |
| EP0940922B1 (en) * | 1998-03-03 | 2002-12-04 | Motorola Semiconducteurs S.A. | Frequency synthesiser |
| US6208875B1 (en) * | 1998-04-08 | 2001-03-27 | Conexant Systems, Inc. | RF architecture for cellular dual-band telephones |
| JP3250796B2 (ja) * | 1998-05-26 | 2002-01-28 | 松下電器産業株式会社 | 受信機 |
| JP2000286703A (ja) * | 1999-03-30 | 2000-10-13 | Fujitsu Ltd | リセット回路及びｐｌｌ周波数シンセサイザ |
| JP3559743B2 (ja) * | 1999-12-17 | 2004-09-02 | 日本オプネクスト株式会社 | 位相周波数同期回路および光受信回路 |
| US6731712B1 (en) * | 2000-02-04 | 2004-05-04 | Conexant Systems, Inc. | Fully integrated broadband tuner |
-
2000
- 2000-06-30 JP JP2000197922A patent/JP2002016493A/ja active Pending
-
2001
- 2001-06-22 US US09/886,027 patent/US20020001361A1/en not_active Abandoned
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2005341161A (ja) * | 2004-05-26 | 2005-12-08 | Nippon Telegr & Teleph Corp <Ntt> | 光ネットワークシステム、光中継器及び光分岐挿入装置 |
| JP4588363B2 (ja) * | 2004-05-26 | 2010-12-01 | 日本電信電話株式会社 | 光ネットワークシステム、及び光分岐挿入装置 |
| JP2006100676A (ja) * | 2004-09-30 | 2006-04-13 | Mitsubishi Electric Corp | 半導体集積回路 |
| KR100808079B1 (ko) | 2005-09-16 | 2008-03-03 | 후지쯔 가부시끼가이샤 | 클록 신호의 생성 및 분배 장치 |
| JP2010205939A (ja) * | 2009-03-03 | 2010-09-16 | Asahi Kasei Electronics Co Ltd | 可変インダクタ及び電圧制御発振器 |
| JP2010205938A (ja) * | 2009-03-03 | 2010-09-16 | Asahi Kasei Electronics Co Ltd | 可変インダクタ及び電圧制御発振器 |
| JP2011130174A (ja) * | 2009-12-17 | 2011-06-30 | Fujitsu Ltd | 通信装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20020001361A1 (en) | 2002-01-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2002016493A (ja) | 半導体集積回路および光伝送用送信回路 | |
| US8076986B2 (en) | Switching capacitor generation circuit | |
| US7474166B2 (en) | PLL frequency synthesizer circuit and frequency tuning method thereof | |
| US6954091B2 (en) | Programmable phase-locked loop | |
| US7279994B2 (en) | Variable capacitance circuit having on/off switch for variable capacitance function, and voltage controlled oscillator using the variable capacitance circuit | |
| US20030227341A1 (en) | Voltage-controlled oscillator and frequency synthesizer | |
| US20020109553A1 (en) | Voltage controlled oscillator | |
| US5952892A (en) | Low-gain, low-jitter voltage controlled oscillator circuit | |
| US8054139B2 (en) | Voltage-controlled oscillator topology | |
| JP2007104152A (ja) | 電圧制御発振器及び電圧制御発振器ユニット | |
| CN101305440A (zh) | 具有最小化相位噪声用的可调谐滤波器的振荡电路 | |
| KR101209405B1 (ko) | 저위상 노이즈 증폭기 회로 | |
| US7675373B2 (en) | Voltage controlled oscillator circuit and a method for configuring a voltage controlled oscillator circuit | |
| JP2006238309A (ja) | 半導体集積回路 | |
| US5374904A (en) | Phase-locked-loop circuit having adjustable reference clock signal frequency and filter capacitance compensation | |
| JP2007110504A (ja) | 半導体集積回路装置 | |
| JP2006279392A (ja) | 通信用半導体集積回路 | |
| JP2006311561A (ja) | 回路、発振器、リング発振器および複数の発振信号を生成する方法 | |
| JP2008219799A (ja) | Ｐｌｌ周波数シンセサイザ | |
| WO2007047164A2 (en) | Voltage controlled oscillator with a multiple gate transistor and method therefor | |
| US20080238560A1 (en) | Voltage-controlled oscillator and method of operating the same | |
| EP1563599B1 (en) | Oscillator topology for very low phase noise operation | |
| KR100914673B1 (ko) | 발진기의 디지털 조절 | |
| US7002393B2 (en) | Switched capacitor circuit capable of minimizing clock feedthrough effect and having low phase noise and method thereof | |
| US7256657B2 (en) | Voltage controlled oscillator having digitally controlled phase adjustment and method therefor |