JP2010205939A - 可変インダクタ及び電圧制御発振器 - Google Patents
可変インダクタ及び電圧制御発振器 Download PDFInfo
- Publication number
- JP2010205939A JP2010205939A JP2009049950A JP2009049950A JP2010205939A JP 2010205939 A JP2010205939 A JP 2010205939A JP 2009049950 A JP2009049950 A JP 2009049950A JP 2009049950 A JP2009049950 A JP 2009049950A JP 2010205939 A JP2010205939 A JP 2010205939A
- Authority
- JP
- Japan
- Prior art keywords
- line
- terminal
- circumference
- arc
- symmetric
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000003990 capacitor Substances 0.000 claims description 16
- 230000006866 deterioration Effects 0.000 abstract description 15
- 230000010355 oscillation Effects 0.000 description 10
- 238000004804 winding Methods 0.000 description 5
- 239000004020 conductor Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000034 method Methods 0.000 description 4
- 101100328518 Caenorhabditis elegans cnt-1 gene Proteins 0.000 description 3
- 101100328519 Caenorhabditis elegans cnt-2 gene Proteins 0.000 description 3
- 238000004891 communication Methods 0.000 description 3
- 101001116668 Homo sapiens Prefoldin subunit 3 Proteins 0.000 description 2
- 102100024884 Prefoldin subunit 3 Human genes 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
Images
Landscapes
- Coils Or Transformers For Communication (AREA)
- Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
Abstract
【解決手段】可変インダクタ100は、線対称軸Y−Y’を有し、可変インダクタ100が備える複数の円弧が共有する中心点Zが1つ存在する。可変インダクタ100は、点Zを中心点とした第1の円周上の円弧で構成された、Y−Y’に関して線対称な第1のインダクタ部Ind1と、点Zを中心点とした第2の円周上の円弧で構成された、Y−Y’に関して線対称な第2のインダクタ部Ind2とを備える。Ind1は、端子D’から端子D’とY−Y’に関して線対称な端子D’’まで延在する。Ind2は、端子E’から第端子E’とY−Y’に関して線対称な端子E’’まで延在する。第1の円周の半径r1は、第2の円周の半径r2よりも短い。
【選択図】図1
Description
Qc=1/(RSA×w×CSA)=RPA×w×CPA (1)
となり、ここで、wは周波数であり、
CSA=CPA=CA (2)
RPA=1/(RSA×(w×CA)2) (3)
である。
Ql=(w×LSB)/RSB=RPB/(w×LPB) (4)
LSB=LPB=LB (5)
RPB=(w×LB)2/RSB (6)
図1は、本発明の第1の実施形態の可変インダクタを示している。可変インダクタ100は、線対称軸Y−Y’を有し、可変インダクタ100が備える複数の円弧が共有する中心点Zが1つ存在する。可変インダクタ100は、線対称軸Y−Y’上の第1の点Zを中心点とした第1の円周上の円弧で構成された、線対称軸Y−Y’に関して線対称な第1のインダクタ部Ind1と、第1の点Zを中心点とした第2の円周上の円弧で構成された、線対称軸Y−Y’に関して線対称な第2のインダクタ部Ind2とを備える。第1のインダクタ部Ind1は、第1の端子D’から、第1の端子D’と線対称軸Y−Y’に関して線対称な第2の端子D’’まで延在する。第2のインダクタ部Ind2は、第3の端子E’から、第3の端子E’と線対称軸Y−Y’に関して線対称な第4の端子E’’まで延在する。第1の円周の半径r1は、第2の円周の半径r2よりも短い。図1には、第1の点Zを中心点とした第3の円周上の円弧で構成された、線対称軸Y−Y’に関して線対称な第3のインダクタ部Ind3であって、第5の端子F’から、第5の端子F’と線対称軸Y−Y’に関して線対称な第6の端子F’’まで延在する第3のインダクタ部Ind3も示されており、可変インダクタ100は3つのインダクタ部を有するが、インダクタ部の数は2以上であればよい。
Lself=(l/5)×{Ln(2×l/r)-0.75+(r/l)} [nH] (7)
で表される。すなわち、太さ一定の線路の自己インダクタンスは線路長lのみの関数となる。
図2は、第1の実施形態の可変インダクタを備える電圧制御発振器(VCO)を示している。VCO200は、インダクタと容量性素子の並列共振によるものであり、第1の実施形態の可変インダクタ100と、第1の端子D’と第2の端子D’’との間に接続され、第1の制御信号CONTROL_1により動作状態と非動作状態との間の切り替えが制御される第1のブロックB1と、第3の端子E’と第4の端子E’’との間に接続され、第2の制御信号CONTROL_2により動作状態と非動作状態との間の切り替えが制御される第2のブロックB2とを備える。第1のブロックB1と第2のブロックB2は同一の構成とする。第3のブロックB3も示してあり、これも同一の構成とする。第1から第3の円周上の円弧と線対称軸Y−Y’との交点A、B、Cが正電源VDDに接続してある。
図4に、図3に示した負性抵抗発生部の回路例を示す。負性抵抗発生部に対する制御信号とスイッチの開閉状態に関する真理値表を表1に示す。この例では、CONTROL_1がHの時にSA1及びSC1がONするので、NMOSトランジスタMA及びMCのゲートは最も低い電位である基準電位に固定され、MA及びMCは遮断される。この時、SA1B及びSC1BはOFFしている。他方、CONTROL_1がLの時にSA1B及びSC1BがONで、NMOSトランジスタMAのゲートはMCのドレインと短絡し、MCのゲートはMAのドレインと短絡され、MA及びMCは負性抵抗を生成する。このときSA1及びSC1はOFFしている。
図7(a)及び(b)に、図3に示した容量性素子部の回路例を示し、その動作を説明する。図7(a)は、制御信号CONTROL_1としてアナログ信号を用いる場合の回路例で、可変容量性素子の代表としてMOSバラクタを用いて説明する。MOSバラクタVCAのゲートを端子D’、MOSバラクタVCCのゲートを端子D’’とし、VCAのソースとドレインを短絡して制御信号CONTROL_1と接続し、VCCのソースとドレインを短絡して同じく制御信号CONTROL_1と接続する。端子D’及びD’’を可変インダクタ100と並列に接続されることでLCの共振回路となる。このLC共振回路は、CONTROL_1の電圧を変えることでVCA及びVCCの動作状態が変化し、それに伴って端子D’及びD’’から見たキャパシタンスが変化して、その共振周波数を可変することができる。しかしながら、VCA及びVCCのQ値が、並列の可変インダクタ100のQ値より低い周波数領域においては、バラクタのQ値が最大となる動作状態を取るよう制御信号CONTROL_1の電圧を固定し、インダクタを切り替える方がVCOの位相ノイズ最適化の観点からは好ましい。
図8は、第3の実施形態の電圧制御発振器(VCO)を示している。VCO800は、可変インダクタ100及び第1〜第3のブロックB1〜B3に関しては第2の実施形態のVCO200と同様であるが、第1から第3の円周上の円弧と線対称軸Y−Y’との交点A、B、Cに電流が供給されている点で異なる。点A、B、Cは、VCO200では低インピーダンス点であったが、VCO800では、点A、B、Cに正電源VDDではなく電流源MP1を接続することで正電源VDDからの電圧信号除去比(Power Supply Rejection Ratio)を向上させ、高インピーダンス点となっている。
図9は、本発明の第4の実施形態の可変インダクタを示している。可変インダクタ900は、線対称軸Y−Y’を有し、可変インダクタ900が備える複数の円弧が共有する中心点が2つ存在する(ZL及びZR)。可変インダクタ900は、線対称軸Y−Y’に関して線対称な第1のインダクタ部Ind1と、線対称軸Y−Y’に関して線対称な第2のインダクタ部Ind2とを備える。第1のインダクタ部Ind1は、線対称軸Y−Y’上の第1の点ZLを中心点とした第1の円周上の円弧と、第1の円周と線対称軸Y−Y’に関して線対称な第2の円周上の円弧と、第1の円周上の円弧と第2の円周上の円弧とを結合する、線対称軸Y−Y’に直交する第1の結線部B’B’’と、第1の円周上の円弧の第1の端子TAPD’に接続された第1の線路TAPD’D’と、第1の端子TAPD’と線対称軸Y−Y’に関して線対称な第2の端子TAPD’’に接続された第2の線路TAPD’’D’’とを備える。第2のインダクタ部Ind2は、線対称軸Y−Y’上の第1の点ZLを中心点とした第3の円周上の円弧と、第3の円周と線対称軸Y−Y’に関して線対称な第4の円周上の円弧と、第3の円周上の円弧と第4の円周上の円弧とを結合する、線対称軸Y−Y’に直交する第2の結線部と、第3の円周上の円弧の第3の端子TAPE’に接続された第3の線路TAPE’E’と、第3の端子TAPE’と線対称軸Y−Y’に関して線対称な第4の端子TAPE’’に接続された第4の線路TAPE’’E’’とを備える。第1の円周の半径r1は、第3の円周の半径r3よりも短い。第2の結線部は、第1の結線部B’B’’の一部である。図9には、第2のインダクタ部Ind2の外側にさらに第3のインダクタ部Ind3も示されており、可変インダクタ900は3つのインダクタ部を有するが、インダクタ部の数は2以上であればよい。
図10は、第4の実施形態の可変インダクタを備える電圧制御発振器(VCO)を示している。VCO1000は、インダクタと容量性素子の並列共振によるものであり、第4の実施形態の可変インダクタ900と、第1の線路TAPD’D’と第2の線路TAPD’’D’’との間に接続され、第1の制御信号CONTROL_1により動作状態と非動作状態との間の切り替えが制御される第1のブロックB1と、第3の線路TAPE’E’と第4の線路TAPE’’E’’との間に接続され、第2の制御信号CONTROL_2により動作状態と非動作状態との間の切り替えが制御される第2のブロックB2とを備える。第1のブロックB1と第2のブロックB2は同一の構成とする。第3のブロックB3も示してあり、これも同一の構成とする。第1の結線部B’B’’と線対称軸Y−Y’との交点Bが正電源VDDに接続してある。各ブロックの詳細は、第2の実施形態で説明したのと同一である。制御信号により動作させるブロックを切り替えることで、使用されるインダクタ部が選択されて共振周波数が変わる。第1の実施形態で上述したのと同様に、ブロックB1〜B3を接続しても可変インダクタ900に直列に抵抗成分が挿入されることがない。したがって、Q値の劣化を抑制した可変インダクタとして機能させることができる。
図11は、第6の実施形態の電圧制御発振器(VCO)を示している。VCO1100は、可変インダクタ900及び第1〜第3のブロックB1〜B3に関しては第5の実施形態のVCO1000と同様であるが、点Bに電流が供給されている点で異なる。点Bは、VCO1000では低インピーダンス点であったが、VCO1100では、点Bに正電源VDDではなく電流源MP1を接続することで正電源VDDからの電圧信号除去比(Power Supply Rejection Ratio)を向上させ、高インピーダンス点となっている。電流源MP1の構造は、第3の実施形態で説明したものと同一であり、ここでは説明しない。
図12は、第7の実施形態の可変インダクタで使用するソレノイドを説明するための図である。ソレノイドとは、図12に示すような、一本の導体から構成されるインダクタで、巻き始めの点Wと巻き終りの点WWを有し、その間を中心を同じくする半径rの平面インダクタをn回巻きした縦積み構造である。半径rの平面インダクタの自己インダクタンスがLのとき、半径rの平面インダクタをn回巻いたソレノイドの自己インダクタンスがn2×Lとなるような特徴を有するインダクタの一種と定義する。ただし、基準となる1回巻き部分の形は特に円形でなくても良いが、平面図上は同一な(identical)インダクタで構成されなければならない。
図14は、第7の実施形態の可変インダクタを備える電圧制御発振器(VCO)を示している。VCO1400は、インダクタと容量性素子の並列共振によるものであり、第12の実施形態の可変インダクタ1300と、D’D’’間に接続され、第1の制御信号CONTROL_1により動作状態と非動作状態との間の切り替えが制御される第1のブロックB1と、E’E’’間に接続され、第2の制御信号CONTROL_2により動作状態と非動作状態との間の切り替えが制御される第2のブロックB2とを備える。第1のブロックB1と第2のブロックB2は同一の構成とする。共有部上の点Bが正電源VDDに接続してある。各ブロックの詳細は、第2の実施形態で説明したのと同一である。制御信号により動作させるブロックを切り替えることで、使用されるインダクタ部が選択されて共振周波数が変わる。第1の実施形態で上述したのと同様に、ブロックB1及びB2を接続しても可変インダクタ1800に直列に抵抗成分が挿入されることがない。したがって、Q値の劣化を抑制した可変インダクタとして機能させることができる。
図15は、本発明の第9の実施形態の可変インダクタを示している。第9の実施形態の可変インダクタ100と類似するが、本実施形態の可変インダクタ1500は、各インダクタ部が複数回巻きのインダクタである点で相違する。可変インダクタ1500は、線対称軸Y−Y’を有し、可変インダクタ1500が備える複数の円弧が共有する中心点Zが1つ存在する。可変インダクタ1500は、線対称軸Y−Y’に関して線対称な第1のインダクタ部Ind1と、線対称軸Y−Y’に関して線対称な第2のインダクタ部Ind2とを備える。第1のインダクタ部Ind1は、線対称軸Y−Y’上の第1の点Zを中心点とした、線対称軸Y−Y’に関して線対称な第1の円周上の第1の円弧と、第1の点Zを中心点とした、第1の円周よりも半径の大きい第2の円周上の第2の円弧であって線対称軸Y−Y’と交わらない第2の円弧と、第1の円弧と線対称軸Y−Y’に関して線対称な第3の円弧と、第1の円弧と前記第3の円弧とを結合する、線対称軸Y−Y’と交わる第1の結線部と、第1の円弧と前記第2の円弧とを結合する、線対称軸Y−Y’と交わる第2の結線部と、第2の円弧の第1の端子TAPD’に接続された、第1の線路TAPD’D’と、第1の端子TAPD’と線対称軸Y−Y’に関して線対称な第3の円弧の第2の端子TAPD’’に接続された、第1の線路と線対称軸Y−Y’に関して線対称な第2の線路TAPD’’D’’とを備える。第2のインダクタ部Ind2は、第1の点Zを中心点とした、線対称軸Y−Y’に関して線対称な第3の円周上の第4の円弧と、第1の点Zを中心点とした、第3の円周よりも半径の大きい第4の円周上の第5の円弧であって線対称軸Y−Y’と交わらない第5の円弧と、第5の円弧と線対称軸Y−Y’に関して線対称な第6の円弧と、第4の円弧と第6の円弧とを結合する、線対称軸Y−Y’と交わる第3の結線部と、第4の円弧と第6の円弧とを結合する、線対称軸Y−Y’と交わる第4の結線部と、第5の円弧の第3の端子TAPE’に接続された、第3の線路TAPE’E’と、第3の端子TAPE’と線対称軸Y−Y’に関して線対称な第6の円弧の第4の端子TAPE’’に接続された、第3の線路TAPE’E’と線対称軸Y−Y’に関して線対称な第4の線路TAPE’’E’’とを備える。第2の円周の半径r2は、第3の円周の半径r3よりも短い。
図16は、第9の実施形態の可変インダクタを備える電圧制御発振器(VCO)を示している。VCO1600は、インダクタと容量性素子の並列共振によるものであり、第9の実施形態の可変インダクタ1500と、第1の線路TAPD’D’と第2の線路TAPD’’D’’との間に接続され、第1の制御信号CONTROL_1により動作状態と非動作状態との間の切り替えが制御される第1のブロックB1と、第3の線路TAPE’E’と第4の線路TAPE’’E’’との間に接続され、第2の制御信号CONTROL_2により動作状態と非動作状態との間の切り替えが制御される第2のブロックB2とを備える。第1のブロックB1と第2のブロックB2は同一の構成とする。第1の円弧および第4の円弧と線対称軸Y−Y’との交点が正電源VDDに接続してある。各ブロックの詳細は、第2の実施形態で説明したのと同一である。制御信号により動作させるブロックを切り替えることで、使用されるインダクタ部が選択されて共振周波数が変わる。第1の実施形態で上述したのと同様に、ブロックB1及びB2を接続しても可変インダクタ1500に直列に抵抗成分が挿入されることがない。したがって、Q値の劣化を抑制した可変インダクタとして機能させることができる。
図17は、本発明の第11の実施形態の可変インダクタを示している。第9の実施形態の可変インダクタ1500と類似するが、本実施形態の可変インダクタ1600は、各インダクタ部が2回巻きではなく3回巻きのインダクタである点で相違する。同様に拡張していけばN回巻きの場合にも適用可能である。ただし、必要条件として、各々のインダクタ部の中心は同一で、各々のインダクタ部は円対称に配置されていることが必須となる。
図18は、第11の実施形態の可変インダクタを備える電圧制御発振器(VCO)を示している。VCO1800は、インダクタと容量性素子の並列共振によるものであり、第9の実施形態の可変インダクタ1700と、第1の線路TAPD’D’と第2の線路TAPD’’D’’との間に接続され、第1の制御信号CONTROL_1により動作状態と非動作状態との間の切り替えが制御される第1のブロックB1と、第3の線路TAPE’E’と第4の線路TAPE’’E’’との間に接続され、第2の制御信号CONTROL_2により動作状態と非動作状態との間の切り替えが制御される第2のブロックB2とを備える。第1のブロックB1と第2のブロックB2は同一の構成とする。点D1及びE1が正電源VDDに接続してある。各ブロックの詳細は、第2の実施形態で説明したのと同一である。制御信号により動作させるブロックを切り替えることで、使用されるインダクタ部が選択されて共振周波数が変わる。第1の実施形態で上述したのと同様に、ブロックB1及びB2を接続しても可変インダクタ1700に直列に抵抗成分が挿入されることがない。したがって、Q値の劣化を抑制した可変インダクタとして機能させることができる。
図19に示す可変インダクタ1900は、図1に示した第1の実施形態の可変インダクタ100において、第2のインダクタ部Ind2を静電シールドShield2に置換したものである。第1のインダクタ部Ind1と第3のインダクタ部Ind3とが静電シールドShield2でシールドされることで、独立して安定した動作が可能になる。
図20は、第14の実施形態の可変インダクタを備える電圧制御発振器(VCO)を示している。VCO2000は、インダクタと容量性素子の並列共振によるものであり、第12の実施形態の可変インダクタ1900と、第1の端子D’と第2の端子D’’との間に接続され、第1の制御信号CONTROL_1により動作状態と非動作状態との間の切り替えが制御される第1のブロックB1と、第5の端子F’と第6の端子F’’との間に接続され、第3の制御信号CONTROL_3により動作状態と非動作状態との間の切り替えが制御される第3のブロックB3とを備える。第1のブロックB1と第3のブロックB3は同一の構成とする。点A、B、Cが正電源VDDに接続してある。各ブロックの詳細は、第2の実施形態で説明したのと同一である。第1の実施形態で上述したのと同様に、ブロックB1及びB3を接続しても可変インダクタ1900に直列に抵抗成分が挿入されることがない。したがって、Q値の劣化を抑制した可変インダクタとして機能させることができる。
B1、B2、B3 ブロック(「容量性素子部」および「負性抵抗発生部」に対応)
Ind1、Ind2、Ind3 インダクタ部
Y−Y’ 線線対称軸
CONTROL_1、CONTROL_2、CONTROL_3 制御信号
VDD 正電源
Claims (23)
- 線対称軸を有する可変インダクタであって、
前記可変インダクタが備える複数の円弧が共有する中心点が少なくとも1つ存在することを特徴とする可変インダクタ。 - 前記線対称軸上の第1の点(Z)を中心点とした第1の円周上の円弧で構成された、前記線対称軸に関して線対称な第1のインダクタ部と、
前記第1の点(Z)を中心点とした第2の円周上の円弧で構成された、前記線対称軸に関して線対称な第2のインダクタ部と
を備え、
前記第1のインダクタ部は、第1の端子から、前記第1の端子と前記線対称軸に関して線対称な第2の端子まで延在し、
前記第2のインダクタ部は、第3の端子から、前記第3の端子と前記線対称軸に関して線対称な第4の端子まで延在し、
前記第1の円周の半径は、前記第2の円周の半径よりも短いことを特徴とする請求項1に記載の可変インダクタ。 - 前記第1の点(Z)を中心点とした第4の円周で構成された静電シールドをさらに備え、
前記静電シールドの半径は、前記第1の円周の半径より長く、前記第2の円周の半径より短いことを特徴とする請求項2に記載の可変インダクタ。 - インダクタと容量性素子の並列共振による電圧制御発振器において、
請求項2又は3に記載の可変インダクタと、
前記第1の端子と前記第2の端子との間に接続され、第1の制御信号により動作状態と非動作状態との間の切り替えが制御される第1の容量性素子部および第1の負性抵抗発生部と、
前記第3の端子と前記第4の端子との間に接続され、第2の制御信号により動作状態と非動作状態との間の切り替えが制御される第2の容量性素子部および第2の負性抵抗発生部と
を備え、
前記第1の容量性素子部は前記第2の容量性素子部と同一であり、
前記第1の負性抵抗発生部は前記第2の負性抵抗発生部と同一であることを特徴とする電圧制御発振器。 - 前記第1の円周上の円弧および前記第2の円周上の円弧と前記線対称軸との交点にそれぞれ正電源電圧が供給されていることを特徴とする請求項4に記載の電圧制御発振器。
- 前記第1の円周上の円弧および前記第2の円周上の円弧と前記線対称軸との交点にそれぞれ電流が供給されていることを特徴とする請求項4に記載の電圧制御発振器。
- 前記第1の点(Z)を中心点とした第3の円周上の円弧で構成された、前記線対称軸に関して線対称な第3のインダクタ部であって、第5の端子から、前記第5の端子と前記線対称軸に関して線対称な第6の端子まで延在する第3のインダクタ部と、
前記第5の端子と前記第6の端子との間に接続され、第3の制御信号により動作状態と非動作状態との間の切り替えが制御される第3の容量性素子部および第3の負性抵抗発生部と
を備え、
前記第2の円周の半径は、前記第3の円周の半径よりも短く、
前記第3の容量性素子部は前記第1および第2の容量性素子部と同一であり、
前記第3の負性抵抗発生部は前記第1および第2の負性抵抗発生部と同一であることを特徴とする請求項4に記載の電圧制御発振器。 - 前記線対称軸に関して線対称な第1のインダクタ部と、
前記線対称軸に関して線対称な第2のインダクタ部と
を備え、
前記第1のインダクタ部は、
前記線対称軸上の第1の点(ZL)を中心点とした第1の円周上の円弧と、
前記第1の円周と前記線対称軸に関して線対称な第2の円周上の円弧と、
前記第1の円周上の円弧と前記第2の円周上の円弧とを結合する、前記線対称軸に直交する第1の結線部と、
前記第1の円周上の円弧の第1の端子に接続された第1の線路と、
前記第1の端子と前記線対称軸に関して線対称な第2の端子に接続された第2の線路と
を備え、
前記第2のインダクタ部は、
前記線対称軸上の第1の点(ZL)を中心点とした第3の円周上の円弧と、
前記第3の円周と前記線対称軸に関して線対称な第4の円周上の円弧と、
前記第3の円周上の円弧と前記第4の円周上の円弧とを結合する、前記線対称軸に直交する第2の結線部と、
前記第3の円周上の円弧の第3の端子に接続された第3の線路と、
前記第3の端子と前記線対称軸に関して線対称な第4の端子に接続された第4の線路と
を備え、
前記第1の円周の半径は、前記第3の円周の半径よりも短く、
前記第2の結線部は、前記第1の結線部の一部であることを特徴とする請求項1に記載の可変インダクタ。 - インダクタと容量性素子の並列共振による電圧制御発振器において、
請求項8に記載の可変インダクタと、
前記第1の線路と前記第2の線路との間に接続され、第1の制御信号により動作状態と非動作状態との間の切り替えが制御される第1の容量性素子部および第1の負性抵抗発生部と、
前記第3の線路と前記第4の線路との間に接続され、第2の制御信号により動作状態と非動作状態との間の切り替えが制御される第2の容量性素子部および第2の負性抵抗発生部と
を備え、
前記第1の容量性素子部は前記第2の容量性素子部と同一であり、
前記第1の負性抵抗発生部は前記第2の負性抵抗発生部と同一であることを特徴とする電圧制御発振器。 - 前記第1の結線部と前記線対称軸との交点(B)に正電源電圧が供給されていることを特徴とする請求項9に記載の電圧制御発振器。
- 前記第1の結線部と前記線対称軸との交点(B)に電流が供給されていることを特徴とする請求項9に記載の電圧制御発振器。
- 前記線対称軸上の第1の点(ZL)を中心点とした第5の円周上の円弧と、
前記第5の円周と前記線対称軸に関して線対称な第6の円周上の円弧と、
前記第5の円周上の円弧と前記第6の円周上の円弧とを結合する、前記線対称軸に直交する第3の結線部と、
前記第5の円周上の円弧の第5の端子に接続された第5の線路と、
前記第5の端子と前記線対称軸に関して線対称な第6の端子に接続された第6の線路と
を備える第3のインダクタ部と、
前記第5の線路と前記第6の線路との間に接続され、第3の制御信号により動作状態と非動作状態との間の切り替えが制御される第3の容量性素子部および第3の負性抵抗発生部と
をさらに備え、
前記第3の円周の半径は、前記第5の円周の半径よりも短く、
前記第3の結線部は、前記第1の結線部の一部であり、
前記第3の容量性素子部は前記第1および第2の容量性素子部と同一であり、
前記第3の負性抵抗発生部は前記第1および第2の負性抵抗発生部と同一であることを特徴とする請求項9に記載の電圧制御発振器。 - 前記線対称軸に関して線対称な第1のインダクタ部と、
前記線対称軸に関して線対称な第2のインダクタ部と
を備え、
前記第1のインダクタ部は、
前記線対称軸上の第1の点(Z)を中心点とした、前記線対称軸に関して線対称な第1の円周上の第1の円弧と、
前記第1の点(Z)を中心点とした、前記第1の円周よりも半径の大きい第2の円周上の第2の円弧であって前記線対称軸と交わらない第2の円弧と、
前記第1の円弧と前記線対称軸に関して線対称な第3の円弧と、
前記第1の円弧と前記第3の円弧とを結合する、前記線対称軸と交わる第1の結線部と、
前記第1の円弧と前記第2の円弧とを結合する、前記線対称軸と交わる第2の結線部と、
前記第2の円弧の第1の端子に接続された、第1の線路と、
前記第1の端子と前記線対称軸に関して線対称な前記第3の円弧の第2の端子に接続された、第1の線路と前記線対称軸に関して線対称な第2の線路と
を備え、
前記第2のインダクタ部は、
前記第1の点(Z)を中心点とした、前記線対称軸に関して線対称な第3の円周上の第4の円弧と、
前記第1の点(Z)を中心点とした、前記第3の円周よりも半径の大きい第4の円周上の第5の円弧であって前記線対称軸と交わらない第5の円弧と、
前記第5の円弧と前記線対称軸に関して線対称な第6の円弧と、
前記第4の円弧と前記第6の円弧とを結合する、前記線対称軸と交わる第3の結線部と、
前記第4の円弧と前記第6の円弧とを結合する、前記線対称軸と交わる第4の結線部と、
前記第5の円弧の第3の端子に接続された、第3の線路と、
前記第3の端子と前記線対称軸に関して線対称な前記第6の円弧の第4の端子に接続された、第3の線路と前記線対称軸に関して線対称な第4の線路と
を備え、
前記第2の円周の半径は、前記第3の円周の半径よりも短いことを特徴とする請求項1に記載の可変インダクタ。 - インダクタと容量性素子の並列共振による電圧制御発振器において、
請求項13に記載の可変インダクタと、
前記第1の線路と前記第2の線路との間に接続され、第1の制御信号により動作状態と非動作状態との間の切り替えが制御される第1の容量性素子部および第1の負性抵抗発生部と、
前記第3の線路と前記第4の線路との間に接続され、第2の制御信号により動作状態と非動作状態との間の切り替えが制御される第2の容量性素子部および第2の負性抵抗発生部と
を備え、
前記第1の容量性素子部は前記第2の容量性素子部と同一であり、
前記第1の負性抵抗発生部は前記第2の負性抵抗発生部と同一であることを特徴とする電圧制御発振器。 - 前記第1および第2の負性抵抗発生部はそれぞれ、前記線対称軸に関して線対称の位置にある第1および第2の負性抵抗素子を備え、
前記第1および第2の容量性素子部はそれぞれ、前記線対称軸に関して線対称の位置にある第1および第2の容量性素子を備えることを特徴とする請求項14に記載の電圧制御発振器。 - 前記第1および第5の円弧と前記線対称軸との交点にそれぞれ正電源電圧が供給されていることを特徴とする請求項14に記載の電圧制御発振器。
- 前記第1および第5の円弧と前記線対称軸との交点にそれぞれ電流が供給されていることを特徴とする請求項14に記載の電圧制御発振器。
- 前記第1および第2の負性抵抗発生部はそれぞれ、前記線対称軸に関して線対称の位置にある第1および第2の負性抵抗素子を備え、
前記第1および第2の容量性素子部はそれぞれ、前記線対称軸に関して線対称の位置にある第1および第2の容量性素子を備えることを特徴とする請求項4、9及び14のいずれかに記載の電圧制御発振器。 - 前記第1および第2の負性抵抗発生部はそれぞれ、
制御信号が入力される入力端子と、
第1の出力端子および第2の出力端子と、
ドレインが前記第1の出力端子に接続され、ソースが接地され、ゲートが前記第2の出力端子に接続され、入力された前記制御信号によりオンオフ制御される第1のトランジスタと、
ドレインが前記第2の出力端子に接続され、ソースが接地され、ゲートが前記第1の出力端子に接続され、前記入力端子からの前記制御信号によりオンオフ制御される第2のトランジスタと
を備え、
前記第1および第2のトランジスタは、前記線対称軸に関して線対称の位置に配置されていることを特徴とする請求項4、9及び14のいずれかに記載の電圧制御発振器。 - 前記第1および第2の負性抵抗発生部はそれぞれ、
制御信号が入力される入力端子と、
第1および第2の出力端子と、
ドレインが前記第1の出力端子に接続され、ゲートが前記第2の出力端子に接続される第1のトランジスタと、
ドレインが前記第2の出力端子に接続され、ソースが前記第1のトランジスタのソースに接続され、ゲートが前記第1の出力端子に接続される第2のトランジスタと、
前記第1および第2のトランジスタの前記ソースと接地との間に接続され、前記入力端子からの前記制御信号によりオンオフ制御されるスイッチと
を備え、
前記第1および第2のトランジスタは、前記線対称軸に関して線対称の位置に配置されていることを特徴とする請求項4、9及び14のいずれかに記載の電圧制御発振器。 - 前記第1および第2の負性抵抗発生部はそれぞれ、
制御信号が入力される入力端子と、
第1および第2の出力端子と、
ドレインが前記第1の出力端子に接続され、ゲートが前記第2の出力端子に接続される第1のトランジスタと、
ドレインが前記第2の出力端子に接続され、ソースが前記第1のトランジスタのソースに接続され、ゲートが前記第1の出力端子に接続される第2のトランジスタと、
ドレインが前記第1および第2のトランジスタのソースに接続されてAC_COM端子を形成し、ソースが接地され、ゲートに前記入力端子からの前記制御信号により制御される制御電圧が印加された第3のトランジスタと
を備え、
前記第1および第2のトランジスタは、前記線対称軸に関して線対称の位置に配置されていることを特徴とする請求項4、9及び14のいずれかに記載の電圧制御発振器。 - 前記第1および第2の容量性素子部はそれぞれ、
制御信号が入力される入力端子と、
第1および第2の出力端子と、
一方の端子が前記第1の出力端子に接続され、他方の端子に前記入力端子が接続される第1のMOSバラクタと、
一方の端子が前記第2の出力端子に接続され、他方の端子に前記第1のバラクタの他方の端子及び前記入力端子が接続される第2のMOSバラクタと
を備え、
前記第1および第2のバラクタは、前記線対称軸に関して線対称の位置に配置されていることを特徴とする請求項4、9及び14のいずれかに記載の電圧制御発振器。 - 前記第1および第2の容量性素子部はそれぞれ、
制御信号が入力される入力端子と、
第1および第2の出力端子と、
前記入力端子からの前記制御信号にオンオフ制御されるスイッチとキャパシタとからなり、一方の端子が前記第1の出力端子に接続される1つ以上の第1の容量部と、
前記入力端子からの前記制御信号にオンオフ制御されるスイッチとキャパシタとからなり、一方の端子が前記第2の出力端子に接続され、他方の端子が前記第1の容量部の他方の端子に接続される1つ以上の第2の容量部と
を備え、
前記第1および第2の容量部は、前記線対称軸に関して線対称の位置に配置されていることを特徴とする請求項4、9及び14のいずれかに記載の電圧制御発振器。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009049950A JP5114794B2 (ja) | 2009-03-03 | 2009-03-03 | 可変インダクタ及び電圧制御発振器 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2009049950A JP5114794B2 (ja) | 2009-03-03 | 2009-03-03 | 可変インダクタ及び電圧制御発振器 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2010205939A true JP2010205939A (ja) | 2010-09-16 |
JP5114794B2 JP5114794B2 (ja) | 2013-01-09 |
Family
ID=42967149
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2009049950A Expired - Fee Related JP5114794B2 (ja) | 2009-03-03 | 2009-03-03 | 可変インダクタ及び電圧制御発振器 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5114794B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013111433A1 (de) * | 2013-08-30 | 2015-03-05 | Technische Universität Dresden | Planare symmetrische Spule für integrierte HF-Schaltungen |
Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63116412A (ja) * | 1986-11-05 | 1988-05-20 | Fujikura Ltd | プリントコイルとそのインダクタンス調整方法 |
JPH02299308A (ja) * | 1989-05-12 | 1990-12-11 | Takeshi Ikeda | Lcノイズフィルタ |
JP2002016493A (ja) * | 2000-06-30 | 2002-01-18 | Hitachi Ltd | 半導体集積回路および光伝送用送信回路 |
JP2002280222A (ja) * | 2001-03-19 | 2002-09-27 | Internatl Business Mach Corp <Ibm> | 集積化可変インダクタ,インダクタ/バラクタ同調回路 |
JP2003229718A (ja) * | 2002-02-01 | 2003-08-15 | Nec Electronics Corp | 電圧制御発振器 |
JP2003229485A (ja) * | 2002-02-01 | 2003-08-15 | Nec Electronics Corp | 半導体集積回路 |
JP2003347844A (ja) * | 2002-05-29 | 2003-12-05 | Fujitsu Ltd | 電圧制御発振器、pll回路及び半導体装置 |
JP2005303839A (ja) * | 2004-04-14 | 2005-10-27 | Matsushita Electric Ind Co Ltd | 電圧制御発振装置 |
JP2007005498A (ja) * | 2005-06-22 | 2007-01-11 | Ricoh Co Ltd | 可変インダクタおよびその製造方法 |
WO2007006867A1 (en) * | 2005-07-11 | 2007-01-18 | Nokia Corporation | Inductor device for multiband radio frequency operation |
JP2008148210A (ja) * | 2006-12-13 | 2008-06-26 | Sharp Corp | 電圧制御発振器、pll回路 |
-
2009
- 2009-03-03 JP JP2009049950A patent/JP5114794B2/ja not_active Expired - Fee Related
Patent Citations (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS63116412A (ja) * | 1986-11-05 | 1988-05-20 | Fujikura Ltd | プリントコイルとそのインダクタンス調整方法 |
JPH02299308A (ja) * | 1989-05-12 | 1990-12-11 | Takeshi Ikeda | Lcノイズフィルタ |
JP2002016493A (ja) * | 2000-06-30 | 2002-01-18 | Hitachi Ltd | 半導体集積回路および光伝送用送信回路 |
JP2002280222A (ja) * | 2001-03-19 | 2002-09-27 | Internatl Business Mach Corp <Ibm> | 集積化可変インダクタ,インダクタ/バラクタ同調回路 |
JP2003229718A (ja) * | 2002-02-01 | 2003-08-15 | Nec Electronics Corp | 電圧制御発振器 |
JP2003229485A (ja) * | 2002-02-01 | 2003-08-15 | Nec Electronics Corp | 半導体集積回路 |
JP2003347844A (ja) * | 2002-05-29 | 2003-12-05 | Fujitsu Ltd | 電圧制御発振器、pll回路及び半導体装置 |
JP2005303839A (ja) * | 2004-04-14 | 2005-10-27 | Matsushita Electric Ind Co Ltd | 電圧制御発振装置 |
JP2007005498A (ja) * | 2005-06-22 | 2007-01-11 | Ricoh Co Ltd | 可変インダクタおよびその製造方法 |
WO2007006867A1 (en) * | 2005-07-11 | 2007-01-18 | Nokia Corporation | Inductor device for multiband radio frequency operation |
JP2008148210A (ja) * | 2006-12-13 | 2008-06-26 | Sharp Corp | 電圧制御発振器、pll回路 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
DE102013111433A1 (de) * | 2013-08-30 | 2015-03-05 | Technische Universität Dresden | Planare symmetrische Spule für integrierte HF-Schaltungen |
Also Published As
Publication number | Publication date |
---|---|
JP5114794B2 (ja) | 2013-01-09 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10121845B2 (en) | Inductor layout, and a voltage-controlled oscillator (VCO) system | |
JP5302323B2 (ja) | デュアルバンド結合vco | |
US8058938B2 (en) | Voltage controlled oscillator | |
US9356556B1 (en) | Circuits for and methods of implementing a dual-mode oscillator | |
US20040251978A1 (en) | Voltage controlled oscillator | |
US6940355B2 (en) | Circular geometry oscillators | |
JP2010272815A (ja) | 可変インダクタ | |
JP2011101322A (ja) | 発振回路及び半導体装置 | |
US9667193B2 (en) | Low power wide tuning range oscillator | |
CN107017842B (zh) | 信号产生器和谐振电路 | |
US8098109B2 (en) | Differential varactor circuit for a voltage controlled oscillator | |
US7411468B2 (en) | Low voltage low-phase-noise oscillator | |
US11502645B1 (en) | Transformer voltage controlled oscillator | |
CN101212200B (zh) | 振荡器 | |
CN112970181B (zh) | 一种包含谐振电路的集成电路 | |
JP5114794B2 (ja) | 可変インダクタ及び電圧制御発振器 | |
CN110350870B (zh) | 一种Class-F2压控振荡器 | |
JP5114793B2 (ja) | 可変インダクタ及び電圧制御発振器 | |
JP2012253561A (ja) | 電圧制御発振器 | |
CN116781014A (zh) | 压控振荡器 | |
JP5126614B2 (ja) | 可変インダクタ及び電圧制御発振器 | |
KR101503505B1 (ko) | 트랜스포머 커플링 및 공진 모드 스위칭을 이용한 광대역 전압 제어 발진기 | |
Maheshwari et al. | Design & optimization of switched capacitor array based differential CMOS LC VCO for wide band application | |
JP5789003B2 (ja) | 発振回路及び半導体装置 | |
Jeon | A differential Colpitts-VCO circuit suitable for sub-1V low phase noise operation |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20101013 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20111125 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120203 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20120329 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20120921 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20120926 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 Ref document number: 5114794 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20151026 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
LAPS | Cancellation because of no payment of annual fees |