JP2010205939A - 可変インダクタ及び電圧制御発振器 - Google Patents

可変インダクタ及び電圧制御発振器 Download PDF

Info

Publication number
JP2010205939A
JP2010205939A JP2009049950A JP2009049950A JP2010205939A JP 2010205939 A JP2010205939 A JP 2010205939A JP 2009049950 A JP2009049950 A JP 2009049950A JP 2009049950 A JP2009049950 A JP 2009049950A JP 2010205939 A JP2010205939 A JP 2010205939A
Authority
JP
Japan
Prior art keywords
line
terminal
circumference
arc
symmetric
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2009049950A
Other languages
English (en)
Other versions
JP5114794B2 (ja
Inventor
Kiyoshi Miyashita
清 宮下
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Asahi Kasei Electronics Co Ltd
Original Assignee
Asahi Kasei Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Asahi Kasei Electronics Co Ltd filed Critical Asahi Kasei Electronics Co Ltd
Priority to JP2009049950A priority Critical patent/JP5114794B2/ja
Publication of JP2010205939A publication Critical patent/JP2010205939A/ja
Application granted granted Critical
Publication of JP5114794B2 publication Critical patent/JP5114794B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】ＬＣの並列共振による電圧制御発振器を構成するための可変インダクタであって、小型かつＱ値の劣化を抑制した、複数周波数発振可能な可変インダクタを提供すること。
【解決手段】可変インダクタ１００は、線対称軸Ｙ−Ｙ’を有し、可変インダクタ１００が備える複数の円弧が共有する中心点Ｚが１つ存在する。可変インダクタ１００は、点Ｚを中心点とした第１の円周上の円弧で構成された、Ｙ−Ｙ’に関して線対称な第１のインダクタ部Ｉｎｄ１と、点Ｚを中心点とした第２の円周上の円弧で構成された、Ｙ−Ｙ’に関して線対称な第２のインダクタ部Ｉｎｄ２とを備える。Ｉｎｄ１は、端子Ｄ’から端子Ｄ’とＹ−Ｙ’に関して線対称な端子Ｄ’’まで延在する。Ｉｎｄ２は、端子Ｅ’から第端子Ｅ’とＹ−Ｙ’に関して線対称な端子Ｅ’’まで延在する。第１の円周の半径ｒ１は、第２の円周の半径ｒ２よりも短い。
【選択図】図１

Description

本発明は、可変インダクタ及び電圧制御発振器に関する。
近年の通信トラフィックの増加に伴い通信機器の動作周波数は増加し、それに伴って通信機器で用いられる電圧制御発振器の動作周波数も高くなる一方である。
この様な状況の中、電圧制御発振器の構成要素であり、その物理的大きさ及び素子値可変の容易さから、ほとんどの電圧制御発振器において周波数可変素子として用いられている容量性素子の等価回路を図２１（ａ）及び（ｂ）に示す。この図から容量性素子の良さを表すＱ値Ｑｃを求めると、
Ｑｃ=１／（ＲＳＡ×ｗ×ＣＳＡ）＝ＲＰＡ×ｗ×ＣＰＡ （１）
となり、ここで、ｗは周波数であり、
ＣＳＡ＝ＣＰＡ＝ＣＡ （２）
ＲＰＡ＝１／（ＲＳＡ×（ｗ×ＣＡ）２） （３）
である。
さらに、もう一つの構成要素のインダクタに関しても、その等価回路図２２（ａ）及び（ｂ）を基に、インダクタの良さの指数Ｑｌを求めると以下の式（４）〜（６）を得る。
Ｑｌ＝(ｗ×ＬＳＢ)／ＲＳＢ＝ＲＰＢ／（ｗ×ＬＰＢ） （４）
ＬＳＢ＝ＬＰＢ＝ＬＢ (５)
ＲＰＢ＝（ｗ×ＬＢ）２／ＲＳＢ （６）
これらの式（１）〜（６）より、Ｑｃは周波数に比例して低くなり、Ｑｌは周波数に比例して大きくなることが分かった。このことを図示したのが図２３である。従ってＬＣ（インダクタと容量性素子）の並列共振による電圧制御発振器を想定した場合、ある周波数より高い領域では容量性素子（キャパシタ）のＱ値ＱｃがＬＣ共振器のＱ値の支配的要因となることが分かった。なお、５〜１０ＧＨｚでＱｃ＝Ｑｌの点が存在すると言われているが（非特許文献１参照）、これはインダクタンスの値・構成法、キャパシタの種類、形状等によって変化する多次元の関数であり製造条件に依存する。
特開２００７−２６６７００号公報
J. Victory, et. al., "PSP-Based Scalable MOS Varactor Model," IEEE 2007 Custom Integrated Circuit Conference (CICC 2007) Cjang-Tsung Fu, et. al., "A 2.4-5.4-GHz Wide Turning-Range CMOS Reconfigurable Low-Noise Amplifier," IEEE MTT, VOL. 56, NO. 12, pp. 2754-2763, December 2008 J. Craninckx and M. Steyaert, "Wireless CMOS Frequency Synthesizer Design," pp. 90, Kluwer Academic Publishers, 1998
周波数可変素子として、容量性素子ではなくインダクタを用いることは、特にＩＣ分野では従来ほとんど行われてこなかった。その理由としては、容量性素子は実装面積が小さいため一定面積の制約条件の中で共振周波数範囲をインダクタよりも広く取ることができる等が挙げられるが、非特許文献２に可変インダクタの一例が開示されている。非特許文献２に記載の可変インダクタは、インダクタにタップを設けて、そのタップと直列に切り替えスイッチを挿入したものであり、共振周波数の調整を容易にするインダクタンスの単調性が保証されているものの、直列に挿入された切り替えスイッチの抵抗成分がインダクタのＱ値を劣化させるので電圧制御発振器の用途には適していない。さらに、この方式では、電圧制御発振器に応用した場合に複数周波同時発振ができず、また、フィルタに応用した場合にフィルタ次数を上げるための独立したインダクタとして使用できないという問題がある。
特許文献１に記載の技術では、可変インダクタを得るために１つのインダクタ間の相互インダクタンスを用いているため、回路規模およびそれに伴うコストの上昇といった問題がある。さらに、複数周波数の発振も不可能である。
本発明は、このような問題点に鑑みてなされたものであり、第１の目的は、ＬＣ（インダクタと容量性素子）の並列共振による電圧制御発振器を構成するための可変インダクタであって、小型かつＱ値の劣化を抑制した、複数周波数発振可能な可変インダクタを提供することにある。
また、本発明の第２の目的は、小型かつＱ値の劣化を抑制した、複数周波数発振可能な可変インダクタを備えるＬＣの並列共振による電圧制御発振器を提供することにある。
このような目的を達成するために、本発明の第１の態様は、線対称軸を有する可変インダクタであって、前記可変インダクタが備える複数の円弧が共有する中心点が少なくとも１つ存在することを特徴とする。
また、本発明の第２の態様は、第１の態様において、前記線対称軸上の第１の点（Ｚ）を中心点とした第１の円周上の円弧で構成された、前記線対称軸に関して線対称な第１のインダクタ部と、前記第１の点（Ｚ）を中心点とした第２の円周上の円弧で構成された、前記線対称軸に関して線対称な第２のインダクタ部とを備え、前記第１のインダクタ部は、第１の端子から、前記第１の端子と前記線対称軸に関して線対称な第２の端子まで延在し、前記第２のインダクタ部は、第３の端子から、前記第３の端子と前記線対称軸に関して線対称な第４の端子まで延在し、前記第１の円周の半径は、前記第２の円周の半径よりも短いことを特徴とする。
また、本発明の第３の態様は、第２の態様において、前記第１の点（Ｚ）を中心点とした第４の円周で構成された静電シールドをさらに備え、前記静電シールドの半径は、前記第１の円周の半径より長く、前記第２の円周の半径より短いことを特徴とする。
また、本発明の第４の態様は、インダクタと容量性素子の並列共振による電圧制御発振器において、第２又は第３の態様の可変インダクタと、前記第１の端子と前記第２の端子との間に接続され、第１の制御信号により動作状態と非動作状態との間の切り替えが制御される第１の容量性素子部および第１の負性抵抗発生部と、前記第３の端子と前記第４の端子との間に接続され、第２の制御信号により動作状態と非動作状態との間の切り替えが制御される第２の容量性素子部および第２の負性抵抗発生部とを備え、前記第１の容量性素子部は前記第２の容量性素子部と同一であり、前記第１の負性抵抗発生部は前記第２の負性抵抗発生部と同一であることを特徴とする。
また、本発明の第５の態様は、第４の態様において、前記第１の円周上の円弧および前記第２の円周上の円弧と前記線対称軸との交点にそれぞれ正電源電圧が供給されていることを特徴とする。
また、本発明の第６の態様は、第４の態様において、前記第１の円周上の円弧および前記第２の円周上の円弧と前記線対称軸との交点にそれぞれ電流が供給されていることを特徴とする。
また、本発明の第７の態様は、第４の態様において、前記第１の点（Ｚ）を中心点とした第３の円周上の円弧で構成された、前記線対称軸に関して線対称な第３のインダクタ部であって、第５の端子から、前記第５の端子と前記線対称軸に関して線対称な第６の端子まで延在する第３のインダクタ部と、前記第５の端子と前記第６の端子との間に接続され、第３の制御信号により動作状態と非動作状態との間の切り替えが制御される第３の容量性素子部および第３の負性抵抗発生部とを備え、前記第２の円周の半径は、前記第３の円周の半径よりも短く、前記第３の容量性素子部は前記第１および第２の容量性素子部と同一であり、前記第３の負性抵抗発生部は前記第１および第２の負性抵抗発生部と同一であることを特徴とする。
また、本発明の第８の態様は、第１の態様において、前記線対称軸に関して線対称な第１のインダクタ部と、前記線対称軸に関して線対称な第２のインダクタ部とを備え、前記第１のインダクタ部は、前記線対称軸上の第１の点（ＺＬ）を中心点とした第１の円周上の円弧と、前記第１の円周と前記線対称軸に関して線対称な第２の円周上の円弧と、前記第１の円周上の円弧と前記第２の円周上の円弧とを結合する、前記線対称軸に直交する第１の結線部と、前記第１の円周上の円弧の第１の端子に接続された第１の線路と、前記第１の端子と前記線対称軸に関して線対称な第２の端子に接続された第２の線路とを備え、前記第２のインダクタ部は、前記線対称軸上の第１の点（ＺＬ）を中心点とした第３の円周上の円弧と、前記第３の円周と前記線対称軸に関して線対称な第４の円周上の円弧と、前記第３の円周上の円弧と前記第４の円周上の円弧とを結合する、前記線対称軸に直交する第２の結線部と、前記第３の円周上の円弧の第３の端子に接続された第３の線路と、前記第３の端子と前記線対称軸に関して線対称な第４の端子に接続された第４の線路とを備え、前記第１の円周の半径は、前記第３の円周の半径よりも短く、前記第２の結線部は、前記第１の結線部の一部であることを特徴とする。
また、本発明の第９の態様は、インダクタと容量性素子の並列共振による電圧制御発振器において、第８の態様の可変インダクタと、前記第１の線路と前記第２の線路との間に接続され、第１の制御信号により動作状態と非動作状態との間の切り替えが制御される第１の容量性素子部および第１の負性抵抗発生部と、前記第３の線路と前記第４の線路との間に接続され、第２の制御信号により動作状態と非動作状態との間の切り替えが制御される第２の容量性素子部および第２の負性抵抗発生部とを備え、前記第１の容量性素子部は前記第２の容量性素子部と同一であり、前記第１の負性抵抗発生部は前記第２の負性抵抗発生部と同一であることを特徴とする。
また、本発明の第１０の態様は、第９の態様において、前記第１の結線部と前記線対称軸との交点（Ｂ）に正電源電圧が供給されていることを特徴とする。
また、本発明の第１１の態様は、第９の態様において、前記第１の結線部と前記線対称軸との交点（Ｂ）に電流が供給されていることを特徴とする。
また、本発明の第１２の態様は、第９の態様において、前記線対称軸上の第１の点（ＺＬ）を中心点とした第５の円周上の円弧と、前記第５の円周と前記線対称軸に関して線対称な第６の円周上の円弧と、前記第５の円周上の円弧と前記第６の円周上の円弧とを結合する、前記線対称軸に直交する第３の結線部と、前記第５の円周上の円弧の第５の端子に接続された第５の線路と、前記第５の端子と前記線対称軸に関して線対称な第６の端子に接続された第６の線路とを備える第３のインダクタ部と、前記第５の線路と前記第６の線路との間に接続され、第３の制御信号により動作状態と非動作状態との間の切り替えが制御される第３の容量性素子部および第３の負性抵抗発生部とをさらに備え、前記第３の円周の半径は、前記第５の円周の半径よりも短く、前記第３の結線部は、前記第１の結線部の一部であり、前記第３の容量性素子部は前記第１および第２の容量性素子部と同一であり、前記第３の負性抵抗発生部は前記第１および第２の負性抵抗発生部と同一であることを特徴とする。
また、本発明の第１３の態様は、第１の態様において、前記線対称軸に関して線対称な第１のインダクタ部と、前記線対称軸に関して線対称な第２のインダクタ部とを備え、前記第１のインダクタ部は、前記線対称軸上の第１の点（Ｚ）を中心点とした、前記線対称軸に関して線対称な第１の円周上の第１の円弧と、前記第１の点（Ｚ）を中心点とした、前記第１の円周よりも半径の大きい第２の円周上の第２の円弧であって前記線対称軸と交わらない第２の円弧と、前記第１の円弧と前記線対称軸に関して線対称な第３の円弧と、前記第１の円弧と前記第３の円弧とを結合する、前記線対称軸と交わる第１の結線部と、前記第１の円弧と前記第２の円弧とを結合する、前記線対称軸と交わる第２の結線部と、前記第２の円弧の第１の端子に接続された、第１の線路と、前記第１の端子と前記線対称軸に関して線対称な前記第３の円弧の第２の端子に接続された、第１の線路と前記線対称軸に関して線対称な第２の線路とを備え、前記第２のインダクタ部は、前記第１の点（Ｚ）を中心点とした、前記線対称軸に関して線対称な第３の円周上の第４の円弧と、前記第１の点（Ｚ）を中心点とした、前記第３の円周よりも半径の大きい第４の円周上の第５の円弧であって前記線対称軸と交わらない第５の円弧と、前記第５の円弧と前記線対称軸に関して線対称な第６の円弧と、前記第４の円弧と前記第６の円弧とを結合する、前記線対称軸と交わる第３の結線部と、前記第４の円弧と前記第６の円弧とを結合する、前記線対称軸と交わる第４の結線部と、前記第５の円弧の第３の端子に接続された、第３の線路と、前記第３の端子と前記線対称軸に関して線対称な前記第６の円弧の第４の端子に接続された、第３の線路と前記線対称軸に関して線対称な第４の線路とを備え、前記第２の円周の半径は、前記第３の円周の半径よりも短いことを特徴とする。
また、本発明の第１４の態様は、インダクタと容量性素子の並列共振による電圧制御発振器において、第１３の態様の可変インダクタと、前記第１の線路と前記第２の線路との間に接続され、第１の制御信号により動作状態と非動作状態との間の切り替えが制御される第１の容量性素子部および第１の負性抵抗発生部と、前記第３の線路と前記第４の線路との間に接続され、第２の制御信号により動作状態と非動作状態との間の切り替えが制御される第２の容量性素子部および第２の負性抵抗発生部とを備え、前記第１の容量性素子部は前記第２の容量性素子部と同一であり、前記第１の負性抵抗発生部は前記第２の負性抵抗発生部と同一であることを特徴とする。
また、本発明の第１５の態様は、第１４の態様において、前記第１および第２の負性抵抗発生部はそれぞれ、前記線対称軸に関して線対称の位置にある第１および第２の負性抵抗素子を備え、前記第１および第２の容量性素子部はそれぞれ、前記線対称軸に関して線対称の位置にある第１および第２の容量性素子を備えることを特徴とする。
また、本発明の第１６の態様は、第１４の態様において、前記第１および第５の円弧と前記線対称軸との交点にそれぞれ正電源電圧が供給されていることを特徴とする。
また、本発明の第１７の態様は、第１４の態様において、前記第１および第５の円弧と前記線対称軸との交点にそれぞれ電流が供給されていることを特徴とする。
本発明によれば、各インダクタ部に並列に容量性素子部を接続し、どのインダクタ部に接続された容量性素子部を動作させるかを制御信号により切り替えることにより、ＬＣの並列共振による電圧制御発振器の構成要素として使用でき、このとき、可変インダクタに直列に抵抗成分が挿入されることがないため、Ｑ値の劣化を抑制した可変インダクタとして機能させることができる。さらに、複数のインダクタ部が入れ子構造になっているため小型の可変インダクタが得られる。加えて、複数のインダクタ部が交わらないため、１つの周波数を発生するだけでなく、複数のインダクタ部を同時に動作させて同時に複数の周波数を発生することができる。
本発明の第１の実施形態の可変インダクタを示す図である。 第１の実施形態の可変インダクタを備える電圧制御発振器（ＶＣＯ）を示す図である。 図２のブロックの回路例を示す図である。 図３に示した負性抵抗発生部の回路例を示す図である。 図３に示した負性抵抗発生部の回路例を示す図である。 図３に示した負性抵抗発生部の回路例を示す図である。 （ａ）及び（ｂ）は、図３に示した容量性素子部の回路例を示す図である。 第３の実施形態の電圧制御発振器（ＶＣＯ）を示す図である。 本発明の第４の実施形態の可変インダクタを示す図である。 第４の実施形態の可変インダクタを備える電圧制御発振器（ＶＣＯ）を示す図である。 第６の実施形態の電圧制御発振器（ＶＣＯ）を示す図である。 第７の実施形態の可変インダクタで使用するソレノイドを説明するための図である。 第７の実施形態の可変インダクタを示す図である。 第７の実施形態の可変インダクタを備える電圧制御発振器（ＶＣＯ）を示す図である。 第９の実施形態の可変インダクタを示す図である。 第９の実施形態の可変インダクタを備える電圧制御発振器（ＶＣＯ）を示す図である。 第１１の実施形態の可変インダクタを示す図である。 第１１の実施形態の可変インダクタを備える電圧制御発振器（ＶＣＯ）を示す図である。 第１３の実施形態の可変インダクタを示す図である。 第１３の実施形態の可変インダクタを備える電圧制御発振器（ＶＣＯ）を示す図である。 電圧制御発振器において周波数可変素子として用いられている容量性素子の等価回路を示す図である。 電圧制御発振器において周波数可変素子として用いられているインダクタの等価回路を示す図である。 容量性素子およびインダクタのＱ値と周波数の関係を示す図である。
以下、本発明の実施の形態について図面を参照して説明する。本明細書において、同一の符号は、同一または対応する構成要素を指す。
（第１の実施形態）
図１は、本発明の第１の実施形態の可変インダクタを示している。可変インダクタ１００は、線対称軸Ｙ−Ｙ’を有し、可変インダクタ１００が備える複数の円弧が共有する中心点Ｚが１つ存在する。可変インダクタ１００は、線対称軸Ｙ−Ｙ’上の第１の点Ｚを中心点とした第１の円周上の円弧で構成された、線対称軸Ｙ−Ｙ’に関して線対称な第１のインダクタ部Ｉｎｄ１と、第１の点Ｚを中心点とした第２の円周上の円弧で構成された、線対称軸Ｙ−Ｙ’に関して線対称な第２のインダクタ部Ｉｎｄ２とを備える。第１のインダクタ部Ｉｎｄ１は、第１の端子Ｄ’から、第１の端子Ｄ’と線対称軸Ｙ−Ｙ’に関して線対称な第２の端子Ｄ’’まで延在する。第２のインダクタ部Ｉｎｄ２は、第３の端子Ｅ’から、第３の端子Ｅ’と線対称軸Ｙ−Ｙ’に関して線対称な第４の端子Ｅ’’まで延在する。第１の円周の半径ｒ１は、第２の円周の半径ｒ２よりも短い。図１には、第１の点Ｚを中心点とした第３の円周上の円弧で構成された、線対称軸Ｙ−Ｙ’に関して線対称な第３のインダクタ部Ｉｎｄ３であって、第５の端子Ｆ’から、第５の端子Ｆ’と線対称軸Ｙ−Ｙ’に関して線対称な第６の端子Ｆ’’まで延在する第３のインダクタ部Ｉｎｄ３も示されており、可変インダクタ１００は３つのインダクタ部を有するが、インダクタ部の数は２以上であればよい。
可変インダクタ１００は、Ｄ’Ｄ’’間等に容量性素子部を接続して、どのインダクタ部に接続された容量性素子部を動作させるかを制御信号（詳細は後述する。）により切り替えることにより、ＬＣの並列共振による電圧制御発振器の構成要素として使用できる。このとき、非特許文献２に記載の可変インダクタの場合のようにインダクタに直列に抵抗成分が挿入されることがない。したがって、Ｑ値の劣化を抑制した可変インダクタとして機能させることができる。さらに、複数のインダクタ部が入れ子構造になっているため小型の可変インダクタが得られる。
加えて、本実施形態の可変インダクタは、複数のインダクタ部が交わらないため、１つの周波数を発生するだけでなく、複数のインダクタ部を同時に動作させて同時に複数の周波数を発生することもできる。
なお、隣接するインダクタ部の線路長が単調に変化するように設計すると、制御信号により動作状態にあるインダクタ部を１つずつ隣接するものに切り替えたときに、インダクタンスも単調に変化する。可変インダクタが制御信号に対して単調性を有すれば、制御信号を大から小（又は小から大）へと単純にスイープして共振周波数を調整できるのに対し、単調性がない可変インダクタを使用した場合は、探索結果をすべて保存したりする手間が増える。線路長とインダクタンスの関係は非特許文献３で説明されており、ｌ＝導体の長さ［ｍｍ］、ｒ＝導体の半径［ｍｍ］とした時の線路の自己インダクタンスＬｓｅｌｆは、
Lself=(l/5)×{Ln(2×l/r)-0.75+(r/l)} [nH] （７）
で表される。すなわち、太さ一定の線路の自己インダクタンスは線路長ｌのみの関数となる。
隣接するインダクタ部の線路長が単調に変化するような設計としては、図１において、それぞれの円周の半径が異なるようにすればよい。Ｄ’Ｄ’’との間等に接続する容量性素子部（図２参照）はすべてのインダクタ部で同一のものを使用するので、第１のインダクタ部Ｉｎｄ１、第２のインダクタ部Ｉｎｄ２、第３のインダクタ部Ｉｎｄ３の順で線路長が長くなる。
本実施形態の可変インダクタは、差動構成の回路への適用を想定しているため線対称軸を有するが、この線対称軸で折り返して得られる構成をシングルエンド回路に対して応用することも可能である。この点は、以下の実施形態において同様である。
（第２の実施形態）
図２は、第１の実施形態の可変インダクタを備える電圧制御発振器（ＶＣＯ）を示している。ＶＣＯ２００は、インダクタと容量性素子の並列共振によるものであり、第１の実施形態の可変インダクタ１００と、第１の端子Ｄ’と第２の端子Ｄ’’との間に接続され、第１の制御信号ＣＯＮＴＲＯＬ＿１により動作状態と非動作状態との間の切り替えが制御される第１のブロックＢ１と、第３の端子Ｅ’と第４の端子Ｅ’’との間に接続され、第２の制御信号ＣＯＮＴＲＯＬ＿２により動作状態と非動作状態との間の切り替えが制御される第２のブロックＢ２とを備える。第１のブロックＢ１と第２のブロックＢ２は同一の構成とする。第３のブロックＢ３も示してあり、これも同一の構成とする。第１から第３の円周上の円弧と線対称軸Ｙ−Ｙ’との交点Ａ、Ｂ、Ｃが正電源ＶＤＤに接続してある。
各ブロックは、負性抵抗発生部および容量性素子部を有する。制御信号により動作させるブロックを切り替えることで、使用されるインダクタ部が選択されて共振周波数が変わる。第１の実施形態で上述したように、ブロックＢ１〜Ｂ３を接続しても可変インダクタ１００に直列に抵抗成分が挿入されることがない。したがって、Ｑ値の劣化を抑制した可変インダクタとして機能させることができ、インダクタのＱ値が位相ノイズ特性に直接影響を与える電圧制御発振器の応用に好適な構成である。特に、図２３に示されるような容量性素子のＱ値ＱｃがＬＣ共振回路のＱ値を決めるような高い周波数領域においては、ＬＣ共振回路のＱ値の決定要素である容量性素子に新たなＱ値の制限要素を付加することが無いことと相まって、ＬＣ共振回路のＱ値を高く保つことができる。
なお、上述したように複数のインダクタ部を同時に動作させて同時に複数の周波数を発生することもできる。また、負性抵抗発生部の利得を下げて非発振領域で使用することにより、ブロックＢ１〜Ｂ３のいずれかを動作させた場合は１つの周波数に対するフィルタ、２つ以上を動作させた場合は２つ以上の周波数または広帯域のフィルタを構成することもできる。
図３に、ブロックの回路例を示す。第１のブロックＢ１を例に考えると、容量性素子部３１０および負性抵抗発生部３２０がそれぞれ可変インダクタ１００と並列に接続され、制御信号ＣＯＮＴＲＯＬ＿１が第１のブロックＢ１の動作状態を決定する。容量性素子部３１０は、容量性素子３１１及び３１２を備え、負性抵抗発生部３２０は、負性抵抗素子３２１及び３２２を備える。容量性素子３１１及び３１２は同一の構成であり、線対称軸Ｙ−Ｙ’に関して線対称の位置に配置されている。負性抵抗素子３２１及び３２２は同一の構成であり、線対称軸Ｙ−Ｙ’に関して線対称の位置に配置されている。ＬＣ並列共振器をＶＣＯのタンク回路として用いる場合、ＶＣＯの発振には、図２１に示す容量性素子の損失分ＲＳＡまたはＲＰＡと、図２２に示すインダクタの損失成分ＲＳＢまたはＲＰＢでの損失を補うことが発振持続の条件となる。負性抵抗発生部はこの損失を補い、ＶＣＯの発振を持続させる為に存在する。以下、容量性素子部３１０および負性抵抗発生部３２０の詳細を説明する。
負性抵抗発生部３２０について
図４に、図３に示した負性抵抗発生部の回路例を示す。負性抵抗発生部に対する制御信号とスイッチの開閉状態に関する真理値表を表１に示す。この例では、ＣＯＮＴＲＯＬ＿１がＨの時にＳＡ１及びＳＣ１がＯＮするので、ＮＭＯＳトランジスタＭＡ及びＭＣのゲートは最も低い電位である基準電位に固定され、ＭＡ及びＭＣは遮断される。この時、ＳＡ１Ｂ及びＳＣ１ＢはＯＦＦしている。他方、ＣＯＮＴＲＯＬ＿１がＬの時にＳＡ１Ｂ及びＳＣ１ＢがＯＮで、ＮＭＯＳトランジスタＭＡのゲートはＭＣのドレインと短絡し、ＭＣのゲートはＭＡのドレインと短絡され、ＭＡ及びＭＣは負性抵抗を生成する。このときＳＡ１及びＳＣ１はＯＦＦしている。
Figure 2010205939
負性抵抗発生部３２０は、図５に示されるような構成でも構わない。図５の負性抵抗発生部の動作を表２の真理値表を用いつつ説明する。ＮＭＯＳトランジスタＭＡ及びＭＣのソースは短絡され、ＶＬＯＷ端子を形成する。このＶＬＯＷ端子は、スイッチＳ２を介して基準電位ＶＳＳとつながっている。他方、ＭＡのゲートはＭＣのドレインと、ＭＣのゲートはＭＡのドレインと繋がりＳ２がＯＮしている時に負性抵抗を発生する。すなわち、ＣＯＮＴＲＯＬ＿１がＬの時にＳ２はＯＦＦしているためＭＡ及びＭＣとの基準電位への電流パスは遮断され、負性抵抗発生部は遮断状態となる。逆に、ＣＯＮＴＲＯＬ＿１がＨになるとＳ２はＯＮし電流パスが形成されるので、図５の回路は負性抵抗を発生する。
Figure 2010205939
また、図６のような構成でも実現できる。図６の負性抵抗発生部の動作を表３の真理値表を用いつつ説明する。ＮＭＯＳトランジスタＭＡ及びＭＣのソースは短絡されてＡＣ＿ＣＯＭ端子を形成する。このＡＣ＿ＣＯＭ端子と基準電位ＶＳＳとの間に電流源動作をするＭＩ１が挿入され、ＭＩ１とＭＩ０はカレントミラーを形成する。正電源ＶＤＤとＭＩ０のドレインとの間には電流源が挿入され、ＭＩ０のドレインとゲートとの間にスイッチＳ３Ａが、またＭＩ０のゲートと基準電位との間にスイッチＳ３Ｂが挿入されている。
Figure 2010205939
図６において、ＣＯＮＴＲＯＬ＿１がＬになるとＳ３ＡがＯＮするのでＭＩ０のドレイン−ゲートが短絡されＭＩ０のダイオード接続を形成する。従ってＭＩ０とＭＩ１のペア間で電流がミラーされる。このときＳ３ＢはＯＦＦなので回路動作に影響を与えない。従ってＭＩ１はＭＡとＭＣに電流を供給し、この回路は負性抵抗を発生する。逆にＣＯＮＴＲＯＬ＿１がＨになると、Ｓ３ＢがＯＮするのでＭＩ０とＭＩ１のゲート電位は、基準電位に固定されるため遮断状態となる。従ってＭＡとＭＣにも電流が供給されずＭＡ及びＭＣも遮断状態となる。この時、Ｓ３ＡはＯＦＦなので回路動作に影響を与えない。
容量性素子部３１０について
図７（ａ）及び（ｂ）に、図３に示した容量性素子部の回路例を示し、その動作を説明する。図７（ａ）は、制御信号ＣＯＮＴＲＯＬ＿１としてアナログ信号を用いる場合の回路例で、可変容量性素子の代表としてＭＯＳバラクタを用いて説明する。ＭＯＳバラクタＶＣＡのゲートを端子Ｄ’、ＭＯＳバラクタＶＣＣのゲートを端子Ｄ’’とし、ＶＣＡのソースとドレインを短絡して制御信号ＣＯＮＴＲＯＬ＿１と接続し、ＶＣＣのソースとドレインを短絡して同じく制御信号ＣＯＮＴＲＯＬ＿１と接続する。端子Ｄ’及びＤ’’を可変インダクタ１００と並列に接続されることでＬＣの共振回路となる。このＬＣ共振回路は、ＣＯＮＴＲＯＬ＿１の電圧を変えることでＶＣＡ及びＶＣＣの動作状態が変化し、それに伴って端子Ｄ’及びＤ’’から見たキャパシタンスが変化して、その共振周波数を可変することができる。しかしながら、ＶＣＡ及びＶＣＣのＱ値が、並列の可変インダクタ１００のＱ値より低い周波数領域においては、バラクタのＱ値が最大となる動作状態を取るよう制御信号ＣＯＮＴＲＯＬ＿１の電圧を固定し、インダクタを切り替える方がＶＣＯの位相ノイズ最適化の観点からは好ましい。
バラクタとして、ＭＯＳバラクタ以外にもダイオード、ＢＪＴおよび任意の可変容量性素子を使うことも可能である。
なお、この回路例も差動構成の回路用途であるため、図７（ａ）の線対称軸Ｙ−Ｙ’で折り返すことで、シングルエンド用途に適用することもできる。
次に、図７（ｂ）を参照して、制御信号としてデジタル信号を用いる場合の回路例を説明する。デジタル制御信号２本の場合を代表例として以下で説明していくが、並列パスを増やすことでＮ本のデジタル制御信号にも対応することができる。まず、キャパシタＣ０Ａの一方を端子Ｄ’とし他方をＣ０Ｃの一方と接続し、Ｃ０Ｃのもう一方の端子を端子Ｄ’’とする。この端子Ｄ’にスイッチＳ１Ａの片側を接続し、他方をキャパシタＣ１Ａに接続する。Ｃ１Ａのもう一方をキャパシタＣ１Ｃの片側に接続し、Ｃ１Ｃのもう一方の端子をスイッチＳ１Ｃの片側に接続し、Ｓ１Ｃの残りの端子を端子Ｄ’’に接続する。スイッチＳ１Ａ及びＳ１Ｃは同一の制御信号ＣＮＴ＿１でその開閉が制御される。同様に、端子Ｄ’にスイッチＳ２Ａの片側接続し、他方をキャパシタＣ２Ａに接続する。Ｃ２Ａのもう一方をキャパシタＣ２Ｃの片方に接続し、Ｃ２Ｃのもう一方をスイッチＳ２Ｃの片側に接続し、Ｓ２Ｃの残りの端子を端子Ｄ’’に接続する。スイッチＳ２Ａ及びＳ２Ｃは同一の制御信号ＣＮＴ＿２でその開閉が制御される。
換言すると、図７の容量性素子部は、制御信号が入力される入力端子と、第１２の出力端子Ｄ’および第２の出力端子Ｄ’’と、入力端子からの制御信号ＣＮＴ＿１、ＣＮＴ＿２によりオンオフ制御されるスイッチＳ１Ａ、Ｓ２ＡとキャパシタＣ１Ａ、Ｃ２Ａとからなり、一方の端子が第１の出力端子Ｄ’に接続される２つの第１の容量部と、入力端子からの制御信号ＣＮＴ＿１、ＣＮＴ＿２によりオンオフ制御されるスイッチＳ１Ｃ、Ｓ２ＣとキャパシタＣ１Ｃ、Ｃ２Ｃとからなり、一方の端子が第２の出力端子Ｄ’’に接続され、他方の端子が第１の容量部の他方の端子に接続される２つの第２の容量部とを備え、第１および第２の容量部は、線対称軸Ｙ−Ｙ’に関して線対称の位置に配置されている。
スイッチ制御の真理値表は表４の通りである。この切り替えによって端子Ｄ’及びＤ’’から見たキャパシタンス、すなわちインピーダンスが変化することが分かる。
Figure 2010205939
図７（ｂ）に示すキャパシタ及びスイッチの場所は可換であり、また、アナログ制御の場合と同様に図７（ｂ）の線対称軸Ｙ−Ｙ’で折り返すことでシングルエンド用途に適用することもできる。
（第３の実施形態）
図８は、第３の実施形態の電圧制御発振器（ＶＣＯ）を示している。ＶＣＯ８００は、可変インダクタ１００及び第１〜第３のブロックＢ１〜Ｂ３に関しては第２の実施形態のＶＣＯ２００と同様であるが、第１から第３の円周上の円弧と線対称軸Ｙ−Ｙ’との交点Ａ、Ｂ、Ｃに電流が供給されている点で異なる。点Ａ、Ｂ、Ｃは、ＶＣＯ２００では低インピーダンス点であったが、ＶＣＯ８００では、点Ａ、Ｂ、Ｃに正電源ＶＤＤではなく電流源ＭＰ１を接続することで正電源ＶＤＤからの電圧信号除去比（Ｐｏｗｅｒ Ｓｕｐｐｌｙ Ｒｅｊｅｃｔｉｏｎ Ｒａｔｉｏ）を向上させ、高インピーダンス点となっている。
電流源ＭＰ１は、正電源ＶＤＤにＰＭＯＳトランジスタＭＰ０のソースを接続し、ＭＰ０のゲートとドレインを短絡して端子ＶＢＰ１とし、ＭＰ０のドレインと基準電位ＶＳＳとの間に電流源Ｉ０を挿入し、正電源ＶＤＤにソースを接続したもう１つのＰＭＯＳトランジスタＭＰ１のゲートに端子ＶＢＰ１を接続することで得られる、ＭＰ０・ＭＰ１間のカレントミラーで構成されている。カレントミラーの出力は一般に、インピーダンスが高いことで知られており、第３の実施形態ではＭＰ１のドレインがそれにあたる。なお、交流グラウンドとも呼ばれるＡＣ＿ＣＯＭ１は直流的には接地でないものの、信号成分に対しては設置点と同様の働きをする。図８におけるＡＣ＿ＣＯＭ１端子はＬＣタンクの最低次共振状態では信号振幅がゼロとなる点であることから、ここは交流的に接地と等価であると言える。
（第４の実施形態）
図９は、本発明の第４の実施形態の可変インダクタを示している。可変インダクタ９００は、線対称軸Ｙ−Ｙ’を有し、可変インダクタ９００が備える複数の円弧が共有する中心点が２つ存在する（ＺＬ及びＺＲ）。可変インダクタ９００は、線対称軸Ｙ−Ｙ’に関して線対称な第１のインダクタ部Ｉｎｄ１と、線対称軸Ｙ−Ｙ’に関して線対称な第２のインダクタ部Ｉｎｄ２とを備える。第１のインダクタ部Ｉｎｄ１は、線対称軸Ｙ−Ｙ’上の第１の点ＺＬを中心点とした第１の円周上の円弧と、第１の円周と線対称軸Ｙ−Ｙ’に関して線対称な第２の円周上の円弧と、第１の円周上の円弧と第２の円周上の円弧とを結合する、線対称軸Ｙ−Ｙ’に直交する第１の結線部Ｂ’Ｂ’’と、第１の円周上の円弧の第１の端子ＴＡＰＤ’に接続された第１の線路ＴＡＰＤ’Ｄ’と、第１の端子ＴＡＰＤ’と線対称軸Ｙ−Ｙ’に関して線対称な第２の端子ＴＡＰＤ’’に接続された第２の線路ＴＡＰＤ’’Ｄ’’とを備える。第２のインダクタ部Ｉｎｄ２は、線対称軸Ｙ−Ｙ’上の第１の点ＺＬを中心点とした第３の円周上の円弧と、第３の円周と線対称軸Ｙ−Ｙ’に関して線対称な第４の円周上の円弧と、第３の円周上の円弧と第４の円周上の円弧とを結合する、線対称軸Ｙ−Ｙ’に直交する第２の結線部と、第３の円周上の円弧の第３の端子ＴＡＰＥ’に接続された第３の線路ＴＡＰＥ’Ｅ’と、第３の端子ＴＡＰＥ’と線対称軸Ｙ−Ｙ’に関して線対称な第４の端子ＴＡＰＥ’’に接続された第４の線路ＴＡＰＥ’’Ｅ’’とを備える。第１の円周の半径ｒ１は、第３の円周の半径ｒ３よりも短い。第２の結線部は、第１の結線部Ｂ’Ｂ’’の一部である。図９には、第２のインダクタ部Ｉｎｄ２の外側にさらに第３のインダクタ部Ｉｎｄ３も示されており、可変インダクタ９００は３つのインダクタ部を有するが、インダクタ部の数は２以上であればよい。
可変インダクタ９００は、第１の実施形態で説明した可変インダクタ１００と同様に、第１の線路ＴＡＰＤ’Ｄ’と第２の線路ＴＡＰＤ’’Ｄ’’との間等に容量性素子部を接続して、どのインダクタ部に接続された容量性素子部を動作させるかを制御信号により切り替えることにより、ＬＣの並列共振による電圧制御発振器の構成要素として使用できる。このとき、非特許文献２に記載の可変インダクタの場合のようにインダクタに直列に抵抗成分が挿入されることがない。したがって、Ｑ値の劣化を抑制した可変インダクタとして機能させることができる。さらに、複数のインダクタ部が入れ子構造になっているため小型の可変インダクタが得られる。
加えて、本実施形態の可変インダクタは、結線部以外で複数のインダクタ部が交わらないため、１つの周波数を発生するだけでなく、複数のインダクタ部を同時に動作させて同時に複数の周波数を発生することもできる。なお、結線部はＶＤＤ端子であるためインピーダンスがゼロ（小信号的には接地）になり、結線部が共有されていても複数周波数発振において問題とならない。
（第５の実施形態）
図１０は、第４の実施形態の可変インダクタを備える電圧制御発振器（ＶＣＯ）を示している。ＶＣＯ１０００は、インダクタと容量性素子の並列共振によるものであり、第４の実施形態の可変インダクタ９００と、第１の線路ＴＡＰＤ’Ｄ’と第２の線路ＴＡＰＤ’’Ｄ’’との間に接続され、第１の制御信号ＣＯＮＴＲＯＬ＿１により動作状態と非動作状態との間の切り替えが制御される第１のブロックＢ１と、第３の線路ＴＡＰＥ’Ｅ’と第４の線路ＴＡＰＥ’’Ｅ’’との間に接続され、第２の制御信号ＣＯＮＴＲＯＬ＿２により動作状態と非動作状態との間の切り替えが制御される第２のブロックＢ２とを備える。第１のブロックＢ１と第２のブロックＢ２は同一の構成とする。第３のブロックＢ３も示してあり、これも同一の構成とする。第１の結線部Ｂ’Ｂ’’と線対称軸Ｙ−Ｙ’との交点Ｂが正電源ＶＤＤに接続してある。各ブロックの詳細は、第２の実施形態で説明したのと同一である。制御信号により動作させるブロックを切り替えることで、使用されるインダクタ部が選択されて共振周波数が変わる。第１の実施形態で上述したのと同様に、ブロックＢ１〜Ｂ３を接続しても可変インダクタ９００に直列に抵抗成分が挿入されることがない。したがって、Ｑ値の劣化を抑制した可変インダクタとして機能させることができる。
なお、上述したように複数のインダクタ部を同時に動作させて同時に複数の周波数を発生することもできる。また、負性抵抗発生部の利得を下げて非発振領域で使用することにより、ブロックＢ１〜Ｂ３のいずれかを動作させた場合は１つの周波数に対するフィルタ、２つ以上を動作させた場合は２つ以上の周波数または広帯域のフィルタを構成することもできる。
（第６の実施形態）
図１１は、第６の実施形態の電圧制御発振器（ＶＣＯ）を示している。ＶＣＯ１１００は、可変インダクタ９００及び第１〜第３のブロックＢ１〜Ｂ３に関しては第５の実施形態のＶＣＯ１０００と同様であるが、点Ｂに電流が供給されている点で異なる。点Ｂは、ＶＣＯ１０００では低インピーダンス点であったが、ＶＣＯ１１００では、点Ｂに正電源ＶＤＤではなく電流源ＭＰ１を接続することで正電源ＶＤＤからの電圧信号除去比（Ｐｏｗｅｒ Ｓｕｐｐｌｙ Ｒｅｊｅｃｔｉｏｎ Ｒａｔｉｏ）を向上させ、高インピーダンス点となっている。電流源ＭＰ１の構造は、第３の実施形態で説明したものと同一であり、ここでは説明しない。
（第７の実施形態）
図１２は、第７の実施形態の可変インダクタで使用するソレノイドを説明するための図である。ソレノイドとは、図１２に示すような、一本の導体から構成されるインダクタで、巻き始めの点Ｗと巻き終りの点ＷＷを有し、その間を中心を同じくする半径ｒの平面インダクタをｎ回巻きした縦積み構造である。半径ｒの平面インダクタの自己インダクタンスがＬのとき、半径ｒの平面インダクタをｎ回巻いたソレノイドの自己インダクタンスがｎ２×Ｌとなるような特徴を有するインダクタの一種と定義する。ただし、基準となる１回巻き部分の形は特に円形でなくても良いが、平面図上は同一な（ｉｄｅｎｔｉｃａｌ）インダクタで構成されなければならない。
以下では簡単のため、最上層に巻き始めの点を設け、上層から下層に向けて巻き数を増やしていくソレノイドについて説明するが、ソレノイドの条件、すなわち１本の導体から構成されること、平面図では同一の形状をしていることを守りさえすれば、中間層から巻き始めても下層から上層に向けて巻いて行ってもよい。
図１３（ａ）及び（ｂ）は、第７の実施形態の可変インダクタを示している。図１３（ａ）は平面図、（ｂ）は線対称軸Ｙ−Ｙ’の左側部分の斜視図である。可変インダクタ１３００は、線対称軸Ｙ−Ｙ’を有する共有部を備え、この共有部は、第１の点ＺＬを中心点とした第１のソレノイドＳＯＬＬ、および、第１の点ＺＬと線対称軸Ｙ−Ｙ’に関して線対称な第２の点ＺＲを中心点とした、第１のソレノイドＳＯＬＬと同一半径の第２のソレノイドＳＯＬＲを有し、第１のソレノイドＳＯＬＬと第２のソレノイドＳＯＬＲとは、それぞれの始点ＡＬ及びＡＲが、線対称軸Ｙ−Ｙ’上の第３の点Ｂを通って線対称軸Ｙ−Ｙ’と直交する結線部を介して結合する。可変インダクタ１８００はさらに、第１のソレノイドＳＯＬＬの始点ＡＬより下層に存在する第１の端子ＢＬに接続された第１の線路ＢＬＤ’と、第１のソレノイドＳＯＬＬの第１の端子ＢＬより下層に存在する第２の端子ＣＬに接続された第２の線路ＣＬＥ’と、第２のソレノイドＳＯＬＲの始点ＡＲより下層に存在する第３の端子ＢＲに接続された第３の線路ＢＲＤ’’と、第２のソレノイドＳＯＬＲの第３の端子ＢＲより下層に存在する第４の端子ＣＲに接続された第４の線路ＣＲＥ’’とを備える。第３の端子ＢＲ、第４の端子ＣＲ、第３の線路ＢＲＤ’’、および第４の線路ＣＲＥ’’はそれぞれ、第１の端子ＢＬ、第２の端子ＣＬ、第１の線路ＢＬＤ’、および第２の線路ＣＬＥ’と線対称軸Ｙ−Ｙ’に関して線対称である。共有部のうちの第１の端子ＢＬから第３の端子ＢＲの間の部分、第１の線路ＢＬＤ’、および第３の線路ＢＲＤ’’は、第１のインダクタ部Ｉｎｄ１を構成し、共有部のうちの第２の端子ＣＬから第４の端子ＣＲの間の部分、第３の線路ＣＬＥ’、および第４の線路ＣＲＥ’’は、第２のインダクタ部Ｉｎｄ２を構成する。第２のインダクタ部Ｉｎｄ２の線路長は、第１のインダクタ部Ｉｎｄ１の線路長よりも長い。図１３に示されたインダクタ部の数は２であるが、２より多くてもよい。
可変インダクタ１３００は、Ｄ’Ｄ’’間等に容量性素子部を接続して、どのインダクタ部に接続された容量性素子部を動作させるかを制御信号により切り替えることにより、ＬＣの並列共振による電圧制御発振器の構成要素として使用できる。このとき、非特許文献２に記載の可変インダクタの場合のようにインダクタに直列に抵抗成分が挿入されることがない。したがって、Ｑ値の劣化を抑制した可変インダクタとして機能させることができる。さらに、いずれのインダクタ部もソレノイドの一部を共有するため小型の可変インダクタが得られる。可変インダクタ１３００の各ソレノイドは、平面図でみると複数の円弧が中心点ＺＬ及びＺＲを共有しており、その意味で図１に示した可変インダクタ１００等と対応する特徴を有する。
ソレノイドは原理的に１本の導体から構成されているため、物理的に異なる２点のインダクタンスは等しくないことが保証されると共に、自己インダクタンス＝（平面インダクタのインダクタンス）×（巻数）２という特徴も有していて、最上層に存在する始点ＡＬ及びＡＲを基準とした場合の自己インダクタンスが下層に下りていくほど大きくなり、単調性も保証される。
第７の本実施形態は、インダクタンスの単調性に起因する回路制御の簡便性のみならず、面積の縮小・コスト低減の観点からも好ましい実施形態である。ソレノイドを用いると、巻いた数の二乗に比例して自己インダクタンスが増える。これによって面積の縮小、すなわちコストの削減が図れる。また、同一の自己インダクタンスを得るための銅線長を短縮できるので、Ｑ値の増大が図れる。インダクタのＱ値は配線の抵抗値で制限を受ける為、自己インダクタンスが同じで配線抵抗が減ればＱ値は高くなるからである。
なお、図１３（ａ）及び（ｂ）では、点ＢＬで段差を有するソレノイドを図示したが、このような構造に限らず、導線を巻いたソレノイドと等価のものであればよい。段差なく導線を巻いたソレノイドを用いる場合は、第１の端子ＢＬが第２の端子ＣＬよりも始点ＡＬに近いという関係にあればよい。
（第８の実施形態）
図１４は、第７の実施形態の可変インダクタを備える電圧制御発振器（ＶＣＯ）を示している。ＶＣＯ１４００は、インダクタと容量性素子の並列共振によるものであり、第１２の実施形態の可変インダクタ１３００と、Ｄ’Ｄ’’間に接続され、第１の制御信号ＣＯＮＴＲＯＬ＿１により動作状態と非動作状態との間の切り替えが制御される第１のブロックＢ１と、Ｅ’Ｅ’’間に接続され、第２の制御信号ＣＯＮＴＲＯＬ＿２により動作状態と非動作状態との間の切り替えが制御される第２のブロックＢ２とを備える。第１のブロックＢ１と第２のブロックＢ２は同一の構成とする。共有部上の点Ｂが正電源ＶＤＤに接続してある。各ブロックの詳細は、第２の実施形態で説明したのと同一である。制御信号により動作させるブロックを切り替えることで、使用されるインダクタ部が選択されて共振周波数が変わる。第１の実施形態で上述したのと同様に、ブロックＢ１及びＢ２を接続しても可変インダクタ１８００に直列に抵抗成分が挿入されることがない。したがって、Ｑ値の劣化を抑制した可変インダクタとして機能させることができる。
なお、第１の制御信号ＣＯＮＴＲＯＬ＿１及び第２の制御信号ＣＯＮＴＲＯＬ＿２を同時にＯＮさせて２つのインダクタ部を同時に動作させることで、２つの発振周波数を同時に得ることもできる。結線部はＶＤＤ端子であるためインピーダンスがゼロ（小信号的には接地）になるので、結線部が共有されていても複数周波数発振において問題がない。
（第９の実施形態）
図１５は、本発明の第９の実施形態の可変インダクタを示している。第９の実施形態の可変インダクタ１００と類似するが、本実施形態の可変インダクタ１５００は、各インダクタ部が複数回巻きのインダクタである点で相違する。可変インダクタ１５００は、線対称軸Ｙ−Ｙ’を有し、可変インダクタ１５００が備える複数の円弧が共有する中心点Ｚが１つ存在する。可変インダクタ１５００は、線対称軸Ｙ−Ｙ’に関して線対称な第１のインダクタ部Ｉｎｄ１と、線対称軸Ｙ−Ｙ’に関して線対称な第２のインダクタ部Ｉｎｄ２とを備える。第１のインダクタ部Ｉｎｄ１は、線対称軸Ｙ−Ｙ’上の第１の点Ｚを中心点とした、線対称軸Ｙ−Ｙ’に関して線対称な第１の円周上の第１の円弧と、第１の点Ｚを中心点とした、第１の円周よりも半径の大きい第２の円周上の第２の円弧であって線対称軸Ｙ−Ｙ’と交わらない第２の円弧と、第１の円弧と線対称軸Ｙ−Ｙ’に関して線対称な第３の円弧と、第１の円弧と前記第３の円弧とを結合する、線対称軸Ｙ−Ｙ’と交わる第１の結線部と、第１の円弧と前記第２の円弧とを結合する、線対称軸Ｙ−Ｙ’と交わる第２の結線部と、第２の円弧の第１の端子ＴＡＰＤ’に接続された、第１の線路ＴＡＰＤ’Ｄ’と、第１の端子ＴＡＰＤ’と線対称軸Ｙ−Ｙ’に関して線対称な第３の円弧の第２の端子ＴＡＰＤ’’に接続された、第１の線路と線対称軸Ｙ−Ｙ’に関して線対称な第２の線路ＴＡＰＤ’’Ｄ’’とを備える。第２のインダクタ部Ｉｎｄ２は、第１の点Ｚを中心点とした、線対称軸Ｙ−Ｙ’に関して線対称な第３の円周上の第４の円弧と、第１の点Ｚを中心点とした、第３の円周よりも半径の大きい第４の円周上の第５の円弧であって線対称軸Ｙ−Ｙ’と交わらない第５の円弧と、第５の円弧と線対称軸Ｙ−Ｙ’に関して線対称な第６の円弧と、第４の円弧と第６の円弧とを結合する、線対称軸Ｙ−Ｙ’と交わる第３の結線部と、第４の円弧と第６の円弧とを結合する、線対称軸Ｙ−Ｙ’と交わる第４の結線部と、第５の円弧の第３の端子ＴＡＰＥ’に接続された、第３の線路ＴＡＰＥ’Ｅ’と、第３の端子ＴＡＰＥ’と線対称軸Ｙ−Ｙ’に関して線対称な第６の円弧の第４の端子ＴＡＰＥ’’に接続された、第３の線路ＴＡＰＥ’Ｅ’と線対称軸Ｙ−Ｙ’に関して線対称な第４の線路ＴＡＰＥ’’Ｅ’’とを備える。第２の円周の半径ｒ２は、第３の円周の半径ｒ３よりも短い。
可変インダクタ１５００は、第１の実施形態で説明した可変インダクタ１００と同様に、第１の線路ＴＡＰＤ’Ｄ’と第２の線路ＴＡＰＤ’’Ｄ’’との間等に容量性素子部を接続して、どのインダクタ部に接続された容量性素子部を動作させるかを制御信号により切り替えることにより、ＬＣの並列共振による電圧制御発振器の構成要素として使用できる。このとき、非特許文献２に記載の可変インダクタの場合のようにインダクタに直列に抵抗成分が挿入されることがない。したがって、Ｑ値の劣化を抑制した可変インダクタとして機能させることができる。さらに、複数のインダクタ部が入れ子構造になっているため小型の可変インダクタが得られる。
加えて、本実施形態の可変インダクタは、複数のインダクタ部が交わらないため、１つの周波数を発生するだけでなく、複数のインダクタ部を同時に動作させて同時に複数の周波数を発生することもできる。
（第１０の実施形態）
図１６は、第９の実施形態の可変インダクタを備える電圧制御発振器（ＶＣＯ）を示している。ＶＣＯ１６００は、インダクタと容量性素子の並列共振によるものであり、第９の実施形態の可変インダクタ１５００と、第１の線路ＴＡＰＤ’Ｄ’と第２の線路ＴＡＰＤ’’Ｄ’’との間に接続され、第１の制御信号ＣＯＮＴＲＯＬ＿１により動作状態と非動作状態との間の切り替えが制御される第１のブロックＢ１と、第３の線路ＴＡＰＥ’Ｅ’と第４の線路ＴＡＰＥ’’Ｅ’’との間に接続され、第２の制御信号ＣＯＮＴＲＯＬ＿２により動作状態と非動作状態との間の切り替えが制御される第２のブロックＢ２とを備える。第１のブロックＢ１と第２のブロックＢ２は同一の構成とする。第１の円弧および第４の円弧と線対称軸Ｙ−Ｙ’との交点が正電源ＶＤＤに接続してある。各ブロックの詳細は、第２の実施形態で説明したのと同一である。制御信号により動作させるブロックを切り替えることで、使用されるインダクタ部が選択されて共振周波数が変わる。第１の実施形態で上述したのと同様に、ブロックＢ１及びＢ２を接続しても可変インダクタ１５００に直列に抵抗成分が挿入されることがない。したがって、Ｑ値の劣化を抑制した可変インダクタとして機能させることができる。
なお、上述したように複数のインダクタ部を同時に動作させて同時に複数の周波数を発生することもできる。また、負性抵抗発生部の利得を下げて非発振領域で使用することにより、ブロックＢ１及びＢ２のいずれかを動作させた場合は１つの周波数に対するフィルタ、２つ以上を動作させた場合は２つ以上の周波数または広帯域のフィルタを構成することもできる。
（第１１の実施形態）
図１７は、本発明の第１１の実施形態の可変インダクタを示している。第９の実施形態の可変インダクタ１５００と類似するが、本実施形態の可変インダクタ１６００は、各インダクタ部が２回巻きではなく３回巻きのインダクタである点で相違する。同様に拡張していけばＮ回巻きの場合にも適用可能である。ただし、必要条件として、各々のインダクタ部の中心は同一で、各々のインダクタ部は円対称に配置されていることが必須となる。
可変インダクタ１７００は、第１のインダクタ部Ｉｎｄ１と第２のインダクタ部Ｉｎｄ２とを備える。第１のインダクタ部Ｉｎｄ１は、中心Ｚ、半径ｒ９１の内側インダクタと、中心Ｚ、半径ｒ９２の中間インダクタと、中心Ｚ、半径ｒ９３の外側インダクタとから構成された３回巻きの平面インダクタである。そのインダクタンスをＬ９とする。第２のインダクタ部Ｉｎｄ２は、中心Ｚ、半径ｒ１０１の内側インダクタと、中心Ｚ、半径ｒ１０２の中間インダクタと、中心Ｚ、半径ｒ１０３の外側インダクタから構成された３回巻きの平面インダクタである。そのインダクタンスをＬ１０とすると、Ｌ１０＞Ｌ９となるように設計する。第１のインダクタ部Ｉｎｄ１の内側インダクタと線対称軸Ｙ−Ｙ’との交点をＤ１、第２のインダクタ部Ｉｎｄ２の内側インダクタとＹ−Ｙ’との交点をＥ１とする。
可変インダクタ１７００は、第１の実施形態で説明した可変インダクタ１００と同様に、第１の線路ＴＡＰＤ’Ｄ’と第２の線路ＴＡＰＤ’’Ｄ’’との間等に容量性素子部を接続して、どのインダクタ部に接続された容量性素子部を動作させるかを制御信号により切り替えることにより、ＬＣの並列共振による電圧制御発振器の構成要素として使用できる。このとき、非特許文献２に記載の可変インダクタの場合のようにインダクタに直列に抵抗成分が挿入されることがない。したがって、Ｑ値の劣化を抑制した可変インダクタとして機能させることができる。さらに、複数のインダクタ部が入れ子構造になっているため小型の可変インダクタが得られる。
加えて、本実施形態の可変インダクタは、複数のインダクタ部が交わらないため、１つの周波数を発生するだけでなく、複数のインダクタ部を同時に動作させて同時に複数の周波数を発生することもできる。
（第１２の実施形態）
図１８は、第１１の実施形態の可変インダクタを備える電圧制御発振器（ＶＣＯ）を示している。ＶＣＯ１８００は、インダクタと容量性素子の並列共振によるものであり、第９の実施形態の可変インダクタ１７００と、第１の線路ＴＡＰＤ’Ｄ’と第２の線路ＴＡＰＤ’’Ｄ’’との間に接続され、第１の制御信号ＣＯＮＴＲＯＬ＿１により動作状態と非動作状態との間の切り替えが制御される第１のブロックＢ１と、第３の線路ＴＡＰＥ’Ｅ’と第４の線路ＴＡＰＥ’’Ｅ’’との間に接続され、第２の制御信号ＣＯＮＴＲＯＬ＿２により動作状態と非動作状態との間の切り替えが制御される第２のブロックＢ２とを備える。第１のブロックＢ１と第２のブロックＢ２は同一の構成とする。点Ｄ１及びＥ１が正電源ＶＤＤに接続してある。各ブロックの詳細は、第２の実施形態で説明したのと同一である。制御信号により動作させるブロックを切り替えることで、使用されるインダクタ部が選択されて共振周波数が変わる。第１の実施形態で上述したのと同様に、ブロックＢ１及びＢ２を接続しても可変インダクタ１７００に直列に抵抗成分が挿入されることがない。したがって、Ｑ値の劣化を抑制した可変インダクタとして機能させることができる。
なお、上述したように複数のインダクタ部を同時に動作させて同時に複数の周波数を発生することもできる。また、負性抵抗発生部の利得を下げて非発振領域で使用することにより、ブロックＢ１及びＢ２のいずれかを動作させた場合は１つの周波数に対するフィルタ、２つ以上を動作させた場合は２つ以上の周波数または広帯域のフィルタを構成することもできる。
（第１３の実施形態）
図１９に示す可変インダクタ１９００は、図１に示した第１の実施形態の可変インダクタ１００において、第２のインダクタ部Ｉｎｄ２を静電シールドＳｈｉｅｌｄ２に置換したものである。第１のインダクタ部Ｉｎｄ１と第３のインダクタ部Ｉｎｄ３とが静電シールドＳｈｉｅｌｄ２でシールドされることで、独立して安定した動作が可能になる。
（第１４の実施形態）
図２０は、第１４の実施形態の可変インダクタを備える電圧制御発振器（ＶＣＯ）を示している。ＶＣＯ２０００は、インダクタと容量性素子の並列共振によるものであり、第１２の実施形態の可変インダクタ１９００と、第１の端子Ｄ’と第２の端子Ｄ’’との間に接続され、第１の制御信号ＣＯＮＴＲＯＬ＿１により動作状態と非動作状態との間の切り替えが制御される第１のブロックＢ１と、第５の端子Ｆ’と第６の端子Ｆ’’との間に接続され、第３の制御信号ＣＯＮＴＲＯＬ＿３により動作状態と非動作状態との間の切り替えが制御される第３のブロックＢ３とを備える。第１のブロックＢ１と第３のブロックＢ３は同一の構成とする。点Ａ、Ｂ、Ｃが正電源ＶＤＤに接続してある。各ブロックの詳細は、第２の実施形態で説明したのと同一である。第１の実施形態で上述したのと同様に、ブロックＢ１及びＢ３を接続しても可変インダクタ１９００に直列に抵抗成分が挿入されることがない。したがって、Ｑ値の劣化を抑制した可変インダクタとして機能させることができる。
なお、第１のブロックＢ１及び第３のブロックＢ３の両方が動作状態となり２周波数同時発振をしているにも関わらず、静電シールドＳｈｉｅｌｄ２により干渉の非常に少ない安定動作が可能である。
また、第２の実施形態のＶＣＯ２００において、第１のブロックＢ１及び第３のブロックＢ３を動作、第２のブロックＢ２を非動作となるよう制御信号ＣＯＮＴＲＯＬ＿１、ＣＯＮＴＲＯＬ＿２及びＣＯＮＴＲＯＬ＿３を制御するだけで本実施形態と等価の効果を得ることができる。
１００ 可変インダクタ
Ｂ１、Ｂ２、Ｂ３ ブロック（「容量性素子部」および「負性抵抗発生部」に対応）

Ｉｎｄ１、Ｉｎｄ２、Ｉｎｄ３ インダクタ部
Ｙ−Ｙ’ 線線対称軸
ＣＯＮＴＲＯＬ＿１、ＣＯＮＴＲＯＬ＿２、ＣＯＮＴＲＯＬ＿３ 制御信号
ＶＤＤ 正電源

Claims (23)

  1. 線対称軸を有する可変インダクタであって、
    前記可変インダクタが備える複数の円弧が共有する中心点が少なくとも１つ存在することを特徴とする可変インダクタ。
  2. 前記線対称軸上の第１の点（Ｚ）を中心点とした第１の円周上の円弧で構成された、前記線対称軸に関して線対称な第１のインダクタ部と、
    前記第１の点（Ｚ）を中心点とした第２の円周上の円弧で構成された、前記線対称軸に関して線対称な第２のインダクタ部と
    を備え、
    前記第１のインダクタ部は、第１の端子から、前記第１の端子と前記線対称軸に関して線対称な第２の端子まで延在し、
    前記第２のインダクタ部は、第３の端子から、前記第３の端子と前記線対称軸に関して線対称な第４の端子まで延在し、
    前記第１の円周の半径は、前記第２の円周の半径よりも短いことを特徴とする請求項１に記載の可変インダクタ。
  3. 前記第１の点（Ｚ）を中心点とした第４の円周で構成された静電シールドをさらに備え、
    前記静電シールドの半径は、前記第１の円周の半径より長く、前記第２の円周の半径より短いことを特徴とする請求項２に記載の可変インダクタ。
  4. インダクタと容量性素子の並列共振による電圧制御発振器において、
    請求項２又は３に記載の可変インダクタと、
    前記第１の端子と前記第２の端子との間に接続され、第１の制御信号により動作状態と非動作状態との間の切り替えが制御される第１の容量性素子部および第１の負性抵抗発生部と、
    前記第３の端子と前記第４の端子との間に接続され、第２の制御信号により動作状態と非動作状態との間の切り替えが制御される第２の容量性素子部および第２の負性抵抗発生部と
    を備え、
    前記第１の容量性素子部は前記第２の容量性素子部と同一であり、
    前記第１の負性抵抗発生部は前記第２の負性抵抗発生部と同一であることを特徴とする電圧制御発振器。
  5. 前記第１の円周上の円弧および前記第２の円周上の円弧と前記線対称軸との交点にそれぞれ正電源電圧が供給されていることを特徴とする請求項４に記載の電圧制御発振器。
  6. 前記第１の円周上の円弧および前記第２の円周上の円弧と前記線対称軸との交点にそれぞれ電流が供給されていることを特徴とする請求項４に記載の電圧制御発振器。
  7. 前記第１の点（Ｚ）を中心点とした第３の円周上の円弧で構成された、前記線対称軸に関して線対称な第３のインダクタ部であって、第５の端子から、前記第５の端子と前記線対称軸に関して線対称な第６の端子まで延在する第３のインダクタ部と、
    前記第５の端子と前記第６の端子との間に接続され、第３の制御信号により動作状態と非動作状態との間の切り替えが制御される第３の容量性素子部および第３の負性抵抗発生部と
    を備え、
    前記第２の円周の半径は、前記第３の円周の半径よりも短く、
    前記第３の容量性素子部は前記第１および第２の容量性素子部と同一であり、
    前記第３の負性抵抗発生部は前記第１および第２の負性抵抗発生部と同一であることを特徴とする請求項４に記載の電圧制御発振器。
  8. 前記線対称軸に関して線対称な第１のインダクタ部と、
    前記線対称軸に関して線対称な第２のインダクタ部と
    を備え、
    前記第１のインダクタ部は、
    前記線対称軸上の第１の点（ＺＬ）を中心点とした第１の円周上の円弧と、
    前記第１の円周と前記線対称軸に関して線対称な第２の円周上の円弧と、
    前記第１の円周上の円弧と前記第２の円周上の円弧とを結合する、前記線対称軸に直交する第１の結線部と、
    前記第１の円周上の円弧の第１の端子に接続された第１の線路と、
    前記第１の端子と前記線対称軸に関して線対称な第２の端子に接続された第２の線路と
    を備え、
    前記第２のインダクタ部は、
    前記線対称軸上の第１の点（ＺＬ）を中心点とした第３の円周上の円弧と、
    前記第３の円周と前記線対称軸に関して線対称な第４の円周上の円弧と、
    前記第３の円周上の円弧と前記第４の円周上の円弧とを結合する、前記線対称軸に直交する第２の結線部と、
    前記第３の円周上の円弧の第３の端子に接続された第３の線路と、
    前記第３の端子と前記線対称軸に関して線対称な第４の端子に接続された第４の線路と
    を備え、
    前記第１の円周の半径は、前記第３の円周の半径よりも短く、
    前記第２の結線部は、前記第１の結線部の一部であることを特徴とする請求項１に記載の可変インダクタ。
  9. インダクタと容量性素子の並列共振による電圧制御発振器において、
    請求項８に記載の可変インダクタと、
    前記第１の線路と前記第２の線路との間に接続され、第１の制御信号により動作状態と非動作状態との間の切り替えが制御される第１の容量性素子部および第１の負性抵抗発生部と、
    前記第３の線路と前記第４の線路との間に接続され、第２の制御信号により動作状態と非動作状態との間の切り替えが制御される第２の容量性素子部および第２の負性抵抗発生部と
    を備え、
    前記第１の容量性素子部は前記第２の容量性素子部と同一であり、
    前記第１の負性抵抗発生部は前記第２の負性抵抗発生部と同一であることを特徴とする電圧制御発振器。
  10. 前記第１の結線部と前記線対称軸との交点（Ｂ）に正電源電圧が供給されていることを特徴とする請求項９に記載の電圧制御発振器。
  11. 前記第１の結線部と前記線対称軸との交点（Ｂ）に電流が供給されていることを特徴とする請求項９に記載の電圧制御発振器。
  12. 前記線対称軸上の第１の点（ＺＬ）を中心点とした第５の円周上の円弧と、
    前記第５の円周と前記線対称軸に関して線対称な第６の円周上の円弧と、
    前記第５の円周上の円弧と前記第６の円周上の円弧とを結合する、前記線対称軸に直交する第３の結線部と、
    前記第５の円周上の円弧の第５の端子に接続された第５の線路と、
    前記第５の端子と前記線対称軸に関して線対称な第６の端子に接続された第６の線路と
    を備える第３のインダクタ部と、
    前記第５の線路と前記第６の線路との間に接続され、第３の制御信号により動作状態と非動作状態との間の切り替えが制御される第３の容量性素子部および第３の負性抵抗発生部と
    をさらに備え、
    前記第３の円周の半径は、前記第５の円周の半径よりも短く、
    前記第３の結線部は、前記第１の結線部の一部であり、
    前記第３の容量性素子部は前記第１および第２の容量性素子部と同一であり、
    前記第３の負性抵抗発生部は前記第１および第２の負性抵抗発生部と同一であることを特徴とする請求項９に記載の電圧制御発振器。
  13. 前記線対称軸に関して線対称な第１のインダクタ部と、
    前記線対称軸に関して線対称な第２のインダクタ部と
    を備え、
    前記第１のインダクタ部は、
    前記線対称軸上の第１の点（Ｚ）を中心点とした、前記線対称軸に関して線対称な第１の円周上の第１の円弧と、
    前記第１の点（Ｚ）を中心点とした、前記第１の円周よりも半径の大きい第２の円周上の第２の円弧であって前記線対称軸と交わらない第２の円弧と、
    前記第１の円弧と前記線対称軸に関して線対称な第３の円弧と、
    前記第１の円弧と前記第３の円弧とを結合する、前記線対称軸と交わる第１の結線部と、
    前記第１の円弧と前記第２の円弧とを結合する、前記線対称軸と交わる第２の結線部と、
    前記第２の円弧の第１の端子に接続された、第１の線路と、
    前記第１の端子と前記線対称軸に関して線対称な前記第３の円弧の第２の端子に接続された、第１の線路と前記線対称軸に関して線対称な第２の線路と
    を備え、
    前記第２のインダクタ部は、
    前記第１の点（Ｚ）を中心点とした、前記線対称軸に関して線対称な第３の円周上の第４の円弧と、
    前記第１の点（Ｚ）を中心点とした、前記第３の円周よりも半径の大きい第４の円周上の第５の円弧であって前記線対称軸と交わらない第５の円弧と、
    前記第５の円弧と前記線対称軸に関して線対称な第６の円弧と、
    前記第４の円弧と前記第６の円弧とを結合する、前記線対称軸と交わる第３の結線部と、
    前記第４の円弧と前記第６の円弧とを結合する、前記線対称軸と交わる第４の結線部と、
    前記第５の円弧の第３の端子に接続された、第３の線路と、
    前記第３の端子と前記線対称軸に関して線対称な前記第６の円弧の第４の端子に接続された、第３の線路と前記線対称軸に関して線対称な第４の線路と
    を備え、
    前記第２の円周の半径は、前記第３の円周の半径よりも短いことを特徴とする請求項１に記載の可変インダクタ。
  14. インダクタと容量性素子の並列共振による電圧制御発振器において、
    請求項１３に記載の可変インダクタと、
    前記第１の線路と前記第２の線路との間に接続され、第１の制御信号により動作状態と非動作状態との間の切り替えが制御される第１の容量性素子部および第１の負性抵抗発生部と、
    前記第３の線路と前記第４の線路との間に接続され、第２の制御信号により動作状態と非動作状態との間の切り替えが制御される第２の容量性素子部および第２の負性抵抗発生部と
    を備え、
    前記第１の容量性素子部は前記第２の容量性素子部と同一であり、
    前記第１の負性抵抗発生部は前記第２の負性抵抗発生部と同一であることを特徴とする電圧制御発振器。
  15. 前記第１および第２の負性抵抗発生部はそれぞれ、前記線対称軸に関して線対称の位置にある第１および第２の負性抵抗素子を備え、
    前記第１および第２の容量性素子部はそれぞれ、前記線対称軸に関して線対称の位置にある第１および第２の容量性素子を備えることを特徴とする請求項１４に記載の電圧制御発振器。
  16. 前記第１および第５の円弧と前記線対称軸との交点にそれぞれ正電源電圧が供給されていることを特徴とする請求項１４に記載の電圧制御発振器。
  17. 前記第１および第５の円弧と前記線対称軸との交点にそれぞれ電流が供給されていることを特徴とする請求項１４に記載の電圧制御発振器。
  18. 前記第１および第２の負性抵抗発生部はそれぞれ、前記線対称軸に関して線対称の位置にある第１および第２の負性抵抗素子を備え、
    前記第１および第２の容量性素子部はそれぞれ、前記線対称軸に関して線対称の位置にある第１および第２の容量性素子を備えることを特徴とする請求項４、９及び１４のいずれかに記載の電圧制御発振器。
  19. 前記第１および第２の負性抵抗発生部はそれぞれ、
    制御信号が入力される入力端子と、
    第１の出力端子および第２の出力端子と、
    ドレインが前記第１の出力端子に接続され、ソースが接地され、ゲートが前記第２の出力端子に接続され、入力された前記制御信号によりオンオフ制御される第１のトランジスタと、
    ドレインが前記第２の出力端子に接続され、ソースが接地され、ゲートが前記第１の出力端子に接続され、前記入力端子からの前記制御信号によりオンオフ制御される第２のトランジスタと
    を備え、
    前記第１および第２のトランジスタは、前記線対称軸に関して線対称の位置に配置されていることを特徴とする請求項４、９及び１４のいずれかに記載の電圧制御発振器。
  20. 前記第１および第２の負性抵抗発生部はそれぞれ、
    制御信号が入力される入力端子と、
    第１および第２の出力端子と、
    ドレインが前記第１の出力端子に接続され、ゲートが前記第２の出力端子に接続される第１のトランジスタと、
    ドレインが前記第２の出力端子に接続され、ソースが前記第１のトランジスタのソースに接続され、ゲートが前記第１の出力端子に接続される第２のトランジスタと、
    前記第１および第２のトランジスタの前記ソースと接地との間に接続され、前記入力端子からの前記制御信号によりオンオフ制御されるスイッチと
    を備え、
    前記第１および第２のトランジスタは、前記線対称軸に関して線対称の位置に配置されていることを特徴とする請求項４、９及び１４のいずれかに記載の電圧制御発振器。
  21. 前記第１および第２の負性抵抗発生部はそれぞれ、
    制御信号が入力される入力端子と、
    第１および第２の出力端子と、
    ドレインが前記第１の出力端子に接続され、ゲートが前記第２の出力端子に接続される第１のトランジスタと、
    ドレインが前記第２の出力端子に接続され、ソースが前記第１のトランジスタのソースに接続され、ゲートが前記第１の出力端子に接続される第２のトランジスタと、
    ドレインが前記第１および第２のトランジスタのソースに接続されてＡＣ＿ＣＯＭ端子を形成し、ソースが接地され、ゲートに前記入力端子からの前記制御信号により制御される制御電圧が印加された第３のトランジスタと
    を備え、
    前記第１および第２のトランジスタは、前記線対称軸に関して線対称の位置に配置されていることを特徴とする請求項４、９及び１４のいずれかに記載の電圧制御発振器。
  22. 前記第１および第２の容量性素子部はそれぞれ、
    制御信号が入力される入力端子と、
    第１および第２の出力端子と、
    一方の端子が前記第１の出力端子に接続され、他方の端子に前記入力端子が接続される第１のＭＯＳバラクタと、
    一方の端子が前記第２の出力端子に接続され、他方の端子に前記第１のバラクタの他方の端子及び前記入力端子が接続される第２のＭＯＳバラクタと
    を備え、
    前記第１および第２のバラクタは、前記線対称軸に関して線対称の位置に配置されていることを特徴とする請求項４、９及び１４のいずれかに記載の電圧制御発振器。
  23. 前記第１および第２の容量性素子部はそれぞれ、
    制御信号が入力される入力端子と、
    第１および第２の出力端子と、
    前記入力端子からの前記制御信号にオンオフ制御されるスイッチとキャパシタとからなり、一方の端子が前記第１の出力端子に接続される１つ以上の第１の容量部と、
    前記入力端子からの前記制御信号にオンオフ制御されるスイッチとキャパシタとからなり、一方の端子が前記第２の出力端子に接続され、他方の端子が前記第１の容量部の他方の端子に接続される１つ以上の第２の容量部と
    を備え、
    前記第１および第２の容量部は、前記線対称軸に関して線対称の位置に配置されていることを特徴とする請求項４、９及び１４のいずれかに記載の電圧制御発振器。
JP2009049950A 2009-03-03 2009-03-03 可変インダクタ及び電圧制御発振器 Active JP5114794B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2009049950A JP5114794B2 (ja) 2009-03-03 2009-03-03 可変インダクタ及び電圧制御発振器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009049950A JP5114794B2 (ja) 2009-03-03 2009-03-03 可変インダクタ及び電圧制御発振器

Publications (2)

Publication Number Publication Date
JP2010205939A true JP2010205939A (ja) 2010-09-16
JP5114794B2 JP5114794B2 (ja) 2013-01-09

Family

ID=42967149

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009049950A Active JP5114794B2 (ja) 2009-03-03 2009-03-03 可変インダクタ及び電圧制御発振器

Country Status (1)

Country Link
JP (1) JP5114794B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013111433A1 (de) * 2013-08-30 2015-03-05 Technische Universität Dresden Planare symmetrische Spule für integrierte HF-Schaltungen

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63116412A (ja) * 1986-11-05 1988-05-20 Fujikura Ltd プリントコイルとそのインダクタンス調整方法
JPH02299308A (ja) * 1989-05-12 1990-12-11 Takeshi Ikeda Ｌｃノイズフィルタ
JP2002016493A (ja) * 2000-06-30 2002-01-18 Hitachi Ltd 半導体集積回路および光伝送用送信回路
JP2002280222A (ja) * 2001-03-19 2002-09-27 Internatl Business Mach Corp <Ibm> 集積化可変インダクタ，インダクタ／バラクタ同調回路
JP2003229718A (ja) * 2002-02-01 2003-08-15 Nec Electronics Corp 電圧制御発振器
JP2003229485A (ja) * 2002-02-01 2003-08-15 Nec Electronics Corp 半導体集積回路
JP2003347844A (ja) * 2002-05-29 2003-12-05 Fujitsu Ltd 電圧制御発振器、ｐｌｌ回路及び半導体装置
JP2005303839A (ja) * 2004-04-14 2005-10-27 Matsushita Electric Ind Co Ltd 電圧制御発振装置
JP2007005498A (ja) * 2005-06-22 2007-01-11 Ricoh Co Ltd 可変インダクタおよびその製造方法
WO2007006867A1 (en) * 2005-07-11 2007-01-18 Nokia Corporation Inductor device for multiband radio frequency operation
JP2008148210A (ja) * 2006-12-13 2008-06-26 Sharp Corp 電圧制御発振器、ｐｌｌ回路

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS63116412A (ja) * 1986-11-05 1988-05-20 Fujikura Ltd プリントコイルとそのインダクタンス調整方法
JPH02299308A (ja) * 1989-05-12 1990-12-11 Takeshi Ikeda Ｌｃノイズフィルタ
JP2002016493A (ja) * 2000-06-30 2002-01-18 Hitachi Ltd 半導体集積回路および光伝送用送信回路
JP2002280222A (ja) * 2001-03-19 2002-09-27 Internatl Business Mach Corp <Ibm> 集積化可変インダクタ，インダクタ／バラクタ同調回路
JP2003229718A (ja) * 2002-02-01 2003-08-15 Nec Electronics Corp 電圧制御発振器
JP2003229485A (ja) * 2002-02-01 2003-08-15 Nec Electronics Corp 半導体集積回路
JP2003347844A (ja) * 2002-05-29 2003-12-05 Fujitsu Ltd 電圧制御発振器、ｐｌｌ回路及び半導体装置
JP2005303839A (ja) * 2004-04-14 2005-10-27 Matsushita Electric Ind Co Ltd 電圧制御発振装置
JP2007005498A (ja) * 2005-06-22 2007-01-11 Ricoh Co Ltd 可変インダクタおよびその製造方法
WO2007006867A1 (en) * 2005-07-11 2007-01-18 Nokia Corporation Inductor device for multiband radio frequency operation
JP2008148210A (ja) * 2006-12-13 2008-06-26 Sharp Corp 電圧制御発振器、ｐｌｌ回路

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102013111433A1 (de) * 2013-08-30 2015-03-05 Technische Universität Dresden Planare symmetrische Spule für integrierte HF-Schaltungen

Also Published As

Publication number Publication date
JP5114794B2 (ja) 2013-01-09

Similar Documents

Publication Publication Date Title
US10121845B2 (en) Inductor layout, and a voltage-controlled oscillator (VCO) system
JP5302323B2 (ja) デュアルバンド結合ｖｃｏ
US8058938B2 (en) Voltage controlled oscillator
US6940355B2 (en) Circular geometry oscillators
US20040251978A1 (en) Voltage controlled oscillator
US9356556B1 (en) Circuits for and methods of implementing a dual-mode oscillator
JP2010272815A (ja) 可変インダクタ
CN107017842B (zh) 信号产生器和谐振电路
US8098109B2 (en) Differential varactor circuit for a voltage controlled oscillator
US7411468B2 (en) Low voltage low-phase-noise oscillator
US9667193B2 (en) Low power wide tuning range oscillator
US11502645B1 (en) Transformer voltage controlled oscillator
CN101212200B (zh) 振荡器
JP5114794B2 (ja) 可変インダクタ及び電圧制御発振器
CN110350870B (zh) 一种Class-F2压控振荡器
JP5114793B2 (ja) 可変インダクタ及び電圧制御発振器
JP2012253561A (ja) 電圧制御発振器
CN116781014A (zh) 压控振荡器
CN112970181B (zh) 一种包含谐振电路的集成电路
JP5126614B2 (ja) 可変インダクタ及び電圧制御発振器
KR101503505B1 (ko) 트랜스포머 커플링 및 공진 모드 스위칭을 이용한 광대역 전압 제어 발진기
JP5789003B2 (ja) 発振回路及び半導体装置
Jeon A differential Colpitts-VCO circuit suitable for sub-1V low phase noise operation
JP2012095225A (ja) 発振器
Chang et al. A 0.18-μm CMOS 16-GHz varactorless LC-VCO with 1.2-GHz tuning range

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20101013

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20111125

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120203

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120329

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120921

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120926

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 5114794

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151026

Year of fee payment: 3

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350