JP2007005498A - 可変インダクタおよびその製造方法 - Google Patents

Abstract

【課題】 自己共振周波数が高く、かつ差動運動機構などを必要としない、新規な可変インダクタを提供する。
【解決手段】 高周波電子回路に使用する可変インダクタにおいて、誘電体基板上に第１の配線からなる主インダクタ２と、この主インダクタ２の近傍に１個以上の第２の配線からなる副インダクタ３を配置し、この副インダクタ３と主インダクタ２を並列に接続する接続手段とＳ１、Ｓ２を有している。
【選択図】 図１

Description

本発明は、誘電体基板上に配置された２つのインダクタを備えている、高周波電子回路に使用する可変インダクタおよびその製造方法に関するものである。

従来では、高周波電子回路において、同調回路、インピーダンス整合回路、フィルタ回路などにおいて、可変リアクティブ素子が必要とされている。また、高周波能動デバイス、例えば、ＨＥＭＴ（ヘムト、高電子移動度トランジスタ）やＭＭＩＣ（μモノリシック集積回路）などでは入力部あるいは出力部において、信号の反射が起こらないようにインピーダンス整合を行う必要があることは知られている（例えば、特許文献１および２参照）。
とくに、インピーダンス整合回路において可変リアクタンス素子が切望されている。このようなインピーダンス整合には、インダクタやキャパシタを使った整合回路が使われる。しかし、一般的にＨＥＭＴやＭＭＩＣでは入力および出力インピーダンスのバラツキが大きい。
したがって、従来の整合回路では、回路を構成する部品群の一部に可変タイプのリアクタンス素子を使用し、それを微調整することが行われた。その一例として、インダクタンス調整部を有するインダクタ素子が知られている。
このインダクタ素子には、インダクタンス調整部のトリミングパターンを、電気特性を見ながらレーザビームで切断する方法が採用されていた。しかし、この方法では、組み立てコストの増加という不具合があった。また、組み立て後には、インダクタンス値を調整することは不可能であった。
また、使用周波数が高くなるにつれて回路は複雑になり、使用部品の電気特性は狭偏差であることが要求されてくる。とくに周波数によってインピーダンスが変化するリアクタンス素子において、その要求は高くなる。しかし、パッシブなリアクタンス素子を狭偏差で作ることは容易ではない。
高周波下において、抵抗やインダクタおよびキャパシタなどの部品には、低周波では無視できた寄生抵抗および寄生リアクタンス素子の影響が現れ、電気特性を変化させてしまう。とくに、高周波回路ではパッケージの影響が大きく、組み立て後に特性が変化することが多い。
したがって、可変範囲リアクタンス素子を用いれば、組み立て後に特性を観察しながら、最適な値を設定することが可能になり、回路の歩留まりが向上する。また、高周波部品において重要な要素は小型化である。とくに、昨今の携帯電話の小型高性能化は著しい。このような機器では、小型化が最重要課題として検討され、とくにインダクタの小型化が望まれている。
高周波回路で良く採用されるスパイラルインダクタなどでは、大きなインダクタンス値を実現するには、大きな平面寸法が必要であり、ＭＭＩＣなどでも多くのチップ面積を占めている。その結果、チップコストが下がらない欠点がある。このように、高周波回路では、小型で、外部からの制御可能な可変リアクタンス素子の実現が望まれている。

図９は従来の第１の例として集積化可変インダクタ、インダクタ／バラクタ同調回路を説明する概略図である。上述した要求に対して、特許文献１は図９に示すような集積化可変インダクタ、インダクタ／バラクタ同調回路を開示している。
図９において、可変インダクタは、スパイラル状導体（スパイラルインダクタ）２２の近傍に開放端を有する複数個のループ状導体２４を設け、複数の開放端のそれぞれに開放端を開放／短絡するスイッチ（図示せず）を設けた構造と成っている。
スパイラル導体２２に絶縁膜を介し、開放端を短絡した閉ループ導体を設けると、２２のインダクタンスが小さくなる。これはスパイラルインダクタを貫く磁束密度の変化により閉ループ導体２４に前記磁束を打ち消す誘導電流が流れるからである。開放端のままであれば、開ループ端には電圧が発生するだけで、電流は流れないので、磁束は変化することが無く、インダクタンスは変化しない。
したがって、スパイラルインダクタ２２の近傍に開放端を有するループ状導体２４を設け、その開放端にスイッチを設けて、スイッチの開閉によりスパイラルインダクタ２２のインダクタンスを変えることが可能になる。さらに、前記開放端を有するループとして、形状の異なる複数の開放端を有するループを設けることで、段階的にインダクタンス値を変化することが可能になる。

図１０は、特許文献２に開示された可変インダクタを備える物品を示す概略図である。インダクタ３０は２つのループ、すなわち外側のループ３２と内側のループ３７を備えている。両方のループはアンカー３４、３５のところで固定されている。
外側のループは矢印の方向３６で示すように、自由端部３３のところで運動することができ、内側のループ３７は矢印の方向３９で示すように、自由端部３８ところで動くことができる。高周波信号のような信号は接点３６ａおよび３６ｂを通して、ループ３２および３７に送られる。
この可変インダクタにおいて、ループ３２と３７の間に差動運動が発生するように、ループは適当に配置、作動される。その結果、差動運動によって、両ループコイル状インダクタの間隔、幾何学的形状が変化するようになり、インダクタンスが変化する。２つのループコイル状インダクタが最も離れた場合にインダクタンスは最小となり、２つのコイル状インダクタが同一平面内に位置した場合、インダクタンスは最も大きくなる。
インダクタンスを変化させるには内側と外側のコイル状インダクタを差動運動させる必要があり、温度変化やアクチュエータを利用することができる。温度変化を利用する場合には、ループを選択的に加熱するために、ループの一方にＤＣバイアスを掛けることでジュール熱を発生させる。その結果、通常、ループまたはグランドプレーンの湾曲である。
その一例を説明すれば、定常状態、たとえば室温状態では外側および内側のコイル状インダクタが湾曲して反り返っており、一方のコイル状インダクタ、図１０では内側のコイル状インダクタがより湾曲して反り上がっている。
このような、コイル状インダクタの反り返りは、下地ポリシリコン層上にＣｒやＴｉなどの応力の大きな材料を成膜したのち配線材料の金を蒸着し、最後にポリシリコン下の犠牲層をエッチングにより除去すれば、ＣｒやＴｉの層が応力を緩和するために収縮しかつ固定されていないコイル状インダクタ端部が湾曲して発生する。
また、２つのコイル状インダクタの湾曲が異なる構造は、コイル状インダクタ製造段階において、一方のコイル状インダクタに異なる金属を使用するとか、またはコイル状インダクタ表面の一部に波形を形成するなど機械的設計を変更することで実現できる。
このように、例えば、内側のコイル状インダクタがより敏感に温度に対して変化するように設計した場合には、コイル状インダクタ部分の温度を上昇させると内側のコイル状インダクタの湾曲はその曲率半径が大きくなるように形状が変化し、外側コイル状インダクタと同一平面内に位置させることができるのである。あるいは、ＭＥＭＳ（微小電気機械システム）技術を用いたアクチュエータを使用することもできる。
特開２００２−２８０２２２公報 特開２００１−０７６９３５公報

しかしながら、従来の可変インダクタでは、変成器構成とした場合には、１次側コイル状インダクタと２次側コイル状インダクタとの間に、寄生容量が形成され自己共振が発生し、その使用範囲が狭い欠点があった。
また、コイル状インダクタを並列に接続した可変インダクタでは、並列接続しているために両コイル状インダクタ間は同電位であり、寄生容量は生じないが、差動運動させるための機構が必要であり、実用化は困難であった。
そこで、本発明の目的は、上述した実情を考慮して、自己共振周波数が高く、かつ差動運動機構などを必要としない、新規な可変インダクタを提供することにある。

上記の課題を解決するために、請求項１に記載の発明は、高周波電子回路に使用する可変インダクタにおいて、誘電体基板上に第１の配線からなる主インダクタと、この主インダクタの近傍に１個以上の第２の配線からなる副インダクタを配置し、この副インダクタと主インダクタを並列に接続する接続手段を有している可変インダクタを特徴とする。
また、請求項２に記載の発明は、前記主インダクタは前記副インダクタと異なる自己インダクタンスを有する請求項１記載の可変インダクタを特徴とする。
また、請求項３に記載の発明は、前記主インダクタの直下に空隙を設けた請求項１記載の可変インダクタを特徴とする。
また、請求項４に記載の発明は、前記接続手段として薄膜トランジスタを用いた請求項１記載の可変インダクタを特徴とする。
また、請求項５に記載の発明は、前記誘電体基板の下に半導体基板を配置し、この半導体基板内に前記接続手段を配置した請求項１記載の可変インダクタを特徴とする。
また、請求項６に記載の発明は、前記半導体基板としてシリコンを用い、前記接続手段がシリコンＭＯＳ型電界効果トランジスタである請求項５記載の可変インダクタを特徴とする。
また、請求項７に記載の発明は、前記半導体基板としてガリウム砒素基板を用い、前記接続手段はガリウム砒素電界効果トランジスタである請求項５記載の可変インダクタを特徴とする。
また、請求項８に記載の発明は、高周波電子回路に使用する可変インダクタを製造するための可変インダクタの製造方法において、以下の工程、すなわち、少なくとも副インダクタを絶縁膜と金属板を積層した積層基板に形成し、前記副インダクタ基板を主インダクタ上に積層し、前記副インダクタと接続手段とを電気的に接続する工程を含む可変インダクタの製造方法を特徴とする。

本発明によれば、主インダクタに並列に１個以上の副インダクタを接続し、接続手段を外部からオンオフすることで、主インダクタへ副インダクタが並列に接続され、全体のインダクタンス値を変えることができる。

以下、図面を参照して、本発明の実施の形態を詳細に説明する。図１は本発明による可変インダクタの第１の実施の形態を示す概略斜視図である。図１において、誘電体基板１、例えば、石英基板などの表面に第１の配線からなる主インダクタ２が形成されており、その上に第２の配線からなる副インダクタ３が形成されている。第１および第２の配線は、下地にＴｉを製膜した後、金メッキにより形成される。
図１では、主および副インダクタ２および３の外形は等しく、その自己インダクタンスＬは等しい。この実施の形態では、主および副インダクタの形状は角型のシングルループ形状としている。そのループ配線の寸法は、内側の辺の長さが１．６ｍｍ、配線幅は２００μｍである。
製造工程を説明すると、まず、誘電体基板である石英基板１上に、金メッキを用いて主インダクタ２を形成する。次に、この主インダクタ２表面に、厚さ５０μｍのポリイミドを製膜し、その表面に副インダクタ３を形成する。前記ポリイミド層には貫通孔が形成されており、主および副インダクタ２および３がスイッチＳ１、Ｓ２を介して電気的に接続可能になっている。接続手段（スイッチ）Ｓ１としては、チップ型のトランジスタや集積化に適したポリシリコンからなる薄膜トランジスタなどが使用される。
以下に本可変インダクタの動作を説明する。近接した２つのコイル状インダクタを並列に接続した場合の、全体のインダクタンスＬｏは以下のようになる。
Ｌｏ＝Ｍ＋（Ｌ１−Ｍ）（Ｌ２−Ｍ）／（Ｌ１＋Ｌ２−２Ｍ）
Ｍ＝ｋ×√Ｌ１×Ｌ２
ここで、Ｍは相互インダクタンス、ｋは結合係数、Ｌ１とＬ２は主インダクタ２および副インダクタ３の自己インダクタンスである。
今、主インダクタ２および副インダクタ３の自己インダクタンスをＬとすると、上式から明らかなように、主および副インダクタ２、３を接近させ、並列に接続した場合、極めて結合が強い（ｋ≒１、Ｍ＝Ｌ）の場合には、インダクタンスＬｏは１個の自己インダクタンス値Ｌになる。
また、主インダクタ２から副インダクタ３が離れており、ｋが小さい場合には、相互インダクタンスＭがゼロとなり、全体のインダクタンスＬｏは１／２Ｌとなる。

図２は本発明による可変インダクタの第１の実施の形態において複数個の副インダクタを有する場合を説明する概略斜視図である。図２に示すように、２個以上、例えば、ｎ個の副インダクタ３が配置され、各副インダクタ３が十分に離れた場合には、全体のインダクタンスは１／ｎ倍に低減させることができる。
したがって、副インダクタ３として結合係数の異なる複数のコイル状インダクタを配置し、適時副インダクタ３を接続することで全体のインダクタンスを広い範囲で可変にすることが可能になる。主および副インダクタ２および３はスイッチＳ１、Ｓｎを介して電気的に接続可能になっている。
また、この方式では、主インダクタ２と副インダクタ３には同位相の電流が流れるので、両コイル状インダクタ２、３間の寄生キャパシタの影響が少ない利点がある。したがって、従来の方式に比べて自己共振周波数の高い可変インダクタを実現できる。
結合係数を変えるには、主インダクタ２と副インダクタ３間の距離を変化させることで適当な結合係数を得ることが可能である。説明では主インダクタ２と副インダクタ３のインダクタンスは等しい場合について説明したが、異なった場合でも同様な効果が得られる。
本発明の可変インダクタ構造では、主インダクタ２と１個以上の副インダクタ３とに同位相の電流が流れるので、寄生キャパシタの影響が低減でき、自己共振周波数の高い可変インダクタを提供することができる。

図３は本発明による可変インダクタの第２の実施の形態を示す概略斜視図である。図４は可変インダクタの第２の実施の形態を線Ｘ−Ｘに沿って示す断面図である。図３および図４において、インダクタを半導体基板１上に形成する場合には、この半導体基板１の導電性による損失を考慮する必要がある。
図に示すように、半導体基板４上に主インダクタ２、絶縁層５を介して副インダクタ３を形成した後、可変インダクタ直下の半導体表面をエッチングなどで取り除き空隙６を設けた構造とする。主および副インダクタ２および３はスイッチＳ１ｂを介して電気的に接続可能になっている。
これによって、半導体基板４の影響を除去し、低損失の可変インダクタを実現することができる。本構造とすることで、半導体の導電性に起因する損失が低減でき、集積化に適した可変インダクタ構造を提供できる。
半導体基板としてはシリコン、ガリウム砒素等の基板を利用することができる。シリコン基板を利用すれば、シリコン基板表面に接続手段としてＭＯＳ型電界効果トランジスタを使った集積型可変インダクタを実現できる。
また、ガリウム砒素基板を使えば、シリコンより高速動作可能なガリウム砒素電界効果トランジスタと集積化することが可能になり、高周波用集積化可変インダクタを提供することができる。

図５は本発明による可変インダクタの第３の実施の形態を示す概略斜視図である。図６は可変インダクタの第３の実施の形態を示す平面図である。第３の実施の形態において、主および副インダクタ２、３間の結合係数を変えるために、両コイル状インダクタ２、３の間隔を広げる方法の他に、相対的位置を変える方法を示している。
図５および図６に示すように（平面図において副インダクタは上方にずれている）、副インダクタ３を、主インダクタ２に対して相対的に位置をずらすことで、主インダクタ２で発生した磁束の一部しか副インダクタ３を鎖交しなくなり、結合係数は減少する。
本構造にすることで、インダクタ２、３間の結合係数を容易に調整することが可能となり、制御性のよい可変インダクタが提供できる。主および副インダクタ２および３はスイッチＳ１を介して電気的に接続可能になっている。

図７は本発明による可変インダクタの第４の実施の形態を示す概略斜視図である。図８は図７の第４の実施の形態の可変インダクタのみを示す斜視図である。図７および図８は本発明の可変インダクタの製造方法に関するもので、金属層と絶縁層を張り合わせた積層基板を用いた、可変インダクタの製造方法を提案している。
具体的には、ポリイミド薄膜に銅を貼り付けた積層基板を用いた銅張りカプトンを用いて製造する方法を提案する。銅張りカプトンを用いることで、主および副インダクタ２、３間の絶縁およびギャップ確保のためのポリイミド厚膜プロセスおよびその上の配線材料製膜プロセスが不要になる。
さらに、銅張りカプトンは、誘電体基板１上の主インダクタ２とは別工程で製造することが可能なので、歩留まりが向上する利点がある。以下に簡単にその製造工程を説明する。
まず、誘電体基板１上に第１の配線からなる主インダクタ２と、薄膜トランジスタなどの接続手段Ｓ１、Ｓ２を配置する。その後、別工程で副インダクタ３を形成した所定厚さの銅張りカプトン７を張り合わせ、ボンディングワイヤ８などで前記スイッチ（接続手段）Ｓ１、Ｓ２と接続し、可変インダクタを完成させる。
本発明の方法では、主インダクタ２と副インダクタ３を別工程で製造するため、歩留まりが高く、コイル状インダクタ間に必要な厚い層間絶縁膜形成工程が簡略化でき、製造コストを低減できる利点がある。
また、銅とポリイミド積層基板を用いた製造プロセスを用いれば、主インダクタ２と副インダクタ３は別工程で製造できる。また、インダクタ２、３間の絶縁およびギャップを確保するためのポリイミドなどの絶縁層厚膜プロセスが不要になる。したがって、歩留まりを向上し、製造工程を簡略化し、製造コストを低減することができる。

本発明による可変インダクタの第１の実施の形態を示す概略斜視図である。 本発明による可変インダクタの第１の実施の形態において複数個の副インダクタを有する場合を説明する概略斜視図である。 本発明による可変インダクタの第２の実施の形態を示す概略斜視図である。 可変インダクタの第２の実施の形態を線Ｘ−Ｘに沿って示す断面図である。 本発明による可変インダクタの第３の実施の形態を示す概略斜視図である。 可変インダクタの第２の実施の形態を示す平面図である。 本発明による可変インダクタの第４の実施の形態を示す概略斜視図である。 図７の第４の実施の形態の可変インダクタのみを示す斜視図である。 従来の第１の例として集積化可変インダクタ、インダクタ／バラクタ同調回路を説明する概略図である。 特許文献２に開示された可変インダクタを備える物品を示す概略図である。

符号の説明

１ 誘電体基板（石英基板）
２ 主インダクタ
３ 副インダクタ
４ 半導体基板
５ 絶縁層
６ 空隙
７ 銅張りカプトン
８ ボンディングワイヤ
Ｓ１ 接続手段（チップ型のトランジスタ、スイッチ）
Ｓ２ 接続手段（スイッチ）

Claims (8)

1. 高周波電子回路に使用する可変インダクタにおいて、誘電体基板上に第１の配線からなる主インダクタと、該主インダクタの近傍に１個以上の第２の配線からなる副インダクタを配置し、該副インダクタと前記主インダクタを並列に接続する接続手段を有していることを特徴とする可変インダクタ。
2. 前記主インダクタは前記副インダクタと異なる自己インダクタンスを有することを特徴とする請求項１記載の可変インダクタ。
3. 前記主インダクタの直下に空隙を設けたことを特徴とする請求項１記載の可変インダクタ。
4. 前記接続手段として薄膜トランジスタを用いたことを特徴とする請求項１記載の可変インダクタ。
5. 前記誘電体基板の下に半導体基板を配置し、当該半導体基板内に前記接続手段を配置したことを特徴とする請求項１記載の可変インダクタ。
6. 前記半導体基板としてシリコンを用い、前記接続手段がシリコンＭＯＳ型電界効果トランジスタであることを特徴とする請求項５記載の可変インダクタ。
7. 前記半導体基板としてガリウム砒素基板を用い、前記接続手段はガリウム砒素電界効果トランジスタであることを特徴とする請求項５記載の可変インダクタ。
8. 高周波電子回路に使用する可変インダクタを製造するための可変インダクタの製造方法において、少なくとも副インダクタを絶縁膜と金属板を積層した積層基板に形成し、前記副インダクタ基板を主インダクタ上に積層し、前記副インダクタと接続手段とを電気的に接続する工程を含むことを特徴とする可変インダクタの製造方法。

Images