FR2830142A1 - Circuit integre et dispositif recepteur - Google Patents

Circuit integre et dispositif recepteur Download PDF

Info

Publication number
FR2830142A1
FR2830142A1 FR0211983A FR0211983A FR2830142A1 FR 2830142 A1 FR2830142 A1 FR 2830142A1 FR 0211983 A FR0211983 A FR 0211983A FR 0211983 A FR0211983 A FR 0211983A FR 2830142 A1 FR2830142 A1 FR 2830142A1
Authority
FR
France
Prior art keywords
frequency
vco
integrated circuit
voltage
voltage controlled
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
FR0211983A
Other languages
English (en)
Other versions
FR2830142B1 (fr
Inventor
Mitsuhiro Noboru
Hiroshi Isoda
Shinji Amano
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Publication of FR2830142A1 publication Critical patent/FR2830142A1/fr
Application granted granted Critical
Publication of FR2830142B1 publication Critical patent/FR2830142B1/fr
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/10Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/099Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • HELECTRICITY
    • H03ELECTRONIC CIRCUITRY
    • H03LAUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00Automatic control of frequency or phase; Synchronisation
    • H03L7/06Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08Details of the phase-locked loop
    • H03L7/085Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/095Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using a lock detector

Landscapes

  • Inductance-Capacitance Distribution Constants And Capacitance-Resistance Oscillators (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Semiconductor Integrated Circuits (AREA)
  • Metal-Oxide And Bipolar Metal-Oxide Semiconductor Integrated Circuits (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

L'invention concerne un circuit intégré (1) comprenant plusieurs oscillateurs commandés en tension (VCO) tous fabriqués conformément au même procédé afin que des plages variables de leur fréquence se dispersent dans une même direction. Une plage couvrant une fréquence, qu'une dispersion ait lieu ou non, et une plage couvrant la fréquence uniquement dans le cas où la dispersion a lieu sont toutes deux utilisées comme plages variables de fréquence des oscillateurs commandés en tension, et les plages variables de fréquence des oscillateurs sont définies pour être consécutives les unes aux autres, afin qu'un faible nombre d'oscillateurs commandés en tension puisse couvrir une plage variable de fréquence étendue, pour ainsi permettre une miniaturisation du circuit intégré.L'invention concerne également un récepteur comportant ce circuit intégré.

Description

<Desc/Clms Page number 1>
La présente invention concerne un circuit intégré comportant un circuit oscillant destiné à osciller sur une plage de fréquences étendues successives, et un dispositif récepteur comportant ce circuit intégré et utilisé en particulier comme dispositif récepteur de radiodiffusion par satellite, dispositif récepteur de télédiffusion par onde de sol et comme dispositif récepteur de télédiffusion par câble (CATV).
En télédiffusion, comme par exemple en radiodiffusion par satellite, radiodiffusion par onde de sol et télévision par câble (CATV), une gamme de fréquences étendue est utilisée. Par exemple, une fréquence d'entrée d'un sélecteur de canaux de radiodiffusion par satellite (dispositif récepteur intérieur) se situe dans une plage de 950 MHz à 2150 MHz, et une fréquence d'entrée utilisée en télédiffusion par câble se situe dans une plage de 52 MHz à 864 MHz. En télédiffusion par onde de sol, une bande de fréquences semblable à celle de la télédiffusion par câble est utilisée. Ceci s'explique par le fait qu'une gamme de fréquences étendue est nécessaire pour émettre un signal de télévision comportant beaucoup d'informations et que de nombreux programmes sont transmis à l'aide d'un grand nombre de canaux afin que le téléspectateur puisse effectuer une sélection parmi les nombreux canaux.
Dans un dispositif récepteur destiné à recevoir des émissions au moyen de la gamme de fréquences étendue, un bloc de circuits (sélecteur de canaux, partie d'entrée) qui traite un signal d'entrée d'antenne convertit une fréquence utilisée en radiodiffusion en une fréquence spécifique ou fréquence intermédiaire (en CATV, il existe un cas dans lequel la conversion est effectuée deux fois). Le signal reçu qui a été converti
<Desc/Clms Page number 2>
en fréquence intermédiaire est soumis à un traitement de signal, tel qu'une amplification, un filtrage et une modulation, pour permettre d'obtenir des images et des signaux vocaux. Au moment de la conversion du signal reçu, un signal d'oscillateur local est nécessaire dans le récepteur.
Dans la partie d'entrée du récepteur, un bloc de circuits appelé un changeur de fréquence exécute la conversion de fréquence. Dans le changeur de fréquence, le produit de la multiplication d'un signal d'entrée Asin #RF par un signal d'oscillateur local Bsin #LO est fourni en sortie. Une sortie Y du changeur de fréquence est la suivante:
Y = kABsin #RFsin #RO = kAB {0,5sin (#RF + #LO) + 0, 5sin (#RF - #LO) Ici, k est une constante proportionnelle.
Cette expression montre qu'il est possible d'obtenir une composante fréquentielle d'une différence entre la fréquence du signal d'entrée et la fréquence de l'oscillateur local en fonction de la sortie du changeur de fréquence, ce qui permet de réaliser la conversion de fréquence.
Dans le cas d'une radiodiffusion numérique par satellite, une fréquence nulle est utilisée comme fréquence intermédiaire (mode de conversion directe).
La fréquence de l'oscillateur local doit, dans ce cas, se situer dans la plage de 950 MHz à 2150 MHz, comme pour une fréquence de réception. En outre, la conversion de fréquence est effectuée à deux fréquences d'oscillation présentant une différence de phase de 90 degrés afin que les informations d'origine soient conservées même si la fréquence d'oscillateur local est convertie en une fréquence nulle. Les deux signaux de sortie sont ensuite utilisés (ils sont appelés "signaux en bande de base").
<Desc/Clms Page number 3>
En télédiffusion par câble, une caractéristique de distorsion faible est nécessaire car la télédiffusion est réalisée au moyen d'un très grand nombre de canaux.
C'est pourquoi on utilise en général un mode dans lequel la conversion de fréquence est réalisée deux fois (mode de conversion directe). Lors de la première conversion de fréquence, une fréquence de réception est convertie en une fréquence intermédiaire supérieure à la fréquence de réception. En supposant que la fréquence intermédiaire soit de 1000MHz, une fréquence d'oscillateur local requise dans ce cas se situe dans la plage de 1052 MHz à 1864 MHz.
Un circuit oscillateur local pour générer la fréquence d'oscillateur local est nécessaire non seulement pour fournir une gamme de fréquences d'oscillation plus étendue, mais également pour stabiliser la fréquence par rapport à des variations de température ou de tension de source d'énergie. En outre, dans le cas de la réception de la télédiffusion numérique, un bruit de phase faible est nécessaire.
Pour satisfaire à ces conditions, il est courant d'utiliser un circuit oscillant LC comportant un circuit résonant constitué d'une bobine d'inductance (L) et d'un condensateur (C). On utilise généralement une diode (diode varicap, à capacité variable ou VC), dont la capacité est modifiée par une tension entre les bornes, afin de faire varier la fréquence. Il est donc possible d'obtenir un circuit oscillant dont la fréquence est modifiée par une tension. C'est ce que l'on appelle en général un oscillateur commandé en tension (VCO).
En supposant que l'inductance du circuit résonant soit L (H) et que la capacité du circuit résonant soit C (F), la fréquence d'oscillation (la fréquence de résonance) appelée la fréquence d'oscillation fo (Hz)
<Desc/Clms Page number 4>
du circuit oscillant LC est déterminée conformément à l'expression suivante: fo = 1/{2##(LC)}
D'autre part, en supposant (a) qu'une fréquence d'oscillation dans le cas d'une capacité C égale à Cmax (valeur maximum de C) soit "fomin" et (b) qu'une fréquence d'oscillation dans le cas d'une capacité C égale à Cmin (valeur minimum de C) soit "fomax", il est possible d'obtenir une relation exprimée comme suit: fomax/fomin = (Cmax/Cmin)
Cela signifie qu'en ce qui concerne une plage variable de la fréquence, un rapport entre la fréquence maximum et la fréquence minimum (rapport de variation de capacité) est égal à la racine carrée d'un rapport entre la valeur maximum et la valeur minimum du circuit résonant. Plus le rapport entre la fréquence maximum et la fréquence minimum augmente, plus il devient difficile de réaliser un tel circuit. Du point de vue de l'exemple mentionné ci-dessus, le réglage suivant est nécessaire : un sélecteur de canaux de radiodiffusion numérique par satellite, 2150/950 = 2,26, et dans un sélecteur de canaux de télévision par câble, 1864/1052 = 1,77.
Dans une technique conventionnelle, une diode varicap dont le rapport de variation de capacité est important est utilisée pour obtenir ces plages variables de la fréquence. En outre, une tension allant jusqu'à 30 V est appliquée à la diode varicap afin d'obtenir le rapport de variation de capacité. Dans le cas où une plage variable requise ne peut pas être obtenue, la bobine d'inductance du circuit résonant est commutée, ou bien plusieurs VCO sont prévus de manière à être commutés.
En ce qui concerne la précision du traitement d'un circuit intégré, la miniaturisation a progressé d'année
<Desc/Clms Page number 5>
en année et la caractéristique de fréquence d'un transistor continue à faire des progrès. La caractéristique de fréquence du transistor est définie comme une fréquence de coupure ft. La ft ne doit pas être moins de 10 fois supérieure à une fréquence effectivement utilisée. La ft d'un transistor fabriquée conformément aux procédés récents de fabrication de transistors bipolaires, BiCMOS ou RFCMOS est supérieure à 20GHz. Cette caractéristique est suffisante pour fabriquer une partie d'entrée d'un récepteur destiné à la télédiffusion, telle que la radiodiffusion par satellite, conformément à ces procédés de fabrication de circuits intégrés. Ainsi, les développements progressent en ce qui concerne une partie d'entrée d'un récepteur de télédiffusion, par exemple de radiodiffusion par satellite, ce qui ouvre un grand marché, en vue de réaliser la partie d'entrée du récepteur à l'aide d'un circuit intégré. En particulier dans le cas de l'utilisation d'un circuit intégré dans lequel des parties haute fréquence sont entièrement intégrées, un module de partie d'entrée relativement gros recouvert par un boîtier métallique conventionnel est remplacé par le circuit intégré, ce qui contribue à la miniaturisation et à la réduction du coût du récepteur de radiodiffusion.
Pour réaliser un tel circuit intégré haute fréquence, il est important de réaliser un VCO ayant une large plage de fréquences à un coût aussi faible que possible, ce qui pose les problèmes suivants.
(a) Le rapport de variation de capacité d'un élément varicap pouvant être réalisé à l'aide du circuit intégré est faible.
(b) Le facteur Q d'une bobine d'inductance pouvant être réalisée à l'aide du circuit intégré est faible.
<Desc/Clms Page number 6>
(c) Une surface de la bobine d'inductance pouvant être réalisée à l'aide du circuit intégré est relativement importante, ce qui influence le prix.
(d) Il se produit une dispersion de la fréquence due à une dispersion générée au cours du processus de fabrication du circuit intégré.
La présente invention a pour but de proposer un circuit intégré et un dispositif récepteur tels que l'ensemble puisse être miniaturisé grâce à l'intégration de VCO dans le circuit intégré, et que, même dans le cas d'une dispersion de la fréquence résultant d'une dispersion générée au cours d'un processus de fabrication du circuit intégré, un faible nombre de VCO puisse couvrir une plage de fréquences étendue, pour ainsi permettre de réaliser la miniaturisation du circuit intégré et du dispositif récepteur.
Pour atteindre le but ci-dessus et selon un premier aspect de la présente invention, il est proposé un circuit intégré caractérisé en ce qu'il comprend plusieurs oscillateurs commandés en tension, tous réalisés conformément au même procédé afin que des plages variables de leur fréquence se dispersent dans une même direction, en ce qu'une plage couvrant une fréquence, qu'une dispersion se produise ou non, et une plage couvrant la fréquence uniquement dans le cas où la dispersion se produit sont toutes deux utilisées comme plages variables de fréquence des oscillateurs commandés en tension, et en ce que les plages variables de fréquence des oscillateurs commandés en tension sont définies pour être consécutives les unes aux autres.
(a) Conformément à ce dispositif, les oscillateurs commandés en tension (VCO) sont réalisés dans le circuit intégré. Il est par conséquent possible de
<Desc/Clms Page number 7>
miniaturiser l'ensemble comportant le circuit intégré et les VCO.
(b) En outre, tous les VCO sont réalisés dans le circuit intégré à l'aide du même procédé. Par conséquent, en prenant en compte à l'avance comme paramètre une dispersion due au procédé, engendrée au cours de la formation des éléments VCO respectifs, il est possible de concevoir un élément à fabriquer (VCO) tout en simulant une caractéristique de ce VCO, ce qui permet de maîtriser les caractéristiques de tous les VCO d'une manière sensiblement uniforme.
Il est ainsi possible d'uniformiser des directions de dispersion des plages variables de la fréquence des VCO prévus dans le circuit intégré.
Ici, en vertu de l'avantage que constitue la possibilité d'uniformiser les directions de dispersion des plages variables de la fréquence des VCO prévus dans le circuit intégré, on utilise non pas une plage couvrant invariablement une certaine fréquence même si la dispersion a lieu, mais à la fois une plage couvrant une fréquence, que la dispersion ait lieu ou non, et une plage couvrant la fréquence uniquement dans le cas où la dispersion a lieu.
Il convient de noter que cela signifie que si l'extrémité d'une plage doit être utilisée, toutes les plages sont utilisées.
Dans ce cas, les plages variables de fréquence des VCO sont définies pour se succéder les unes aux autres.
Si la plage variable de fréquence du VCO qui couvre une plage variable de fréquence inférieure se disperse du côté inférieur et si la plage variable de fréquence du VCO qui couvre une plage variable de fréquence supérieure se disperse du côté supérieur, un grand nombre de VCO est nécessaire pour maintenir la succession. Dans le présent dispositif, les directions
<Desc/Clms Page number 8>
de dispersion (directions dans lesquelles la fréquence augmente/diminue) des plages variables de fréquence de tous les VCO sont rendues uniformes comme cela a été décrit ci-dessus, si bien qu'un nombre important de VCO n'est pas nécessaire pour maintenir la succession.
Il convient de noter aussi que les plages variables de fréquence sont définies successivement de la manière suivante. Par exemple, lorsque les VCO sont montés dans le circuit intégré, des valeurs d'un élément à capacité variable et d'un élément d'inductance sont sélectionnées de manière diverse, des techniques, telles qu'une simulation, étant utilisées pour confirmer que les plages variables de fréquence obtenues sont consécutives les unes aux autres.
Par conséquent, même si la dispersion de la fréquence est provoquée par une dispersion due au procédé de fabrication du circuit intégré, un faible nombre de VCO est capable de couvrir une plage variable de fréquence étendue. Il est donc possible de miniaturiser davantage le circuit intégré.
Le VCO proposé dans la présente invention peut être utilisé pour générer un signal d'oscillateur local nécessaire lorsqu'un signal, tel qu'une onde de radiodiffusion, est reçu, afin de convertir une fréquence du signal reçu en une fréquence spécifique (fréquence intermédiaire).
Par ailleurs, il est possible d'utiliser largement le VCO dans le cas où une fréquence d'oscillation sur une plage étendue est souhaitée.
Selon un second aspect de la présente invention, il est également proposé un dispositif récepteur caractérisé en ce qu'il comprend un circuit intégré tel que défini ci-dessus, chacun des oscillateurs commandés en tension prévus dans le circuit intégré servant à générer un signal d'oscillateur local nécessaire pour
<Desc/Clms Page number 9>
convertir une fréquence d'un signal reçu en une fréquence intermédiaire spécifique.
Ainsi, il est possible de réaliser un circuit intégré haute fréquence à un prix peu élevé.
Par exemple, en ce qui concerne le dispositif de réception de la présente invention, une boucle à phase asservie et l'oscillateur commandé en tension peuvent être prévus dans un circuit intégré de réception de radiodiffusion par satellite à conversion directe.
Ce qui précède, ainsi que d'autres buts, caractéristiques et avantages de la présente invention, ressortira plus clairement de la description détaillée suivante de plusieurs modes de réalisation donnée à titre d'exemple nullement limitatif en référence aux dessins annexés dans lesquels: la figure 1 est un diagramme montrant une plage variable de la fréquence d'oscillation d'un oscillateur commandé en tension (VCO) , dans le cas où le VCO varie en fonction d'une dispersion; la figure 2 est un schéma fonctionnel montrant un exemple de configuration d'un synthétiseur à boucle asservie en phase (PLL); la figure 3 est un schéma de circuit montrant un exemple de configuration du VCO; la figure 4 est un schéma fonctionnel montrant un exemple de configuration d'une PLL; la figure 5 est un graphique montrant une relation entre une tension de commande de fréquence et une fréquence d'oscillation du VCO; les figures (6a) à 6(k) sont des vues en coupe représentant chacune une étape de fabrication d'un élément variable de type métal-oxyde-semi-conducteur (MOS) constituant le VCO;
<Desc/Clms Page number 10>
les figures 7 (a) à 7 (k) sont des vues de dessus représentant chacune une étape de fabrication d'un élément variable de type MOS constituant le VCO; les figures 8 (a) à 8 (m) sont des vues en coupe représentant chacune une étape de fabrication d'un élément d'inductance constituant le VCO; les figures 9 (a) à 9 (m) sont des vues de dessus représentant chacune une étape de fabrication d'un élément d'inductance constituant le VCO; la figure 10 est un diagramme montrant une relation entre une fréquence fa et une plage variable de la fréquence d'oscillation dans le cas où la fréquence fa est délivrée en sortie; la figure 11 est un diagramme montrant un processus pour confirmer une couverture de la fréquence; la figure 12 est un organigramme d'un processus au cours duquel le VCO est sélectionné; la figure 13 est un diagramme montrant la manière dont le VCO est sélectionné; la figure 14 est un diagramme montrant une division de bande et une plage variable de la fréquence d'oscillation de VCO; la figure 15 est un schéma fonctionnel montrant un exemple de configuration du synthétiseur à PLL; la figure 16 est un schéma fonctionnel montrant un exemple de configuration du synthétiseur à PLL; la figure 17 est un diagramme montrant un procédé pour confirmer une couverture de la fréquence; la figure 18 est un schéma de circuit montrant un exemple de configuration du VCO comportant une fonction de commutation pour réduire la plage variable de la fréquence; la figure 19 est un graphique montrant une relation entre une tension de commande de fréquence et la fréquence d'oscillation du VCO comportant une fonction
<Desc/Clms Page number 11>
de commutation pour réduire la plage variable de la fréquence; la figure 20 est un schéma fonctionnel montrant un exemple de configuration du synthétiseur à PLL; la figure 21 est un schéma fonctionnel montrant un exemple de configuration du synthétiseur à PLL; la figure 22 est un schéma de circuit montrant un exemple de configuration d'un circuit générateur de tension de référence; la figure 23 est un organigramme montrant un processus au cours duquel le VCO est sélectionné; la figure 24 est un schéma de circuit montrant un exemple de configuration du VCO comportant la fonction de commutation pour réduire la plage variable de la fréquence; la figure 25 est un graphique montrant une relation entre la tension de commande de fréquence et la fréquence d'oscillation du VCO comportant la fonction de commutation pour réduire la plage variable de la fréquence; la figure 26 est un schéma fonctionnel du synthétiseur à PLL; la figure 27 est un schéma fonctionnel du synthétiseur à PLL; la figure 28 est un organigramme d'un processus au cours duquel le VCO est sélectionné; la figure 29 est un diagramme montrant la manière dont le VCO est sélectionné; la figure 30 est un diagramme montrant la manière dont le VCO est sélectionné; la figure 31 est un schéma fonctionnel montrant un exemple de configuration du synthétiseur à PLL; la figure 32 est un schéma fonctionnel montrant un exemple de configuration du synthétiseur à PLL;
<Desc/Clms Page number 12>
la figure 33 est un organigramme d'un processus au cours duquel le VCO est sélectionné; la figure 34 est un diagramme montrant la division de bande et la plage variable de la fréquence de VCO; la figure 35 est un diagramme montrant la division de bande et la plage variable de fréquences du VCO; la figure 36 est un schéma fonctionnel montrant un exemple de configuration du synthétiseur à PLL; la figure 37 est un organigramme montrant un processus au cours duquel une dispersion de la fréquence du VCO est extraite; la figure 38 est un organigramme montrant un processus au cours duquel une fréquence limite inférieure du VCO est extraite; la figure 39 est un diagramme montrant la division de bande et la plage variable de la fréquence d'oscillation; la figure 40 est un diagramme montrant la division de bande et la plage variable de la fréquence d'oscillation ; la figure 41 est un schéma fonctionnel montrant un exemple de configuration du synthétiseur à PLL; la figure 42 est un organigramme montrant un processus au cours duquel une dispersion de la fréquence du VCO est extraite; la figure 43 est un organigramme montrant un processus au cours duquel une fréquence limite inférieure du VCO est extraite; la figure 44 est un diagramme montrant la manière dont le VCO est sélectionné; la figure 45 est un diagramme montrant la manière dont le VCO est sélectionné; et la figure 46 est un schéma fonctionnel montrant un exemple de configuration d'un dispositif récepteur.
<Desc/Clms Page number 13>
Sept modes de réalisation de la présente invention vont maintenant être décrits en référence aux dessins.
[Premier mode de réalisation]
A titre de comparaison avec une configuration selon la présente invention, la description va tout d'abord porter sur un exemple utilisant une plage unique qui couvre une plage variable de fréquence, même lorsqu'une dispersion se produit dans cette dernière, dans le cas où six oscillateurs commandés en tension (VCO) sont prévus dans un circuit intégré unique. La figure 14 représente une relation entre des fréquences. La figure 5 représente un exemple d'une caractéristique d'un VCO et la figure 15 est un schéma fonctionnel de ce circuit intégré.
Comme on peut le voir sur la figure 15, un synthétiseur à boucle asservie en phase (PLL) 101 jouant le rôle d'un circuit intégré est constitué d'un circuit intégré haute fréquence 102 et d'un circuit intégré logique de commande 103. Le synthétiseur à PLL 101 comprend une boucle PLL 104 et un filtre de boucle 108. Le synthétiseur à PLL 101 comprend aussi non seulement un groupe de VCO représentés sur la figure 14, mais également un circuit d'interface 105 qui fournit (a) un signal de sélection de VCO pour sélectionner un seul des VCO du groupe, (b) un signal de commande de sélection de sortie de VCO pour sélectionner des sorties des VCO respectifs, et (c) des informations de commande de fréquence appropriées, à la PLL 104. Le synthétiseur à PLL 101 comprend, en outre, un sélecteur de sortie de VCO 106 pour sélectionner une sortie de VCO en fonction du signal de commande de sélection de sortie de VCO. Ces circuits et d'autres circuits nécessaires dans un récepteur sont prévus dans le circuit intégré haute fréquence 102.
<Desc/Clms Page number 14>
Le circuit intégré haute fréquence 102 est commandé par un autre circuit intégré logique de commande 103 par l'intermédiaire du circuit d'interface 105. Le circuit intégré logique de commande 103 contient des informations (informations de fréquence de VCO 111) indiquant quelle plage variable de fréquence est couverte par tel VCO. Dans le cas du fonctionnement de la PLL 104 du circuit intégré haute fréquence 102 à une certaine fréquence, un organe de commande de sélection de fréquence 110 détermine quel VCO doit être utilisé en fonction des informations, et le signal de sélection de VCO, etc., est modifié par l'intermédiaire du circuit d'interface 105, afin qu'un VCO requis soit activé. Ensuite, les informations de commande de fréquence sont introduites dans un diviseur de fréquence programmable (non représenté) de la PLL 104, afin qu'un réglage de la fréquence soit réalisé.
La figure 3 est un schéma de circuit du VCO prévu dans le circuit intégré. Le VCO est constitué (a) d'un circuit résonant formé de bobines d'inductance La et Lb, d'éléments à capacité variable VCa et VCb, et (b) d'un circuit actif (circuit à résistance négative) formé de transistors Qa et Qb. Le VCO résonne à une fréquence de résonance d'un circuit résonant contenant différents types d'éléments parasites. Comme élément à capacité variable, une diode (diode à capacité variable) ou un condensateur de grille de transistor à effet de champ de type métal-oxyde-semi-conducteur (MOSFET) (mode varicap MOS) est utilisé de manière caractéristique. Lorsqu'une tension appliquée à une borne de commande de fréquence (tension de commande de fréquence également appelée simplement tension de commande) varie, une tension appliquée à l'élément à capacité variable varie. Bien que le circuit actif soit constitué d'un transistor bipolaire sur la figure 3, il
<Desc/Clms Page number 15>
est possible de concevoir le circuit oscillant à l'aide d'un transistor MOSFET d'une manière similaire. La figure 5 montre un exemple de relation entre la fréquence d'oscillation et deux tensions appliquées à la borne de commande de fréquence du VCO représenté sur la figure 3. Dans cet exemple, lorsque les tensions sont élevées, la fréquence est élevée.
Ici, la plage variable de la fréquence d'oscillation du VCO varie du fait d'une dispersion engendrée au cours d'un processus de fabrication du circuit intégré, et d'une variation de température et de tension de source d'énergie. La figure 14 représente cet état dans un VC01. Par conséquent, pour tenir compte de la dispersion, il est nécessaire de déduire la dispersion et la variation de la fréquence de la plage variable réelle, afin d'obtenir une plage de fréquence disponible.
D'autre part, au voisinage de la limite supérieure ou de la limite inférieure de la fréquence variable, une sensibilité de commande de fréquence du VCO (rapport entre (a) la variation de la fréquence et (b) la variation de la tension de commande) diminue, de sorte que le gain de la boucle du synthétiseur à PLL utilisé en combinaison est réduit. Ainsi, une largeur de bande de la boucle est réduite et un temps d'asservissement augmente, ce qui ne convient pas pour une utilisation. Par conséquent, la plage variable de fréquence disponible est encore réduite (voir figure 5).
La plage qui reste après la déduction est la plage variable de fréquence disponible. Le VC01 qui couvre une bande 1 doit couvrir la fréquence de la bande 1 même si une dispersion de la fréquence a lieu. Ceci est appelé la plage de fréquence effective sur la figure 14.
<Desc/Clms Page number 16>
Lorsque le groupe de VCO représenté sur la figure 14 est utilisé, la plage de fréquence effective est fortement réduite par rapport à la plage variable de la fréquence de chaque VCO. Par conséquent, un grand nombre de VCO est nécessaire. Dans un cas extrême, il peut même n'exister aucune plage de fréquence effective lorsqu'un VCO à dispersion importante et à plage variable étroite est utilisé.
Même si la plage variable de fréquence disponible est assurée, il se pose les problèmes suivants.
Lorsqu'un nombre important de VCO est utilisé pour résister à une dispersion due à un procédé de fabrication du circuit intégré haute fréquence, une surface de puce devient importante, ce qui n'est pas économique. En effet, le prix du circuit intégré augmente. D'autre part, lorsque le nombre de VCO est réduit, le rendement du circuit intégré haute fréquence chute, ce qui augmente le prix du circuit intégré.
Dans l'exemple précédent, il se produit une dispersion de la fréquence, si bien que la fréquence effectivement utilisable est réduite. La description qui suit va porter sur un procédé pour fabriquer un circuit intégré bon marché qui utilise de manière efficace des plages variables des VCO, qui résiste à la dispersion et qui possède une surface de puce plus faible.
A cet effet, il est important que de multiples VCO couvrent des fréquences successives. Les multiples VCO sont alors montés dans un circuit intégré unique afin qu'il existe peu de dispersions de fréquence qui diffèrent les unes des autres. Ainsi, il est possible de concevoir les VCO pour que des dispersions se produisent dans la même direction.
Plus précisément, en ce qui concerne les dispersions des VCO dans le circuit intégré réel, il
<Desc/Clms Page number 17>
existe (a) une cause à l'origine du fait que les dispersions se produisent dans la même direction, et (b) une cause à l'origine du fait que les dispersions se produisent dans une direction inverse. Ici, le circuit intégré est conçu pour que la seconde cause soit évitée, afin que la première cause soit accentuée.
La fréquence du VCO est déterminée par une fréquence de résonance d'un circuit bouchon (circuit résonant) (voir figure 3). Le circuit bouchon comprend une bobine d'inductance L (La et Lb sur la figure 3) et un élément à capacité variable C (VCa et VCb sur la figure 3), la fréquence de résonance étant déterminée par des constantes de ces éléments.
D'une manière générale, l'élément d'inductance peut être réalisé de la manière suivante. Un conducteur, tel que de l'aluminium, est déposé et certaines parties sont éliminées par un procédé chimique, en fonction des besoins, de façon qu'un motif géométrique (une ligne circulaire ou cératoïde en spirale) soit tracé sur la couche de câblage sur laquelle un motif arbitraire peut être tracé.
D'autre part, l'élément à capacité variable peut être réalisé de la manière suivante. Une tension de commande de fréquence appliquée est modifiée à l'aide d'un condensateur à jonction PN, d'un condensateur de grille et d'un condensateur de source/drain d'un transistor MOS.
Un exemple des étapes de fabrication d'un élément à capacité variable de type MOS est donné ci-après. On notera que les figures 7 (a) à 7(k) sont des vues de dessus de l'élément à capacité variable représenté en coupe sur les figures 6 (a) à 6(k).
Comme cela est visible sur la figure 6 (a) , un substrat en silicium de type P 41 est formé et, comme on peut le voir sur la figure 6 (b) , une couche de type
<Desc/Clms Page number 18>
N 42 est formée sur le substrat en silicium de type P 41. Puis, comme cela est visible sur la figure 6 (c) , une couche de type P 43 est disposée dans une partie supérieure de la couche de type N 42, et, comme cela est visible sur la figure 6 (d) , un film isolant 44 est formé sur la totalité de la surface, après quoi, comme on peut le voir sur la figure 6(e), un motif est réalisé en ce qui concerne le film isolant 44, afin de former un film isolant de grille 45. Comme cela est visible sur la figure 6(f), un film conducteur 46 est formé sur la totalité de la surface et, comme cela est visible sur la figure 6 (g) , un motif est réalisé en ce qui concerne le film conducteur 46, afin de former une électrode de grille 47. Comme le montre la figure 6(h), un film isolant intercouche 48 est formé sur la totalité de la surface, puis, comme on peut le voir sur la figure 6(i), une traversée 49 est définie dans le film isolant intercouche 48 et, comme on peut le voir sur la figure 6 (j), couche métallique 50 est formée sur la totalité de la surface, afin de remplir la traversée 49, après quoi, comme le montre la figure 6(k), un motif est réalisé en ce qui concerne la couche métallique 50, afin de former une couche de câblage 51.
Ainsi, l'élément à capacité variable de type MOS est formé.
Un exemple des étapes de fabrication d'un élément d'inductance est donné ci-après. On notera que les figures 9(a) à 9(m) sont des vues de dessus de l'élément d'inductance représenté en coupe sur les figures 8(a) à 8 (m) .
Comme on peut le voir sur la figure 8(a), un substrat en silicium de type P 61 est formé et, comme le montre la figure 8(b), une couche de type N 62 est formée sur le substrat en silicium de type P 61. Puis, comme le montre la figure 8(c), un film isolant 63 est
<Desc/Clms Page number 19>
formé sur la totalité de la surface et, comme cela est visible sur la figure 8(d), une première couche métallique 64 est formée sur la totalité de la surface, après quoi, comme le montre la figure 8(e), un motif est réalisé en ce qui concerne la première couche métallique 64, afin de former une première couche de câblage 65. Comme cela est représenté sur la figure 8(f), un film isolant 66 est formé sur la totalité de la surface et, comme on peut le voir sur la figure 8(g), une traversée 67 est définie dans le film isolant 66, après quoi, comme le montre la figure 8(h), une deuxième couche métallique 68 est formée sur la totalité de la surface, afin de remplir la traversée 67 et, comme le montre la figure 8(i), un motif est réalisé en ce qui concerne la deuxième couche métallique 68, afin de former une deuxième couche de câblage 69. Comme cela est visible sur la figure 8(j), un film isolant 70 est formé sur la totalité de la surface et, comme le montre la figure 8(k), une traversée 71 est définie dans le film isolant 70, après quoi, comme le montre la figure 8(1), une troisième couche métallique 72 est formée sur la totalité de la surface afin de remplir la traversée 71, et, comme le montre la figure 8(m), un motif est réalisé en ce qui concerne la troisième couche métallique 72 afin de réaliser une partie d'inductance 73. Ainsi, l'élément d'inductance est formé.
A cet égard, il convient de signaler qu'une valeur d'inductance est déterminée principalement en fonction d'une largeur de ligne et d'un nombre de spires (nombre d'enroulements) d'un motif, tandis qu'une valeur de capacité de l'élément à capacité variable est déterminée principalement en fonction non seulement d'une surface de la jonction PN et d'une dimension physique d'une largeur de grille, etc., mais également
<Desc/Clms Page number 20>
en fonction d'une densité, etc., d'impuretés contenues dans l'élément.
Ces valeurs varient du fait d'une dispersion engendrée au cours des étapes de fabrication du circuit intégré. La dispersion engendrée dans un circuit intégré unique formé sur une plaquette est due (a) à une dispersion absolue en vertu de laquelle des constantes des éléments du circuit intégré formé sur la plaquette sont dispersées de manière uniforme et (b) à une dispersion relative en vertu de laquelle les constantes des éléments au niveau de parties différentes sont dispersées séparément, même dans un circuit intégré unique.
Dans le cas du circuit oscillant de la présente invention, lorsque la valeur de capacité et la valeur d'inductance du circuit bouchon augmentent, la fréquence d'oscillation varie dans une direction inférieure. Lorsque les valeurs respectives diminuent, la fréquence d'oscillation varie dans une direction supérieure.
La variation des constantes des éléments engendrée par la dispersion absolue influence de manière uniforme l'ensemble du circuit intégré. Ainsi, dans le cas où le même mode de circuit oscillant entraîne des fréquences d'oscillation différentes en fonction des constantes des éléments, comme dans la présente invention, ces constantes varient dans la même direction, de sorte que la caractéristique de fréquence d'oscillation varie elle aussi dans la même direction.
D'autre part, la dispersion relative est telle que des directions dans lesquelles les constantes des éléments varient diffèrent les unes des autres pour les éléments respectifs, même lorsqu'il s'agit du même circuit intégré, de sorte que la fréquence d'oscillation du circuit oscillant varie dans une
<Desc/Clms Page number 21>
direction inverse. Toutefois, une amplitude de fluctuation de la dispersion relative est plus faible, de l'ordre d'approximativement 10 pour cent, comparativement à une amplitude de fluctuation de la dispersion absolue. Par conséquent, lorsqu'un VCO est réalisé à l'aide de plusieurs circuits VCO à bandes larges successives, comme dans la présente invention, il est possible d'obtenir les avantages suivants. La limite supérieure et la limite inférieure de la fréquence d'oscillation sont définies à l'avance par l'exécution d'une simulation, etc., de manière à faire en sorte que des plages de fréquences d'oscillation fixes se chevauchent les unes les autres, même lorsque les fréquences d'oscillation de VCO adjacents varient dans des directions différentes les unes des autres du fait de la dispersion relative, afin qu'il soit possible de maintenir la succession de la fréquence d'oscillation, même dans le cas de la dispersion résultant des étapes de fabrication.
Dans la simulation ci-dessus exécutée lors de la conception des VCO, la valeur d'inductance et la valeur de capacité sont ajustées afin que la fluctuation de la fréquence d'oscillation due à la dispersion n'entraîne pas la perte de la succession, afin que la succession de la fréquence d'oscillation soit réalisée. La simulation peut être exécutée au moyen d'un ordinateur, etc., les dispersions des éléments étant entrées comme paramètres, par exemple.
En fait, un prototype est fabriqué après la conception des VCO et la fluctuation des éléments due à la dispersion occasionnée au cours des étapes de fabrication est mesurée, après quoi la valeur d'inductance et la valeur de capacité sont compensées pour permettre de garantir la succession de la fréquence d'oscillation.
<Desc/Clms Page number 22>
Dans le dispositif ainsi conçu, les plages variables de fréquence des VCO ne sont pas définies pour que chaque VCO couvre une fréquence spécifique, mais pour qu'il couvre successivement les plages variables de fréquence dont chacune comprend une déviance provoquée par la dispersion, comme illustré sur la figure 1, et les VCO sont montés dans le circuit intégré. Plus précisément, tous les VCO sont réalisés dans le circuit intégré à l'aide du même procédé, afin que les dispersions des plages variables de la fréquence de tous les VCO se produisent dans la même direction. En ce qui concerne la plage variable de la fréquence de chaque VCO, (a) une plage couvrant la fréquence, qu'une dispersion ait lieu ou non, et (b) une plage couvrant la fréquence uniquement dans le cas où la dispersion a lieu sont toutes deux prévues, et les plages variables de fréquence sont définies de façon que les plages variables de fréquence des VCO se suivent. Dans le cas où une certaine fréquence est sélectionnée, un VCO approprié peut alors être sélectionné en fonction de la dispersion de la fréquence.
Comme cela est visible sur la figure 1, la fréquence est ajustée afin qu'une plage variable de fréquence requise puisse être couverte par plusieurs VCO, plus précisément par quatre VCO, même dans le cas où six VCO étaient requis sur la figure 14. La plage variable de fréquence requise s'étend de fmin à fmax.
Dans le cas où la dispersion n'entraîne pas un décalage de la fréquence, un VC01 est sélectionné de fmin à fl, un VC02 est sélectionné de fl à f2, un VC03 est sélectionné de f2 à f3 et un VC04 est sélectionné de f3 à fmax. Il convient de noter qu'il est nécessaire de faire varier f1, f2 et f3 en fonction de la dispersion de la fréquence des VCO.
<Desc/Clms Page number 23>
Les plages variables et les dispersions de la fréquence des VCO sont définies pour être les mêmes que dans le dispositif proposé à titre d'exemple comparatif dans lequel six VCO représentés sur les figures 14 et 15 sont nécessaires.
Dans ce cas, comme on peut le voir sur la figure 1, il est possible de couvrir la fréquence requise à l'aide de quatre VCO. La figure 2 est un schéma fonctionnel montrant le synthétiseur à PLL de ce mode de réalisation.
Comme cela est représenté sur la figure 2, le synthétiseur à PLL 1 qui joue le rôle du circuit intégré est constitué d'un circuit intégré haute fréquence 2 et d'un circuit intégré logique de commande 3. Le synthétiseur à PLL 1 comprend une boucle PLL 4 et un filtre de boucle 8. Le synthétiseur à PLL 1 comprend, en outre, un groupe de VCO représentés sur la figure 1 et reçoit une sortie de détection d'asservissement de la PLL 4. Le synthétiseur à PLL 1 comprend également un organe de commande de sélection de VCO 7 qui délivre en sortie un signal de sélection de VCO pour sélectionner l'un des VCO du groupe de VCO et un signal de commande de sélection de sortie de VCO pour sélectionner des sorties des VCO, et un circuit d'interface 5 qui fournit des informations de commande de fréquence à la PLL 4 et délivre en sortie des informations de sélection de VCO à l'organe de commande de sélection de VCO 7. Par ailleurs, le synthétiseur à PLL 1 comprend un sélecteur de sortie de VCO 6 pour sélectionner la sortie de VCO en fonction du signal de commande de sélection de sortie de VCO. Ces circuits mais également d'autres circuits nécessaires au récepteur sont prévus dans le circuit intégré haute fréquence 2.
<Desc/Clms Page number 24>
Le circuit intégré haute fréquence 2 est commandé par l'autre circuit intégré logique de commande 3 par l'intermédiaire du circuit d'interface 5. Le circuit intégré logique de commande 3 contient des informations (informations de fréquence de VCO) indiquant quelle plage variable de fréquence est couverte par tel VCO.
Dans le cas du fonctionnement de la PLL 4 du circuit intégré haute fréquence 2 à une certaine fréquence, un organe de commande sélection de fréquence 10 détermine quel VCO doit être utilisé en fonction des informations, et le signal de sélection de VCO etc., est modifié par l'intermédiaire du circuit d'interface 5, afin qu'un VCO requis soit activé. Ensuite, les informations de commande de fréquence sont introduites dans un diviseur de fréquence programmable (non représenté) de la PLL 4, afin que le réglage de la fréquence soit réalisé.
Comme cela est visible sur la figure 4, la boucle à phase asservie (PLL) 4 comprend un oscillateur 32, un diviseur de fréquence 1/M (compteur de référence) 33, un détecteur de phase (PD) 34, une pompe à charge (CP) 35, un filtre de boucle 36, un oscillateur commandé en tension (VCO) 37, un diviseur de fréquence 1/N (compteur programmable) 38 et un détecteur d'asservissement 39.
Un élément oscillateur à quartz 31 est prévu extérieurement sur le circuit intégré haute fréquence 2 et il est possible d'obtenir une fréquence d'oscillation de référence extrêmement stabilisée en reliant l'élément oscillateur à quartz 31 à l'oscillateur 32. Il convient de noter qu'au lieu de relier l'oscillateur à quartz 31 à l'oscillateur 32, il est possible d'introduire un signal de fréquence de référence ayant la même stabilité. Par exemple, si en ce qui concerne l'autre circuit intégré logique de
<Desc/Clms Page number 25>
commande 3, un signal de fréquence de référence généré par un oscillateur à quartz similaire est requis, il est également possible de procéder de la manière suivante. L'élément oscillateur à quartz 31 est relié à l'oscillateur du circuit intégré logique de commande 3 et le signal de fréquence de référence obtenu à partir de l'oscillateur est extrait pour être fourni en entrée à l'oscillateur 32 du circuit intégré haute fréquence 2.
Le détecteur d'asservissement 39 délivre en sortie un signal de détection d'asservissement lorsqu'il détecte qu'une différence de phase entre la fréquence fr et la fréquence fp n'est pas supérieure à une valeur spécifique. Le diviseur de fréquence 1/N 38 est un diviseur de fréquence programmable capable d'obtenir un rapport de division de fréquence arbitraire et qui réduit la fréquence d'oscillation de l'oscillateur commandé en tension 37 à la même fréquence que la fréquence d'oscillation de référence. Le diviseur de fréquence 1/M 33 est un compteur de référence d'un registre de commande de la PLL et est capable de faire varier une fréquence comparative (fréquence de référence) de la PLL en modifiant sa valeur de réglage.
La PLL 4 utilise la fréquence de référence extrêmement stabilisée par l'élément oscillateur à quartz 31 comme fréquence comparative, compare la fréquence d'oscillation de l'oscillateur commandé en tension 37 avec la fréquence comparative et identifie des phases correspondant les unes aux autres, afin que la fréquence d'oscillation de l'oscillateur commandé en tension 37 ait la même précision que dans l'élément oscillateur à quartz 31.
Etant donné que la fréquence d'oscillation de référence obtenue à partir de l'élément oscilleur à quartz 31 est fixe, il est nécessaire de faire
<Desc/Clms Page number 26>
coïncider la fréquence d'oscillation de l'oscillateur commandé en tension 37 avec la fréquence d'oscillation de référence. C'est pourquoi la PLL comprend le diviseur de fréquence 1/N 38 qui est un diviseur de fréquence programmable capable d'obtenir un rapport de division de fréquence arbitraire, comme cela a été décrit précédemment, et qui réduit la fréquence d'oscillation de l'oscillateur commandé en tension 37 à la même fréquence que la fréquence d'oscillation de référence. Par exemple, dans le cas où la fréquence comparative est égale à 1 MHz et la fréquence du récepteur à 950 MHz, le rapport de division de fréquence du diviseur de fréquence 1/N 38 est de 1/950. Etant donné que le rapport de division de fréquence ne peut être qu'un nombre entier, un palier de variation de la fréquence est, dans ce cas, de 1 MHz, ce qui permet une réception à un intervalle de 1 MHz.
Pour réduire le palier de variation de la fréquence, il est nécessaire de réduire la fréquence comparative. Plus précisément, bien qu'il soit possible de faire varier la fréquence fp à l'aide du diviseur de fréquence 1/N 38, cela signifie que la fréquence fp varie pour chaque fréquence comparative déterminée conformément au réglage du diviseur de fréquence 1/M.
Dans ce cas, en modifiant un rapport de division de fréquence M du diviseur de fréquence 1/M 33, il est possible de faire varier la fréquence comparative de la PLL. Par exemple, dans le cas où la fréquence d'oscillation de l'oscillateur à quartz 31 est égale à 4 MHz, lorsque 1/M est transformé en 1/4,1/8, 1/16,"', il est possible de faire varier la fréquence comparative pour qu'elle devienne égale à 1 MHz, 500 MHz, 250 MHz,### Lorsque la valeur est réduite, il est possible de réduire un intervalle de variation (palier de variation) de la fréquence fp, c'est-à-dire
<Desc/Clms Page number 27>
qu'il est possible d'améliorer la définition en fréquence. En d'autres termes, la définition en fréquence signifie un palier de variation de fréquence (intervalle de canaux de réception) pour le réglage de la fréquence d'oscillation à une fréquence d'oscillation souhaitée (correspondant effectivement au canal de réception).
Toutefois, lorsque la fréquence comparative est réduite, le rapport de division de fréquence du diviseur de fréquence 1/N 38 augmente et le temps nécessaire pour comparer les phases entre elles est plus important, de sorte que le temps de réponse de la PLL devient long. Par conséquent, pour réduire le temps nécessaire à la compensation de la fréquence, la fréquence comparative est augmentée autant que possible pour permettre de raccourcir le temps de traitement.
De plus, dans le présent mode de réalisation, même si des VCO identiques entre eux en ce qui concerne la plage variable de fréquence, une caractéristique de la dispersion de fréquence etc., sont utilisés, il est possible de réaliser un chevauchement approprié des fréquences d'oscillation et de réduire le nombre de VCO de six à quatre grâce à l'ajustement de la plage variable de la fréquence d'oscillation (réglage de la valeur d'inductance et de la valeur de capacité du circuit bouchon).
Précisément, dans le dispositif de la figure 14, la plage couverte par chaque VCO est déterminée pour chaque plage, de sorte qu'il est nécessaire qu'un VCO spécifique oscille à l'intérieur de la plage variable de fréquence d'oscillation d'une plage déterminée. En revanche, dans le dispositif de la figure 1, la configuration fait que les fréquences d'oscillation de VCO adjacents sont amenées à se chevaucher les unes les autres sans faille. Par conséquent, même si la
<Desc/Clms Page number 28>
fréquence varie par rapport à une plage couverte par un VCO de la limite supérieure ou de la limite inférieure de la plage qui a été définie à l'avance, la fréquence se situe dans une plage couverte par les VCO supérieur et inférieur (l'un ou l'autre de deux VCO dont les plages variables de fréquence sont adjacentes l'une à l'autre), de sorte qu'il est possible de maintenir la succession de la fréquence d'oscillation.
La manière de confirmer si un VCO est ou non le plus approprié pour la fréquence qui doit être définie dans la PLL à chaque fois que la fréquence est sélectionnée, va maintenant être décrite. On suppose que le synthétiseur à PLL délivre en sortie une fréquence fa. Dans ce cas, le VCO le plus approprié est sélectionné à partir des VCO susceptibles d'être appropriés. La figure 10 représente cette opération.
Habituellement, lorsqu'une fréquence de sortie de la PLL est déterminée, un VCOn considéré comme le plus approprié pour la fréquence de sortie (n est un nombre entier, n = 1, 2, 3,"') est déterminé, et il se produit une dispersion de la fréquence, par suite de la dispersion due au procédé de fabrication du circuit imprimé, de sorte que n'importe lequel de VCO(n-1) à VCO(n+l) peut être approprié. Cependant, lors de la conception des VCO, une constante du circuit bouchon est déterminée afin que la fréquence d'oscillation d'un VCO chevauche une autre fréquence d'oscillation d'un VCO adjacent, pour permettre d'éviter une dispersion défavorable. Ainsi, il est nécessaire de sélectionner le VCO le plus approprié parmi trois VCO. Dans le cas de la figure 10, il y a une forte probabilité pour que le VC02 soit approprié, et dans le cas où la dispersion se produit, il est également possible que le VC01 et le VC03 soient appropriés.
<Desc/Clms Page number 29>
Le fait que le VCO est approprié ou non est déterminé en fonction (a) de ce que fa se situe ou non à l'intérieur (est ou n'est pas contenue dans) la plage variable de la fréquence et (b) de ce qu'il existe ou non une couverture appropriée en ce qui concerne une extrémité de la plage variable. Dans le cas où la couverture est insuffisante, la sensibilité de commande (MHz/V) du VCO est trop faible, ce qui influe sur un temps d'asservissement de la PLL. Dans un cas extrême, il est possible que la plage variable de la fréquence d'oscillation du VCO varie du fait d'une variation de température, etc., après la sélection de la fréquence, de sorte que l'asservissement change. Le fait qu'il existe ou non la couverture appropriée est confirmé à chaque fois que le synthétiseur à PLL règle la fréquence.
Comme moyen pour déterminer si le VCO sélectionné est approprié ou non, il est possible d'utiliser la sortie d'asservissement de la PLL. Le synthétiseur à PLL comporte une sortie numérique grâce à laquelle il est possible de confirmer si la boucle de synchronisation de phase asservit la fréquence ou non.
Lorsque des informations de commande de fréquence correspondant à la fréquence fa sont définies dans la PLL et que la sortie d'asservissement indique que la fréquence est asservie, cela indique qu'une fréquence sélectionnée fa est incluse dans la plage variable de fréquence du VCO correspondant.
Le fait que la couverture existe ou non peut être confirmé de la manière suivante. Précisément, comme cela est représenté sur la figure 11, le fait que la fréquence est asservie ou non à une fréquence fa + # et à une fréquence fa - A, toutes deux obtenues par le décalage d'une fréquence qui constitue la couverture, est confirmé. Lorsque la fréquence est asservie à la
<Desc/Clms Page number 30>
fois à fa + # et fa - #, il est possible de déterminer que le VCO ainsi que la couverture sont appropriés.
La manière de déterminer va maintenant être décrite. La figure 13 représente des caractéristiques de réglage (caractéristiques de fréquence) de deux VCO dont les fréquences d'oscillation sont adjacentes l'une à l'autre. Pour activer de manière appropriée le VCO à l'aide de la PLL, il est nécessaire d'utiliser le VCO qui se situe dans une plage dans laquelle une sensibilité de réglage (sensibilité de commande de fréquence) du VCO n'est pas influencée de manière importante. Sur la figure 13, cette plage s'étend de fIL à flH dans le VCO1, et de f2L à f2H dans le VC02.
Ici, dans le cas de la sélection d'une fréquence légèrement supérieure à flH qui constitue une limite supérieure d'une plage pouvant être reçue, A est définie afin que la PLL n'asservisse pas la fréquence flH + # du VC01. Par exemple, lorsque est définie pour être une valeur indiquée sur la figure 13, la PLL n'asservit pas la fréquence du VCO1 dans le cas où la fréquence légèrement supérieure à flH est sélectionnée, mais asservit la fréquence du VC01 dans le cas où la fréquence légèrement inférieure à flH est sélectionnée.
Ici, en ce qui concerne la fréquence de flH, dans le cas où flH est supérieure à f2L, comme sur la figure 13, c'est-à-dire dans le cas où les plages utilisables des caractéristiques de réglage se chevauchent mutuellement, il est possible d'obtenir l'avantage suivant, à savoir que si la fréquence n'est pas asservie à flH, un VCO adjacent (en l'occurrence VC02) asservit la fréquence sans défaillance, de sorte qu'il n'y a pas de problème. De plus, dans le cas où la PLL asservit la fréquence du VC01 à flH, il n'y a pas de problème en termes de fonctionnement.
<Desc/Clms Page number 31>
Autrement dit, est fondamentalement définie pour se situer entre une extrémité de la caractéristique de réglage et la fréquence de seuil qui peut être effectivement utilisée, comme cela est visible sur la figure 13.
La figure 12 représente un déroulement du processus de sélection d'un VCO. Il convient de noter que la plage variable de fréquence augmente dans l'ordre de VCO(n-l), VCOn, VCO(n+l).
Tout d'abord, une fréquence comparative de phase (fréquence comparative) est augmentée (SI). Puis, le VCOn est sélectionné afin de définir des informations correspondant à la fréquence fa + # dans la PLL (S2), et ceci reste ainsi pendant un certain temps (S3). Il est ensuite vérifié si la fréquence est asservie ou non (S4). Si la fréquence n'est pas asservie, le VCO(n+l) est sélectionné (S5), et la fréquence comparative de phase est rétablie afin d'asservir la fréquence à fa (S6). Si la fréquence est asservie au cours de l'étape S4, le VCOn est sélectionné temporairement et des informations correspondant à la fréquence fa - A sont définies dans la PLL (S7), ceci restant ainsi pendant un certain temps (S8). Puis il est vérifié si la fréquence est asservie ou non (S9). Si la fréquence est asservie, le VCOn est sélectionné et la procédure passe à l'étape S6. Si la fréquence n'est pas asservie au cours de l'étape S9, le VCO(n-1) est sélectionné (S11) et la procédure passe à l'étape S6.
Comme cela est indiqué par la procédure, une opération d'asservissement est exécutée deux fois afin de déterminer quel VCO est approprié. Cela signifie que la fréquence doit être asservie avec un VCO effectivement utilisé après sa détermination.
D'une manière générale, le temps nécessaire à la PLL pour asservir la fréquence diminue au fur et à
<Desc/Clms Page number 32>
mesure que la fréquence comparative augmente. Ainsi, la fréquence comparative est augmentée deux fois seulement lorsque des opérations d'asservissement sont exécutées pour sélectionner le VCO, ce qui permet de réduire le temps nécessaire pour sélectionner la fréquence. Bien que l'augmentation de la fréquence comparative ait pour effet de diminuer la définition en fréquence mentionnée ci-dessus, cela suffit à sélectionner le VCO.
On notera que dans le schéma fonctionnel de la figure 2, le déroulement des opérations est commandé par l'organe de commande de sélection de VCO 7 (circuit logique) du circuit intégré haute fréquence. La formation du circuit logique à l'aide du circuit intégré haute fréquence a pour inconvénient qu'un prix par unité de surface est généralement plus élevé comparativement au cas où le circuit logique est réalisé à l'aide d'un circuit intégré logique seulement, et dans certains cas une surface par grille peut être importante selon le procédé de fabrication de circuit intégré, de sorte que le prix augmente. Dans ce cas, comme cela est visible sur la figure 16, il est également possible de prévoir l'organe de commande de sélection VCO 7 intérieurement, du côté du circuit intégré logique de commande.
[Deuxième mode de réalisation]
La description suivante va porter sur une autre méthode pour confirmer la couverture de la fréquence à l'aide de la sortie d'asservissement de la PLL lorsqu'il s'agit de déterminer si le VCO sélectionné est approprié ou non.
Précisément, les VCO ont des plages de fréquence communes si bien que les plages de fréquence se succèdent pour définir dans le circuit intégré un VCO à bande large. Dans ce cas, des moyens pour compenser le
<Desc/Clms Page number 33>
décalage de la fréquence absolue engendré par la dispersion de la constante de l'élément sont prévus. Comme méthode de compensation, la plage variable de la diode varicap MOS qui est un élément à capacité variable est définie de la manière suivante. Une limite supérieure ou une limite inférieure de la plage variable est déterminée, ou bien la limite supérieure et la limite inférieure de la plage variable sont déterminées lors de la compensation, et l'état d'asservissement de la PLL à la fréquence souhaitée est détecté, afin que la sélection des VCO respectifs influencée par la dispersion de la fréquence absolue soit compensée.
On suppose ici confirmé le fait que la fréquence d'oscillation du VC02 sur la figure 17 couvre suffisamment ou non la fréquence fa souhaitée. Dans cet exemple, la plage variable de fréquence d'oscillation du VC02 est réduite temporairement (VC02') et l'asservissement ou non par la PLL dans ces conditions est confirmé. S'il est confirmé que la PLL asservit la fréquence, cela signifie que plus la plage variable de fréquence d'oscillation devient étroite, plus elle est assurée de manière suffisante. Dans ce cas, la confirmation de l'asservissement est réalisée une seule fois pour la fréquence fa.
Pour réduire temporairement la plage variable de fréquence du VCO, l'opération suivante est exécutée.
Comme cela a été décrit précédemment, la figure 3 est un schéma de circuit du VCO comportant le circuit intégré. Ici, pour assurer une fonction de commutation en vue de réduire la plage variable de fréquence du VCO, comme illustré sur la figure 18, les éléments à capacité variable VCa et VCb sont respectivement divisés en trois. Une capacité totale de VCal, VCa2 et VCa3 est égale à VCa. De même, une capacité totale de
<Desc/Clms Page number 34>
VCbl, VCb2 et VCb3 est égale à VCb. Etant donné que les éléments à capacité variable sont réalisés sous la forme de petits éléments à capacité variable qui sont reliés les uns aux autres en parallèle, il est facile de les diviser de cette manière.
Des commutateurs SW1 et SW2 de la figure 18 sont constitués de transistors à effet de champ (FET), par exemple. Dans le cas où ils sont prévus du côté supérieur, ils sont égalisés par le circuit de la figure 3, et la plage variable de fréquence est la même que dans le cas de la figure 3. Toutefois, dans le cas où les commutateurs sont positionnés du côté inférieur de la figure, VCa2, VCb2, VCa3 et VCb3 sont séparés de la commande de fréquence.
Une tension appliquée à VCa2 et VCb2 est fixée à une tension d'une borne d'alimentation. Il faut noter que tant que la tension correspond à la limite supérieure de la fréquence, il n'est pas nécessaire qu'il s'agisse d'une tension de source d'énergie. Par conséquent, l'intervalle de variation de la fréquence qui varie vers le bas est limité. En outre, une tension appliquée à VCa3 et VCb3 est fixée à un potentiel de masse. On notera que tant que la tension correspond à la limite inférieure de la fréquence, il n'est pas nécessaire qu'elle corresponde au potentiel de masse.
Par conséquent, l'intervalle de variation de la fréquence qui varie vers le haut est limité.
La figure 19 représente un exemple d'une fréquence de deux tensions de commande dans le cas où la plage variable de la fréquence est commutée.
Les figure 20 et 21 sont des schémas fonctionnels illustrant ce cas. La figure 23 représente un organigramme de traitement. Les schémas fonctionnels diffèrent de ceux des figures 2 et 16 en ce que le VCO décrit ci-dessus est utilisé, en ce qu'un signal de
<Desc/Clms Page number 35>
commutation de plage variable est fourni au VCO, et en ce qu'il est prévu (a) un comparateur destiné à recevoir en entrée la tension de commande de fréquence du VCO et (b) un circuit générateur de tension de référence destiné à générer un signal d'entrée appliqué au comparateur. De même que les figures 2 et 16, les schémas fonctionnels des figures 20 et 21 diffèrent entre eux en ce que l'organe de commande de VCO 7 est prévu dans le circuit intégré haute fréquence 2 ou dans le circuit intégré logique de commande 3.
Tout d'abord, la plage variable de fréquence du VCO est fixée du côté plus étroit de la fréquence (S21). Le VCOn est sélectionné afin de définir des informations correspondant à la fréquence fa dans la PLL (S22), et ceci reste ainsi pendant un certain temps (S23). Il est vérifié si la PLL asservit ou non la fréquence (S24) et, si la PLL asservit la fréquence, le VCOn est sélectionné (S25), après quoi la plage variable de fréquence du VCO est rétablie du côté plus large (S26).
Si la PLL n'asservit pas la fréquence au cours de l'étape S24, la tension de commande et la tension de référence sont comparées l'une à l'autre (S27). Si la tension de commande est supérieure à la tension de référence, le VCO(n+l) est sélectionné (S28), et la procédure passe à l'étape S26. Si la tension de commande est inférieure à la tension de référence au cours de l'étape S27, le VCO(n-l) est sélectionné (S29) et la procédure passe à l'étape S26.
Comme le montre l'organigramme, l'asservissement de la PLL est déterminé une seule fois.
Un comparateur 14 juge simplement si la tension de commande du VCO est la tension la plus élevée ou la tension la plus faible. Ainsi, le comparateur 14 est conçu d'une manière simple. En effet, l'étape S27 de la figure 23 indique uniquement le cas où la PLL
<Desc/Clms Page number 36>
n'asservit pas la fréquence (à partir de l'étape S24).
Par conséquent, lorsque la tension de commande est supérieure à une tension de référence prédéterminée, cela signifie que la tension de commande est la tension la plus élevée dans le VCO (VCOn). Dans ce cas, le VCO(n+l) adjacent au côté supérieur est donc utilisé.
De même, lorsque la tension de commande est inférieure à la tension de référence, cela signifie que la tension de commande est la tension la plus faible dans le VCO (VCOn). Dans ce cas, le VCO(n-1) adjacent au côté inférieur est donc utilisé.
[Troisième mode de réalisation]
La description suivante va porter sur un exemple d'utilisation d'un VCO comportant une fonction de commutation non pas pour réduire sa plage variable de fréquence du côté supérieur et du côté inférieur de la fréquence, mais pour la réduire d'un seul côté. La figure 24 représente un schéma de circuit du VCO.
Comparativement au VCO de la figure 18, le nombre d'éléments à capacité variable divisés pour la commande est réduit et les commutateurs ne sont pas prévus. La figure 25 représente un exemple d'une caractéristique des deux tensions de commande et de la fréquence du VCO. De plus, les figures 26 et 27 sont des schémas fonctionnels. Ces figures diffèrent des figures 20 et 21 en ce sens que le comparateur et le circuit générateur de tension de référence ne sont pas prévus. Comme les figures 2 et 16, les figures 26 et 27 diffèrent entre elles en ce que l'organe de commande de sélection de VCO 7 est prévu dans le circuit intégré haute fréquence 2 ou dans le circuit intégré logique de commande 3. La figure 28 représente un organigramme de traitement.
<Desc/Clms Page number 37>
Bien que le VCO soit simplifié, l'asservissement doit être effectué deux fois. Comparativement au dispositif de la figure 18, il faut un certain temps pour sélectionner un VCO approprié.
Tout d'abord, la plage variable de fréquence du VCO est fixée du côté plus étroit de la fréquence (S31). Le VCO(n+l) est sélectionné afin de définir des informations correspondant à la fréquence fa dans la boucle PLL (S32), et ceci reste ainsi pendant un certain temps (S33). Il est vérifié si la PLL asservit la fréquence ou non (S34). Si la PLL asservit la fréquence, le VCO(n+l) est sélectionné (S35), et la plage variable de fréquence du VCO est rétablie du côté plus large de la fréquence (S36). Si la PLL n'asservit pas la fréquence au cours de l'étape S34, le VCOn est sélectionné afin de définir des informations correspondant à la fréquence fa dans la PLL (S37), et ceci reste ainsi pendant un certain temps (S38). Il est vérifié si la PLL asservit la fréquence ou non (S39).
Dans le cas où la PLL asservit la fréquence, le VCOn est sélectionné (S40) et la procédure passe à l'étape S36. Dans le cas où la PLL n'asservit pas la fréquence au cours de l'étape S38, le VCO(n-1) est sélectionné (S41) et la procédure passe à l'étape S36.
Ce qui suit est une description plus détaillée d'un algorithme de compensation utilisé dans le cas où seule la limite inférieure est fixée, comme cela a été décrit ci-dessus. On notera que la description suivante est applicable au cas où seule la limite supérieure est fixée. D'autre part, en fixant les limites supérieure et inférieure simultanément, il est possible de réduire le nombre de détections de la boucle. Cependant, en vertu d'un équilibre entre un temps de traitement nécessaire pour la compensation et une surface totale comprenant le circuit de commutation pour commuter la
<Desc/Clms Page number 38>
tension de commande sur l'élément à capacité variable, le cas où seule la limite inférieure est utilisée est décrit ici.
Sur la figure 29, une ligne en trait continu indique le cas où il n'y a pas de limite, tandis qu'une ligne en trait discontinu indique le cas où il y a une limite.
Sur la figure 30, le symbole "0" indique que la fréquence fixée est asservie par le VCO sélectionné, et le symbole "X" indique que la fréquence n'est pas asservie par le VCO sélectionné. Comme on peut le voir sur la figure, lorsque la fréquence (BANDE) est fl, elle est asservie par le VCO(n+l) et pas par les VCOn et VCO(n-l) . Par conséquent, le VCO(n+l) est sélectionné.
Lorsque la fréquence est f2 ou f2', elle est asservie soit par le VCO(n+l) soit par le VCOn et pas par le VCO(n-1). Dans ce cas, le VCO(n+1) est sélectionné. Précisément, la fréquence est asservie par le VCO(n+1) indépendamment de la fixation de la limite inférieure, comme cela a été décrit précédemment. Cela signifie que la fréquence est asservie par le VCO(n+1) lorsque la fréquence est f2 ou f2' également dans le cas où la limite est annulée. Cependant, la fréquence est également verrouillée par le VCOn, mais la fréquence f2 ou f2' est une valeur proche d'une extrémité de la plage variable de fréquence du VCOn.
Dans ces conditions, le VCO(n+1) est donc sélectionné.
[Quatrième mode de réalisation]
Dans l'exemple précédent, le fait que le VCO couvre une certaine fréquence ou non est confirmé à l'aide de la sortie d'asservissement de la boucle PLL. Maintenant, une autre méthode va être décrite. Les figures 31 et 32 représentent des schémas fonctionnels.
<Desc/Clms Page number 39>
Les différences entre les figures précédentes et ces deux schémas sont les mêmes que dans les exemples susmentionnés. La figure 33 est un organigramme de traitement.
Pour confirmer la couverture, la tension de commande du VCO est fournie en entrée au comparateur et il est déterminé si la tension de commande se situe ou non dans une certaine plage. Le comparateur a pour fonction (a) de confirmer si la tension de commande est inférieure à une tension de référence de limite inférieure (référence 2), (b) de confirmer si la tension de commande est supérieure à une tension de référence de limite supérieure (référence 1) et (c) de déterminer que le résultat de la confirmation ne correspond pas aux deux cas, c'est-à-dire que la tension de commande se situe entre la limite supérieure et la limite inférieure.
Par conséquent, pour la tension de référence fournie en entrée au comparateur, il faut une tension de grande précision. Le circuit générateur de tension de référence représenté sur la figure 22 est apte à fournir en sortie des tensions de référence V1 et V2 (V1' et V2' sont également nécessaires) qui sont destinées à être fournies en entrée au comparateur, à partir d'une source d'énergie VCC par l'intermédiaire d'un régulateur, grâce à l'exécution d'une division de résistance. Dans le cas de la figure 5, lorsque la tension de commande n'est pas inférieure à 0,5V et pas supérieure à 2,OV, par exemple, il est considéré que la tension de commande se situe dans une certaine plage.
Dans ce cas précisément, V1 (référence 2) = 0,5V et V2 (référence 1) = 2,OV.
Dans le cas où la tension de commande de fréquence est inférieure à la référence 2, c'est-à-dire inférieure à la tension de référence de limite
<Desc/Clms Page number 40>
inférieure, le VCO(n-l) est utilisé, et dans le cas où la tension de commande de fréquence est supérieure à la référence 1, c'est-à-dire supérieure à la tension de référence de limite supérieure, le VCO(n+l) est utilisé, tandis que lorsque la tension de commande de fréquence se situe entre la référence 2 et la référence 1, le VCOn est utilisé.
Plus précisément, comme cela est visible sur la figure 33, le VCOn est tout d'abord sélectionné afin de définir des informations correspondant à la fréquence fa dans la boucle PLL (S51), et ceci reste ainsi pendant un certain temps (S52). La tension de commande est comparée aux tensions de référence (référence 1, référence 2) (S53). Si la tension de commande est inférieure à la référence 2, le VCO (n-1) est sélectionné (S54). Si la tension de commande est supérieure à la référence 2 et inférieure à la référence 1, le VCOn est sélectionné (S55). Si la tension de commande est supérieure à la référence 1, le VCO(n+l) est sélectionné (S56). Il convient de noter que dans le cas où la tension de commande est égale à la référence 2, le VCO(n-1) ou le VCOn peut être sélectionné. De même, dans le cas où la tension de commande est égale à la référence 1, le VCOn ou le VCO(n+l) peut être sélectionné.
De manière plus détaillée, la fréquence d'oscillation du VCO est amenée à varier par la tension de commande de fréquence. En ce qui concerne une caractéristique de la fréquence large de la figure 25, l'oscillation a lieu approximativement à 3200 MHz, lorsque la tension de commande de fréquence est IV, tandis que l'oscillation a lieu approximativement à 3800 MHz, lorsque la tension de commande de fréquence est 2V. A ce moment-là, au niveau d'une plage dans laquelle la tension de commande de fréquence n'est pas
<Desc/Clms Page number 41>
supérieure à 0,5 V ou pas inférieure à 2,0 V, même si la tension varie, la variation de la fréquence d'oscillation est faible. Autrement dit, au niveau de cette plage, il existe une faible variation de la fréquence d'oscillation par rapport à la tension, c'est-à-dire qu'une sensibilité à la tension est faible en ce qui concerne la fréquence, de sorte que la plage est telle qu'il faut un certain temps au comparateur pour asservir la fréquence, ou que la boucle PLL n'asservit pas la fréquence. Précisément, le comparateur sert à déterminer si une plage est instable ou non, à comparer la tension de commande de fréquence et deux tensions de référence (limite supérieure et limite inférieure) qui ne peuvent pas être utilisées comme tensions de commande de fréquence, à détecter si la tension n'est pas supérieure à la tension de référence de limite inférieure ou inférieure à la tension de référence de limite supérieure, et à délivrer en sortie un signal permettant d'émettre un jugement sur les tensions respectives.
[Cinquième mode de réalisation]
Dans l'exemple suivant, une sélection d'un VCO approprié n'est pas réalisée à chaque fois que la fréquence est sélectionnée, mais une relation entre la fréquence et le VCO est préalablement stockée en mémoire.
Les figures 34 et 35 montrent des exemples de la façon dont la fréquence du VCO est positionnée. La figure 36 est un schéma fonctionnel et les figures 37 et 38 sont des organigrammes.
Comme on peut le voir sur la figure 37, pour extraire la dispersion de la fréquence du VCO, n est tout d'abord substitué à k (S61). Ici, n est le nombre de VCO (quatre, par exemple) et k est un nombre entier
<Desc/Clms Page number 42>
non inférieur à 1 et non supérieur à n. La fréquence limite inférieure fkmin du VCOk est recherchée (S62), une valeur obtenue par l'addition de # à la fkmin trouvée est stockée dans la mémoire (S63). La substitution de n-1 à k permet de cibler le VCO suivant (S64), et il est vérifié si k est égal à 0 ou non (S65). Lorsque k est égal à 0, l'extraction de tous les VCO est achevée, de sorte que ce traitement est terminé. Lorsque k n'est pas égal à 0 au cours de l'étape S65, il reste des VCO à vérifier, de sorte que la procédure revient à l'étape S62.
Le processus d'extraction de la fréquence limite inférieure du VCO au cours de l'étape S62 de la figure 37 est réalisé comme illustré sur la figure 38. Précisément, une fréquence fkO à laquelle le VCO oscille sans défaillance est définie dans la boucle PLL (S71). Il est vérifié sur la boucle PLL asservit ou non la fréquence (S72). Dans le cas où la PLL asservit la fréquence, la fréquence est réduite de 1 palier (S73) pour permettre de vérifier à nouveau si la PLL asservit ou non la fréquence au cours de l'étape S72 . Si la PLL n'asservit pas la fréquence au cours de l'étape S72, la fréquence est augmentée de 1 palier (S74), et la fréquence est considérée comme la fréquence limite inférieure, ce qui termine le traitement.
Il est plus facile de prévoir la mémoire dans le circuit intégré logique de commande que dans le circuit intégré haute fréquence.
Le VCO1 couvre de la manière la plus appropriée une plage de fmin à fl. De même, le VC02 couvre de la manière la plus appropriée une plage de fl à f2, le VC03 couvre de la manière la plus appropriée une plage de f2 à f3 et le VC04 couvre de la manière la plus appropriée une plage de f3 à fmax. Les fréquences f1, f2 et f3 sont calculées à l'avance. Les limites
<Desc/Clms Page number 43>
inférieures des fréquences des VCO respectifs sont calculées pour VC04 à VC02 dans cet ordre. Les valeurs obtenues par l'addition d'une valeur constante A à une limite inférieure de chaque VCO sont fl, f2 et f3. La valeur A est déterminée comme indiqué en détail ci-dessus. Précisément, après le calcul d'une fréquence limite inférieure de chaque VCO, un écart par rapport à la position de réglage est calculé à l'avance. En fonction du sens et de l'importance de l'écart, la fréquence limite supérieure est estimée, une valeur estimée à laquelle les fréquences d'oscillation de VCO adjacents se chevauchent est calculée et une fréquence centrale ayant un intervalle dans lequel les fréquences d'oscillation se chevauchent représente une limite de chaque zone de fréquence d'oscillation, c'est-à-dire que les fréquences centrales sont fl, f2 et f3.
Cette opération est exécutée au cours d'une étape de fabrication du récepteur et est stockée dans une mémoire rémanente, ou bien dans une mémoire lorsque le récepteur est ALLUME.
Lors de l'exécution d'une opération de réception réelle, il est possible, en comparant fl, f2 et f3 avec une fréquence sélectionnée, de déterminer de manière unique quel VCO doit être utilisé. Dans le cas où il existe peu de canaux, les informations de l'opération peuvent être stockées sous la forme d'une table indiquant une relation entre les canaux et les VCO.
Dans un processus de calcul de la fréquence limite inférieure du VCO, un grand nombre d'opérations d'asservissement de la PLL sont exécutées. Ainsi, dans ce cas, il est particulièrement intéressant que la fréquence comparative de la phase soit élevée et que le temps d'asservissement soit réduit comme cela a été décrit précédemment.
<Desc/Clms Page number 44>
[Sixième mode de réalisation]
L'exemple suivant est semblable à l'exemple précédent en ce sens que la relation entre la fréquence et le VCO est stockée dans la mémoire à l'avance, mais il s'en distingue en ce sens qu'au lieu d'un réglage de #, une technique permettant de réduire temporairement la plage variable de fréquence du VCO lui-même est utilisée pour extraire la relation. Il convient de noter qu'un processus concret est exécuté de la même manière que dans la description précédente donnée en relation avec la figure 24, etc., de sorte que sa description n'est pas répétée ici. La figure 41 représente un schéma fonctionnel et la figure 42 un organigramme de traitement.
Tout d'abord, la plage variable de fréquence du VCO lui-même est réduite temporairement pour commencer la séquence de traitement. Comme on peut le voir sur la figure 42, pour extraire la dispersion de la fréquence du VCO, n est tout d'abord substitué à k (S81) . Ici, n représente le nombre de VCO (quatre, par exemple) et k est un nombre entier non inférieur à 1 et non supérieur à n. La fréquence limite inférieure fkmin du VCO k est recherchée (S82) et la fkmin trouvée est stockée dans la mémoire (S83). n-1 est substitué à k afin de cibler le VCO suivant (S84), et il est vérifié si k est égal ou non à 0 (S85). Si k est égal à 0, l'extraction en ce qui concerne tous les VCO est achevée, de sorte que l'ensemble de l'opération est terminé. Si k n'est pas égal à 0 au cours de l'étape S85, il reste des VCO à vérifier, de sorte que la procédure revient à l'étape S82. Une fois exécutée la séquence de la figure 42, la plage variable de fréquence du VCO proprement dit est rétablie (élargie).
Le processus d'extraction de la fréquence limite inférieure du VCO de l'étape S82 représentée sur la
<Desc/Clms Page number 45>
figure 42 est exécutée comme illustré sur la figure 43. Précisément, la fréquence fkO à laquelle le VCO peut osciller sans défaillance est définie dans la boucle PLL (S91). Il est vérifié si la fréquence est asservie ou non (S92). Dans le cas où la fréquence est asservie, elle est réduite de 1 palier (S93) pour permettre de vérifier à nouveau si la fréquence est asservie ou non au cours de l'étape S92. Dans le cas où la fréquence n'est pas asservie au cours de l'étape S92, elle est augmentée de 1 palier (S94) et la fréquence est considérée comme la fréquence limite inférieure, après quoi le traitement est terminé.
Les figures 39 et 40 montrent des exemples de la façon dont la fréquence du VCO est disposée. La figure 39 représente un cas dans lequel la fréquence ne se décale pas, tandis que la figure 40 représente un cas dans lequel la fréquence se décale du côté inférieur.
Chaque figure représente en parallèle un cas d'une plage variable de fréquence ordinaire (niveau supérieur) et un cas dans lequel la plage variable de fréquence est étroite, c'est-à-dire un cas dans lequel la fréquence est temporairement commutée du côté plus étroit de la fréquence (niveau inférieur). Les fréquences correspondant aux limites inférieures des plages variables de la fréquence dans le cas où les plages variables de fréquence sont commutées temporairement du côté inférieur de la fréquence sont les fréquences limites fl, f2 et f3. Il est par conséquent possible d'obtenir les fréquences limites d'une manière plus stable.
[Septième mode de réalisation]
L'exemple suivant concerne un cas dans lequel la présente invention est appliquée à une partie de traitement de signal haute fréquence d'un récepteur de
<Desc/Clms Page number 46>
radiodiffusion numérique par satellite. La figure 46 représente un schéma fonctionnel. Les figures 44 et 45 montrent comment sélectionner le VCO.
Comme cela est visible sur la figure 46, un chemin s'étend à partir d'une entrée de réception par l'intermédiaire d'un amplificateur haute fréquence à gain variable 81 et se divise en deux chemins qui s'étendent chacun par l'intermédiaire d'un changeur de fréquence 82, d'un amplificateur en bande de base à gain variable 83, d'un filtre passe-bas (LPF) 84 et d'un amplificateur en bande de base 85, afin de fournir des sorties en bande de base (1) et (2).
Sont également prévus une boucle PLL 86, un élément oscillateur à quartz 87, une logique de commande 88, un circuit de commande de commutation de VCO 89, un dispositif de commutation de sortie de VCO 90 et un déphaseur de 90 degrés en mode de division de fréquence 91.
Exception faite de l'élément oscillateur à quartz 87, tous les éléments représentés sur la figure 46 sont prévus dans un circuit intégré haute fréquence 2 unique. L'élément oscillateur à quartz 87 est prévu extérieurement sur le circuit intégré haute fréquence 2 et est relié à une borne de connexion d'élément oscillateur de la PLL 86 pour permettre d'obtenir une fréquence d'oscillation de référence extrêmement stabilisée. Il est à noter qu'à la place de la connexion de l'élément oscillateur à quartz 87 à la borne de connexion d'élément oscillateur de la PLL 86, un signal d'oscillation de référence ayant la même stabilité peut être fourni en entrée. Par exemple, dans le cas où un signal d'oscillation de référence délivré en sortie par un élément oscillateur à quartz similaire est nécessaire dans un autre circuit intégré logique de commande 3, il est également possible de procéder de la
<Desc/Clms Page number 47>
manière suivante. L'élément oscillateur à quartz 87 est relié à un oscillateur du circuit intégré logique de commande 3 et un signal d'oscillation de référence pouvant être obtenu à partir de l'oscillateur est extrait pour être fourni en entrée à la borne de connexion d'élément oscillateur (Xin) de la boucle PLL 86.
Comparativement à l'exemple mentionné ci-dessus dans lequel une sortie du VCO est ajoutée directement à la boucle PLL, le présent dispositif est tel qu'une sortie obtenue par l'exécution de la division de fréquence d'une sortie du VCO est fournie en entrée à la PLL 86. Dans le récepteur de radiodiffusion numérique par satellite, il faut deux signaux d'oscillateur local ayant une différence de phase de 90 degrés, signaux d'oscillateur local qui sont générés à l'aide d'un circuit diviseur de fréquence. Par conséquent, le VCO oscille à une fréquence deux fois supérieure à celle d'un signal d'oscillateur local effectivement requis, et un signal de la sortie qui a été soumise à la division de fréquence est fourni à la PLL 86.
D'autre part, une plage variable de fréquence d'entrée du récepteur de radiodiffusion par satellite s'étend généralement de 950 MHz à 2150 MHz, de sorte que le signal d'oscillateur local doit avoir la même fréquence. Par conséquent, un rapport entre la fréquence la plus élevée et la fréquence la plus faible de la fréquence de l'oscillateur local doit être de deux. Dans le cas où le rapport est de plus de deux, une commutation est réalisée afin que le rapport de division de fréquence du déphaseur de 90 degrés en mode de division de fréquence soit 1/2 ou 1/4, et le VCO couvre un rapport deux fois supérieur au rapport précédent.
<Desc/Clms Page number 48>
Plus précisément, comme moyens pour assurer la fréquence d'oscillateur local couvrant la fréquence qui se situe dans la plage de 950 MHz à 2150 MHz, sept VCO sont par exemple prévus, comme illustré sur la figure 44, et les VCO 1 à 4 sont conçus pour osciller à une fréquence deux fois supérieure à la fréquence d'oscillateur local, tandis que les VCO 5 à 7 sont conçus pour osciller à une fréquence quatre fois supérieure à la fréquence d'oscillateur local.
En ce qui concerne la plage variable de fréquence limite inférieure ((950 MHz ~ 975 MHz) au niveau supérieur de la figure 44) et la plage variable de fréquence limite supérieure ((2130 MHz - 2150 MHz) au niveau inférieur de la figure 44) d'une plage couverte par le VCO, les plages variables de fréquence sont adaptées à la plage variable de fréquence d'entrée (950 MHz à 2150 MHz) du récepteur de radiodiffusion par satellite et, comme cela est visible sur la figure, les fréquences sont respectivement définies de la manière suivante "à partir de 950 MHz" et "jusqu'à 2150 MHz".
Cependant, en ce qui concerne les performances du VCO, compte tenu de la dispersion occasionnée au cours du procédé de fabrication de celui-ci, la plage variable de fréquence limite inférieure (niveau supérieur de la figure 44) de la plage couverte par le VCO est définie de manière à couvrir une fréquence limite inférieure plus faible que la plage variable de fréquence limite inférieure précédente (par exemple 900 MHz), et la plage variable de fréquence limite supérieure (niveau inférieur de la figure 44) de la plage couverte par le VCO est définie de manière à couvrir une fréquence limite supérieure plus élevée que la plage variable de fréquence limite supérieure ci-dessus (par exemple 2300 MHz) .
<Desc/Clms Page number 49>
Le réglage de commande de la PLL et du VCO est exécuté de l'extérieur par l'intermédiaire d'une borne d'entrée/sortie de signal de communication. Pour délivrer en sortie une fréquence d'oscillateur local souhaitée, il est nécessaire d'exécuter un réglage d'informations en ce qui concerne un compteur (non représenté) prévu dans la boucle PLL 86 et d'ajuster la bande du VCO et le rapport de division de fréquence.
Plus précisément, comme cela est visible sur la figure 44, il existe dix bandes (plage variable de fréquence) en partant du haut, et des signaux de sélection de bande BA2, BA1 et BAO délivrés en sortie par la PLL 86 sont mis à 0 ou 1, de sorte que 0 ou 1 est transmis du circuit de commande de commutation de VCO 89 au dispositif de commutation de sortie VCO 90.
Ici, le VCO est sélectionné en fonction d'une logique négative ("0"). Par exemple, au niveau d'une première bande, 1, 0 et 1 sont transmis en tant que BA2, BA1 et BAO. Par conséquent, 0 est transmis au VCO 5 et 1 est transmis aux VCO autres que le VCO 5, de sorte que le VCO 5 est sélectionné. Il est ensuite déterminé quel VCO est sélectionné au niveau de chacune des dix bandes.
Il s'agit toutefois d'un cas dans lequel un VCO adjacent n'est pas sélectionné à la différence de la description précédente, et d'un cas correspondant à un premier niveau (HAUT - 0, BAS - 0) sur la figure 45.
Comme couple de HAUT et BAS, l'un quelconque des signaux (0, 0), (1, 0) et (0,1) est fourni en sortie par la logique de commande 88. Par conséquent, comme cela est visible sur la figure 45, un VCO adjacent est sélectionné de manière appropriée.
Précisément, la dispersion du VCO est compensée pour chaque réglage de la fréquence d'oscillateur local, une limite inférieure ou une limite supérieure
<Desc/Clms Page number 50>
de la fréquence d'oscillation du VCO est réduite conformément à un signal de commutation de plage variable de fréquence et le fait que la fréquence est correctement asservie ou non est confirmé conformément à un signal de détection d'asservissement. Ensuite, en ce qui concerne une valeur de réglage de bande de VCO, la sélection du VCO est fixée à +1 (HAUT) ou à-1 (BAS), afin que le VCO approprié soit sélectionné.
Il convient de noter que la présente invention peut être mise en #uvre de la manière suivante, à savoir que dans un synthétiseur à PLL comportant plusieurs VCO intégrés dans un circuit intégré unique et couvrant une plage de fréquences étendues successives, les VCO sont conçus pour pouvoir chacun osciller successivement sur une plage de fréquence obtenue par l'addition d'un décalage engendré par la dispersion à une plage de fréquence requise, une relation entre la fréquence et le VCO utilisé étant modifiée en fonction de la dispersion de la fréquence du VCO.
En outre, dans la configuration ci-dessus, la présente invention peut être conçue pour qu'un VCO approprié soit déterminé à chaque fois que la PLL sélectionne la fréquence.
De plus, dans la configuration ci-dessus, la présente invention peut être conçue pour que le fait que le VCO est approprié ou non soit confirmé par la confirmation d'une sortie de détection d'asservissement du synthétiseur à PLL.
Par ailleurs, dans la configuration ci-dessus, la présente invention peut être conçue pour que des informations définies dans un diviseur de fréquence programmable du synthétiseur à PLL soient modifiées de manière à confirmer que la PLL asservit la fréquence, afin que le fait que le VCO est approprié ou non soit confirmé.
<Desc/Clms Page number 51>
Dans la configuration ci-dessus, la présente invention peut également être conçue pour qu'un VCO capable de commuter la plage variable de fréquence soit utilisé pour confirmer que la PLL asservit la fréquence lorsque la plage variable de fréquence est réduite, afin que le fait que le VCO est approprié ou non soit confirmé.
Dans la configuration ci-dessus, la présente invention peut aussi être conçue pour qu'il soit prévu un circuit de commutation destiné à séparer une partie de l'élément à capacité variable de la tension de commande de fréquence, afin que la plage variable de la fréquence soit réduite à la fois du côté de la fréquence supérieure et du côté de la fréquence inférieure.
Dans la configuration ci-dessus, la présente invention peut en outre être conçue pour que le côté de la fréquence supérieure ou le côté de la fréquence inférieure soit réduit lorsque la plage variable de fréquence est réduite.
De plus, dans la configuration ci-dessus, la présente invention peut être conçue pour que dans le cas où la fréquence n'est pas asservie, une tension de réglage (tension de commande de fréquence) soit utilisée afin de sélectionner un VCO approprié.
En outre, dans la configuration ci-dessus, la présente invention peut être conçue pour que dans le cas seulement où la fréquence est asservie, une fréquence comparative (fréquence de référence) du synthétiseur à PLL soit augmentée.
Dans la configuration ci-dessus, la présente invention peut également être conçue pour que le fait que la tension de réglage (tension de commande de fréquence) du VCO se situe ou non dans une certaine
<Desc/Clms Page number 52>
plage soit confirmé, afin que le fait que le VCO couvre ou non une plage de fréquence requise soit confirmé.
D'autre part, dans la configuration ci-dessus, la présente invention peut être conçue pour qu'un circuit de commande destiné à sélectionner le VCO soit prévu dans un autre circuit intégré qui n'est pas le circuit intégré formant le VCO.
Par ailleurs, dans la configuration ci-dessus, la présente invention peut être conçue pour que des informations indiquant quel VCO est attribué à la fréquence utilisée soient stockées dans une mémoire.
Dans la configuration ci-dessus, la présente invention peut aussi être conçue pour qu'un signal de sortie de détection d'asservissement de la boucle PLL soit utilisé pour confirmer la plage variable de fréquence du VCO.
Dans la configuration ci-dessus, la présente invention peut également être conçue pour qu'une attribution du VCO et de la fréquence soit déterminée par un calcul exécuté en fonction de la plage variable de fréquence du VCO.
Dans la configuration ci-dessus, la présente invention peut en outre être conçue pour que la plage variable de fréquence du VCO soit temporairement réduite afin de déterminer l'attribution du VCO et de la fréquence.
En outre, dans la configuration ci-dessus, la présente invention peut être conçue pour que la fréquence comparative de la PLL soit augmentée afin de confirmer la plage variable de fréquence du VCO à l'aide d'un signal d'asservissement de la PLL.
De plus, dans la configuration ci-dessus, la présente invention peut être conçue de façon que pour stocker dans la mémoire des informations indiquant quel VCO est attribué à la fréquence utilisée, les
<Desc/Clms Page number 53>
informations soient inscrites dans une mémoire rémanente au moment où un récepteur utilisant le circuit intégré de la présente invention est fabriqué en usine.
Dans la configuration ci-dessus, la présente invention peut aussi être conçue de façon que pour stocker dans la mémoire des informations indiquant quel VCO est attribué à la fréquence utilisée, les informations soient inscrites dans la mémoire lorsque le récepteur utilisant le circuit intégré de la présente invention est ALLUME.
D'autre part, la présente invention peut être utilisée comme circuit intégré de réception à conversion directe de radiodiffusion par satellite comportant le VCO et le PLL.
Outre les configurations ci-dessus, le circuit intégré de la présente invention peut être conçu pour qu'une confirmation soit effectuée en ce qui concerne le fait que l'oscillateur commandé en tension est ou non approprié pour une fréquence qui doit être définie dans une PLL pour sélectionner la fréquence, et dans le cas où l'oscillateur commandé en tension n'est pas approprié, un autre oscillateur commandé en tension est sélectionné et déterminé comme devant être utilisé.
Sélectionner la fréquence signifie définir la fréquence dans la PLL. Par conséquent, en plus des effets ci-dessus, il est possible de déterminer le VCO le plus approprié à tout moment.
Par ailleurs, outre les configurations ci-dessus, le circuit intégré de la présente invention peut être conçu pour que selon qu'une sortie de détection d'asservissement de la PLL indique ou non que la fréquence est asservie, un jugement soit émis sur le fait que l'oscillateur commandé en tension est ou non
<Desc/Clms Page number 54>
approprié pour la fréquence qui doit être définie dans la PLL.
Par conséquent, en plus des effets ci-dessus, le jugement peut être fourni de manière simple, car la sortie de détection d'asservissement de la PLL est une sortie logique.
D'autre part, outre les configurations ci-dessus, le circuit intégré de la présente invention peut être conçu pour que dans le cas de la confirmation du fait que l'oscillateur commandé en tension est approprié ou non à l'aide de la sortie de détection d'asservissement, des informations définies dans un diviseur de fréquence programmable de la PLL soient commutées plusieurs fois afin d'asservir la fréquence au niveau d'une certaine plage.
Ainsi, en plus des effets précédents, il est possible de détecter et d'exclure un VCO dont la couverture couvre à peine la fréquence visée.
Outre les configurations ci-dessus, le circuit intégré de la présente invention peut également être conçu pour qu'une couverture de fréquence de l'oscillateur commandé en tension soit temporairement réduite et que le fait que la fréquence est asservie ou non par la PLL soit confirmé, afin de confirmer si l'oscillateur commandé en tension est ou non approprié pour la fréquence qui doit être définie dans la PLL.
Ainsi, en plus des effets ci-dessus, il est possible de confirmer si le VCO est ou non approprié pour la fréquence utilisée, en fonction d'une confirmation d'asservissement effectuée une seule fois.
Outre les configurations ci-dessus, le circuit intégré de la présente invention peut aussi être conçu pour que la couverture de fréquence soit temporairement réduite par la séparation d'une borne de commande d'un élément à capacité variable de l'oscillateur commandé
<Desc/Clms Page number 55>
en tension vis-à-vis d'une borne de commande de fréquence et par la connexion de la borne de commande à une tension fixe.
Par conséquent, en plus des effets ci-dessus, il est possible de réduire la plage variable de fréquence d'une manière simple.
En plus des configurations ci-dessus, le circuit intégré de la présente invention peut également être conçu pour qu'une limite supérieure ou une limite inférieure soit réduite afin de réduire la plage variable de fréquence.
Ainsi, outre les effets ci-dessus, il est possible de réduire la plage variable de fréquence au moyen d'un circuit plus simple.
D'autre part, en plus des configurations ci-dessus, le circuit intégré de la présente invention peut être conçu pour que s'il s'avère qu'un certain oscillateur commandé en tension n'asservit pas la fréquence, un oscillateur commandé en tension qui doit effectivement être utilisé soit déterminé en fonction d'une relation de grandeur entre une tension de la borne de commande de fréquence de l'oscillateur commandé en tension qui n'asservit pas la fréquence et une tension de référence.
Ainsi, outre les effets ci-dessus, il est possible de réduire un temps nécessaire pour déterminer quel VCO doit être utilisé, puisqu'il est possible de déterminer un VCO approprié par un jugement d'asservissement effectué une seule fois.
Outre les dispositifs ci-dessus, le circuit intégré de la présente invention peut aussi être conçu pour que dans le cas où le fait qu'un oscillateur commandé en tension est approprié ou non est confirmé à l'aide de la sortie de détection d'asservissement, la fréquence
<Desc/Clms Page number 56>
comparative de la PLL soit augmentée par rapport à un état d'utilisation ordinaire.
Par conséquent, outre les effets ci-dessus, il est possible de réduire le temps nécessaire à l'asservissement de la fréquence.
Outre les dispositifs ci-dessus, le circuit intégré de la présente invention peut aussi être conçu pour que le fait qu'une tension de commande de l'oscillateur commandé en tension se situe ou non dans une certaine plage soit déterminé afin de vérifier si l'oscillateur commandé en tension est le plus approprié pour la fréquence qui doit être définie dans la PLL.
Ainsi, outre les effets ci-dessus, il est possible de confirmer facilement si le VCO est ou non le plus approprié.
D'autre part, outre les configurations ci-dessus, le circuit intégré de la présente invention peut être conçu pour comprendre un circuit intégré haute fréquence dans lequel l'oscillateur commandé en tension est prévu, et un circuit intégré logique de commande dans lequel un circuit de commande destiné à sélectionner l'oscillateur commandé en tension est prévu.
Par conséquent, en plus des effets ci-dessus, il est possible de réduire une surface du circuit intégré haute fréquence dont le prix par unité de surface est généralement élevé, pour permettre de diminuer le prix du circuit intégré haute fréquence. Il est en outre possible de réduire le prix total du circuit intégré haute fréquence et du circuit intégré logique de commande.
Par ailleurs, en plus des configurations ci-dessus, le circuit intégré de la présente invention peut être conçu pour comprendre une mémoire destinée à stocker à l'avance des informations indiquant quelle plage
<Desc/Clms Page number 57>
variable de fréquence est couverte par tel oscillateur commandé en tension.
Ainsi, outre les effets ci-dessus, il est possible de réduire le temps nécessaire pour sélectionner la fréquence.
Outre les dispositifs ci-dessus, le circuit intégré de la présente invention peut également être conçu pour que la sortie de détection d'asservissement de la PLL soit utilisée pour confirmer la plage variable de fréquence de l'oscillateur commandé en tension.
Par conséquent, outre les effets ci-dessus, il est possible de concevoir facilement le circuit de commande.
En plus des dispositifs ci-dessus, le circuit intégré de la présente invention peut aussi être conçu pour que l'attribution de la fréquence et de l'oscillateur commandé en tension soit déterminée par un calcul exécuté en fonction de la plage variable de fréquence de l'oscillateur commandé en tension.
Ainsi, outre les effets ci-dessus, le circuit de commande peut être conçu uniquement au moyen d'un circuit logique.
Par ailleurs, outre les dispositifs ci-dessus, le circuit intégré de la présente invention peut être conçu pour que la plage variable de fréquence de l'oscillateur commandé en tension soit réduite temporairement afin de déterminer l'attribution de la fréquence et de l'oscillateur commandé en tension.
En plus des effets ci-dessus, il est donc possible d'attribuer les VCO avec une grande précision.
En plus des configurations ci-dessus, le circuit intégré de la présente invention peut aussi être conçu pour que la fréquence comparative de la PLL soit augmentée lorsque la plage variable de fréquence de
<Desc/Clms Page number 58>
l'oscillateur commandé en tension est confirmée à l'aide d'un signal d'asservissement de la PLL.
Par conséquent, outre les effets ci-dessus, il est possible de confirmer la plage variable de fréquence du VCO en un temps court.
Il est en outre possible de concevoir le circuit intégré de la présente invention afin que pour stocker en mémoire des informations indiquant quel oscillateur commandé en tension est attribué à la fréquence utilisée, les informations soient inscrites dans une mémoire rémanente jouant le rôle de la mémoire lorsque le récepteur utilisant le circuit intégré est fabriqué en usine.
En plus des effets ci-dessus, il n'est donc pas nécessaire de confirmer la fréquence du VCO lorsque le récepteur est dans des conditions d'utilisation ordinaires.
Finalement, outre les configurations ci-dessus, le circuit intégré de la présente invention peut être conçu de façon que pour stocker en mémoire des informations indiquant quelle plage variable de fréquence est couverte par tel oscillateur commandé en tension, les informations soient inscrites en mémoire lorsque le récepteur utilisant le circuit intégré est ALLUME.
Ainsi, outre les effets précédents, il n'est pas nécessaire de confirmer la fréquence du VCO lorsque le récepteur est dans des conditions d'utilisation ordinaires.
Bien que la description précédente ait porté sur plusieurs modes de réalisation de la présente invention, celle-ci n'est bien entendu pas limitée aux exemples particuliers décrits et illustrés ici et l'homme de l'art comprendra aisément qu'il est possible
<Desc/Clms Page number 59>
d'y apporter de nombreuses variantes et modifications sans pour autant sortir du cadre de l'invention.

Claims (19)

REVENDICATIONS
1. Circuit intégré (1) caractérisé en ce qu'il comprend plusieurs oscillateurs commandés en tension (VCO) tous réalisés conformément au même procédé afin que des plages variables de leur fréquence se dispersent dans une même direction, en ce qu'une plage couvrant une fréquence, qu'une dispersion ait lieu ou non, et une plage couvrant la fréquence uniquement dans le cas où la dispersion a lieu sont toutes deux utilisées comme plages variables de fréquence des oscillateurs commandés en tension (VCO), et en ce que les plages variables de fréquence des oscillateurs commandés en tension sont définies pour être consécutives les unes aux autres.
2. Circuit intégré selon la revendication 1, caractérisé en ce que le fait que l'un des oscillateurs commandés en tension (VCO) est ou non le plus approprié pour la fréquence qui doit être définie dans une boucle à phase asservie (4) pour sélectionner la fréquence est confirmé à chaque fois que la fréquence est sélectionnée, et en ce que dans le cas où l'oscillateur commandé en tension n'est pas approprié, un autre des oscillateurs commandés en tension est sélectionné et déterminé comme étant nécessaire.
3. Circuit intégré selon la revendication 2, caractérisé en ce que le fait que l'oscillateur commandé en tension (VCO) est ou non le plus approprié pour la fréquence qui doit être définie dans la boucle à phase asservie (4) est confirmé en fonction de ce qu'une sortie de détection d'asservissement de la boucle à phase asservie indique ou non que la fréquence est asservie.
4. Circuit intégré selon la revendication 3, caractérisé en ce que dans le cas où le fait que
<Desc/Clms Page number 61>
l'oscillateur commandé en tension (VCO) est ou non le plus approprié est confirmé à l'aide de la sortie de détection d'asservissement, des informations définies dans un diviseur de fréquence programmable (38) de la boucle à phase asservie (4) sont commutées plusieurs fois afin de confirmer que la fréquence est asservie au niveau d'une certaine plage.
5. Circuit intégré selon la revendication 3, caractérisé en ce qu'une couverture fréquentielle de l'oscillateur commandé en tension (VCO) est réduite temporairement afin de confirmer si l'oscillateur commandé en tension est ou non le plus approprié pour la fréquence qui doit être définie dans la boucle à phase asservie (4) , et en ce que le fait que la boucle à phase asservie asservit ou non la fréquence est confirmé.
6. Circuit intégré selon la revendication 5, caractérisé en ce que la couverture fréquentielle est réduite temporairement par une séparation d'une borne de commande d'un élément à capacité variable (VCa, VCb) de l'oscillateur commandé en tension (VCO) vis-à-vis d'une borne de commande de fréquence et par une connexion de la borne de commande à une tension fixe.
7. Circuit intégré selon la revendication 5, caractérisé en ce qu'une limite supérieure ou une limite inférieure est réduite afin de réduire la plage variable de fréquence.
8. Circuit intégré selon la revendication 6, caractérisé en ce que dans le cas où il s'avère que l'oscillateur commandé en tension (VCO) n'asservit pas la fréquence, un autre des oscillateurs commandés en tension qui doit être utilisé effectivement est déterminé en fonction d'une relation de grandeur entre une tension de la borne de commande de fréquence de
<Desc/Clms Page number 62>
l'oscillateur commandé en tension qui n'asservit pas la fréquence, et une tension de référence.
9. Circuit intégré selon l'une quelconque des revendications 3 à 8, caractérisé en ce que dans le cas où le fait que l'oscillateur commandé en tension (VCO) est approprié ou non est confirmé à l'aide de la sortie de détection d'asservissement, une fréquence comparative de la boucle à phase asservie (4) est augmentée par rapport à un état d'utilisation ordinaire.
10. Circuit intégré selon la revendication 2, caractérisé en ce que le fait qu'une tension de commande de l'oscillateur commandé en tension (VCO) se situe ou non dans une certaine plage est déterminé afin de vérifier si l'oscillateur commandé en tension est ou non le plus approprié pour la fréquence qui doit être définie dans la boucle à phase asservie.
11. Circuit intégré selon l'une quelconque des revendications 3 à 10, caractérisé en ce qu'il comprend un circuit intégré haute fréquence (2) dans lequel l'oscillateur commandé en tension (VCO) est prévu; et un circuit intégré logique de commande (3) dans lequel un circuit de commande destiné à sélectionner l'oscillateur commandé en tension (VCO) est prévu.
12. Circuit intégré selon la revendication 1, caractérisé en ce qu'il comprend une mémoire (19) destinée à stocker à l'avance des informations indiquant quelle plage variable de fréquence est couverte par tel oscillateur commandé en tension (VCO).
13. Circuit intégré selon la revendication 12, caractérisé en ce qu'une sortie de détection d'asservissement d'une boucle à phase asservie (4) est utilisée pour confirmer la plage variable de fréquence de l'oscillateur commandé en tension (VCO).
<Desc/Clms Page number 63>
14. Circuit intégré selon la revendication 13, caractérisé en ce qu'une attribution de la fréquence et de l'oscillateur commandé en tension (VCO) est déterminée par un calcul exécuté en fonction de la plage variable de fréquence de l'oscillateur commandé en tension.
15. Circuit intégré selon la revendication 13, caractérisé en ce que la plage variable de fréquence de l'oscillateur commandé en tension (VCO) est réduite temporairement afin de déterminer une attribution de la fréquence et de l'oscillateur commandé en tension.
16. Circuit intégré selon l'une quelconque des revendications 13 à 15, caractérisé en ce qu'une fréquence comparative de la boucle à phase asservie (4) est augmentée afin de confirmer la plage variable de fréquence de l'oscillateur commandé en tension (VCO) à l'aide du signal d'asservissement de la boucle à phase asservie.
17. Circuit intégré selon la revendication 12, caractérisé en ce que pour stocker dans la mémoire (19) des informations indiquant quel oscillateur commandé en tension est attribué à une fréquence utilisée, les informations sont inscrites dans une mémoire rémanente qui joue le rôle de la mémoire lorsque le récepteur utilisant le circuit intégré (VCO) est fabriqué en usine.
18. Circuit intégré selon la revendication 12, caractérisé en ce que pour stocker dans la mémoire (19) des informations indiquant quelle plage variable de fréquence est couverte par tel oscillateur commandé en tension (VCO), les informations sont inscrites dans la mémoire lorsque le récepteur utilisant le circuit intégré est ALLUME.
19. Dispositif récepteur caractérisé en ce qu'il comprend le circuit intégré selon l'une quelconque des
<Desc/Clms Page number 64>
revendications 1 à 18, chaque oscillateur commandé en tension (VCO) prévu dans le circuit intégré servant à générer un signal d'oscillateur local nécessaire pour convertir une fréquence d'un signal reçu en une fréquence intermédiaire spécifique.
FR0211983A 2001-09-27 2002-09-27 Circuit integre et dispositif recepteur Expired - Fee Related FR2830142B1 (fr)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2001298201A JP3795364B2 (ja) 2001-09-27 2001-09-27 集積回路および受信装置

Publications (2)

Publication Number Publication Date
FR2830142A1 true FR2830142A1 (fr) 2003-03-28
FR2830142B1 FR2830142B1 (fr) 2005-11-18

Family

ID=19119141

Family Applications (1)

Application Number Title Priority Date Filing Date
FR0211983A Expired - Fee Related FR2830142B1 (fr) 2001-09-27 2002-09-27 Circuit integre et dispositif recepteur

Country Status (3)

Country Link
US (1) US7155188B2 (fr)
JP (1) JP3795364B2 (fr)
FR (1) FR2830142B1 (fr)

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3832643B2 (ja) * 2002-01-10 2006-10-11 シャープ株式会社 高周波受信装置
JP4649818B2 (ja) * 2003-02-21 2011-03-16 富士通株式会社 電圧制御発振器及びpll回路
US6954091B2 (en) 2003-11-25 2005-10-11 Lsi Logic Corporation Programmable phase-locked loop
JP3964426B2 (ja) * 2004-11-17 2007-08-22 シャープ株式会社 発振器、集積回路、通信装置
US7375562B2 (en) * 2005-03-25 2008-05-20 Faraday Technology Corp. Phase locked system for generating distributed clocks
JP4435723B2 (ja) * 2005-08-08 2010-03-24 株式会社ルネサステクノロジ 位相同期回路およびそれを用いた半導体集積回路装置
JP4299283B2 (ja) 2005-09-16 2009-07-22 富士通株式会社 クロック信号の生成及び分配装置
US8284884B2 (en) * 2006-06-23 2012-10-09 Mediatek Inc. Method of frequency search for DCO and decoder using the same
US7746179B1 (en) * 2006-09-13 2010-06-29 Rf Micro Devices, Inc. Method and apparatus for selecting a frequency generating element
US7573303B1 (en) * 2007-06-08 2009-08-11 Integrated Device Technology, Inc Digitally controlled system on-chip (SOC) clock generator
KR100910531B1 (ko) * 2007-09-11 2009-07-31 삼성전기주식회사 다중 대역 전압 제어 발진기를 갖는 주파수 합성기
JP2009171212A (ja) * 2008-01-16 2009-07-30 Toyota Industries Corp Pll回路
JP2010109850A (ja) 2008-10-31 2010-05-13 Sony Corp チューナ装置
US8058934B2 (en) 2009-06-03 2011-11-15 Qualcomm Incorporated Apparatus and method for frequency generation
US8698565B2 (en) * 2010-06-02 2014-04-15 Skyworks Solutions, Inc. Dynamic voltage-controlled oscillator calibration and selection
JP5694696B2 (ja) * 2010-07-15 2015-04-01 ラピスセミコンダクタ株式会社 周波数シンセサイザ装置及び変調周波数変位調整方法
JP2012199761A (ja) * 2011-03-22 2012-10-18 Nec Corp 位相同期回路およびその制御方法
US8508308B2 (en) * 2011-09-01 2013-08-13 Lsi Corporation Automatic frequency calibration of a multi-LCVCO phase locked loop with adaptive thresholds and programmable center control voltage
JP5811863B2 (ja) * 2012-01-26 2015-11-11 富士通株式会社 クロック分配器、及び、電子装置
JP5853870B2 (ja) * 2012-06-08 2016-02-09 富士通株式会社 クロック分配器及び電子装置
FR2992073B1 (fr) * 2012-06-19 2014-07-11 Commissariat Energie Atomique Dispositif d'alimentation d'un circuit electronique
EP2775626A1 (fr) * 2013-03-07 2014-09-10 NXP Semiconductors B.V. Procédé et système de synthèse de fréquence
JP7165967B2 (ja) * 2018-10-04 2022-11-07 ザインエレクトロニクス株式会社 Pll回路

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0825714A2 (fr) * 1996-08-14 1998-02-25 Nec Corporation Oscillateur commandé en tension à faible gain
GB2339351A (en) * 1998-05-26 2000-01-19 Matsushita Electric Ind Co Ltd Receivers using PLL oscillators
EP1115206A2 (fr) * 1999-12-22 2001-07-11 Nokia Mobile Phones Ltd. Assemblage d'oscillateur commandé en tension
WO2001058018A2 (fr) * 2000-02-04 2001-08-09 Conexant Systems, Inc. Syntoniseur a large bande entierement integre

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE3272758D1 (en) * 1981-11-09 1986-09-25 Matsushita Electric Ind Co Ltd A synchronous video detector circuit using phase-locked loop
US5036216A (en) * 1990-03-08 1991-07-30 Integrated Circuit Systems, Inc. Video dot clock generator
KR940005459A (ko) * 1992-06-22 1994-03-21 모리시타 요이찌 Pll회로
JPH08149000A (ja) 1994-11-18 1996-06-07 Fujitsu General Ltd Pll回路
US5686864A (en) * 1995-09-05 1997-11-11 Motorola, Inc. Method and apparatus for controlling a voltage controlled oscillator tuning range in a frequency synthesizer
JP2002016493A (ja) * 2000-06-30 2002-01-18 Hitachi Ltd 半導体集積回路および光伝送用送信回路
EP1390013A4 (fr) * 2001-04-23 2005-01-12 Nucryst Pharm Corp Traitements therapeutiques recourant a l'application directe de compositions metalliques antimicrobiennes

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP0825714A2 (fr) * 1996-08-14 1998-02-25 Nec Corporation Oscillateur commandé en tension à faible gain
GB2339351A (en) * 1998-05-26 2000-01-19 Matsushita Electric Ind Co Ltd Receivers using PLL oscillators
EP1115206A2 (fr) * 1999-12-22 2001-07-11 Nokia Mobile Phones Ltd. Assemblage d'oscillateur commandé en tension
WO2001058018A2 (fr) * 2000-02-04 2001-08-09 Conexant Systems, Inc. Syntoniseur a large bande entierement integre

Also Published As

Publication number Publication date
FR2830142B1 (fr) 2005-11-18
JP3795364B2 (ja) 2006-07-12
US7155188B2 (en) 2006-12-26
US20030060177A1 (en) 2003-03-27
JP2003110425A (ja) 2003-04-11

Similar Documents

Publication Publication Date Title
FR2830142A1 (fr) Circuit integre et dispositif recepteur
FR2920924A1 (fr) Oscillateur a large bande controle en tension.
FR2511821A1 (fr) Dispositif d&#39;accord de recepteur de television
FR2715012A1 (fr) Synthèse en fréquence par fractions N à correction d&#39;erreur résiduelle et procédé associé.
FR2890257A1 (fr) Element de circuit a capacite variable
FR2798237A1 (fr) Dispositif de filtrage commande en frequence pour la bande uhf
FR2578121A1 (fr) Oscillateur local multibande
FR2786962A1 (fr) Antenne active a reseau de dephasage
EP1158679B1 (fr) Procédé et dispositif de contrôle du déphasage entre quatre signaux mutuellement en quadrature de phase
FR2892872A1 (fr) Filtre passe-bande complexe
EP0928060A1 (fr) Convertisseur de tension continue à rendement amélioré
EP1463196B1 (fr) Oscillateur commandé en tension
EP0981203B1 (fr) Source de courant contrôlée à commutation accélérée
FR2867921A1 (fr) Oscillateur cmos commande par la tension, a modulation directe
FR2787950A1 (fr) Appareil et procede de regulation de caracteristique de filtrage
EP1133060B1 (fr) Boucle à verrouillage de phase permettant de générer un signal de référence ayant une grande pureté spectrale
EP1017101B1 (fr) Circuit intégré incluant un réseau capacitif à faible dispersion
EP1213762A1 (fr) Dispositif d&#39;isolation d&#39;un élement électrique
EP1187308A2 (fr) Oscillateur commande en tension
FR2555847A1 (fr) Filtre de preselection de canaux, notamment pour recepteur de television operant dans une bande etendue de frequences
EP0779703B1 (fr) Circuit démodulateur pour un signal à fréquence modulée autour d&#39;une fréquence intermédiaire
EP2642665A1 (fr) Générateur de fréquence pour un équipement radiofréquence et procédé pour générer un signal de sortie
FR2513055A1 (fr) Dispositif d&#39;accord de recepteur de television avec un appareil de reglage electronique de frequence
FR2833778A1 (fr) Circuit integre, notamment pour oscillateurs locaux ou filtres de selecteurs de frequences radio
FR2578366A1 (fr) Dispositif a circuits d&#39;accord

Legal Events

Date Code Title Description
ST Notification of lapse

Effective date: 20140530