JP4299283B2 - クロック信号の生成及び分配装置 - Google Patents

クロック信号の生成及び分配装置 Download PDF

Info

Publication number
JP4299283B2
JP4299283B2 JP2005271058A JP2005271058A JP4299283B2 JP 4299283 B2 JP4299283 B2 JP 4299283B2 JP 2005271058 A JP2005271058 A JP 2005271058A JP 2005271058 A JP2005271058 A JP 2005271058A JP 4299283 B2 JP4299283 B2 JP 4299283B2
Authority
JP
Japan
Prior art keywords
voltage controlled
controlled oscillator
wiring
oscillation
resonant
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2005271058A
Other languages
English (en)
Other versions
JP2007082158A (ja
Inventor
浩一 神田
泰孝 田村
久勝 山口
淳二 小川
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Fujitsu Ltd
Original Assignee
Fujitsu Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Fujitsu Ltd filed Critical Fujitsu Ltd
Priority to JP2005271058A priority Critical patent/JP4299283B2/ja
Priority to EP06251534.1A priority patent/EP1764669A3/en
Priority to US11/386,789 priority patent/US7863987B2/en
Publication of JP2007082158A publication Critical patent/JP2007082158A/ja
Application granted granted Critical
Publication of JP4299283B2 publication Critical patent/JP4299283B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/04—Generating or distributing clock signals or signals derived directly therefrom
    • G06F1/10—Distribution of clock signals, e.g. skew
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0805—Details of the phase-locked loop the loop being adapted to provide an additional control signal for use outside the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/24—Automatic control of frequency or phase; Synchronisation using a reference signal directly applied to the generator

Description

本発明は、高速インターフェイス回路、プロセッサ、及び高周波クロック信号を必要とするアナログ回路やデジタル回路のための、高速かつ高精度なクロック信号の生成と分配を行う装置に関する。
近年、半導体集積回路の急速な進歩により、クロック信号の周波数は向上を続けている。その結果、クロック信号に要求されるタイミング制約条件は厳しくなっている。さらに、LSIの大規模化に伴い、高精度なクロック信号をチップ内の各所に分配することも困難になっている。
クロック信号の分配を実現する従来の構成例を図９に示す。図９に示された構成例では、電圧制御発振器VCO(50)、分周器(60)及び位相比較器PFDとチャージポンプCPとローパスフィルタLF(70)から構成されるPLL(100)にて生成されたクロック信号が、バッファ(81)から構成されるクロックツリー(80)を通して回路ブロック(90)まで伝送される。ところが、この例では、クロック信号のタイミング精度や電圧振幅が、バッファ(81)を多段に設けたクロックツリー(80)を通る過程にて劣化する。特に、この問題は高周波域にて顕著になる。
この問題の解決手段として下記特許文献１において提案されている手法を図１０、１１に示す。この例では、リング発振器にて構成された多数の電圧制御発振器VCO(51)がチップ内の各部に配置されている。これら電圧制御発振器VCO(51)の発振ノードが、図１０では一次元的に、図１１ではマトリックス状に配線導体により結合されている。また、各電圧制御発振器VCO(51)の発振周波数を制御するため、電圧制御発振器VCO(51)、分周器(60)及び位相比較器PFDとチャージポンプCPとローパスフィルタLF (70)から構成されるPLLが生成する制御信号が各電圧制御発振器VCO(51)に分配されている。以降、この手法による装置を「分散VCO型クロック生成分配装置」と呼ぶ。
図１０、１１の分散VCO型クロック生成分配手法では、リング発振器にてクロック信号を生成している。しかし、通常、リング発振器は電源雑音に弱く、生成されるクロック信号の精度が低いため、数ギガヘルツ以上の高周波域での用途には適していない。
特開平１１−７４７６２号公報
そこで、本発明の解決しようとする課題の一つは、数ギガヘルツ以上の高周波域においても、高精度のクロック信号を生成し分配可能な分散型のクロック生成及び分配装置を提供することである。
また、電圧制御発振器VCOの発振ノード間を結合する配線は数100μm以上の長さになると考えられるが、20GHzに達するような高周波域では、そのインダクタ成分も無視できなくなる。このため、各電圧制御発振器VCOが同一位相で発振せず、希望する周波数のクロック信号が生成できないという問題が発生する。
そこで、本発明の解決しようとするさらなる課題は、各電圧制御発振器VCOが同一位相で発振し、希望する周波数のクロック信号が生成でき、高周波クロック信号を、より安定にチップ内の各部に分配する分散VCO型クロック生成分配装置を提供することである。
本発明によれば、分散VCO型クロック生成分配装置において、各電圧制御発振器VCOとしてリング発振器ではなく、LC共振型電圧制御発振器（以下、単にLC共振発振器という。）を採用する。
そして、LC共振発振器の発振ノード間に、抵抗やバッファなどの素子、回路を挿入することにより、相対的に接続配線のインダクタ成分を小さくする。あるいはLC共振発振器の発振ノード間を接続する配線に、インダクタ成分の小さな構造の配線を用いることで、各LC共振発振器が同一位相にて発振するようにする。あるいはLC共振発振器を相互に接続する配線上に、この配線にしか接続されないLC共振発振器を一つ又は複数配置する構成を採用する。
さらに、本発明によれば、LC共振発振器を注入同期により同期して発振させる。
上記本発明の装置により、高精度なクロック信号の生成、分配を実現することができる。また、20GHzクラスの超高周波帯域においても、各LC共振発振器を同一位相同一周波数にて発振させることができる。
図１は、各電圧制御発振器VCOとしてLC共振発振器を採用した本発明による分散VCO型クロック生成分配装置と各LC共振発振器(20)の発振ノード間に抵抗素子を挿入することにより各LC共振発振器(20)の発振ノード間の配線のインダクタンスの影響を軽減させた本発明の第１の実施例を示すものである。図示したものでは、各LC共振発振器(20)の発振ノード間は一次元的な配線により接続されているが、メッシュ状の配線により接続することも可能である。
本実施例は、回路ブロック(91)と回路ブロック(92)にバッファ(81)を介してそれぞれクロックを供給する同一物理的構成のLC共振発振器#1(20)とLC共振発振器#2(20)、それらLC共振発振器(20)と同一の物理的構成のLC共振発振器#0(20)と、その出力をフィードバックしそれを分周する分周器(60)、該分周器(60)の分周出力と基準クロックの位相比較を行い上記各LC共振発振器(20)に発振制御用のバイアス信号を供給する位相比較器PFDとチャージポンプCPとローパスフィルタLF(70)からなるPLL及び各LC共振発振器(20)の発振ノード間に挿入された抵抗素子(31)から構成される。
なお、抵抗素子(31)に替えて、トランジスタのオン抵抗等を用いることができることは、当業者には明らかである。また、図示のものでは、PLLを構成するLC共振発振器#0(20)はどの回路ブロックにもクロックを分配していないが、PLLをクロックを分配する回路ブロックと近接して配置するレイアウトが可能であれば、LC共振発振器#0(20)からその回路ブロックにクロックを分配することは可能である。
図２Ａに、LC共振発振器(20)の構成例を示す。
図示のように、PMOSトランジスタ(21)のソースとPMOSトランジスタ(22)のソースが共通に電源に接続されている。PMOSトランジスタ(21)のドレインとPMOSトランジスタ(22)のドレインが、それぞれNMOSトランジスタ(23)のドレインとNMOSトランジスタ(24)のドレインに接続され、またPMOSトランジスタ(21)のゲートとPMOSトランジスタ(22)のゲートが、それぞれNMOSトランジスタ(23)のゲートとNMOSトランジスタ(24)のゲートに接続されている。NMOSトランジスタ(23)のソースとNMOSトランジスタ(24)のソースは共通にNMOSトランジスタ(28)のドレインに接続され、NMOSトランジスタ(28)のソースはアースに接続され、NMOSトランジスタ(28)のゲートには発振出力ノードのコモンモード電位を決定するバイアス信号#1が入力される。PMOSトランジスタ(21)のドレインとPMOSトランジスタ(22)のゲート、及びPMOSトランジスタ(21)のゲートとPMOSトランジスタ(22)のドレインが相互に接続されている。
さらに、PMOSトランジスタ(21)のドレインとPMOSトランジスタ(22)のドレインの間にはインダクタンス素子(27)が接続され、PMOSトランジスタ(21)のドレインには可変容量素子(25)の一方の電極が、PMOSトランジスタ(22)のドレインには可変容量素子(26)の一方の電極が接続されており、可変容量素子(25)と可変容量素子(26)の他方の電極には、LC共振発振器(20)の発振周波数を制御するバイアス信号#2が入力されている。このバイアス信号#2は、図１に示されたバイアス信号に相当するものである。
次に、図１に示した抵抗素子(31)の抵抗値について、図２Ｂを参照して説明する。
図２Ｂは、２つのLC共振発振器(20)間を抵抗とインダクタを有する配線で接続したモデルにおける発振周波数のシミュレーション結果のグラフであり、LC共振発振器(20)間の配線の抵抗値Ｒと、LC共振発振器(20)の発振の安定性の関係を示している。
すなわち、20GHzを少し越えた周波数で安定して発振していたところが、抵抗値Ｒ＝15ohmでは0.32nH、抵抗値Ｒ＝75ohmでは0.67nHをインダクタ値が越えたところで発振周波数が急激に変化している。
このグラフによれば、配線のインダクタ成分に対して抵抗の値が高いと発振が安定になる傾向が見られる。別の見方をすると、ある一定の抵抗値に対して、配線のインダクタ成分が増えていくと、あるインダクタ値以上では、発振が不安定になることを示している。したがって、発振の安定性を決める一つの要因は、抵抗とインダクタンスの比率ということができる。また、ある一定の抵抗値に対して、配線のインダクタ成分を実質的に減らすことができれば、発振を安定させることができることが分かる。
配線の長さが長くなると、配線のインダクタンスと抵抗はおよそ長さに比例して増加することから、第１の実施例におけるLC共振発振器(20)間に挿入すべき抵抗の値は、配線の長さに応じて決定される。
図３Ａは、本発明の第２の実施例である、LC共振発振器#1(20)とLC共振発振器#2(20)の発振ノード間を接続する配線(30)のインダクタンスを小さくする物理的構造を説明するものである。LC共振発振器#1(20)とLC共振発振器#2(20)の発振ノード間を接続する配線(30)の構造は、図２Ｂの記載から分かるように、配線部分のインダクタンスが小さくなるものが好ましい。そこで、図示するように、信号線と固定電位に接続したグランド面の距離を短くし、さらに信号線の両側に同じく固定電位に接続したグランド線を配置している。
図３Ｂ及び図３Ｃに示されているのは、図３Ａに示した配線構造の変形例１、２である。図３Ｂの変形例１は、信号線をグランド面に極めて近接させたものである。図３Ｂの変形例１に替えて、信号線自体をマイクロストリップラインとすることもできる。
図３Ｃの変形例２は、信号線の両側にグランド面を配置したものである。図３Ｃの変形例２に替えて、信号線自体をストリップラインとすることもできる。
図４は、本発明の第３の実施例を示すものである。本実施例においては、LC共振発振器#1(20)等と同一構成の補助的なLC共振発振器#A1(20)とLC共振発振器#A2(20)をLC共振発振器#1(20)、LC共振発振器#2(20)及びLC共振発振器#3(20)の間に配置し、それぞれの発振ノードを接続したものである。すると各発振ノード間の電気長は補助的なLC共振発振器#A1(20)とLC共振発振器#A2(20)がない場合と比べて半分とすることができ、発振ノード間のインダクタンスを小さくすることができる。
図５Ａは、LC共振発振器を注入同期により同期して発振させる本発明の第４の実施例を示すものである。本実施例では、LC共振発振器#1(20)とLC共振発振器#2(20)の発振ノード間をバッファ(40)を介して接続し、LC共振発振器#2(20)を注入同期により発振させ、LC共振発振器#1(20)とLC共振発振器#2(20)を同相同一周波数で発振させる。
また、本実施例では、発振ノード間の配線がバッファにより分割されるため、図４に示した第４の実施例の場合と同様に、LC共振発振器#1(20)とLC共振発振器#2(20)の発振に影響を与える配線長が短くなり、発振ノード間のインダクタンスを小さくすることができる。
図５Ｂに示すのは、図５Ａに示す構成の第１の変形例であり、カップリング用入力端子を有するLC共振発振器#2(120)を少なくとも１つ用いて、LC共振発振器#1(20)の発振ノードをバッファ(40)を介してカップリング用入力端子を有するLC共振発振器#2(120)のカップリング用入力端子に接続してLC共振発振器#1(20)の発振信号をLC共振発振器#2(120)に注入し、LC共振発振器#2(120)をLC共振発振器#1(20)と同相同一周波数で発振させるようにしたものである。
図６に示すものは、図５Ｂにおけるバッファ(40)を複数個設けた第２の変形例である。もちろん、図５Ａの構成においても、バッファ(40)を複数個設けることは可能である。第２の変形例については、接続される例えばLC共振発振器#1(20)とLC共振発振器#2(120)間の配線長が長い場合に、実質的な配線長を短くして信号の減衰を小さくする等の効果が得られる。
図７に示すものは、第３の変形例であり、それぞれカップリング用入力端子を有するLC共振発振器#1(120)とLC共振発振器#2(120)を少なくとも１組用いて、それらの発振ノードとカップリング用入力端子を交互にバッファ(40)を介して対称的に接続したものである。このような対称的な構成とすることにより、より精度の高いクロックを各回路ブロックに分配することができる。したがって、例えば回路ブロック間の動作に互いに精度の高いクロックが必要な回路ブロックに対してクロックを供給するLC共振発振器#1(120)とLC共振発振器#2(120)間の同期にこの変形例を適用すると効果的である。
図８Ａに示すのは、カップリング用入力端子を有するLC共振発振器(120)の構成例であり、図２Ａに示したLC共振発振器(20)のPMOSトランジスタ(21)、NMOSトランジスタ(23)の直列回路及びPMOSトランジスタ(22)、NMOSトランジスタ(24)の直列回路に対して、それぞれPMOSトランジスタ(210)、NMOSトランジスタ(230)の直列回路及びPMOSトランジスタ(220)、NMOSトランジスタ(240)の直列回路を並列に接続し、PMOSトランジスタ(210)とNMOSトランジスタ(230)の接続点、PMOSトランジスタ(220)とNMOSトランジスタ(240)の接続点それぞれに、差動信号としての発振信号を注入するためのカップリング用入力端子#1(291)及びカップリング用入力端子#2(292)を設けたものである。
図８Ｂは、本発明で用いて好適なバッファ回路の構成例１を示すものである。図示のように、NMOSトランジスタ(411)のドレインとNMOSトランジスタ(412)のドレインはそれぞれ抵抗素子(413)、抵抗素子(414)を介して電源に接続され、ソースは共通にNMOSトランジスタ(415)のドレインに接続されている。NMOSトランジスタ(415)のソースはアースに接続され、ゲートにはバッファ出力のコモンモード電位を決定するバイアス信号が入力される。
NMOSトランジスタ(411)のゲートとNMOSトランジスタ(412)のゲートに入力端子が設けられ、NMOSトランジスタ(411)のドレインとNMOSトランジスタ(412)のドレインには出力端子が設けられる。
図８Ｃは、本発明で用いて好適なバッファ回路の構成例２を示すものである。図示のように、ゲート同士が接続されたPMOSトランジスタ(421)とNMOSトランジスタ(423)の直列回路及び同じくゲート同士が接続されたPMOSトランジスタ(422)とNMOSトランジスタ(424)の直列回路が、電源とNMOSトランジスタ(425)のドレインの間に並列に接続されている。NMOSトランジスタ(425)のソースはアースに接続され、ゲートにはバッファ出力のコモンモード電位を決定するバイアス信号が入力される。
PMOSトランジスタ(421)とNMOSトランジスタ(423)のゲート接続点とPMOSトランジスタ(422)とNMOSトランジスタ(424)のゲート接続点に入力端子が設けられ、PMOSトランジスタ(421)のドレインとNMOSトランジスタ(423)のドレインの接続点とPMOSトランジスタ(422)のドレインとNMOSトランジスタ(424)のドレインの接続点に出力端子が設けられる。
なお、図２Ａ、図８Ａ、図８Ｂ、及び図８Ｃに示したものはあくまでも回路例であって、例示したもの以外にも種々の変形例を採用し得ることは、当業者に明らかである。
（付記１）PLLの電圧制御発振器としてLC共振型電圧制御発振器を用い、かつ前記LC共振型電圧制御発振器と同じ構成のLC共振型電圧制御発振器をチップ内の各所に配置するとともに前記各LC共振型電圧制御発振器の発振ノードを一次元的な配線もしくはメッシュ状の配線により接続し、前記PLLにて生成された発振周波数制御信号を前記各LC共振型電圧制御発振器に分配することにより、前記LC共振型電圧制御発振器にてクロック信号を生成し、前記チップ内の各所に配置したLC共振型電圧制御発振器がその発振ノードからそれぞれ対応する回路へクロック信号を分配することを特徴とするクロック信号の生成及び分配装置。
（付記２）前記各LC共振型電圧制御発振器の発振ノードを接続する配線のインダクタンスは前記各LC共振型電圧制御発振器が同一位相で発振する値とされていることを特徴とする付記１に記載のクロック信号の生成及び分配装置。
（付記３）前記互いに接続されるLC共振型電圧制御発振器の発振ノード間に抵抗素子を挿入したことを特徴とする付記２に記載のクロック信号の生成及び分配装置。
（付記４）前記抵抗素子の抵抗は、トランジスタのオン抵抗によるものであることを特徴とする付記３に記載のクロック信号の生成及び分配装置。
（付記５）配線の物理的構造により、前記各LC共振型電圧制御発振器の発振ノードを接続する配線のインダクタンスを前記各LC共振型電圧制御発振器が同一位相で発振する値としたことを特徴とする付記２に記載のクロック信号の生成及び分配装置。
（付記６）前記配線の物理的構造は、前記LC共振型電圧制御発振器の発振ノード間を接続する配線の近傍に固定電位に接続されたグランド面あるいはグランド線を配置したものであることを特徴とする付記５に記載のクロック信号の生成及び分配装置。
（付記７）前記配線は、マイクロストリップラインであることを特徴とする付記５に記載のクロック信号の生成及び分配装置。
（付記８）前記配線は、ストリップラインであることを特徴とする付記５に記載のクロック信号の生成及び分配装置。
（付記９）前記PLLにて生成された発振周波数制御信号により発振周波数を制御されるLC共振型電圧制御発振器であって、その発振ノードが、前記一次元的な配線もしくはメッシュ状の配線により接続されたLC共振型電圧制御発振器の発振ノード間の配線に接続され、かつ、他の回路には前記配線を介することなく接続されないLC共振型電圧制御発振器を備えたことを特徴とする付記２に記載のクロック信号の生成及び分配装置。
（付記１０）PLLの電圧制御発振器としてLC共振型電圧制御発振器を用い、かつ前記LC共振型電圧制御発振器と同じ構成のLC共振型電圧制御発振器をチップ内の各所に配置し、前記PLLにて生成された発振周波数制御信号を前記各LC共振型電圧制御発振器に分配するとともに前記各LC共振型電圧制御発振器を注入同期により同期して発振させることにより、前記LC共振型電圧制御発振器にてクロック信号を生成し、前記チップ内の各所に配置したLC共振型電圧制御発振器がその発振ノードからそれぞれ対応する回路へクロック信号を分配することを特徴とするクロック信号の生成及び分配装置。
（付記１１）前記LC共振型電圧制御発振器の発振ノードを一次元的な配線もしくはメッシュ状の配線により接続し、前記各LC共振型電圧制御発振器の発振ノード間を接続する配線中に少なくとも１つのバッファを挿入し、当該バッファの出力側のLC共振型電圧制御発振器を当該バッファの入力側のLC共振型電圧制御発振器と注入同期により同期させることを特徴とする付記１０に記載のクロック信号の生成及び分配装置。
（付記１２）少なくとも１つの前記バッファの出力側のLC共振型電圧制御発振器としてカップリング用入力端子を有するものを用い、前記バッファの出力側の配線を発振ノードに替えて当該カップリング用入力端子に接続したことを特徴とする付記１１に記載のクロック信号の生成及び分配装置。
（付記１３）少なくとも１組のLC共振型電圧制御発振器としてともにカップリング用入力端子を有するものを用い、それぞれ自LC共振型電圧制御発振器の発振ノードと相手側のカップリング用入力端子をバッファを間に挿入した配線で接続したことを特徴とする付記１１に記載のクロック信号の生成及び分配装置。
本発明による分散VCO型クロック生成分配手法と本発明の第１の実施例を示す図である。 LC共振発振器の構成例を示す図である。 配線の抵抗値と、LC共振発振器の発振の安定性の関係を示す図である。 本発明の第２の実施例を示す図である。 第２の実施例の変形例１を示す図である。 第２の実施例の変形例２を示す図である。 本発明の第３の実施例を示す図である。 本発明の第４の実施例を示す図である。 第４の実施例の第１の変形例である。 第４の実施例の第２の変形例である。 第４の実施例の第３の変形例である。 カップリング用入力端子を備えたLC共振発振器の構成例を示す図である。 本発明で用いられるバッファ回路の構成例１を示す図である。 本発明で用いられるバッファ回路の構成例２を示す図である。 クロック信号の分配を実現する従来の構成例を示す図である。 配線が一次元的な従来の分散VCO型クロック生成分配手法を示す図である。 配線がマトリックス状の従来の分散VCO型クロック生成分配手法を示す図である。
符号の説明
２０ LC共振型電圧制御発振器
３０ 配線
３１ 抵抗素子
３２ 信号線
３３ グランド線
３９ グランド面
４０ バッファ
５１ リング発振器を用いた電圧制御発振器
６０ 分周器
７０ 位相比較器PFDとチャージポンプCPとローパスフィルタLF
８０ クロックツリー
８１ バッファ
９０ ブロック回路
１００ PLL
１２０ カップリング用入力端子を備えたLC共振型電圧制御発振器

Claims (9)

  1. PLLの電圧制御発振器としてLC共振型電圧制御発振器を用い、かつ前記LC共振型電圧制御発振器と同じ構成のLC共振型電圧制御発振器をチップ内の各所に配置するとともに前記各LC共振型電圧制御発振器の発振ノードを、配線の抵抗とインダクタンスの比率を前記各LC共振型電圧制御発振器が同一位相で発振するように調整した、一次元的な配線もしくはメッシュ状の配線により接続し、
    前記PLLにて生成された発振周波数制御信号を前記各LC共振型電圧制御発振器に分配することにより、前記LC共振型電圧制御発振器にてクロック信号を生成し、
    前記チップ内の各所に配置したLC共振型電圧制御発振器がその発振ノードからそれぞれ対応する回路へクロック信号を分配する
    ことを特徴とするクロック信号の生成及び分配装置。
  2. 前記各LC共振型電圧制御発振器の発振ノードを接続する配線のインダクタンスは前記各LC共振型電圧制御発振器が同一位相で発振する値とされていることを特徴とする請求項１に記載のクロック信号の生成及び分配装置。
  3. 前記互いに接続されるLC共振型電圧制御発振器の発振ノード間に抵抗素子を挿入したことを特徴とする請求項２に記載のクロック信号の生成及び分配装置。
  4. 配線の物理的構造により、前記各LC共振型電圧制御発振器の発振ノードを接続する配線のインダクタンスを前記各LC共振型電圧制御発振器が同一位相で発振する値としたことを特徴とする請求項２に記載のクロック信号の生成及び分配装置。
  5. 前記配線の物理的構造は、前記LC共振型電圧制御発振器の発振ノード間を接続する配線の近傍に固定電位に接続されたグランド面あるいはグランド線を配置したものである
    ことを特徴とする請求項４に記載のクロック信号の生成及び分配装置。
  6. 前記PLLにて生成された発振周波数制御信号により発振周波数を制御されるLC共振型電圧制御発振器であって、その発振ノードが、前記一次元的な配線もしくはメッシュ状の配線により接続されたLC共振型電圧制御発振器の発振ノード間の配線に接続され、かつ、
    他の回路には前記配線を介することなく接続されないLC共振型電圧制御発振器を備えたことを特徴とする請求項２に記載のクロック信号の生成及び分配装置。
  7. 前記LC共振型電圧制御発振器の発振ノードを前記一次元的な配線もしくはメッシュ状の配線により接続し、前記各LC共振型電圧制御発振器の発振ノード間を接続する配線中に少なくとも１つのバッファを挿入し、
    当該バッファの出力側のLC共振型電圧制御発振器を当該バッファの入力側のLC共振型電圧制御発振器と注入同期により同期させる
    ことを特徴とする請求項１に記載のクロック信号の生成及び分配装置。
  8. 少なくとも１つの前記バッファの出力側のLC共振型電圧制御発振器としてカップリング用入力端子を有するものを用い、
    前記バッファの出力側の配線を発振ノードに替えて当該カップリング用入力端子に接続した
    ことを特徴とする請求項７に記載のクロック信号の生成及び分配装置。
  9. 少なくとも１組のLC共振型電圧制御発振器としてともにカップリング用入力端子を有するものを用い、
    それぞれ自LC共振型電圧制御発振器の発振ノードと相手側のカップリング用入力端子をバッファを間に挿入した配線で接続した
    ことを特徴とする請求項７に記載のクロック信号の生成及び分配装置。
JP2005271058A 2005-09-16 2005-09-16 クロック信号の生成及び分配装置 Expired - Fee Related JP4299283B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2005271058A JP4299283B2 (ja) 2005-09-16 2005-09-16 クロック信号の生成及び分配装置
EP06251534.1A EP1764669A3 (en) 2005-09-16 2006-03-22 Clock signal generating and distributing apparatus
US11/386,789 US7863987B2 (en) 2005-09-16 2006-03-23 Clock signal generating and distributing apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005271058A JP4299283B2 (ja) 2005-09-16 2005-09-16 クロック信号の生成及び分配装置

Publications (2)

Publication Number Publication Date
JP2007082158A JP2007082158A (ja) 2007-03-29
JP4299283B2 true JP4299283B2 (ja) 2009-07-22

Family

ID=37487661

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005271058A Expired - Fee Related JP4299283B2 (ja) 2005-09-16 2005-09-16 クロック信号の生成及び分配装置

Country Status (3)

Country Link
US (1) US7863987B2 (ja)
EP (1) EP1764669A3 (ja)
JP (1) JP4299283B2 (ja)

Families Citing this family (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7973565B2 (en) 2007-05-23 2011-07-05 Cyclos Semiconductor, Inc. Resonant clock and interconnect architecture for digital devices with multiple clock networks
WO2010057520A1 (en) * 2008-11-18 2010-05-27 Telefonaktiebolaget Lm Ericsson (Publ) Method and arrangement for voltage controlled oscillator device
US20110050297A1 (en) * 2009-08-28 2011-03-03 Nel Frequency Controls, Inc. System employing synchronized crystal oscillator-based clock
JP5387187B2 (ja) 2009-07-10 2014-01-15 富士通株式会社 クロック信号分配装置
WO2011046979A2 (en) 2009-10-12 2011-04-21 Cyclos Semiconductor, Inc. Method for selecting natural frequency in resonant clock distribution networks with no inductor overhead
US20120161827A1 (en) * 2010-12-28 2012-06-28 Stmicroelectronics (Canada) Inc. Central lc pll with injection locked ring pll or dell per lane
JPWO2012132847A1 (ja) * 2011-03-31 2014-07-28 株式会社半導体理工学研究センター 注入同期型周波数同期発振器
US8362848B2 (en) * 2011-04-07 2013-01-29 Qualcomm Incorporated Supply-regulated VCO architecture
US8390388B1 (en) * 2011-08-17 2013-03-05 Rockwell Collins, Inc. Differential cancellation of vibration interference in oscillators
JP5811863B2 (ja) * 2012-01-26 2015-11-11 富士通株式会社 クロック分配器、及び、電子装置
JP5853870B2 (ja) * 2012-06-08 2016-02-09 富士通株式会社 クロック分配器及び電子装置
US9058130B2 (en) 2013-02-05 2015-06-16 International Business Machines Corporation Tunable sector buffer for wide bandwidth resonant global clock distribution
US9054682B2 (en) 2013-02-05 2015-06-09 International Business Machines Corporation Wide bandwidth resonant global clock distribution
US8704576B1 (en) 2013-02-05 2014-04-22 International Business Machines Corporation Variable resistance switch for wide bandwidth resonant global clock distribution
CN104105324A (zh) * 2013-04-15 2014-10-15 张妙娟 直流低压电源四推注锁功率合成荧光灯组
CN104105257A (zh) * 2013-04-15 2014-10-15 张妙娟 直流低压双推注锁发光二极管led阵列灯
CN104105327A (zh) * 2013-04-15 2014-10-15 阮小青 太阳能电源双推注锁功率合成无极灯
CN104105325A (zh) * 2013-04-15 2014-10-15 张妙娟 直流低电压双推注入锁相功率合成无极灯
CN104105293A (zh) * 2013-04-15 2014-10-15 阮树成 直流低压电源四推挽注锁功率合成无极灯组
JP6263906B2 (ja) 2013-08-28 2018-01-24 富士通株式会社 電子回路および制御方法
JP6171758B2 (ja) * 2013-09-10 2017-08-02 富士通株式会社 高周波信号発生回路、送信装置、受信装置及び送受信装置
US9270289B2 (en) * 2014-02-13 2016-02-23 Fujitsu Limited Monolithic signal generation for injection locking
US9356608B1 (en) * 2014-04-29 2016-05-31 Microsemi Storage Solutions (U.S.), Inc. Method and apparatus for controlling mismatch in a voltage controlled oscillator array
DE102015224872A1 (de) * 2015-12-10 2017-06-14 Te Connectivity Germany Gmbh Filterbaugruppe für Hochvoltverbinderanordnung und Hochvoltverbinderanordnung
US10333531B2 (en) * 2017-02-23 2019-06-25 National Chung Cheng University Synchronous oscillation circuit
CN110113007A (zh) * 2019-05-31 2019-08-09 华讯方舟科技有限公司 一种注入锁定振荡电路、频率调节方法及注入锁定振荡器

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07221546A (ja) 1994-01-28 1995-08-18 Nippon Telegr & Teleph Corp <Ntt> 注入同期発振器
JP3619352B2 (ja) * 1997-08-28 2005-02-09 株式会社ルネサステクノロジ 半導体集積回路装置
US6175285B1 (en) * 1998-08-14 2001-01-16 Lucent Technologies, Inc. Injection tuned resonant circuits
JP4589559B2 (ja) 2000-04-13 2010-12-01 株式会社エッチャンデス 同期式発振回路及び発振回路ネットワーク
US6813721B1 (en) * 2000-09-20 2004-11-02 Stratus Computer Systems, S.A.R.L. Methods and apparatus for generating high-frequency clocks deterministically from a low-frequency system reference clock
JP2002135114A (ja) 2000-10-24 2002-05-10 Sony Corp 位相同期回路およびこれを用いた発振装置
US6617936B2 (en) * 2001-02-20 2003-09-09 Velio Communications, Inc. Phase controlled oscillator
JP3795364B2 (ja) 2001-09-27 2006-07-12 シャープ株式会社 集積回路および受信装置
US6686785B2 (en) * 2001-10-11 2004-02-03 Sun Microsystems, Inc. Deskewing global clock skew using localized DLLs
JP4040034B2 (ja) * 2004-05-28 2008-01-30 富士通株式会社 発振器および半導体装置

Also Published As

Publication number Publication date
US7863987B2 (en) 2011-01-04
US20070063779A1 (en) 2007-03-22
EP1764669A2 (en) 2007-03-21
EP1764669A3 (en) 2014-03-26
JP2007082158A (ja) 2007-03-29

Similar Documents

Publication Publication Date Title
JP4299283B2 (ja) クロック信号の生成及び分配装置
JP3619352B2 (ja) 半導体集積回路装置
JP5387187B2 (ja) クロック信号分配装置
Kim et al. A 20-GHz phase-locked loop for 40-gb/s serializing transmitter in 0.13-/spl mu/m CMOS
US7015765B2 (en) Resonant clock distribution for very large scale integrated circuits
KR100288183B1 (ko) 국부디스큐클럭발생기회로소자를이용한클럭분배네트워크
KR20040005964A (ko) 클록 신호를 분배하기 위한 장치/방법
US10153728B2 (en) Semiconductor device and method
US9899991B2 (en) Circuits and methods of synchronizing differential ring-type oscillators
CN102130683A (zh) 电压控制振荡器、分频器以及其中电路结构
US10164570B2 (en) Coupling structure for inductive device
US10658975B2 (en) Semiconductor device and method
US8981854B2 (en) Clock distributor and electronic apparatus
US7397293B2 (en) Clock distribution circuit
US9559635B2 (en) Method and apparatus of synchronizing oscillators
KR100808079B1 (ko) 클록 신호의 생성 및 분배 장치
JP2016208156A (ja) 発振回路及び位相同期回路
KR20040072083A (ko) 클럭 신호의 스큐를 감소시키는 다중 위상 클럭 발생회로및 이에 대한 다중위상 클럭 발생방법
KR20230093709A (ko) 잡음이 개선된 밀리미터파 lc 발진기
CN102457273A (zh) 振荡电路
KR100808076B1 (ko) 클록 분배 회로
JP2000078004A (ja) 半導体集積回路装置
JP2009094729A (ja) 圧電発振器の逓倍発振回路
JPH1124784A (ja) デジタル回路

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20081009

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20081021

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20081222

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20090414

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20090416

R150 Certificate of patent or registration of utility model

Ref document number: 4299283

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120424

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130424

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140424

Year of fee payment: 5

LAPS Cancellation because of no payment of annual fees